JP4683082B2

JP4683082B2 - 半導体装置、半導体実装構造、電気光学装置

Info

Publication number: JP4683082B2
Application number: JP2008181432A
Authority: JP
Inventors: 英生今井
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2007-09-04
Filing date: 2008-07-11
Publication date: 2011-05-11
Anticipated expiration: 2028-07-11
Also published as: KR20090024645A; KR101018510B1; CN101383331B; CN101383331A; JP2009081416A; TW200926388A

Description

本発明は、ＩＣ（Integrated Circuit：集積回路）チップ等といった半導体装置、その
半導体装置の半導体実装構造、電気光学装置に関する。

液晶表示装置等の電気光学装置は、一般に、表示を行うための電気光学要素である電気
光学パネルを有する。この電気光学パネルは、平面的に見て所定の配列、例えばマトリク
ス状に並べられた複数のドット領域（すなわち島状領域）を有する。各ドット領域には、
例えば互いに対向配置された一対の電極と一対の電極間に設けられた電気光学物質とを有
する。それら複数のドット領域から選択された一対の電極間に所定の電圧を印加すること
により、電気光学物質の光学的状態を変化させ、所望の画像を表示することができる。

このような電気光学装置においては、所望のドット領域を選択するために、上記一対の
電極の一方へ走査信号が供給され、他方へデータ信号が供給される。走査信号及びデータ
信号は所定の回路構成を有する駆動回路によって生成される。この駆動回路は、例えば、
半導体装置である駆動用ＩＣの内部に形成される。この駆動用ＩＣは、例えば、シリコン
ウエハに対して周知の半導体製造方法を施すことによって製造される。この駆動用ＩＣは
、電気光学パネルを構成するガラス製又はプラスチック製の基板上に実装されたり、それ
らの基板に接続された中継基板上に実装されたりする。
駆動用ＩＣが実装される基板または中継基板には、駆動用ＩＣへ信号及び電力を供給す
るための配線や、駆動用ＩＣによって生成された走査信号及びデータ信号を電気光学パネ
ル内の電極へ伝送するための配線等といった各種の配線が設けられている。該配線には、
駆動用ＩＣと電気的に接続される配線端子が設けられている。

駆動用ＩＣの基板上への実装は、例えば、フリップチップ実装によって行われる。フリ
ップチップ実装は、バンプと呼ばれる接続用電極を駆動用ＩＣの回路面、すなわち能動面
に形成し、それらの接続用電極を基板上の配線端子に導電接続させる、という実装方法で
ある。この場合の駆動用ＩＣは、ベアチップとほとんど同じ大きさにパッケージングされ
た状態、すなわちチップスケールパッケージの状態である。チップスケールパッケージの
半導体実装構造は、例えば特許文献１及び特許文献２に開示されている。

特許文献１には、接続用電極である半田バンプを基板上の配線端子に導電接続させる技
術が開示されている。また、特許文献２には、樹脂製の突起部上に導体層を形成し、その
導体層を基板上の配線端子に接着剤を介して直接に接触させる電気的接続構造が開示され
ている。

特開２００１−２２３３１９号公報（第４頁、図１及び２）特許第２７３１４７１号公報（第３〜第４頁、図１）

上記ベアチップサイズの駆動用ＩＣを例えばガラス基板等の基板上に実装する場合を考
えると、駆動用ＩＣの複数の接続用電極は基板上の複数の配線端子に電気的に接続される
。基板上の複数の配線端子とこれに繋がる配線は、通常、基板の片面にフォトエッチング
法に基づいて形成される。それゆえに、これらの配線を互いに絶縁させる必要上、これら
の配線の一部を他の配線に対して交差させるクロス配線を同じフォトエッチング工程で形
成することは困難である。言い換えれば、クロス配線を形成するためには、新たな工程が
必要となるという課題があった。

また、駆動用ＩＣを基板上に実装すると共に、その基板に中継基板、例えばＦＰＣ（Fl
exible Printed Circuit：可撓性印刷回路）基板を接続する場合や、中継基板上に駆動用
ＩＣを実装する場合を考える。これらの場合、中継基板上でクロス配線を行おうとすると
きには、一般的に中継基板の一方の面に通常の配線を形成し、他方の面にクロス配線を形
成することが必要となる。このように中継基板を両面配線によって形成することは工程数
の増加につながり、コストアップとなるという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
形態または適用例として実現することが可能である。

［適用例１］本適用例の半導体装置は、内部回路を含んだ基材と、前記基材の能動面側に突出して設けられた樹脂突部と、前記樹脂突部上に設けられた島状の導電膜を含んでなる複数の端子と、を有し、前記複数の端子が前記基材の辺に沿って前記能動面に並べて設けられた半導体装置であって、前記複数の端子は、前記内部回路と導通した第１の端子と、前記内部回路と導通していない第２の端子と、を有し、前記基材の辺に沿って前記能動面に並べて設けられた前記複数の端子のうち、隣接しない２つの前記第２の端子の間に、前記第１の端子が配置されており、該隣接しない２つの前記第２の端子は、前記基材の前記能動面に形成された配線によって電気的に接続されていることを特徴とする。

上記構成において基材は、例えばＩＣチップの本体部分のことである。ＩＣチップは、
一般に、半導体ウエハ上に半導体素子を形成して内部回路を形成し、その内部回路を保護
膜であるパッシベーション膜によって覆い、さらにダイシングによって切断された後のチ
ップである。基材において内部回路が形成された面は能動面と呼ばれ、その面はパシベー
ション膜によって被覆され、そのパッシベーション膜の表面に外部配線の端子との接続を
行うための端子、例えばバンプが形成される。半導体装置を基板上に実装する際には、一
般に、この能動面側を基板に対向させた状態で実装が行われる。つまり、通常は半導体装
置の能動面が実装面となる。

この構成によれば、能動面側に設けられた複数の端子は、樹脂突部をコア（核）として
その上に島状の導電膜を含んでなるバンプ（以下、この構成のバンプを樹脂コアバンプと
いう）である。この樹脂コアバンプは、樹脂突部が有する弾性を利用したバンプである。
樹脂突部は１本の長い線状の突部としてもよいし、島状の導電膜に対応した島状の突部と
してもよい。本適用例の半導体装置を基板上に実装すると、樹脂突部が弾性変形すること
により、基板上の端子と半導体装置の導電膜とが適宜の押圧力の下に広い面積で接触する
。そのため、より安定した端子間接続状態が得られる。

また、基材上に設けられた島状の導電膜を含んでなる複数の端子のうち少なくとも２つ
の端子が能動面側に設けられた配線によって電気的に接続されている。このため、実装さ
れる基板上に形成された少なくとも２つの配線を、当該基板上でクロス配線又は飛び越し
配線させることなく、半導体装置の能動面側に設けられた配線によって接続できる。この
結果、基板上の配線パターンを複雑化させることなく、配線パターンの設計自由度を高め
ることができる。例えば、基板が１層の片面配線の状態で形成されている場合でも、半導
体装置の能動面側に設けられた配線を利用することで、両面配線や複層の片面配線の基板
を用いた場合と同様の配線パターンを実現できる。つまり、補助的な配線を有する半導体
装置を提供し、実装される基板の配線状態を簡略化あるいは多様化することができる。

［適用例２］上記適用例の半導体装置において、前記配線は、前記複数の端子のうち隣
接しない少なくとも２つの端子を電気的に接続していることを特徴とする。
この構成によれば、半導体装置を基板上に実装することにより、基板上に設けられた隣
接しない少なくとも２つの配線を、当該基板上で飛び越し配線させることなく電気的に接
続することができる。

［適用例３］上記適用例の半導体装置において、前記配線は、前記複数の端子のうち前
記内部回路と導通していない端子同士を接続しているとしてもよい。
基材上に設けられた複数の端子は、内部回路と導通している導通端子だけの場合もある
し、そのような導通端子に加えて内部回路と導通しない端子が含まれる場合もある。内部
回路と導通しない端子は、ダミー端子と呼ばれる。ダミー端子は、通常、導通端子と外観
形状的には同じ形状に形成されることが多い。
基材の能動面側に設けられた配線は、複数の端子のうち上記ダミー端子同士を接続する
ことができる。また、配線は、内部回路と導通している端子同士を接続しても良く、ある
いは、内部回路と導通している端子とダミー端子とを接続しても良い。

［適用例４］上記適用例の半導体装置において、前記基材の能動面には絶縁性の保護膜
が設けられ、前記樹脂突部は前記保護膜上に設けられ、前記導電膜は前記保護膜に設けら
れた開口を介して前記内部回路に導通し、前記配線は前記保護膜上に形成されていること
が望ましい。
この構成によれば、基材上の保護膜上に形成される配線は、いわゆる再配線と呼ばれる
配線として形成できる。

再配線とは、半導体装置の基材を製造するための工程、いわゆる前工程が終わった後に
、再度、行われる工程によって形成された配線のことである。通常、前工程においては、
半導体素子を含む内部回路が所定の半導体製造方法によって基材の内部に形成され、その
内部回路の表面を覆うように保護膜であるパッシベーション膜が形成される。内部回路の
端子部分（通常はアルミニウムなどの低抵抗金属によって形成される）にはパッシベーシ
ョン膜に開口が形成され、外部との導通をとるためのパッドとなる。再配線の形成工程が
行われる前の前工程は、半導体ウエハに内部回路を形成し、さらにパッシベーション膜を
形成すると共に内部回路の端子部分を形成し、ダイシングによって１つの単体の基材が形
成されるまでの工程である。基材上の配線を再配線によって形成するということは、複数
の端子を構成する導電膜を形成する工程において、再配線を形成できるということであり
、新たな形成工程を必要とせず、非常に好都合である。

［適用例５］上記適用例の半導体装置において、前記配線は、前記導電膜と同じ材料で
構成され、接続される前記端子と一体的に形成されていることが好ましい。
この構成によれば、導電膜を形成するときに同時に配線を形成できるので、部材コスト
及び製造コストを増やすことなく配線を形成することができ、好都合である。

［適用例６］上記適用例の半導体装置において、前記配線の膜厚は、前記端子を構成す
る前記導電膜の膜厚より薄いことが望ましい。
この構成によれば、接合用の端子に比べて配線の膜厚が薄いので、配線を構成する導電
膜を無駄に使用しなくて済む。

また、上記適用例の半導体装置において、前記配線は、前記基材の同一辺に沿って形成
された複数の端子のうちから選択された複数の端子を接続することができる。また、前記
配線は、前記基材の１つの辺に沿って形成された複数の端子から選択された１つ又は複数
の端子と、前記基材の他の辺に沿って形成された複数の端子から選択された１つ又は複数
の端子とを接続することができる。

［適用例７］本適用例の半導体実装構造は、第１基板上に接着剤によって半導体装置が実装された半導体実装構造であって、前記半導体装置は、内部回路を含んだ基材と、前記基材の能動面側に突出して設けられた樹脂突部と、前記樹脂突部上に設けられた島状の導電膜を含んでなる複数の端子と、を有し、前記複数の端子が前記基材の辺に沿って前記能動面に並べて設けられ、前記複数の端子は、前記内部回路と導通した第１の端子と、前記内部回路と導通していない第２の端子と、を有し、前記基材の辺に沿って前記能動面に並べて設けられた前記複数の端子のうち、隣接しない２つの前記第２の端子の間に、前記第１の端子が配置されており、該隣接しない２つの前記第２の端子は、前記基材の前記能動面に形成された配線によって電気的に接続されており、前記第１基板の複数の接合端子と、前記半導体装置の前記第１の端子及び隣接しない２つの前記第２の端子と、がそれぞれ接合されており、隣接しない２つの前記第２の端子にそれぞれ接合された前記接合端子は、前記半導体装置の前記配線によって電気的に接続されていることを特徴とする。

この構成によれば、半導体装置の能動面側に設けられた島状の導電膜を含んでなる複数
の端子のうち少なくとも２つの端子が同じく能動面側に設けられた配線によって接続され
ている。したがって、半導体装置を第１基板に平面実装することにより、第１基板の第１
接合端子群に繋がる配線のうちの少なくとも２つ配線を半導体装置を介して電気的に接続
することができる。言い換えれば、第１接合端子群に繋がる配線を、第１基板上でクロス
配線又は飛び越し配線させることなく、半導体装置の能動面側に設けられた配線によって
接続できる。この結果、第１基板上の配線パターンを複雑化させることなく、当該配線パ
ターンの設計自由度を高めることができる。つまり、半導体装置を第１基板上に平面実装
することを利用して、半導体装置に電気的に接続される第１基板上の配線状態を簡略化あ
るいは多様化できる。

［適用例８］上記適用例の半導体実装構造において、前記配線は、前記複数の端子のう
ち隣接しない少なくとも２つの端子を電気的に接続していることを特徴とする。
この構成によれば、第１基板の第１接合端子群のうち隣接しない接合用端子に繋がる配
線を第１基板上において飛び越し配線させることなく、半導体装置を介して接続させるこ
とができる。

［適用例９］上記適用例の半導体実装構造において、前記配線は、前記複数の端子のう
ち前記内部回路と導通していない端子同士を接続しているとしてもよい。
この構成によれば、上記配線は複数の端子のうち内部回路と導通していない端子同士す
なわちダミー端子同士を接続している。したがって、半導体装置に設けられたダミー端子
とダミー端子に接続した配線を利用して、半導体装置の内部回路に接続する必要がない第
１基板の配線同士を接続させることができる。

［適用例１０］上記適用例の半導体実装構造において、前記第１基板は、前記第１接合
端子群に電気的に接続された第２接合端子群をさらに備え、前記第２接合端子群には第２
基板が平面実装されているとしてもよい。
この構成によれば、第２基板は第２接合端子群を介して第１基板に接続されている。し
たがって、第２基板上に設けた配線を複雑に引き回すことなく、半導体装置の能動面側に
設けられた配線を利用して接続することができる。すなわち、第２配線の配線パターンを
簡略化あるいは多様化できる。

この構成は、半導体装置が実装された第１基板に、別の基板である第２基板が接続され
る構成である。しかも、半導体装置の配線が、第１基板上の配線と第２基板上の配線とを
接続可能する構成である。この構成によれば、第１基板上に複雑な引き回し配線又は飛び
越し配線を施す必要なく、第２基板上の配線と第１基板上の配線とを半導体装置の基材上
の配線によって簡単且つ確実に導通させることができる。

［適用例１１］上記適用例の半導体実装構造において、前記第１基板の前記第１接合端
子群と前記半導体装置の前記複数の端子とを電気的に接合させる前記接着剤が導電粒子を
含まない非導電性膜であることが好ましい。
この構成によれば、半導体装置の複数の端子が樹脂コアバンプ構造を有しているので接
着剤が導電粒子を含まない状態であっても、上記複数の端子と第１基板の第１接合端子群
とを安定的に接合させることが可能である。また、第１基板への平面実装後、半導体装置
の能動面側に設けられた配線と当該配線が接続された端子以外の他の端子とが導電粒子に
よって電気的に短絡することがない。言い換えれば、上記他の端子との電気的短絡を危惧
する必要がないので、信頼性を向上させると共に、能動面側における配線の設計上の自由
度を高めることができる。

上記適用例の半導体実装構造において、第１基板はガラス製の不可撓性基板、プラスチ
ック製の不可撓性基板、又は可撓性基板とすることができる。不可撓性基板は両面の配線
形態を採ることが困難な基板である。能動面側に補助的な配線を備えた半導体装置をこの
ような不可撓性基板に実装すれば、不可撓性基板に両面配線を施した場合と同様の配線状
態を実現できる。

可撓性基板は両面の配線形態を採ることが不可撓性基板に比べて容易であり、両面配線
を行ってクロス配線を実現できる。しかし、両面配線はコストアップにつながるので、で
きれば避けたい技術である。能動面側に補助的な配線を備えた半導体装置をこのような可
撓性基板に実装すれば、可撓性基板に両面配線のクロス配線を施すことなく、半導体装置
の上記配線によって実質的なクロス配線を実現できる（このことは、半導体装置を可撓性
基板に直接に実装する場合だけでなく、不可撓性基板に設けた配線を介して可撓性基板上
の配線に半導体装置を平面実装する場合も含むものである）。

［適用例１２］本適用例の電気光学装置は、電気光学物質が支持された第１基板と、前
記電気光学物質を駆動制御するために前記第１基板に平面実装された半導体装置とを備え
、前記半導体装置が上記適用例の半導体装置であることを特徴とする。

［適用例１３］本適用例の他の電気光学装置は、電気光学物質が支持された第１基板と
、前記電気光学物質を駆動制御する半導体装置が前記第１基板のうち前記電気光学物質が
支持された領域以外の領域に設けられた半導体実装構造とを有し、前記半導体実装構造が
上記適用例の半導体実装構造であることを特徴とする。

これらの適用例の構成によれば、第１基板に設けられる配線あるいは第１基板に平面実
装される他の基板の配線の配線状態を簡略化あるいは多用化することができる。例えば、
電気光学物質の駆動制御に直接的に関わらない他の電気信号を第１基板上の配線と半導体
装置とを経由してやりとりすることができる。上記他の電気信号としては第１基板上に設
けられる光センサーや温度センサーなどからの電気信号などが挙げられる。すなわち、新
たな配線形成の必要性が低下するので、優れたコストパフォーマンスを有する電気光学装
置を提供することができる。

（半導体装置の第１実施形態）
以下、本実施形態の半導体装置について説明する。なお、本発明が本実施形態に限定さ
れないことはもちろんである。
また、以降の説明では必要に応じて図面を参照するが、この図面では、複数の構成要素
から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった寸
法で示す場合がある。

図１は本実施形態の半導体装置としてのＩＣチップを示す概略斜視図である。図２はＩ
Ｃチップの能動面の構成を示す概略平面図である。図示しない基板上にＩＣチップを実装
する際には、この能動面側が実装面、すなわち実装される面となる。なお、図１は実際の
ＩＣチップの外観形状に近い状態を示している。図２は端子の構成を分かり易く示すため
に端子を模式化して大きく示している。そのため、図１における端子の数と図２における
端子の数は異なっている。

図１および図２に示すように、半導体装置としてのＩＣチップ１は、半導体素子を含ん
で構成された内部回路を内蔵した基材２を有している。この基材２は、例えば単結晶シリ
コンなどからなる半導体ウエハに内部回路を作り込み、その内部回路の表面を保護膜で被
覆し、そして半導体ウエハをダイシングによって切断した後に出来上がった複数のチップ
のうちの１つである。内部回路は周知の半導体製造プロセスによって形成されている。内
部回路は、例えば、ＭＯＳトランジスタを含んで構成されている。基材２の６つの外周面
のうち内部回路が形成された面が、いわゆる能動面であり、図１および図２では符号３に
よって能動面が示されている。能動面３の全面は保護膜、いわゆるパッシベーション膜４
によって被覆されている。

パッシベーション膜４の上にドット状、すなわち島状の複数の端子６ａ及び６ｂが設け
られている。端子６ａはＩＣチップ１にとっての入力側端子であり、端子６ｂは出力側端
子である。内部回路への入力信号は入力側端子６ａから取り込まれる。内部回路からの出
力信号は出力側端子６ｂを通して外部へ伝送される。
複数の入力側端子６ａは、ＩＣチップ１の互いに対向する一対の長辺１ａ，１ｂのうち
一方の長辺１ａに沿って直線状に並べて設けられている。
出力側端子６ｂは、他方の長辺１ｂに沿って２段にわたって直線状に並べて設けられて
いる。図２では、端子６ａ及び端子６ｂの構成を分かり易くするために、端子６ａ，６ｂ
の数を実際よりも少なくして端子間の間隔を広く示している。

出力側端子６ｂは、図１の部分拡大図（ａ）に示すように、基材２の能動面３側に設け
られた樹脂突部７ｂと、この樹脂突部７ｂ上に設けられたドット状すなわち島状の導電膜
８ｂとを有している。樹脂突部７ｂ自体は他方の長辺１ｂに沿った細長い形状の突部であ
るが、出力側端子６ｂを構成する樹脂突部７ｂはその細長い樹脂突部の端子に相当する個
々の部分である。樹脂突部７ｂは、例えばアクリル樹脂やエポキシ樹脂、シリコーン樹脂
、フェノール樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂等を材料として用い
パッシベーション膜４上に形成されている。樹脂突部７ｂは、断面が半円形状又は部分円
形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状や、断面が半楕円形状又は部分
楕円形状でＩＣチップ１の長辺１ｂと平行に延びる細長い形状等に形成されている。つま
り、樹脂突部７は長いかまぼこ形状、すなわち長いドーム形状に形成された樹脂コアであ
る。

導電膜８ｂは、例えば、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、
Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属
のいくつかを積層した構造を採用することができる。導電膜８ｂは、立体的に見ると図１
（ａ）に示すように樹脂突部７ｂの外形形状に沿った立体形状であり、平面的に見ると図
２に示すように長方形状である。
図１（ａ）において導電膜８ｂの端部の一部分が窪んでいる。これは、パッシベーショ
ン膜４の該当する部分に開口９が設けられていて、導電膜８ｂの材料をパッシベーション
膜４上に例えばスパッタ法等によって成膜したときに、開口９に対応する部分の導電膜８
ｂの材料が開口９に付き回っている状態を示している。パッシベーション膜４の開口９の
所には基材２の中の内部回路の端子すなわちパッド（例えばアルミニウムなどからなるパ
ッド）が置かれている。このパッドは、例えば、ＭＯＳトランジスタのゲート、ソース、
ドレインの各外部接続端子に繋がっている。従って、各導電膜８ｂは開口９を介して内部
回路と導通している。すなわち、導電膜８ｂが設けられた部分が樹脂コアバンプとして機
能する。

アルミニウムのパッドを用いる場合には、下地層（シード層）としてＴｉＷの薄膜を設
けることが好ましい。これにより、アルミニウムのパッドと、パッドに積層される導電膜
、例えばＡｕ（金）とが互いに拡散して発生するボイドを抑制することができる。すなわ
ち、ＴｉＷの薄膜は、アルミニウムとＡｕ（金）との間の密着性とバリア性とを兼ね備え
ている。

入力側端子６ａは、構成要素の部品の種類を考えれば、出力側端子６ｂと全く同じ構成
要素から成っている。つまり、入力側端子６ａは、図２に示すように、樹脂突部７ａ及び
導電膜８ａを有している。樹脂突部７ａは出力側端子６ｂ内の樹脂突部７ｂと同じ材料で
ほぼ同じ形状に形成されている。但し、必要な端子数が異なる関係上、ＩＣチップ１の一
方の長辺１ａに沿って設けられた樹脂突部７ａの長さは出力側の樹脂突部７ｂと異なって
いる。また、導電膜８ａは、出力側の導電膜８ｂよりも広い幅となっており、ＩＣチップ
１の一方の長辺１ａに沿った数は出力側の導電膜８ｂよりも少なくなっている。

複数の入力側端子６ａのうち図２の左端から２番目のものと、左端から４番目のものは
、基材２上の能動面３側に設けられた配線としての再配線１１によって繋がれて互いに導
通している。これら２番、４番の入力側端子６ａについてはパッシベーション膜４に開口
９が設けられておらず、内部回路に繋がるパッドも設けられていない。つまり、２番、４
番の入力側端子６ａは内部回路と導通していない端子、いわゆるダミー端子として形成さ
れている。なお、場合によっては、２番、４番の入力側端子６ａを、内部回路と導通した
信号伝送用の実際の端子とすることもできる。

再配線１１は、導電膜８ａ及び導電膜８ｂを形成するときに、同じ工程で同時に形成さ
れたものである。従って、再配線１１は導電膜８ａ，８ｂと同じ材料で構成され、前述し
たように、ＴｉＷ（チタン・タングステン）、Ａｕ（金）、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃ
ｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積
層した構造を採用することができる。
ここで、再配線とは、基材２の内部に内部回路を周知の半導体製造方法によって形成し
、さらにパッシベーション膜４を形成してベアチップを作製するまでの処理を前処理と呼
ぶときに、その前処理完了後に再度、形成された配線のことである。

なお、本実施形態では、細長い樹脂突部７ａ，７ｂを複数の導電膜８ａ，８ｂにわたっ
て連続して設けた。これに対し、端子１個分の長さの島状の樹脂突部７ａ，７ｂをそれぞ
れ直線上に配列するように基材２の能動面３側に形成し、それらの樹脂突部７ａ，７ｂの
個々に導電膜８ａ，８ｂを個別に形成しても良い。

次に、上記の端子６ａ，６ｂおよび再配線１１の形成方法について図３から図６を用い
て説明する。なお、これらの図において、右側の図は平面図であり、左側の図はその平面
図におけるＡ−Ａ線に沿った断面図である。
まず、図３（ａ）に示すように、半導体ウエハ１２を入手する。半導体ウエハ１２は、
周知の通り、所定の直径の円板形状であり、その中にＩＣチップ複数個分の内部回路が形
成されている。符号２ａは、後に図１の基材２になるウエハ本体である。ウエハ本体２ａ
の能動面３上には端子であるパッド１３が形成され、さらにパッシベーション膜４が形成
されている。パッシベーション膜４のパッド１３に対応する領域には開口９が形成されて
おり、この開口９を通してパッド１３が外部へ臨んでいる。
パッド１３の形成方法としては、例えばスパッタ法で能動面３に成膜されたアルミニウ
ムの薄膜をフォトエッチング法でパターニングする方法が挙げられる。
パッシベーション膜４の形成方法としては、開口９に対応したパッド１３の領域をレジ
スト膜で覆った後に、能動面３をＳｉＯ₂（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミ
ド樹脂等の薄膜で覆う。そして上記レジスト膜を剥離する方法が挙げられる。

次に、図３（ｂ）に示すように、樹脂突部７ａ，７ｂ（図２参照）の元となる感光性材
料、例えばエポキシ樹脂をスピンコート法によって所定の一様な厚さで能動面３側に塗布
する。続いて、塗布された感光性のエポキシ樹脂を露光・現像することによりパターニン
グを行って、樹脂突部７ａ，７ｂの原形である断面矩形状の細長い樹脂突部７'を形成す
る。次に、樹脂突部７'を所定の温度で加熱して硬化させると共に角部を丸く成形して、
図３（ｃ）に示すように樹脂突部７ａ，７ｂを形成する。

次に、図４（ｄ）に示すように、例えばＴｉＷからなる下地層としての第１層１４'を
スパッタ法などにより所定厚さでウエハの全面（能動面３側）に形成し、さらにその上に
、例えばＡｕからなる第２層１５'をスパッタ法やメッキ法などにより所定厚さでウエハ
の全面に形成する。第１層１４'はパッシベーション膜４の開口９の所でパッド１３に面
状に接触する。
次に、図４（ｅ）に示すように、感光性レジスト材料１７'をウエハ上に一様な厚さで
塗布し、露光・現像することにより所定の平面形状、具体的には、導電膜８ａ，８ｂと同
じ平面形状のレジストパターン１７を形成する。
次に、レジストパターン１７をマスクとして第２層１５'をエッチングして、図４（ｆ
）に示す所定形状の第２層１５を形成する。このとき、図６（ａ）に示すように、２番、
４番の端子６ａを繋ぐ再配線１１の第２層１５を同時にパターニングする。

次に、図５（ｇ）に示すように、レジストパターン１７を適宜の剥離液によって除去す
る。そして、パターニングした第２層１５をマスクとして所定のエッチング液によって第
１層１４'をエッチングして、図５（ｈ）に示すように、第２層１５と同じ平面形状の第
１層１４を形成する。このとき、図６（ｂ）に示すように再配線１１の第１層１４を同時
に形成する。以上により、図２の基材２の能動面３上に、複数の島状の導電膜８ａ，８ｂ
が形成されて、配列した複数の端子６ａ，６ｂが完成し、同時に２番、４番の端子６ａと
再配線１１とが一体形成される。
樹脂コアバンプの弾性変形と接続の信頼性とを考慮すると、ＴｉＷの第１層１４の膜厚
は３０ｎｍ〜１００ｎｍ、Ａｕの第２層１５の膜厚は２００ｎｍ〜２０００ｎｍが好まし
い。なお、再配線１１における第２層１５の膜厚は、端子６ａと同じでなくてもよい。電
気的な接続を可能とする配線抵抗を確保すればよいので、例えば当該膜厚を薄くしてもよ
い。これにより、無駄なＡｕの使用を防ぐことができる。

このようにしてできあがったＩＣチップ１は、能動面３上において樹脂コアバンプとし
て機能する複数の端子６ａ，６ｂと、複数の端子６ａのうち２番と４番の端子（ダミー端
子）６ａを繋ぐ再配線１１とを有する。ＩＣチップ１を基板に平面実装すれば、ＩＣチッ
プ１に設けられた端子６ａとこれに繋がる再配線１１とを利用して基板上の配線を電気的
に接続することが可能となる。

次に、図１及び図２に示すＩＣチップの実装方法について説明する。
ＩＣチップ１は、ガラス製の硬質基板や、プラスチック製の硬質基板や、可撓性のＦＰ
Ｃ基板等の表面に実装される。その際には、図７（ａ）に示すように、能動面３側と基板
１８との間に接着剤として導電粒子を含まない非導電性膜（ＮＣＦ）１９を挟んだ上で、
ＩＣチップ１を基板１８へ押圧する。すると、図７（ｂ）に示すように、基板１８側の端
子２０とＩＣチップ１側の端子６ａ，６ｂとが直接に接触し、さらに押圧を続けると、樹
脂突部７ａ，７ｂが圧力に応じて弾性的に変形し扁平状態となる。樹脂突部７ａ，７ｂの
この弾性変形により導電膜８ａ，８ｂと対向する個々の端子２０との接触面積が大きくな
り、さらに導電膜８ａ，８ｂと端子２０とが互いを押し付け合う押圧力が十分に大きくな
り、その結果、導電膜８ａ，８ｂと端子２０との間に安定した導電接触状態が得られる。
この導電接触状態は、ＩＣチップ１側の全ての端子６ａ，６ｂと基板１８側の全ての端子
２０との間で実現され、これにより、ＩＣチップ１を高い信頼性で基板１８へ実装できる
。

接着剤として異方性導電膜（ＡＣＦ）を用いてＩＣチップ１を基板１８へ実装すること
も可能である。その場合には、異方性導電膜内に分散状態で含まれた導電粒子によってＩ
Ｃチップ１側の端子６ａ，６ｂと基板１８側の端子２０とが導電接続される。この導電接
続構造の場合、端子２０の平面的な配置間隔が狭くなると、隣り合う端子２０が導電粒子
によって誤って導通してしまい、短絡が発生するおそれがある。また、ＩＣチップ１側の
再配線１１と基板１８側の端子２０とが、あるいは再配線１１と再配線１１に接続してい
ない端子６ａ、例えば図２に示す３番の端子６ａとが導電粒子によって短絡するおそれが
ある。
これに対し、本実施形態では、非導電性膜（ＮＣＦ）を用いるため、ＩＣチップ１側の
端子６ａ，６ｂと基板１８側の端子２０との直接の接触によって導電接続が得られる構造
であるので、隣接端子間での短絡不良の心配がない。そのため、基板１８上において端子
間の間隔を狭くして高精細な配線パターンを配置することができる。

本実施形態のＩＣチップ１は、ガラス製の硬質基板や、プラスチック製の硬質基板や、
可撓性のＦＰＣ基板等の表面に実装される。これ以降、ＩＣチップ１が実装される基板を
実装基板と称して説明を行う。実装基板は、ガラス製基板、プラスチック製基板、ＦＰＣ
基板のいずれであっても良い。この場合、ＩＣチップ１の入力側端子６ａ及び出力側端子
６ｂは実装基板上の配線と導電接続される。図２において、入力側端子６ａを左から順に
１，２，３，４，５と指標することにする。再配線１１は２番端子と４番端子を接続して
いる。１番端子から５番端子のいずれの端子も、実装基板上の配線に導電接続される。

今、仮に、再配線１１が設けられない従来のＩＣチップを用いるものとする。そして、
実装基板上の配線のうち、隣接しない２番端子に接続される配線と４番端子に接続される
配線とを実装基板上において互いに接続することは、実装基板の実装面において、ＩＣチ
ップ１の端子６ａ，６ｂの内側の領域で、能動面３と対向する部分にも配線が配置されて
いる場合や当該部分に配線を配置させない場合には、実装基板が１層の片面配線の形態で
ある限り不可能である。その理由の少なくとも１つは、２番端子に繋がった配線と４番端
子に繋がった配線との間には、３番端子に繋がった配線が存在し、それを横切る配線（い
わゆるクロス配線）は１層の片面配線である限りパターニングによって形成できないから
である。もしクロス配線を実現したいのならば、実装基板を例えば両面配線の形態として
、主たる配線の裏面にクロス配線を形成する必要がある。しかしながら、両面配線の形態
は大きなコストアップにつながり、実用的でない。実装基板を片面の複層配線形態とする
場合も同様である。

これに対し、本実施形態では、隣り合わない２番端子と４番端子とをＩＣチップ１にお
いて再配線１１によって接続したので、ＩＣチップ１を実装基板上に実装した際に、実装
基板上に在って２番端子に接続される配線と４番端子に接続される配線は、再配線１１を
介して導通することになる。この結果、実装基板上の２番端子配線と４番端子配線は実装
基板上では何等、クロス配線されてはいないが、ＩＣチップ１上の再配線１１を介して実
質的にクロス配線されたことになる。このことは、実装基板を両面配線や複層の片面配線
の形態にすることなく１層の片面配線の形態のままで、実装基板に対して実質的なクロス
配線を実現できるということであり、実装基板に関する製造コストを低く維持したままで
配線設計の自由度を大幅に向上できるということであり、回路設計の精細化に大きく貢献
できるということである。

（半導体装置の第２実施形態）
図８は他の実施形態の半導体装置を示す概略平面図である。同図では、半導体装置とし
てのＩＣチップ２１の能動面２３を平面的に示している。能動面２３の全体はパッシベー
ション膜２４で被覆されている。パッシベーション膜２４の上に複数の入力側端子２６ａ
及び複数の出力側端子２６ｂが設けられている。入力側端子２６ａはＩＣチップ２１の互
いに対向する一対の長辺の一方（図の下方）の長辺２１ａに沿って直線状に並べて設けら
れている。出力側端子２６ｂは、他方（図の上方）の長辺２１ｂに沿って２段にわたって
直線状に並べて設けられると共に、ＩＣチップ２１の互いに対向する一対の短辺２１ｃ，
２１ｄに沿って直線状に並べて設けられている。

個々の入力側端子２６ａは、細長い樹脂突部２７ａの個々の端子部分と島状の導電膜２
８ａとによって構成されている。個々の出力側端子２６ｂは、細長い樹脂突部２７ｂの個
々の端子部分と島状の導電膜２８ｂとによって構成されている。個々の樹脂突部２７ａ，
２７ｂの構成は図１及び図２に示した樹脂突部７ａ，７ｂの構成と同じであるので、それ
らの説明は省略する。また、個々の導電膜２８ａ，２８ｂの構成は図１及び図２に示した
導電膜８ａ，８ｂの構成と同じであるので、それらの説明も省略する。

能動面２３のパッシベーション膜２４の上であって複数の端子２６ａ及び２６ｂによっ
て囲まれる領域内に、再配線３１が形成されている。能動面２３側に再配線３１を形成す
ることは、図２に示した先の実施形態において能動面３側に再配線１１を設けることと同
じである。図８の再配線３１の形成方法は図２の再配線１１の形成方法と同じである。上
記第１実施形態では再配線１１によって入力側端子６ａ同士を繋いだが、図８に示す本実
施形態では再配線３１によって５番の入力側端子２６ａと１４番の出力側端子２６ｂとを
繋いでいる。また、８番の入力側端子２６ａと２０番の出力側端子２６ｂとを繋いでいる
。本実施形態では、それら両方の端子は、内部回路に繋がっていないダミー端子として形
成されている。なお、場合によっては、それらの端子を信号等の伝送用の実際の端子とし
ても良い。

本実施形態のＩＣチップ２１は非導電性膜（ＮＣＦ）を挟んだ状態で相手側の基板であ
る実装基板に実装される。その際、ＩＣチップ２１の本体と実装基板の本体とが非導電性
膜（ＮＣＦ）によって接着され、ＩＣチップ２１の端子２６ａ及び２６ｂと実装基板の端
子とが適宜の圧力下で直接に接触して電気的な導通が成される。本実施形態の場合も、図
２に示した先の第１実施形態の場合と同様にして、異方性導電膜（ＡＣＦ）を用いた場合
に比べて、隣接端子間での誤った導通を防止でき高精細な配線パターンを得ることができ
る。

本実施形態のＩＣチップ２１が実装基板に実装されると、ＩＣチップ２１の入力側端子
２６ａ及び出力側端子２６ｂは実装基板上の配線と導電接続される。図８において、入力
側端子２６ａを図の左から順に１〜１２と指標し、左側の短辺２１ｃに沿った出力側端子
２６ｂを図の下から順に１３〜１８と指標することにする。同様に右側の短辺２１ｄに沿
った出力側端子２６ｂを図の下から順に１９〜２４と指標することにする。図の左側の再
配線３１は入力側の５番端子と出力側の１４番端子を繋いでいる。図の右側の再配線３１
は入力側の８番端子と出力側の２０番端子を繋いでいる。１番端子から２４番端子のいず
れの端子も、実装基板上の配線に導電接続される。

今、仮に、再配線３１が設けられない従来のＩＣチップを考えると、実装基板上の配線
のうち、入力側５番端子に接続される配線（以降５番端子配線という）と出力側１４番端
子に接続される配線（以降１４番端子配線という）とを実装基板上において互いに接続す
ることは、ＩＣチップ１の端子６ａ，６ｂの内側の領域で、能動面３と対向する部分にも
配線が配置されている場合や当該部分に配線を配置させない場合、実装基板が１層の片面
配線の形態である限り不可能である。その理由の少なくとも１つは、入力側の５番端子配
線と出力側の１４番端子配線との間には、入力側の１〜４番端子配線及び出力側の１３番
端子配線が存在し、それらを横切る配線（いわゆるクロス配線）は１層の片面配線である
限りパターニングによって形成できないからである。もしクロス配線を実現したいのなら
ば、実装基板を例えば両面配線の形態として、主たる配線の裏面にクロス配線を形成する
必要がある。しかしながら、両面配線の形態は大きなコストアップにつながり、実用的で
ない。

これに対し、本実施形態では、入力側５番端子と出力側１４番端子とをＩＣチップ２１
において再配線３１によって接続したので、ＩＣチップ２１を実装基板上に実装した際に
、実装基板上に在って入力側の５番端子配線と出力側の１４番端子配線は、再配線３１を
介して導通することになる。この結果、実装基板上の５番端子配線と１４番端子配線は実
装基板上では何等、クロス配線されてはいないが、ＩＣチップ２１上の再配線３１を介し
て実質的にクロス配線されたことになる。図８における右側の再配線３１に係る８番端子
配線と２０番端子配線の場合も同様である。このことは、実装基板を両面配線や複層の片
面配線の形態にすることなく１層の片面配線の形態のままで、実装基板に対して実質的な
クロス配線を実現できるということであり、実装基板に関する製造コストを低く維持した
ままで配線設計の自由度を大幅に向上できるということであり、回路設計の精細化に大き
く貢献できるということである。

（半導体実装構造の第１実施形態）
次に、本実施形態の半導体実装構造について説明する。半導体実装構造とは、半導体装
置を接着剤によって基板に実装してなる構造である。図９は半導体実装構造を示す分解斜
視図である。
図９に示すように、本実施形態の半導体実装構造は、半導体装置であるＩＣチップ４１
を非導電性膜（ＮＣＦ）１９によって第１基板４２に実装し、さらに、第１基板４２に第
２基板４３が接続される例である。
第１基板４２と第２基板４３は、例えば、異方性導電膜（ＡＣＦ）によって接続される
。ＩＣチップ４１は図１及び図２に示したＩＣチップ１と同じものを用いるものとする。

第１基板４２はガラス製又はプラスチック製の不可撓性の硬質基板である。第２基板４
３は薄い可撓性のＦＰＣ基板である。第１基板４２上には、それぞれが第１配線としての
入力側配線４４及び出力側配線４５がフォトエッチング処理によってそれぞれ複数本、形
成されている。各配線４４，４５の先端部分は他の配線との接続が行われる接合端子とな
っている。
第２基板４３上には第２配線としての配線４６がフォトエッチング処理によって複数本
、形成されている。
すなわち、ＩＣチップ４１の複数の端子と接合する第１基板４２の入力側配線４４の一
方の接合端子群４４ａと、出力側配線４５の接合端子群４５ａとが第１接合端子群を構成
している。第２基板４３の複数の配線４６と接合する入力側配線４４の他方の接合端子群
４４ｂが第１接合端子群に繋がる第２接合端子群を構成している。

図１０は、図９の矢印Ｂ方向から見た半導体実装構造を示す平面図である。詳しくは、
第１基板４２の裏側から見た状態を示しており、特に、ＩＣチップ４１の端子と、第１基
板４２上の配線４４，４５（第１配線）と、第２基板４３上の配線４６（第２配線）との
接続状態を示している。なお、ＩＣチップ１の端子６ａ，６ｂの内側の領域で、能動面３
と対向する第１基板４２にも複数の配線（図示省略）が形成されている。図１０に示すよ
うに、ＩＣチップ４１の出力側端子６ｂに第１基板４２上の出力側配線４５の接合端子群
４５ａが接続している。ＩＣチップ４１の入力側端子６ａに第１基板４２上の入力側配線
４４の一方の接合端子群４４ａが接続している。そして、第１基板４２上の入力側配線４
４の他方の接合端子群４４ｂに、第２基板４３上の配線４６の端子が接続している。ここ
で、ＩＣチップ４１の入力側端子６ａを図の左側から順に１，２，３，４，５，…と指標
する。また、第２基板４３上の配線４６を図の左側から順に１，２，３，４，５，…と指
標する。ＩＣチップ４１の能動面３側に形成した再配線１１はＩＣチップ４１の隣接しな
い２番端子と４番端子とを接続して、それらを導通させている。本実施形態では、それら
両方の端子は、内部回路に繋がっていないダミー端子として形成されている。

第２基板４３の従来の回路構成は図１１に示す通りであり、３番配線を挟んで設けられ
ている２番配線及び４番配線はそれぞれ固有の信号伝送路となっている。２番配線と４番
配線とを結線する必要がある場合、従来であれば、それらの間に３番配線や、ＩＣチップ
４１の端子６ａ，６ｂの内側の領域で、能動面３と対向する領域にもその他の配線が存在
するので１層の片面配線では結線が不可能であり、例えば両面配線によってその結線を行
う必要があった。具体的には、配線４６が形成された主面と反対側の裏面にクロス配線を
形成し、そのクロス配線によって２番配線と４番配線とを繋げる必要があった。このよう
な両面配線は大きなコストアップとなり、実用的でない。

これに対し、本実施形態では、図１０に示すように、第２基板４３上の２番配線及び４
番配線を、それぞれ、ＩＣチップ４１の２番端子及び４番端子に接続し、それらの２番端
子と４番端子とをＩＣチップ４１の能動面３上で再配線１１によって接続している。この
結果、第２基板４３が１層の片面配線の形態のままであっても、２番配線と４番配線とを
再配線１１を使って実質的にクロス配線できる。こうして、コストアップを招くことなく
第２基板４３の配線設計の設計自由度を高めることができる。
また、ＩＣチップ４１と第１基板４２とはＮＣＦ１９により接着されるので、複数の端
子６ａ，６ｂと第１接合端子群とにおいて端子間で短絡不良が発生することなく接合され
る。

（半導体実装構造の第２実施形態）
図１２は、半導体実装構造の他の実施形態を示す平面図である。本実施形態においても
、図９に示すように、半導体装置であるＩＣチップ４１を非導電性膜（ＮＣＦ）１９によ
って第１基板４２に実装し、さらに、第１基板４２に第２基板４３が接続される例を示し
ている。第１基板４２と第２基板４３は、例えば、異方性導電膜（ＡＣＦ）によって接続
される。ＩＣチップ４１は図８に示したＩＣチップ２１と同じものを用いるものとする。

ガラス製又はプラスチック製の不可撓性の硬質基板である第１基板４２上には、それぞ
れが第１配線としての入力側配線４４及び出力側配線４５がフォトエッチング処理によっ
てそれぞれ複数本、形成されている。各配線４４，４５の先端部分は他の配線との接続が
行われる接合端子となっている。ＩＣチップ２１の端子２６ａ，２６ｂの内側の領域で、
能動面２３と対向する第１基板４２にも複数の配線（図示省略）が形成されている。可撓
性のＦＰＣ基板である第２基板４３上には第２配線としての配線４６がフォトエッチング
処理によって複数本、形成されている。

ＩＣチップ４１の出力側端子２６ｂに第１基板４２上の出力側配線４５の接合端子群４
５ａが接続している。ＩＣチップ４１の入力側端子２６ａに第１基板４２上の入力側配線
４４の一方の接合端子群４４ａが接続している。そして、第１基板４２上の入力側配線４
４の他方の接合端子群４４ｂに、第２基板４３上の配線４６の端子が接続している。ここ
で、ＩＣチップ４１の入力側端子２６ａを図の左側から順に１，２，３，４，５，６と指
標する。また、第１基板４２上の配線４５のうちＩＣチップ４１の左側の短辺から延びる
配線４５を図の左側から順に７，８，９，１０，１１，１２と指標する。ＩＣチップ４１
の能動面２３上に形成した再配線３１は、ＩＣチップ４１の入力側の５番端子と、第１基
板４２上の８番配線に繋がった出力側端子とを繋いで、それらを導通させている。本実施
形態では、それら両方の端子は、内部回路に繋がっていないダミー端子として形成されて
いる。

今、第１基板４２がガラス等から成る硬質基板であるとすると、この第１基板４２に両
面配線を形成することは困難であり、通常は、１層の片面配線の形態が採用される。この
場合に、ＩＣチップ４１の入力側の５番端子を第１基板４２上の８番配線へ繋げようとし
たとき、従来は、そのような配線が不可能であった。その理由は、第１基板４２上におい
て、５番端子と８番配線との間には、１番から４番の入力側端子２６ａに繋がった配線４
４及び７番配線や、ＩＣチップ４１の端子２６ａ，２６ｂの内側の領域で、能動面３と対
向する領域にもその他の配線が存在しているため、５番端子と８番配線とをクロス配線で
結ぶことができないからである。

これに対し、本実施形態では、図１２に示すように、ＩＣチップ４１の入力側の５番端
子と第１基板４２上の８番配線に繋がった端子２６ｂとが、ＩＣチップ４１の能動面２３
上に形成した再配線３１によって繋げられて互いに導通している。この結果、第１基板４
２が１層の片面配線の形態であったとしても、ＩＣチップ４１が第１基板４２へ実装され
ることにより、８番配線と５番端子とを再配線３１を使って実質的にクロス配線できる。
こうして、コストアップを招くことなく第１基板４２の配線設計の設計自由度を高めるこ
とができる。
また、ＩＣチップ４１と第１基板４２とはＮＣＦ１９により接着されるので、複数の端
子２６ａ，２６ｂと第１接合端子群とにおいて端子間で短絡不良が発生することなく接合
される。

（電気光学装置の第１実施形態）
次に、本実施形態の電気光学装置について説明する。図１３は、電気光学装置としての
液晶装置を示す分解斜視図である。図１３に示すように、本実施形態の電気光学装置とし
ての液晶装置５１は、電気光学パネルとしての液晶パネル５２と、非導電性膜（ＮＣＦ）
１９によって液晶パネル５２に取り付けられた半導体装置としての駆動用ＩＣ５３と、異
方性導電膜（ＡＣＦ）５５によって液晶パネル５２に接続された第２基板としてのＦＰＣ
基板５４とを有している。

液晶パネル５２は、互いに対向している第１基板５６及び第３基板５７を有している。
第１基板５６の外側面に第１偏光板５８ａが貼着されている。第３基板５７の外側面に第
２偏光板５８ｂが貼着されている。これらの偏光板は偏光を選択的に通過させるための光
学要素であり、第１偏光板５８ａの偏光透過軸と第２偏光板５８ｂの偏光透過軸は適宜の
角度（例えば９０度）で交差している。第１基板５６と第３基板５７は周辺領域において
シール材（図示せず）によって互いに貼り合わされている。これらの基板の間には、例え
ば５μｍ程度の間隙、いわゆるセルギャップが形成されており、このセルギャップ内に電
気光学物質としての液晶が封入されて液晶層を構成している。第１基板５６及び第３基板
５７は、いずれも、透光性ガラス又は透光性プラスチックによって形成された不可撓性の
硬質基板である。第１基板５６は第３基板５７の外側へ張り出す張出し部（端子部）を有
しており、その張出し部（端子部）上に駆動用ＩＣ５３が実装されている。本実施形態で
は、駆動用ＩＣ５３、非導電性膜（ＮＣＦ）１９、及び第１基板５６によって半導体実装
構造が構成されている。

液晶パネル５２は任意の液晶駆動方式、例えば、単純マトリクス方式、アクティブマト
リクス方式によって駆動される。また、液晶パネル５２の動作モードは任意の動作モード
、例えば、ＴＮ（Twisted Nematic）、ＳＴＮ（Super Twisted Nematic）、ＶＡ（Ｖｅｒ
ｔｉｃal Aligned Nematic：垂直配向）、ＥＣＢ（Electrically Controlled Birefringe
nce：電界制御複屈折）、ＩＰＳ（In-Plain Switching）、ＦＦＳ（Fringe Field Switch
ing）等の各モードを選定できる。また、液晶パネル５２は任意の採光方式、例えば反射
型、透過型、又は半透過反射型を採用できる。半透過反射型は、画素の一部を反射領域と
して用い、他の一部を透過領域として用いることにより、必要に応じて反射型と透過型と
を選択的に採用する方式である。透過型又は半透過反射型の液晶パネルを構成する場合に
は照明装置（図示せず）が液晶パネル５２に付設される。

単純マトリクス方式は、各画素に能動素子を持たず、走査電極とデータ電極との交差部
が画素又はドットに対応し、駆動信号が直接に印加される方式である。この方式に対して
好適に用いられる動作モードとしてはＴＮ、ＳＴＮ、ＶＡ、ＥＣＢ等がある。
アクティブマトリクス方式は、画素又はドットごとに能動素子が設けられ、書き込み期
間では能動素子がオン状態となってデータ電圧が書き込まれ、他の期間では能動素子がオ
フ状態になって電圧が保持される方式である。この方式で使用する能動素子には３端子型
と２端子型がある。３端子型の能動素子には、例えばＴＦＴ（Thin Film Transistor：薄
膜トランジスタ）がある。２端子型の能動素子には、例えばＴＦＤ（Thin Film Diode：
薄膜ダイオード）がある。

液晶パネル５２として、ＴＦＴ素子を能動素子（スイッチング素子）として用いたアク
ティブマトリクス方式の液晶パネルを採用するものとすれば、液晶パネル５２の内部には
、第１基板５６の張出し部の長手方向に対して直交する方向に延びる複数の直線状のデー
タ線６０及びデータ線６０に直交して配置された複数の直線状の走査線６１が設けられる
。データ線６０及び走査線６１は絶縁層を挟んだ状態で第１基板５６上に設けられている
。第１基板５６の張出し部上には入力側の配線４４及び出力側の配線４５がフォトエッチ
ング処理によって形成されている。出力側の配線４５の中央領域のものはデータ線６０に
繋がっている。出力側の配線４５の左右両端領域のものは走査線６１に繋がっている。

データ線６０と走査線６１との各交差部の近傍にＴＦＴ素子が設けられる。データ線６
０は例えばＴＦＴ素子のソースに繋がり、走査線６１はＴＦＴ素子のゲートに繋がってい
る。データ線６０と走査線６１とによって囲まれた微小領域内にＩＴＯ（Indium Tin Oxi
de：インジウム・スズ酸化物）、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）
等といった透光性の金属酸化膜によってドット状すなわち島状の画素電極が形成される。
この画素電極はＴＦＴ素子のドレインに繋がっている。第１基板５６に対向する第３基板
５７の液晶側表面には面状の電極である共通電極が設けられる。液晶パネル５２を平面的
に見た場合にドット状の画素電極と面状の共通電極とが重なり合う微小領域がドットマト
リクス状に複数個、形成される。これらの微小領域が画素を形成する領域である。

第２基板であるＦＰＣ基板５４には、片面実装の状態で回路部品及び配線が形成されて
いる。具体的には、図示の裏側の片面に複数の配線４６が形成され、さらに同じ裏側面に
回路部品（図示せず）が実装されている。回路部品としては、抵抗、コンデンサ、コイル
、ＩＣ等が用いられる。第１基板５６上の入力側の配線４４は、ＦＰＣ基板５４が第１基
板５６の辺端に接続されたときに、ＦＰＣ基板５４側の配線４６に導電接続する。

本実施形態の駆動用ＩＣ５３は、図１及び図２に示したＩＣチップ１によって形成され
ている。そして、駆動用ＩＣ５３、非導電性膜１９、及び第１基板５６によって構成され
る半導体実装構造における配線の接続状態は図１０に示した状態となる。図１０において
括弧で示した符号は図１３における対応部品を示している。図１０に示すように、ＦＰＣ
基板５４上の２番配線及び４番配線を、それぞれ、駆動用ＩＣ５３の２番端子及び４番端
子に接続し、それらの２番端子と４番端子とを駆動用ＩＣ５３の能動面３上で再配線１１
によって接続している。この結果、ＦＰＣ基板５４が１層の片面実装の配線形態であって
も、２番配線と４番配線とを再配線１１を使って実質的にクロス配線できる。こうして、
コストアプを招くことなくＦＰＣ基板５４の配線設計の設計自由度を高めることができる
。

なお、実施形態では、駆動用ＩＣ５３の入力側の２番端子と４番端子とを再配線１１に
よって繋げることとしたが、再配線１１によって繋げる端子は２番端子と４番端子に限ら
れない。また、必要に応じて、再配線１１によって繋げる端子の数を３つ以上としても良
い。
さらには、駆動用ＩＣ５３を図８に示すＩＣチップ２１によって形成しても良い。すな
わち、必要に応じて、入力側端子６ａと出力側端子６ｂとを再配線３１によって繋げても
良い。例えば、液晶パネル５２の第１基板５６の一部に液晶層を駆動制御するための回路
構成の他に光センサーや温度センサーなどの検出回路を設けた場合、当該検出回路と中継
基板である第２基板５４の配線４６とを接続する方法として入力側端子６ａおよび出力側
端子６ｂおよびこれに繋がる再配線３１を利用することができる。
いずれにしても、隣接しない（隣り合わない）端子間を繋げるように再配線１１，３１
を能動面側に設けることが効果的である。

また、本実施形態の半導体実装構造が適用可能な電気光学装置は、液晶装置５１に限定
されない。例えば有機ＥＬ（Electro Luminescence）装置、無機ＥＬ装置、プラズマディ
スプレイ装置（ＰＤＰ：Plasma Display）、電気泳動ディスプレイ（ＥＰＤ：Electropho
retic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：Field Emission
Display：電界放出表示装置）にも適用できる。本半導体実装構造を適用することにより
、より単純な構成で安価な電気光学装置を提供することができる。

本実施形態の電気光学装置は、各種の電子機器の構成要素として用いることができる。
好ましくは、電子機器に関する画像を表示する表示装置として用いることができる。
このような電子機器としては、例えば、携帯電話機、携帯情報端末機（ＰＤＡ：パーソ
ナル・デジタル・アシスタント）、パーソナルコンピュータ、液晶テレビ、ビューファイ
ンダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、
電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話装置、ＰＯＳ端末
、デジタルスチルカメラ、電子ブック、等がある。

図１４は、電子機器としての携帯電話機を示す斜視図である。図１４に示すように、電
子機器としての携帯電話機１１０は、本体部１１１と、この本体部１１１に対して開閉可
能に設けられた表示体部１１２とを有する。表示体部１１２には表示装置１１３及び受話
部１１４が設けられる。電話通信に関する各種表示は、表示装置１１３の表示画面１１５
に表示される。表示装置１１３の動作を制御するための制御部は、携帯電話機の全体の制
御を司る制御部の一部として、又はその制御部とは別に、本体部１１１又は表示体部１１
２の内部に格納される。本体部１１１には操作ボタン１１６及び送話部１１７が設けられ
る。

表示装置１１３は、例えば、図１３に示した液晶装置５１を用いて構成する。この液晶
装置５１によれば、駆動用ＩＣ５３の基材上に再配線１１を形成し、この再配線１１によ
って駆動用ＩＣ５３の複数の端子間を繋ぐことにしたので、駆動用ＩＣ５３の周辺の基板
５４及び５６を１層の片面実装の配線形態とした場合でも、配線パターンの設計自由度を
高く維持でき、それ故、複雑な回路構成を安価に製造できる。従って、その液晶装置５１
を用いた携帯電話機１１０は、複雑な回路構成によって高機能を実現できるにもかかわら
ず、高いコストパフォーマンスを有する。

半導体装置としてのＩＣチップを示す概略斜視図。ＩＣチップの能動面の構成を示す概略平面図。（ａ）〜（ｃ）は端子の形成方法を示す概略図。（ｄ）〜（ｆ）は端子の形成方法を示す概略図。（ｇ）および（ｈ）は端子の形成方法を示す概略図。（ａ）および（ｂ）は再配線の形成方法を示す概略図。半導体装置の端子（樹脂コアバンプ）と基板の端子との導電接続状態を示す図。半導体装置の他の実施形態を示す平面図。半導体実装構造を示す分解斜視図。半導体実装構造を示す平面図。第２基板の従来の回路構成を示す平面図。半導体実装構造の他の実施形態を示す平面図。電気光学装置としての液晶装置を示す分解斜視図。電子機器としての携帯電話機を示す斜視図。

符号の説明

１…半導体装置としてのＩＣチップ、２…基材、３…能動面（実装面）、４…保護膜と
してのパッシベーション膜、６ａ…端子としての入力側端子、６ｂ…端子としての出力側
端子、７ａ，７ｂ…樹脂突部、８ａ，８ｂ…導電膜、９…開口、１１…配線としての再配
線、１８…基板、１９…非導電性膜（ＮＣＦ）、２０…端子、２１…半導体装置としての
ＩＣチップ、２３…能動面（実装面）、２４…保護膜としてのパッシベーション膜、２６
ａ…端子としての入力側端子、２６ｂ…端子としての出力側端子、２７ａ，２７ｂ…樹脂
突部、２８ａ，２８ｂ…導電膜、３１…配線としての再配線、４１…半導体装置としての
ＩＣチップ、４２…第１基板、４３…第２基板、５１…電気光学装置としての液晶装置、
５２…電気光学パネルとしての液晶パネル、５３…半導体装置としての駆動用ＩＣ、５４
…第２基板としてのＦＰＣ基板、５６…第１基板。

Claims

内部回路を含んだ基材と、前記基材の能動面側に突出して設けられた樹脂突部と、前記樹脂突部上に設けられた島状の導電膜を含んでなる複数の端子と、を有し、前記複数の端子が前記基材の辺に沿って前記能動面に並べて設けられた半導体装置であって、
前記複数の端子は、前記内部回路と導通した第１の端子と、前記内部回路と導通していない第２の端子と、を有し、
前記基材の辺に沿って前記能動面に並べて設けられた前記複数の端子のうち、隣接しない２つの前記第２の端子の間に、前記第１の端子が配置されており、
該隣接しない２つの前記第２の端子は、前記基材の前記能動面に形成された配線によって電気的に接続されていることを特徴とする半導体装置。
第１基板上に接着剤によって半導体装置が実装された半導体実装構造であって、
前記半導体装置は、内部回路を含んだ基材と、前記基材の能動面側に突出して設けられた樹脂突部と、前記樹脂突部上に設けられた島状の導電膜を含んでなる複数の端子と、を有し、前記複数の端子が前記基材の辺に沿って前記能動面に並べて設けられ、前記複数の端子は、前記内部回路と導通した第１の端子と、前記内部回路と導通していない第２の端子と、を有し、前記基材の辺に沿って前記能動面に並べて設けられた前記複数の端子のうち、隣接しない２つの前記第２の端子の間に、前記第１の端子が配置されており、該隣接しない２つの前記第２の端子は、前記基材の前記能動面に形成された配線によって電気的に接続されており、
前記第１基板の複数の接合端子と、前記半導体装置の前記第１の端子及び隣接しない２つの前記第２の端子と、がそれぞれ接合されており、
隣接しない２つの前記第２の端子にそれぞれ接合された前記接合端子は、前記半導体装置の前記配線によって電気的に接続されていることを特徴とする半導体実装構造。
請求項２に記載の半導体実装構造において、前記第１基板の前記接合端子群と、前記半導体装置の前記第１の端子及び前記第２の端子と、を電気的に接合させる前記接着剤が導電粒子を含まない非導電性膜であることを特徴とする半導体実装構造。
電気光学物質が支持された第１基板と、前記電気光学物質を駆動制御するために前記第１基板に平面実装された半導体装置とを備え、前記半導体装置が請求項１に記載の半導体装置であることを特徴とする電気光学装置。