CN101383331B - 半导体装置、半导体安装结构及电光装置 - Google Patents

半导体装置、半导体安装结构及电光装置 Download PDF

Info

Publication number
CN101383331B
CN101383331B CN2008102151617A CN200810215161A CN101383331B CN 101383331 B CN101383331 B CN 101383331B CN 2008102151617 A CN2008102151617 A CN 2008102151617A CN 200810215161 A CN200810215161 A CN 200810215161A CN 101383331 B CN101383331 B CN 101383331B
Authority
CN
China
Prior art keywords
aforementioned
terminal
wiring
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102151617A
Other languages
English (en)
Other versions
CN101383331A (zh
Inventor
今井英生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Publication of CN101383331A publication Critical patent/CN101383331A/zh
Application granted granted Critical
Publication of CN101383331B publication Critical patent/CN101383331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置、半导体安装结构及电光装置。提供利用将半导体装置安装于基板上，能够使与半导体装置电连接的基板上的布线状态简化或者多样化半导体装置。作为半导体装置的IC芯片(41)，具有：包括有内部电路的基材(2)，突出于基材(2)的有源面(3)侧所设置的树脂突部(7a、7b)，和包括设置于树脂突部(7a、7b)上的岛状的导电膜(8a、8b)而形成的多个端子(6a、6b)。多个端子(6a、6b)，包括与内部电路导通的端子，对多个端子(6a)之中至少2个端子进行连接的重布线(11)形成于有源面(3)侧。IC芯片(41)安装于第1基板(42)，第2基板(43)连接于第1基板(42)。虽然在第2基板(43)上不存在交叉布线或跨越布线，但是通过IC芯片(41)的重布线(11)和连接于其的端子(6a)，成为第2布线(46)和第4布线(46)电连接的状态。

Description

半导体装置、半导体安装结构及电光装置
技术领域
本发明涉及IC(Integrated Circuit：集成电路)芯片等的半导体装置、该半导体装置的半导体安装结构、电光装置。
背景技术
液晶显示装置等的电光装置，一般具有作为用于进行显示的电光要件的电光面板。该电光面板，具有俯视以规定的排列、例如矩阵状排列的多个像点区域(即岛状区域)。在各像点区域，具有例如相互相对配置的一对电极和设置于一对电极间的电光物质。通过在从这些多个像点区域所选择的一对电极间施加规定的电压，使电光物质的光学状态发生变化，能够显示期望的图像。
在如此的电光装置中，为了选择期望的像点区域，向上述一对电极之一方供给扫描信号，向另一方供给数据信号。扫描信号及数据信号通过具有规定的电路构成的驱动电路所生成。该驱动电路，例如，形成于作为半导体装置的驱动用IC的内部。该驱动用IC，例如，通过对于硅片实施公知的半导体制造方法所制造。该驱动用IC，安装于构成电光面板的玻璃制或塑料制的基板上、安装于连接于这些基板的中继基板上。
在安装驱动用IC的基板或中继基板，设置用于向驱动用IC供给信号及电力的布线、用于将通过驱动用IC所生成的扫描信号及数据信号向电光面板内的电极进行传送的布线等的各种布线。在该布线，设置与驱动用IC电连接的布线端子。
驱动用IC向基板上的安装，例如，通过倒装芯片安装而进行。倒装芯片安装，为将称为凸起的连接用电极形成于驱动用IC的电路面即有源面、并使这些连接用电极导电连接于基板上的布线端子的安装方法。该情况下的驱动用IC，为封装成与裸露芯片基本相同大小的状态、即芯片级封装的状态。芯片级封装的半导体安装结构，例如由专利文献1及专利文献2所公开。
专利文献1公开了将作为连接用电极的焊料凸起导电连接于基板上的布线端子的技术。并且，专利文献2公开了在树脂制的突起部上形成导体层，并使该导体层通过粘合剂直接接触于基板上的布线端子的电连接结构。
【专利文献1】日本特开2001-223319号公报(第4页，图1及2)
【专利文献2】日本特许第2731471号公报(第3～第4页，图1)
若考虑将上述裸露芯片尺寸的驱动用IC安装于例如玻璃基板等的基板上的情况，则驱动用IC的多个连接用电极电连接于基板上的多个布线端子。基板上的多个布线端子与连接于其的布线，通常基于光刻法形成于基板的单面。因此，在使这些布线相互绝缘的需要上，难以以相同的光刻工序形成使这些布线的一部分相对于其他布线相交叉的交叉布线。若换言之，则存在为了形成交叉布线，必需新的工序的问题。
并且，考虑将驱动用IC安装于基板上，并在该基板连接中继基板、例如FPC(Flexible Printed Circuit：柔性印刷电路)基板的情况、在中继基板上安装驱动用IC的情况。在这些情况下，在要在中继基板上进行交叉布线时，一般必需在中继基板的一个面形成通常的布线，并在另一个面形成交叉布线。如此地通过双面布线形成中继基板会牵涉到工序数的增加，存在成本升高的问题。
发明内容
本发明，为了解决上述问题的至少一部分所作出，可以作为以下的方式或应用例而实现。
(应用例1)本应用例的半导体装置，其特征在于，具有：基材，其包含内部电路；树脂突部，其突出于前述基材的有源面侧所设置；以及多个端子，其包含设置于前述树脂突部上的岛状的导电膜而形成；其中，前述多个端子包含与前述内部电路导通的端子；电连接前述多个端子之中至少2个端子的布线设置于前述有源面侧。
在上述构成中的基材，例如为IC芯片的主体部分。IC芯片，一般是在半导体晶片上形成半导体元件而形成内部电路，并通过作为保护膜的钝化膜覆盖该内部电路，进而通过切片所切割之后的芯片。在基材中形成有内部电路的面称为有源面，该面被钝化膜所覆盖，在该钝化膜的表面形成用于进行与外部布线的端子的连接的端子、例如凸起。当将半导体装置安装于基板上时，一般以使该有源面侧相对于基板的状态进行安装。也就是说，通常半导体装置的有源面为安装面。
若依照于该构成，则设置于有源面侧的多个端子，为以树脂突部为芯(核)在其上包含岛状的导电膜而形成的凸起(以下，将该构成的凸起称为树脂核凸起)。该树脂核凸起，是利用了树脂突部所具有的弹性的凸起。树脂突部既可以作为1条长线状的突部，也可以作为对应于岛状的导电膜的岛状的突部。若将本应用例的半导体装置安装于基板上，则由于树脂突部发生弹性变形，基板上的端子与半导体装置的导电膜在适当的按压力之下以大面积相接触。因此，得到更稳定的端子间连接状态。
并且，包含设置于基材上的岛状的导电膜而形成的多个端子之中至少2个端子通过设置于有源面侧的布线而电连接。因此，能够使形成于所安装的基板上的至少2条布线，不在该基板上进行交叉布线或跨越布线，通过设置于半导体装置的有源面侧的布线进行连接。该结果，不会使基板上的布线图形复杂化，能够提高布线图形的设计自由度。例如，即使在基板以1层单面布线的状态所形成的情况下，也能够通过利用设置于半导体装置的有源面侧的布线，实现与采用了双面布线、多层单面布线的基板的情况同样的布线图形。也就是说，能够提供具有辅助性布线的半导体装置，并使所安装的基板的布线状态简化或者多样化。
(应用例2)在上述应用例的半导体装置中，特征为：前述布线，电连接前述多个端子之中不相邻的至少2个端子。
若依照于该构成，则通过将半导体装置安装于基板上，能够使设置于基板上的不相邻的至少2条布线，不在该基板上进行跨越布线地电连接。
(应用例3)在上述应用例的半导体装置中，也可以：前述布线，对前述多个端子之中不与前述内部电路导通的端子彼此进行连接。
设置于基材上的多个端子，既存在仅为与内部电路相导通的导通端子的情况，也存在除了如此的导通端子之外还包含与内部电路不相导通的端子的情况。与内部电路不相导通的端子，称为虚设端子。虚设端子，通常大多形成为与导通端子在外观形状上相同的形状。
设置于基材的有源面侧的布线，能够使多个端子之中上述虚设端子彼此之间进行连接。并且，布线，既可以使与内部电路相导通的端子彼此之间进行连接，或者也可以使与内部电路相导通的端子和虚设端子进行连接。
(应用例4)在上述应用例的半导体装置中，优选：在前述基材的有源面设置有绝缘性的保护膜，前述树脂突部设置于前述保护膜上，前述导电膜通过设置于前述保护膜的开口与前述内部电路导通，前述布线形成于前述保护膜上。
若依照于该构成，则形成于基材上的保护膜上的布线，能够作为称为所谓重布线的布线而形成。
所谓在布线，是在用于制造半导体装置的基材的工序、所谓的前工序结束之后，再次通过所进行的工序所形成的布线。通常，在前工序中，包含半导体元件的内部电路通过规定的半导体制造方法形成于基材的内部，覆盖该内部电路的表面地形成作为保护膜的钝化膜。在内部电路的端子部分(通常通过铝等的低电阻金属所形成)在钝化膜形成开口，成为用于取得与外部的导通的衬垫。进行重布线的形成工序之前的前工序，是在半导体晶片形成内部电路，进而形成钝化膜并形成内部电路的端子部分，直至通过切片形成1个单个基材的工序。通过重布线形成基材上的布线，在形成构成多个端子的导电膜的工序中，能够形成重布线，使新的形成工序变得并非必需，非常方便。
(应用例5)在上述应用例的半导体装置中，优选：前述布线，由与前述导电膜相同的材料构成，与所连接的前述端子一体形成。
若依照于该构成，则因为能够在形成导电膜时同时形成布线，所以能够不增加构件成本及制造成本地形成布线，很方便。
(应用例6)在上述应用例的半导体装置中，优选：前述布线的膜厚，比构成前述端子的前述导电膜的膜厚薄。
若依照于该构成，则因为布线的膜厚相比于接合用的端子较薄，所以不会徒劳地使用构成布线的导电膜。
并且，在上述应用例的半导体装置中，前述布线，能够连接从沿前述基材的同一边所形成的多个端子之中所选中的多个端子。并且，前述布线，能够对从沿前述基材的一条边所形成的多个端子之中所选中的1个或多个端子、与从沿前述基材的其他边所形成的多个端子之中所选中的1个或多个端子进行连接。
(应用例7)本应用例的半导体安装结构，其在第1基板上通过粘合剂安装有半导体装置，其特征在于，前述半导体装置，具有：基材，其包含内部电路；树脂突部，其突出于前述基材的有源面侧所设置；多个端子，其包含设置于前述树脂突部上的岛状的导电膜而形成，包含与前述内部电路导通的端子；以及布线，其设置于前述有源面侧，对前述多个端子之中至少2个端子进行连接；其中，包含前述第1基板的多个接合端子的第1接合端子组和前述半导体装置的前述多个端子相接合。
若依照于该构成，则包含设置于半导体装置的有源面侧的岛状的导电膜而形成的多个端子之中至少2个端子通过相同地设置于有源面侧的布线相连接。从而，通过将半导体装置平面安装于第1基板，能够使连接于第1基板的第1接合端子组的布线之中至少2条布线通过半导体装置而电连接。若换言之，则能够使连接于第1接合端子组的布线，不在第1基板上进行交叉布线或跨越布线，通过设置于半导体装置的有源面侧的布线进行连接。该结果，不会使第1基板上的布线图形复杂化，能够提高该布线图形的设计自由度。也就是说，利用将半导体装置平面安装于第1基板上，能够使电连接半导体装置的第1基板上的布线状态简化或者多样化。
(应用例8)在上述应用例的半导体安装结构中，特征为：前述布线，电连接前述多个端子之中不相邻的至少2个端子。
若依照于该构成，则使与第1基板的第1接合端子组之中不相邻的接合用端子连接的布线在第1基板上不会发生跨越布线，能够通过半导体装置相连接。
(应用例9)在上述应用例的半导体安装结构中，也可以：前述布线，对前述多个端子之中不与前述内部电路导通的端子彼此进行连接。
若依照于该构成，则上述布线对多个端子之中不与内部电路相导通的端子彼此之间即虚设端子彼此之间进行连接。从而，利用设置于半导体装置的虚设端子和连接于虚设端子的布线，能够使不必要与半导体装置的内部电路连接的第1基板的布线彼此之间进行连接。
(应用例10)在上述应用例的半导体安装结构中，也可以：前述第1基板，还具备与前述第1接合端子组电连接的第2接合端子组；在前述第2接合端子组安装第2基板。
若依照于该构成，则第2基板通过第2接合端子组连接于第1基板。从而，不会复杂地引绕设置于第2基板上的布线，能够利用设置于半导体装置的有源面侧的布线进行连接。即，能够使第2布线的布线图形简化或者多样化。
该构成，是在安装有半导体装置的第1基板，连接作为其他基板的第2基板的构成。而且是，半导体装置的布线，可以连接第1基板上的布线和第2基板上的布线的构成。若依照于该构成，则不必在第1基板上实施复杂的引绕布线或跨越布线，能够使第2基板上的布线与第1基板上的布线通过半导体装置的基材上的布线简单且可靠地相导通。
(应用例11)在上述应用例的半导体安装结构中，优选：将前述第1基板的前述第1接合端子组和前述半导体装置的前述多个端子电接合的前述粘合剂为不包含导电微粒的非导电性膜。
若依照于该构成，则即使因为半导体装置的多个端子具有树脂核凸起结构而粘合剂为不包含导电微粒的状态，也可以使上述多个端子与第1基板的第1接合端子组稳定地接合。并且，向第1基板的平面安装后，设置于半导体装置的有源面侧的布线和与该布线连接的端子以外的其他端子不会由于导电微粒发生电短路。若换言之，则因为不必担忧与上述其他端子的电短路，所以能够使可靠性提高，并提高有源面侧中的布线的设计上的自由度。
在上述应用例的半导体安装结构中，第1基板能够为玻璃制的非柔性基板、塑料制的非柔性基板，或柔性基板。非柔性基板是难以采用双面布线方式的基板。如果将在有源面侧具备有辅助性布线的半导体装置安装于如此的非柔性基板，则能够实现与在非柔性基板实施了双面布线的情况同样的布线状态。
柔性基板相比于非柔性基板容易采取双面布线方式，能够进行双面布线而实现交叉布线。但是，因为双面布线牵涉到成本升高，所以为尽量避免的技术。如果将在有源面侧具备有辅助性布线的半导体装置安装于如此的柔性基板，则能够不在柔性基板实施双面布线的交叉布线，通过半导体装置的上述布线而实现实质性的交叉布线(此不仅包含将半导体装置直接安装于柔性基板的情况，而且包含通过设置于非柔性基板的布线而在柔性基板上的布线平面安装半导体装置的情况)。
(应用例12)本应用例的电光装置，特征为，具备：第1基板，其支持电光物质；以及半导体装置，其用于对前述电光物质进行驱动控制而平面安装于前述第1基板；其中，前述半导体装置是上述应用例的半导体装置。
(应用例13)本应用例的其他的电光装置，特征为，具有：第1基板，其支持电光物质；以及半导体安装结构，其中对前述电光物质进行驱动控制的半导体装置设置于前述第1基板之中支持前述电光物质的区域以外的区域；其中，前述半导体安装结构是上述应用例的半导体安装结构。
若依照于这些应用例的构成，则能够使设置于第1基板的布线或者平面安装于第1基板的其他基板的布线的布线状态简化或者多用化。例如，能够使不直接牵涉电光物质的驱动控制的其他电信号经由第1基板上的布线和半导体装置相交换。作为上述其他电信号可举出来自设置于第1基板上的光传感器、温度传感器等的电信号。即，因为新的布线形成的必要性下降，所以能够提供具有高性价比的电光装置。
附图说明
图1是表示作为半导体装置的IC芯片的概要立体图。
图2是表示IC芯片的有源面的构成的概要俯视图。
图3(a)～(c)是表示端子的形成方法的概要图。
图4(d)～(f)是表示端子的形成方法的概要图。
图5(g)及(h)是表示端子的形成方法的概要图。
图6(a)及(b)是表示重布线的形成方法的概要图。
图7是表示半导体装置的端子(树脂核凸起)与基板的端子的导电连接状态的图。
图8是表示半导体装置的其他实施方式的俯视图。
图9是表示半导体安装结构的分解立体图。
图10是表示半导体安装结构的俯视图。
图11是表示第2基板的现有的电路构成的俯视图。
图12是表示半导体安装结构的其他实施方式的俯视图。
图13是表示作为电光装置的液晶装置的分解立体图。
图14是表示作为电子设备的便携电话机的立体图。
符号说明
1...作为半导体装置的IC芯片，2...基材，3...有源面(安装面)，4...作为保护膜的钝化膜，6a...作为端子的输入侧端子，6b...作为端子的输出侧端子，7a、7b...树脂突部，8a、8b...导电膜，9...开口，11...作为布线的重布线，18...基板，19...非导电性膜(NCF)，20...端子，21...作为半导体装置的IC芯片，23...有源面(安装面)，24...作为保护膜的钝化膜，26a...作为端子的输入侧端子，26b...作为端子的输出侧端子，27a、27b...树脂突部，28a、28b...导电膜，31...作为布线的重布线，41...作为半导体装置的IC芯片，42...第1基板，43...第2基板，51...作为电光装置的液晶装置，52...作为电光面板的液晶面板，53...作为半导体装置的驱动用IC，54...作为第2基板的FPC基板，56...第1基板。
具体实施方式
(半导体装置的第1实施方式)
以下，关于本实施方式的半导体装置进行说明。还有，不用说本发明并不限定于本实施方式。
并且，虽然在以下的说明中根据需要而参照附图，但是在该附图中，为了容易理解地表示由多个构成要件构成的结构之中重要的构成要件，存在以与实际不同的尺寸表示各要件的情况。
图1是表示作为本实施方式的半导体装置的IC芯片的概要立体图。图2是表示IC芯片的有源面的构成的概要俯视图。在未图示的基板上安装IC芯片时，该有源面侧成为安装面、即进行安装的面。还有，图1表示接近于实际的IC芯片的外观形状。图2为了容易理解地表示端子的构成将端子模式化放大而示。因此，图2中的端子个数与图1中的端子个数并不相同。
如示于图1及图2地，作为半导体装置的IC芯片1，具有内置了包括半导体元件所构成的内部电路的基材2。该基材2，为在包括例如单晶硅等的半导体晶片中作进内部电路，以保护膜覆盖该内部电路的表面，然后在通过切片将半导体晶片切割之后做好的多个芯片之中之一。内部电路通过公知的半导体制造工序所形成。内部电路，例如，包括MOS晶体管所构成。基材2的6个外周面之中形成有内部电路的面，是所谓的有源面，在图1及图2中通过符号3表示有源面。有源面3的整面通过保护膜、所谓的钝化膜4所覆盖。
在钝化膜4之上设置点状、即岛状的多个端子6a及6b。端子6a是对于IC芯片1的输入侧端子，端子6b是输出侧端子。向内部电路的输入信号从输入侧端子6a取进。来自内部电路的输出信号通过输出侧端子6b向外部传送。
多个输入侧端子6a，沿IC芯片1的相互相对的一对长边1a、1b之中的一个长边1a并排成直线状所设置。
输出侧端子6b，沿另一个长边1b并排成2排直线状所设置。在图2中，为了使端子6a及端子6b的构成容易理解，使端子6a、6b个数比实际少、扩大端子间的间隔而示。
输出侧端子6b，如示于图1的局部放大图(a)地，具有：设置于基材2的有源面3侧的树脂突部7b，和设置于该树脂突部7b上的点状即岛状的导电膜8b。虽然树脂突部7b本身为沿另一个长边1b的细长形状的突部，但是构成输出侧端子6b的树脂突部7b为与该细长的树脂突部的端子相当的各个部分。树脂突部7b，采用例如丙烯酸树脂、环氧树脂、硅树脂、酚醛树脂、聚酰亚胺树脂、硅变性聚酰亚胺树脂等作为材料而形成于钝化膜4上。树脂突部7b，可形成为剖面为半圆形状或部分圆形状而与IC芯片1的长边1b平行地延伸的细长形状、剖面为半椭圆形状或部分椭圆形状而与IC芯片1的长边1b平行地延伸的细长形状等。也就是说，树脂突部7b为形成为长半圆柱形状、即长穹顶形状的树脂核。
导电膜8b，例如，能够采用TiW(钛·钨)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、无铅焊料等的金属单层或层叠有这些金属的几种的结构。导电膜8b，若立体看则如示于图1(a)地为沿树脂突部7b的外型形状的立体形状，若俯视则如示于图2地为长方形状。
在图1(a)中导电膜8b的端部的一部分凹陷。此表示在钝化膜4的相应部分设置开口9，使导电膜8b的材料通过例如溅射法等成膜于钝化膜4上时，对应于开口9的部分的导电膜8b的材料附着于开口9的状态。在钝化膜4的开口9的部位设置基材2之中的内部电路的端子即衬垫(例如包括铝等的衬垫)。该衬垫，例如，连接于MOS晶体管的栅极、源极、漏极的各外部连接端子。从而，各导电膜8b通过开口9与内部电路相导通。即，设置有导电膜8b的部分作为树脂核凸起发挥作用。
在采用铝衬垫的情况下，优选：作为基底层(籽(seed)层)设置TiW薄膜。由此，能够抑制铝衬垫，与层叠于衬垫的导电膜、例如Au(金)相互扩散而产生的空隙。即，TiW薄膜，兼具铝与Au(金)之间的紧贴性与阻挡性。
输入侧端子6a，如果考虑构成要件的部件的种类，则由与输出侧端子6b完全相同的构成要件形成。也就是说，输入侧端子6a，如示于图2地，具有树脂突部7a及导电膜8a。树脂突部7a以与输出侧端子6b内的树脂突部7b相同的材料形成为基本相同的形状。但是，由于需要的端子数并不相同的关系，沿IC芯片1的一个长边1a所设置的树脂突部7a的长度与输出侧的树脂突部7b并不相同。并且，导电膜8a，成为比输出侧的导电膜8b宽的宽度，沿IC芯片1的一个长边1a的个数变得比输出侧的导电膜8b少。
多个输入侧端子6a之中从图2的左端第2个与从左端第4个，通过作为设置于基材2上的有源面3侧的布线的重布线11连接而相互导通。关于这些第2、第4个输入侧端子6a并不在钝化膜4设置开口部9，也不设置连接于内部电路的衬垫。也就是说，第2、第4个输入侧端子6a作为不与内部电路相导通的端子、所谓虚设端子所形成。还有，根据情况，也能够使第2、第4个输入侧端子6a，成为与内部电路相导通的信号传送用的实际的端子。
重布线11，在形成导电膜8a及导电膜8b时，以相同的工序同时形成。从而，重布线11以与导电膜8a、8b相同的材料所构成，如前述地，能够采用TiW(钛·钨)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、无铅焊料等的金属单层或层叠有这些金属的几种的结构。
在此，所谓重布线，是指：在将在基材2的内部通过公知的半导体制造方法形成内部电路，进而形成钝化膜4直至制作裸露芯片的处理称为前处理时，在该前处理完成后，再次所形成的布线。
还有，在本实施方式中，经过多个导电膜8a、8b连续设置有细长的树脂突部7a、7b。相对于此，也可以将1个端子量的长度的岛状的树脂突部7a、7b分别排列于直线上地形成于基材2的有源面3侧，并在这些树脂突部7a、7b的各自上分别形成导电膜8a、8b。
接下来，关于上述的端子6a、6b及重布线11的形成方法采用图3～图6进行说明。还有，在这些附图中，右侧的图是俯视图，左侧的图是沿该俯视图中的A-A线的剖面图。
首先，如示于图3(a)地，取得半导体晶片12。半导体晶片12，众所周知，为规定的直径的圆板形状，在其中形成多个IC芯片量的内部电路。符号2a，为之后成为图1的基材2的晶片主体。在晶片主体2a的有源面3上形成作为端子的衬垫13，进而形成钝化膜4。在钝化膜4的对应于衬垫13的区域形成开口9，衬垫13通过该开口9面向外部。
作为衬垫13的形成方法，可举出例如以光刻法构图以溅射法在有源面3上成膜的铝薄膜的方法。
作为钝化膜4的形成方法，在用抗蚀剂膜覆盖衬垫13的与开口9对应的区域之后，用SiO2(氧化硅)、SiN(氮化硅)、聚酰亚胺树脂等的薄膜覆盖有源面3。而且可举出剥离上述抗蚀剂膜的方法。
接下来，如示于图3(b)地，将成为树脂突部7a、7b(参照图2)的基础的感光性材料、例如环氧树脂通过旋涂法以规定的同样的厚度涂敷于有源面3侧。接着，通过曝光、显影所涂敷的感光性的环氧树脂进行构图，形成作为树脂突部7a、7b的原型的剖面矩形状的细长的树脂突部7’。接下来，以规定的温度加热树脂突部7’使之固化并将角部弄圆成型，如示于图3(c)地形成树脂突部7a、7b。
接下来，如示于图4(d)地，将作为包括例如TiW的基底层的第1层14’通过溅射法等以规定的厚度形成于晶片的整个面(有源面3侧)，进而在之上，将包括例如Au的第2层15’通过溅射法、电镀法等以规定的厚度形成于晶片的整个面。第1层14’在钝化膜4的开口9的部位与衬垫13面状地接触。
接下来，如示于图4(e)地，将感光性抗蚀剂材料17’以同样的厚度涂敷于晶片上，并通过曝光、显影而形成规定的平面形状、具体地与导电膜8a、8b相同的平面形状的抗蚀剂图形17。
接下来，以抗蚀剂图形17为掩模对第2层15’进行蚀刻，形成示于图4(f)的规定形状的第2层15。此时，如示于图6(a)地，同时构图连接第2端子、第4端子6a的重布线11的第2层15。
接下来，如示于图5(g)地，通过适当的剥离液去除抗蚀剂图形17。然后，以构图的第2层15为掩模通过规定的蚀刻液对第1层14’进行蚀刻，如示于图5(h)地，形成与第2层15相同的平面定形状的第1层14。此时，如示于图6(b)地同时形成重布线11的第1层14。通过以上，在图2的基材2的有源面3上，形成多个岛状的导电膜8a、8b，完成进行了排列的多个端子6a，同时一体形成第2端子、第4端子6a与重布线11。
若考虑树脂核凸起的弹性变形与连接的可靠性，则优选：TiW的第1层14的膜厚为30nm～100nm，Au的第2层15的膜厚为200nm～2000nm。还有，重布线11中的第2层15的膜厚，也可以不与端子6a相同。因为只要确保可以进行电连接的布线电阻即可，所以也可以例如减薄该膜厚。由此，能够防止Au的浪费使用。
如此地做好的IC芯片1，具有：在有源面3上作为树脂核凸起而起作用的多个端子6a、6b，和连接多个端子6a之中第2与第4端子(虚设端子)6a的重布线11。如果将IC芯片1平面安装于基板，则可以利用设置于IC芯片1的端子6a与连接于其的重布线11而电连接基板上的布线。
接下来，关于示于图1及图2的IC芯片的安装方法进行说明。
IC芯片1，安装于玻璃制的硬质基板、塑料制的硬质基板、柔性的FPC基板等的表面。此时，如示于图7(a)地，在有源面3侧与基板18之间夹持有作为粘合剂而不包括导电微粒的非导电性膜(NCF)19的基础上，将IC芯片1向基板18进行按压。于是，如示于图7(b)地，基板18的端子20与IC芯片1侧的端子6a、6b直接接触，若进一步持续按压，则树脂突部7a、7b相应于压力发生弹性变形而变成扁平状态。通过树脂突部7a、7b的该弹性变形导电膜8a、8b与相对的各个端子20的接触面积增大，进而导电膜8a、8b与端子20相互推压的按压力充分变大，该结果，在导电膜8a、8b与端子20之间得到稳定的导电接触状态。该导电接触状态，可在IC芯片1侧的全部的端子6a、6b与基板18侧的全部的端子20之间实现，由此，能够以高可靠性向基板18安装IC芯片1。
也可以作为粘合剂采用各向异性导电膜(ACF)向基板18安装IC芯片1。在该情况下，IC芯片1侧的端子6a、6b与基板18侧的端子20通过以分散状态包括于各向异性导电膜内的导电微粒所导电连接。在该导电连接结构的情况下，若端子20的平面配置间隔狭窄，则相邻的端子20有可能由于导电微粒而误导通，产生短路。并且，IC芯片1侧的重布线11与基板18侧的端子20，或者重布线11与未连接于重布线11的端子6a，例如示于图2的第3端子6a，有可能由于导电微粒发生短路。
相对于此，在本实施方式中，因为采用非导电性膜(NCF)，为通过IC芯片1侧的端子6a、6b与基板18侧的端子20的直接的接触而得到导电连接的结构，所以不用担心相邻端子间的短路。因此，能够在基板18上使端子间的间隔狭窄而配置高精度的布线图形。
本实施方式的IC芯片1，安装于玻璃制的硬质基板、塑料制的硬质基板、柔性的FPC基板等的表面。由此以下，将安装IC芯片1的基板称为安装基板进行说明。安装基板，可以是玻璃制基板、塑料制基板、FPC基板的任一。在该情况下，IC芯片1的输入侧端子6a及输出侧端子6b与安装基板上的布线导电连接。在图2中，将输入侧端子6a从左按顺序标记为1、2、3、4、5。重布线11连接第2端子与第4端子。从第1端子到第5端子的任一端子，都导电连接于安装基板上的布线。
现在假设，采用未设置重布线11的现有的IC芯片。而且，在安装基板的安装面中，在IC芯片1的端子6a、6b的内侧的区域，在与有源面3相对的部分也配置布线的情况、或该部分未配置布线的情况下，只要安装基板为1层的单面布线的方式，就不可能使安装基板上的布线之中、不相邻的连接于第2端子的布线与连接于第4端子的布线在安装基板上相互连接。其原因至少之一，是因为：在连接于第2端子的布线与连接于第4端子的布线之间，存在连接于第3端子的布线，只要横穿其的布线(所谓的交叉布线)是1层的单面布线就无法通过构图而形成。如果想要实现交叉布线，将安装基板设为例如双面布线的方式，则必需在主要的布线的背面形成交叉布线。但是，双面布线的方式牵涉到成本大幅度升高，无实用性。使安装基板为单面的多层布线方式的情况也同样。
相对于此，在本实施方式中，因为对不相邻的第2端子与第4端子在IC芯片1中通过重布线11进行了连接，所以在将IC芯片1安装于安装基板上时，在安装基板上连接于第2端子的布线与连接于第4端子的布线，通过重布线11相导通。该结果，虽然安装基板上的第2端子布线与第4端子布线在安装基板上并未进行任何交叉布线，但是通过IC芯片1上的重布线11实质上进行了交叉布线。这能够不使安装基板成为双面布线、多层的单面布线的方式而以1层的单面布线的方式的原样，对安装基板实现实质性的交叉布线，能够以低地维持涉及安装基板的制造成本的原样，大幅度地提高布线设计的自由度，能够极大地贡献于电路设计的精密化。
(半导体装置的第2实施方式)
图8是表示其他实施方式的半导体装置的概要俯视图。在该图中，平面地表示作为半导体装置的IC芯片21的有源面23。有源面23的整体被钝化膜24所覆盖。在钝化膜24之上设置多个输入侧端子26a及多个输出侧端子26b。输入侧端子26a沿IC芯片21的相互相对的一对长边之一个(图的下方)长边21a并排成直线状所设置。输出侧端子26b，沿另一个(图的上方)长边2b并排成2排直线状所设置，并沿IC芯片21的相互相对的一对短边21c、21d并排成直线状所设置。
各个输入侧端子26a，通过细长的树脂突部27a的各个端子部分和岛状的导电膜28a所构成。各个输出侧端子6b，通过细长的树脂突部27b的各个端子部分和岛状的导电膜28b所构成。因为各个树脂突部27a、27b的构成与示于图1及图2的树脂突部7a、7b的构成相同，所以它们的说明进行省略。并且，因为各个导电膜28a、28b的构成与示于图1及图2的导电膜8a、8b的构成相同，所以它们的说明也进行省略。
在有源面23的钝化膜24之上而通过多个端子26a、26b所包围的区域内，形成重布线31。在有源面23侧形成重布线31，与在示于图2的先前的实施方式中在有源面3侧设置重布线11相同。图8的重布线31的形成方法与图2的重布线11的形成方法相同。虽然在上述第1实施方式中通过重布线11使输入侧端子6a彼此之间相连接，但是在示于图8的本实施方式中通过重布线31连接了第5输入侧端子26a与第14输出侧端子26b。并且，连接了第8输入侧端子26a与第20输出侧端子26b。在本实施方式中，双方的这些端子，作为未连接于内部电路的虚设端子所形成。还有，根据情况，也可以使这些端子作为信号等的传送用的实际的端子。
本实施方式的IC芯片21以夹持有非导电性膜(NCF)的状态安装于作为相对侧的基板的安装基板。此时，IC芯片21的主体与安装基板的主体通过非导电性膜(NCF)所粘合，IC芯片21的端子26a及26b与安装基板的端子在适当的压力下直接接触而形成电导通。本实施方式的情况，也与示于图2的先前的第1实施方式的情况同样，相比于采用了各向异性导电膜(ACF)的情况，能够防止在相邻端子间的错误的导通而能够得到高精密的布线图形。
若本实施方式的IC芯片21安装于安装基板，则IC芯片21的输入侧端子26a及输出侧端子26b与安装基板上的布线导电连接。在图8中，将输入侧端子26a从图左按顺序标记为1～12，将沿左侧的短边21c的输出侧端子26b从图下方按顺序标记为13～18。同样，将沿右侧的短边21d的输出侧端子26b从图下方按顺序标记为19～24。附图左侧的重布线31连接输入侧的第5端子与输出侧的第14端子，附图右侧的重布线31连接输入侧的第8端子与输出侧的第20端子。从第1端子到第24端子的任一端子，都导电连接于安装基板上的布线。
现在，若假设考虑未设置重布线31的现有的IC芯片，则在IC芯片1的端子6a、6b的内侧的区域，在与有源面3相对的部分也配置布线的情况、或该部分未配置布线的情况下，只要安装基板为1层的单面布线的方式，就不可能使安装基板上的布线之中、连接于输入侧第5端子的布线(以下称为第5端子布线)与连接于输出侧第14端子的布线(以下称为第14端子布线)在安装基板上相互连接。其原因至少其一，是因为：在输入侧的第5端子布线与输出侧的第14端子布线之间，存在输入侧的第1～4端子布线及输出侧的第13端子布线，只要横穿其的布线(所谓的交叉布线)是1层的单面布线就无法通过构图而形成。如果想要实现交叉布线，将安装基板设为例如双面布线的方式，则必需在主要的布线的背面形成交叉布线。但是，双面布线的方式牵涉到成本大幅度升高，并不实用。
相对于此，在本实施方式中，因为对输入侧第5端子与输出侧第14端子在IC芯片21中通过重布线31进行了连接，所以在将IC芯片21安装于安装基板上时，在安装基板上输入侧的第5端子布线与输出侧的第14端子布线，通过重布线31相导通。该结果，虽然安装基板上的第5端子布线与第14端子布线在安装基板上并未进行任何交叉布线，但是通过IC芯片21上的重布线31实质上进行了交叉布线。关于图8中的右侧的重布线31所涉及的第8端子布线与第20端子布线的情况也同样。这能够不使安装基板成为双面布线、多层的单面布线的方式而以1层的单面布线的方式的原样，对安装基板实现实质性的交叉布线，能够以将涉及安装基板的制造成本维持为低的原样，大幅度地提高布线设计的自由度，能够极大地贡献于电路设计的精密化。
(半导体安装结构的第1实施方式)
接下来，关于本实施方式的半导体安装结构进行说明。所谓半导体安装结构，是将半导体装置通过粘合剂安装于基板的结构。图9是表示半导体安装结构的分解立体图。
如示于图9地，本实施方式的半导体安装结构，为将作为半导体装置的IC芯片41通过非导电性膜(NCF)19安装于第1基板42，进而在第1基板42连接第2基板43的例。
第1基板42与第2基板43，例如，通过各向异性导电膜(ACF)所连接。IC芯片41采用与示于图1及图2的IC芯片1相同的芯片。
第1基板42是玻璃制或塑料制的非柔性的硬质基板。第2基板43是薄的柔性FPC基板。在第1基板42上，各自通过光刻处理分别形成多条作为第1布线的输入侧布线44及输出侧布线45。各布线44、45的前端部分成为进行与其他布线的连接的接合端子。
在第2基板43上通过光刻处理形成多条作为第2布线的布线46。
即，与IC芯片41的多个端子相接合的第1基板42的输入侧布线44的一个接合端子组44a、和输出侧布线45的接合端子组45a构成第1接合端子组。与第2基板43的多条布线46相接合的输入侧布线44的另一个接合端子组44b构成连接于第1接合端子组的第2接合端子组。
图10，是表示从图9的箭头B方向看到的半导体安装结构的俯视图。详细地，表示从第1基板42的背侧看到的状态，尤其是，表示IC芯片41的端子，与第1基板42上的布线44、45(第1布线)，和第2基板43上的布线46(第2布线)的连接状态。还有，以IC芯片1的端子6a、6b的内侧的区域，在与有源面3相对的第1基板42也形成多条布线(图示省略)。如示于图10地，在IC芯片41的输出侧端子6b连接第1基板42上的输出侧布线45的接合端子组45a。在IC芯片41的输入侧端子6a连接第1基板42上的输入侧布线44的一个接合端子组44a。而且，在第1基板42上的输入侧布线44的另一个接合端子组44b，连接第2基板43上的布线46的端子。在此，将IC芯片41的输入侧端子6a从附图左侧按顺序标记为1、2、3、4、5、...。并且，将第2基板43上的布线46从附图左侧按顺序标记为1、2、3、4、5、...。形成于IC芯片41的有源面3侧的重布线11对IC芯片41的不相邻的第2端子与第4端子进行连接，使它们相导通。在本实施方式中，双方的这些端子，作为不连接于内部电路的虚设端子所形成。
第2基板43的现有的电路构成如示于图11，夹持第3布线所设置的第2布线及第4布线分别成为固有的信号传送通路。在需要连线第2布线与第4布线的情况下，若是现有，则因为在其之间存在第3布线，或在IC芯片41的端子6a、6b的内侧的区域、在与有源面3相对的区域还存在其它布线，所以在1层的单面布线中不可能进行连线，必需通过例如双面布线进行该连线。具体地，必需在与形成有布线46的主面相反侧的背面形成交叉布线，并通过该交叉布线连接第2布线与第4布线。如此的双面布线成本大幅度上升，无实用性。
相对于此，在本实施方式中，如示于图10地，使第2基板43上的第2布线及第4布线，分别连接于IC芯片41的第2端子及第4端子，并使这些第2端子与第4端子在IC芯片41的有源面3上通过重布线11相连接。该结果，即使第2基板43为1层的单面布线的方式的原样，也能够使用重布线11而使第2布线与第4布线实质上交叉布线。如此一来，能够不招致成本升高地提高第2基板43的布线设计的设计自由度。
并且，因为IC芯片41与第1基板42通过NCF19所粘合，所以在多个端子6a、6b与第1接合端子组中不会在端子间产生短路地所接合。
(半导体安装结构的第2实施方式)
图12，是表示半导体安装结构的其他实施方式的俯视图。在本实施方式中，也如示于图9地，表示将作为半导体装置的IC芯片41通过非导电性膜(NCF)19安装于第1基板42，进而在第1基板42连接第2基板43的例。第1基板42与第2基板43，例如，通过各向异性导电膜(ACF)所连接。IC芯片41采用与示于图8的IC芯片21相同的芯片。
在作为玻璃制或塑料制的非柔性的硬质基板的第1基板42上，各自通过光刻处理分别形成多条作为第1布线的输入侧布线44及输出侧布线45。各布线44、45的前端部分成为进行与其他布线的连接的接合端子。在IC芯片21的端子26a、26b的内侧的区域，在与有源面23相对的第1基板42也形成多条布线(图示省略)。在作为柔性FPC基板的第2基板43上通过光刻处理形成多条作为第2布线的布线46。
在IC芯片41的输出侧端子26b连接第1基板42上的输出侧布线45的接合端子组45a。在IC芯片41的输入侧端子26a连接第1基板42上的输入侧布线44的一个接合端子组44a。而且，在第1基板42上的输入侧布线44的另一个接合端子组44b，连接第2基板43上的布线46的端子。在此，将IC芯片41的输入侧端子26a从图的左侧按顺序标记为1、2、3、4、5、6。并且，将第1基板42上的布线45之中从IC芯片41的左侧的短边延伸的布线45从图的左侧按顺序标记为7、8、9、10、11、12。形成于IC芯片41的有源面23上的重布线31，对IC芯片41的输入侧的第5端子、与连接于第1基板42上的第8布线的输出侧端子进行连接，使它们相导通。在本实施方式中，双方的这些端子，作为不连接于内部电路的虚设端子所形成。
现在，若第1基板42是由玻璃等构成的硬质基板，则难以在该第1基板42形成双面布线，通常，采用1层的单面布线的方式。在该情况下，在想要使IC芯片41的输入侧的第5端子向第1基板42上的第8布线连接时，现有，不可能实现如此的布线。其原因是因为：在第1基板42上，在第5端子与第8布线之间，存在连接于从第1到第4输入侧端子26a的布线第44及第7布线，在IC芯片41的端子26a、26b的内侧的区域、在与有源面3相对的区域还存在其它布线，所以无法以交叉布线连接第5端子与第8布线。
相对于此，在本实施方式中，如示于图12地，连接于IC芯片41的输入侧的第5端子与连接于第1基板42上的第8布线的端子26b，通过形成于IC芯片41的有源面23上的重布线31所连接而相互导通。该结果，即使第1基板42为1层的单面布线的方式，也能够通过向第1基板42安装IC芯片41，使用重布线31而使第8布线与第5端子实质上交叉布线。如此一来，能够不招致成本升高而提高第1基板42的布线设计的设计自由度。
并且，因为IC芯片41与第1基板42通过NCF19所粘合，所以在多个端子26a、26b与第1接合端子组中不会在端子间产生短路所接合。
(电光装置的第1实施方式)
接下来，关于本实施方式的电光装置进行说明。图13，是表示作为电光装置的液晶装置的分解立体图。如示于图13地，作为本实施方式的电光装置的液晶装置51，具有：作为电光面板的液晶面板52，通过非导电性膜(NCF)19安装于液晶面板52的作为半导体装置的驱动用IC53，和通过各向异性导电膜(ACF)55连接于液晶面板52的作为第2基板的FPC基板54。
液晶面板52，具有相互相对的第1基板56及第3基板57。在第1基板56的外侧面粘接第1偏振板58a。在第3基板57的外侧面粘接第2偏振板58b。这些偏振板为用于使偏振光有选择地通过的光学要件，第1偏振板58a的偏振透射轴与第2偏振板58b的偏振透射轴以适当的角度(例如90度)相交叉。第1基板56与第3基板57在周边区域中通过密封材料(未图示)相互贴合。在这些基板之间，形成例如5μm程度的间隙、所谓的单元间隙，在该单元间隙内封进作为电光物质的液晶而构成液晶层。第1基板56及第3基板57，都是通过透光性玻璃或透光性塑料所形成的非柔性的硬质基板。第1基板56具有向第3基板57的外侧伸出的伸出部(端子部)，在该伸出部(端子部)上安装驱动用IC53。在本实施方式中，通过驱动用IC53、非导电性膜(NCF)19、及第1基板56构成半导体安装结构。
液晶面板52通过任意的液晶驱动方式，例如简单矩阵方式、有源矩阵方式所驱动。并且，液晶面板52的工作模式能够选定任意的工作模式，例如TN(Twisted Nematic，扭曲向列)、STN(Super Twisted Nematic，超扭曲向列)、VA(Vertical Aligned Nematic：垂直取向)、ECB(ElectricallyControlled Birefringence：电场控制双折射)、IPS(In-Plain Switching，平面内开关)、FFS(Fringe Field Switching，边缘场开关)等的各模式。并且，液晶面板52能够采用任意的采光方式，例如反射型、透射型、或半透射半反射型。半透射半反射型，为通过将像素的一部分用作反射区域，将另一部分用作透射区域，根据需要有选择地采用反射型与透射型的方式。在构成透射型或半透射半反射型的液晶面板的情况下照明装置(未图示)附设于液晶面板52。
简单矩阵方式，是在各像素不具有有源元件，扫描电极与数据电极的交叉部对应于像素或像点(dot)，直接施加驱动信号的方式。对该方式适合采用的工作模式有TN、STN、VA、ECB等。
有源矩阵方式，是在每像素或像点设置有源元件，在写入期间中有源元件变成导通状态而写入数据电压，在其他期间中有源元件变成截止状态而保持电压的方式。在以该方式进行使用的有源元件中有3端子型和2端子型。在3端子型的有源元件中，例如有TFT(Thin Film Transistor：薄膜晶体管)。在2端子型的有源元件中，例如有TFD(Thin Film Diode：薄膜二极管)。
作为液晶面板52，如果采用将TFT元件用作有源元件(开关元件)的有源矩阵方式的液晶面板，则在液晶面板52的内部，设置沿与第1基板56的伸出部的长度方向相正交的方向延伸的多条直线状的数据线60及与数据线60正交配置的多条直线状的扫描线61。数据线60及扫描线61以夹持有绝缘层的状态设置于第1基板56上。在第1基板56的伸出部上通过光刻处理形成输入侧的布线44及输出侧的布线45。输出侧的布线45的中央区域连接于数据线60。输出侧的布线45的左右两端区域连接于扫描线61。
在数据线60与扫描线61的各交叉部的附近设置TFT元件。数据线60例如连接于TFT元件的源极，扫描线61连接于TFT元件的栅极。在通过数据线60与扫描线61所包围的微小区域内通过ITO(Indium TinOxide：铟锡氧化物)、IZO(Indium Zinc Oxide：铟锌氧化物)等的透光性的金属氧化物膜形成点状即岛状的像素电极。该像素电极连接于TFT元件的漏极。在相对于第1基板56的第3基板57的液晶侧表面设置作为面状的电极的共用电极。点矩阵状地形成多个在俯视液晶面板52的情况下点状的像素电极与面状的共用电极相重合的微小区域。该微小区域为形成像素的区域。
在作为第2基板的FPC基板54，以单面安装的状态形成电路部件及布线。具体地，在图示的背面的单面形成多条布线46，进而在相同的背面侧安装电路部件(未图示)。作为电路部件，采用电阻、电容、线圈、IC等。第1基板56上的输入侧的布线44，在FPC基板54连接于第1基板56的边端时，导电连接于FPC基板54侧的布线46。
本实施方式的驱动用IC53，通过示于图1及图2的IC芯片1所形成。而且，通过驱动用IC53、非导电性膜19、及第1基板56所构成的半导体安装结构中的布线的连接状态成为示于图10的状态。在图10中以括弧表示的符号表示图13中的对应部件。如示于图10地，使FPC基板54上的第2布线及第4布线，分别连接于驱动用IC53的第2端子与第4端子，使这些第2端子与第4端子在驱动用IC53的有源面3上通过重布线11相连接。该结果，即使FPC基板54为1层的单面安装的布线方式，也能够使用重布线11而使第2布线及第4布线实质性地交叉布线。如此一来，能够不招致成本升高而提高FPC基板54的布线设计的设计自由度。
还有，虽然在实施方式中，通过重布线11连接驱动用IC53的输入侧的第2端子与第4端子，但是通过重布线11连接的端子并不限于第2端子与第4端子。并且，根据需要，也可以使通过重布线11连接的端子个数为3个以上。
进而，也可以通过示于图8的IC芯片21形成驱动用IC53。即，根据需要，也可以通过重布线31连接输入侧端子6a与输出侧端子6b。例如，在液晶面板52的第1基板56的一部分上除用于对液晶层进行驱动控制的电路构成之外设置有光传感器、温度传感器等的检测电路的情况下，能够作为连接该检测电路与作为中继基板的第2基板54的布线46的方法而利用输入侧端子6a及输出侧端子6b及连接于其的重布线31。
总之，连接不相邻的端子间地将重布线11、31设置于有源面侧有效果。
并且，可以应用本实施方式的半导体安装结构的电光装置，并不限定于液晶装置51。例如也能够应用于有机EL(Electro Luminescence，电致发光)装置、无机EL装置、等离子显示装置(PDP：Plasma Display，等离子体显示器)、电泳显示器(EDP：Electrophoretic Display，电泳显示器)、场致发射显示装置(FED：Field Emission Display，场致发射显示装置)。通过应用本半导体安装结构，能够以更简单的构成提供廉价的电光装置。
本实施方式的电光装置，能够用作各种电子设备的构成要件。优选：用作对关于电子设备的图像进行显示的显示装置。
作为如此的电子设备，例如有便携电话机、便携信息终端(PDA：个人数字助理)、个人计算机、液晶电视机、取景器型或监视器直视型的磁带录像机、汽车导航装置、寻呼机、电子笔记本、电子计算机、文字处理器、工作站、可视电话装置、POS终端、数字静止照相机、电子书籍等。
图14，是表示作为电子设备的便携电话机的立体图。如示于图14地，作为电子设备的便携电话机110，具有：主体部111，和相对于该主体部111可以开合地所设置的显示体部112。在显示体部112设置显示装置113及受话部114。关于电话通信的各种显示，显示于显示装置113的显示画面115。用于对显示装置113的工作进行控制的控制部，作为管理便携电话机的整体的控制的控制部的一部分、或与该控制部分别，置于主体部111或显示体部112的内部。在主体部111设置操作键116及送话部117。
显示装置113，例如，采用示于图13的液晶装置51而构成。若依照于该液晶装置51，则因为在驱动用IC53的基材上形成重布线11，通过该重布线11连接驱动用IC53的多个端子间，所以即使在使驱动用IC53的周边的基板54及56为1层的单面安装的布线方式的情况下，也能够高度维持布线图形的设计自由度，因此，能够廉价地制造复杂的电路构成。从而，采用了该液晶装置51的便携电话机110，尽管通过复杂的电路构成能够实现高性能，但是具有高的性价比。

Claims (11)

1.一种半导体装置，其特征在于，具有：
基材，其包含内部电路；
树脂突部，其突出于前述基材的有源面侧所设置；以及
多个端子，其包含设置于前述树脂突部上的岛状的导电膜而形成；
其中，前述多个端子包含与前述内部电路导通的端子；
电连接前述多个端子之中至少2个端子的布线设置于前述有源面侧；
前述布线，电连接前述多个端子之中不相邻的至少2个端子。
2.根据权利要求1所述的半导体装置，其特征在于：
前述布线，对前述多个端子之中不与前述内部电路导通的端子彼此进行连接。
3.根据权利要求1或2所述的半导体装置，其特征在于：
在前述基材的有源面设置有绝缘性的保护膜，
前述树脂突部设置于前述保护膜上，
前述导电膜通过设置于前述保护膜的开口与前述内部电路导通，
前述布线形成于前述保护膜上。
4.根据权利要求3所述的半导体装置，其特征在于：
前述布线，由与前述导电膜相同的材料构成，与所连接的前述端子一体形成。
5.根据权利要求4所述的半导体装置，其特征在于：
前述布线的膜厚，比构成前述端子的前述导电膜的膜厚薄。
6.一种半导体安装结构，其在第1基板上通过粘合剂安装有半导体装置，其特征在于，
前述半导体装置，具有：
基材，其包含内部电路；
树脂突部，其突出于前述基材的有源面侧所设置；
多个端子，其包含设置于前述树脂突部上的岛状的导电膜而形成，包含与前述内部电路导通的端子；以及
布线，其设置于前述有源面侧，对前述多个端子之中至少2个端子进行连接；
其中，包含前述第1基板的多个接合端子的第1接合端子组和前述半导体装置的前述多个端子相接合；
前述布线，电连接前述多个端子之中不相邻的至少2个端子。
7.根据权利要求6所述的半导体安装结构，其特征在于：
前述布线，对前述多个端子之中不与前述内部电路导通的端子彼此进行连接。
8.根据权利要求6或7所述的半导体安装结构，其特征在于：
前述第1基板，还具备与前述第1接合端子组电连接的第2接合端子组；
在前述第2接合端子组安装第2基板。
9.根据权利要求6或7所述的半导体安装结构，其特征在于：
将前述第1基板的前述第1接合端子组和前述半导体装置的前述多个端子电接合的前述粘合剂为不包含导电微粒的非导电性膜。
10.一种电光装置，其特征在于，具备：
第1基板，其支持电光物质；以及
半导体装置，其用于对前述电光物质进行驱动控制而平面安装于前述第1基板；
其中，前述半导体装置是根据权利要求1～5中的任何一项所述的半导体装置。
11.一种电光装置，其特征在于，具有：
第1基板，其支持电光物质；以及
半导体安装结构，其中对前述电光物质进行驱动控制的半导体装置设置于前述第1基板之中支持前述电光物质的区域以外的区域；
其中，前述半导体安装结构是根据权利要求6～9中的任何一项所述的半导体安装结构。
CN2008102151617A 2007-09-04 2008-09-03 半导体装置、半导体安装结构及电光装置 Expired - Fee Related CN101383331B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP228599/2007 2007-09-04
JP2007228599 2007-09-04
JP2008181432A JP4683082B2 (ja) 2007-09-04 2008-07-11 半導体装置、半導体実装構造、電気光学装置
JP181432/2008 2008-07-11

Publications (2)

Publication Number Publication Date
CN101383331A CN101383331A (zh) 2009-03-11
CN101383331B true CN101383331B (zh) 2010-12-22

Family

ID=40463068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102151617A Expired - Fee Related CN101383331B (zh) 2007-09-04 2008-09-03 半导体装置、半导体安装结构及电光装置

Country Status (4)

Country Link
JP (1) JP4683082B2 (zh)
KR (1) KR101018510B1 (zh)
CN (1) CN101383331B (zh)
TW (1) TW200926388A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080764A (ja) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd 回路モジュール
JP6015379B2 (ja) * 2012-11-26 2016-10-26 セイコーエプソン株式会社 半導体装置
KR102447435B1 (ko) * 2016-03-11 2022-09-23 삼성전자주식회사 Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003004795A (ja) * 2001-06-20 2003-01-08 Canon Inc 集積回路の基板接続検査方式
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2004031790A (ja) * 2002-06-27 2004-01-29 Hitachi Maxell Ltd 半導体チップ
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4419926B2 (ja) * 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
JP4487875B2 (ja) * 2005-07-20 2010-06-23 セイコーエプソン株式会社 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP4784304B2 (ja) * 2005-12-27 2011-10-05 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器

Also Published As

Publication number Publication date
KR20090024645A (ko) 2009-03-09
JP4683082B2 (ja) 2011-05-11
CN101383331A (zh) 2009-03-11
KR101018510B1 (ko) 2011-03-03
TW200926388A (en) 2009-06-16
JP2009081416A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US6737289B2 (en) Liquid crystal display panel and method for fabricating the same
CN102792219B (zh) 显示装置
JP4952425B2 (ja) 液晶装置および電子機器
CN100547470C (zh) 电光装置、其制造方法以及电子设备
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
US20030077848A1 (en) Liquid crystal display device and method for manufacturing the same
CN104102057B (zh) 薄膜晶体管阵列面板及其制造方法
CN101383331B (zh) 半导体装置、半导体安装结构及电光装置
KR101119184B1 (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
JP2008165179A (ja) 液晶装置、電子機器
US8111367B2 (en) Display device
US7443479B2 (en) Liquid crystal display device preventing electronic corrosion and method of fabricating the same
CN108845465B (zh) 显示面板扇出走线结构及其制作方法
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
WO2015098192A1 (ja) 半導体装置及び表示装置
KR20030035739A (ko) 액정표시장치 및 그 제조방법
JP2008185801A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
KR20030029752A (ko) 액정표시장치
KR100694577B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20110117511A (ko) 씨오지 타입 어레이 기판
JP2007027230A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器
KR20130062819A (ko) 액정표시장치
JP2009088093A (ja) 半導体実装構造、半導体の実装方法、及び電気光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20200903