KR20090044892A - 표시장치의 제조방법 및 이에 의한 표시장치 - Google Patents

표시장치의 제조방법 및 이에 의한 표시장치 Download PDF

Info

Publication number
KR20090044892A
KR20090044892A KR1020070111174A KR20070111174A KR20090044892A KR 20090044892 A KR20090044892 A KR 20090044892A KR 1020070111174 A KR1020070111174 A KR 1020070111174A KR 20070111174 A KR20070111174 A KR 20070111174A KR 20090044892 A KR20090044892 A KR 20090044892A
Authority
KR
South Korea
Prior art keywords
layer
insulating substrate
copper
photoresist pattern
seed layer
Prior art date
Application number
KR1020070111174A
Other languages
English (en)
Other versions
KR101433613B1 (ko
Inventor
이병진
박홍식
닝홍롱
정창오
배양호
윤필상
조성헌
송기용
정승재
김병범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070111174A priority Critical patent/KR101433613B1/ko
Priority to US12/198,746 priority patent/US20090117333A1/en
Publication of KR20090044892A publication Critical patent/KR20090044892A/ko
Application granted granted Critical
Publication of KR101433613B1 publication Critical patent/KR101433613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 표시장치의 제조방법 및 이에 의한 표시장치에 관한 것이다. 본 발명에 따른 표시장치의 제조방법은 절연기판 상에 금속 또는 금속산화물 중 적어도 어느 하나를 포함하는 보조층을 형성하는 단계와; 상기 보조층 상에 상기 보조층을 부분적으로 노출시키는 감광막 패턴을 형성하는 단계와; 노출된 상기 보조층과 노출된 상기 보조층 하부의 절연기판을 식각하여 상기 절연기판에 트렌치를 형성하는 단계와; 상기 감광막 패턴 상에 위치하는 제1시드층과 상기 트렌치 상에 위치하는 제2시드층을 포함하는 시드층을 형성하는 단계와; 상기 감광막 패턴을 리프트 오프하여 상기 감광막 패턴과 상기 제1시드층을 제거하는 단계와; 상기 감광막 패턴 리프트 오프 후에 상기 절연기판 상에 남아있는 상기 보조층을 제거하는 단계와; 무전해 도금방법으로 상기 제2시드층 상에 메인 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의해 배선저항이 감소된 표시장치의 제조방법 및 표시장치가 제공된다.

Description

표시장치의 제조방법 및 이에 의한 표시장치{METHOD OF MANUFACTURING DISPLAY DEVICE AND DISPLAY DEVICE THEREFROM}
본 발명은 표시장치의 제조방법 및 이에 의한 표시장치에 관한 것으로, 보다 상세하게는 배선저항이 감소된 표시장치의 제조방법 및 이에 의한 표시장치에 관한 것이다.
최근 액정표시장치, 플라즈마 디스플레이 장치, 전기영동표시장치 및 유기전계발광장치와 같은 평판표시장치가 많이 사용되고 있다.
이들 표시장치에는 박막트랜지스터가 마련되어 있으며, 박막트랜지스터는 서로 절연교차하는 게이트선과 데이터선에 연결되어 있다.
게이트선을 통해서는 게이트 온 전압 및 게이트 오프 전압과 같은 스캔신호(게이트 신호)가 입력되고 데이터선을 통해서는 표시 신호(데이터 신호)가 입력된다.
표시장치의 크기가 증가하면서 게이트선 및 데이터선과 같은 배선의 길이도 증가하고 있다. 배선의 길이가 증가하면 저항이 증가하기 때문에 신호를 적절히 전달해 주기 위해서는 저저항 배선이 필요하다.
저저항 배선을 만들기 위해서는 배선의 두께 또는 폭을 증가시키면 된다. 그런데 배선의 두께를 증가시키면 배선 두께에 의한 단차로 인해 배선 상에 형성되는 다른 배선이 단선될 수 있다. 또한 배선의 폭을 증가시키면 개구율이 감소하는 문제가 있다.
따라서, 본 발명의 목적은 상부 배선의 단선이 없으며 개구율을 감소시키지 않는 저저항 배선을 가지는 표시장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상부 배선의 단선이 없으며 개구율을 감소시키지 않는 저저항 배선을 가지는 표시장치를 제공하는 것이다.
상기 목적은 절연기판 상에 금속 또는 금속산화물 중 적어도 어느 하나를 포함하는 보조층을 형성하는 단계와; 상기 보조층 상에 상기 보조층을 부분적으로 노출시키는 감광막 패턴을 형성하는 단계와; 노출된 상기 보조층과 노출된 상기 보조층 하부의 절연기판을 식각하여 상기 절연기판에 트렌치를 형성하는 단계와; 상기 감광막 패턴 상에 위치하는 제1시드층과 상기 트렌치 상에 위치하는 제2시드층을 포함하는 시드층을 형성하는 단계와; 상기 감광막 패턴을 리프트 오프하여 상기 감광막 패턴과 상기 제1시드층을 제거하는 단계와; 상기 감광막 패턴 리프트 오프 후에 상기 절연기판 상에 남아있는 상기 보조층을 제거하는 단계와; 무전해 도금방법으로 상기 제2시드층 상에 메인 배선층을 형성하는 단계를 포함하는 표시장치의 제 조방법에 의하여 달성된다.
상기 메인 배선층은 실질적으로 상기 트랜치 내에만 형성되는 것이 바람직하다.
상기 보조층의 금속은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 알루미늄, 알루미늄 합금, 은 및 은합금 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 보조층의 금속산화물은 인듐-틴-산화물 및 인듐-아연-산화물 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 보조층의 두께는 50Å 내지 3000Å인 것이 바람직하다.
상기 시드층은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 구리산화물, 알루미늄, 알루미늄 합금, 은, 은합금, 티타늄 및 티타늄 합금 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 시드층은 하부의 구리산화물층과 상부의 구리층을 포함하며, 상기 메인배선층은 구리를 포함하는 것이 바람직하다.
상기 제2시드층은 상기 보조층의 제거시 실질적으로 제거되지 않는 것이 바람직하다.
상기 제1시드층과 상기 제2시드층은 서로 분리되어 있는 것이 바람직하다.
상기 시드층 형성 시에 상기 감광막 패턴의 하부에는 언더컷이 형성되어 있는 것이 바람직하다.
상기 절연기판의 식각 후 상기 시드층 형성전에, 상기 언더컷을 형성하기 위 해 상기 보조층을 추가식각하는 단계를 더 포함하는 것이 바람직하다.
상기 추가식각은 습식식각으로 수행되는 것이 바람직하다.
상기 언더컷은 상기 보조층 및 상기 절연기판에 모두 형성되어 있는 것이 바람직하다.
상기 보조층에 형성되는 언더컷은 상기 절연기판의 식각과정에서 형성되는 것이 바람직하다.
상기 절연기판의 식각은 습식식각을 통해 수행되는 것이 바람직하다.
상기 메인배선층은 구리와 은 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 메인배선층의 두께는 0.3㎛ 내지 2㎛인 것이 바람직하다.
상기 절연기판은 유리기판을 포함하는 것이 바람직하다.
상기 본 발명의 목적은 절연기판 상에 금속을 포함하는 보조층을 형성하는 단계와; 상기 보조층 상에 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 하여 상기 보조층을 식각하여, 상기 절연기판을 노출시키는 단계와; 상기 노출된 절연기판을 식각하여, 상기 절연기판 상에 트랜치를 형성하고 상기 감광막 패턴 하부에 언더컷을 형성하는 단계와; 상기 감광막 패턴 상에 위치하는 제1시드층과 상기 트렌치 상에 위치하며 상기 언더컷에 의해 상기 제1시드층과 분리되어 있는 제2시드층을 포함하는 시드층을 형성하는 단계와; 상기 감광막 패턴을 리프트 오프하여 상기 감광막 패턴과 상기 제1시드층을 제거하는 단계와; 상기 감광막 패턴 리프트 오프 후에 상기 절연기판 상에 위치하는 보조층을 제거하는 단계와; 무 전해도금방식으로 상기 제2시드층 상에 배선층을 형성하는 단계를 포함하는 표시장치의 제조방법에 의해서도 달성된다.
상기 보조층은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 알루미늄, 알루미늄 합금, 은 및 은합금 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 시드층은 하부의 구리산화물층과 상부의 구리층을 포함하며, 상기 메인 배선층은 구리를 포함하는 것이 바람직하다.
상기 본 발명의 다른 목적은 트렌치가 형성되어 있는 절연기판과; 상기 트렌치 내에 위치하며, 상기 절연기판과 직접 접촉하는 구리산화물층과 상기 구리산화물층 상에 위치하는 구리층을 포함하는 배선층을 포함하는 표시장치에 의해 달성된다.
상기 구리층의 두께는 0.3㎛ 내지 2㎛인 것이 바람직하다.
상기 구리층은 실질적으로 상기 트랜치 내에만 위치하는 것이 바람직하다.
본 발명에 따르면 상부 배선의 단선이 없으며 개구율을 감소시키지 않는 저저항 배선을 가지는 표시장치의 제조방법이 제공된다.
또한 상부 배선의 단선이 없으며 개구율을 감소시키지 않는 저저항 배선을 가지는 표시장치가 제공된다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여 하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
이하에서는 표시장치로서 액정표시장치를 예로 들어 설명한다. 따라서 표시패널로는 액정표시패널을 예로 들어 설명한다. 그러나 본 발명은 액정표시장치에 한정되지 않으며 유기전계발광장치, 플라즈마 디스플레이 장치 및 전기영동 표시장치와 같은 다른 종류의 표시장치에도 적용될 수 있다.
도 1 및 도 2를 참조하여 본 발명의 제1실시예에 따른 표시장치를 설명한다.
표시장치(1)는 박막트랜지스터(T)가 형성되어 있는 제1기판(100), 제1기판(100)과 대향하는 제2기판(200), 양 기판(100, 200) 사이에 위치하는 액정층(300)을 포함한다.
먼저 제1 기판(100)에 대하여 설명한다.
유리, 석영 또는 플라스틱으로 이루어져 있는 제1절연기판(111) 상에 게이트 배선(121, 122)이 형성되어 있다. 게이트 배선(121, 122)은 금속 단일층 또는 다중층일 수 있다.
게이트 배선(121, 122)은 표시영역 내에 위치하며 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)에서 연결되어 있는 게이트 전극(122)을 포함한다.
도시하지는 않았지만 게이트 배선(121, 122)은 저장용량 형성위한 저장용량선을 더 포함할 수 있다.
게이트 배선(121, 122)은 하부의 시드층(120a)과 상부의 메인 배선층(120c)의 이중층으로 이루어져 있다. 시드층(120a)은 몰리브덴, 몰리브덴 합금, 크롬, 구 리, 구리합금, 알루미늄층, 알루미늄 합금, 은, 은합금, 티타늄 및 티타늄 합금 중 어느 하나일 수 있으며 특히 구리산화물일 수 있다. 몰리브덴 합금으로는 MoN, MoNb가 사용될 수 있으며, 구리합금으로는 CuMo가 사용될 수 있다. 메인 배선층(120c)은 구리 또는 은으로 이루어질 수 있다.
시드층(120a)의 두께는 100Å 내지 1000Å이며, 구리산화물로 이루어진 경우 300Å 내지 500Å일 수 있다. 메인 배선층(120c)의 두께는 0.3㎛ 내지 2㎛일 수 있다.
여기서, 게이트 배선(121, 122)의 대부분은 절연기판(111) 상에 형성되어 있는 트랜치 내에 위치하고 있다. 즉, 메인 배선층(120c)은 실질적으로, 예를 들어 90%이상이, 트랜치 내에 위치하고 있다. 이에 따라 트렌치의 깊이는 시드층(120a)과 메인 배선층(120c)의 두께의 합과 비슷하다.
게이트 배선(121, 122)은 두께가 크기 때문에 저저항을 구현하기 유리하다. 특히 메인 배선층(120c)을 저항이 작은 구리로 마련할 경우 저항치를 더욱 낮출 수 있다.
게이트 배선(121, 122)은 두께가 크기 때문에 폭을 줄여도 원하는 저저항값을 얻을 수 있다. 따라서 게이트 배선(121, 122)의 폭을 줄여 개구율을 늘릴 수 있다.
제1절연기판(111)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(131)이 게이트 배선(121, 122)을 덮고 있다. 게이트 배선(121, 122)은 두께가 비교적 크지만 대부분 트렌치 내에 위치하고 있다. 따라서 게이트 절연막(131)은 게이트 배선(121, 122) 상에서도 단차 없이 거의 평탄하게 위치하고 있다.
게이트 전극(122)의 게이트 절연막(131) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(133)이 형성되어 있다. 소스 전극(142)과 드레인 전극(143) 사이의 채널부에서는 저항 접촉층(133)이 제거되어 있다.
저항 접촉층(133) 및 게이트 절연막(131) 위에는 데이터 배선(141, 142, 143)이 형성되어 있다. 데이터 배선(141, 142, 143) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선(141, 142, 143)은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소를 형성하는 데이터선(141), 데이터선(141)의 분지이며 저항 접촉층(133)의 상부까지 연장되어 있는 소스 전극(142), 소스전극(142)과 분리되어 있으며 소스전극(142)의 반대쪽 저항 접촉층(133) 상부에 형성되어 있는 드레인 전극(143)을 포함한다.
게이트 절연막(131)은 게이트 배선(121, 122) 상에서도 거의 평탄하게 위치하고 있기 때문에 데이터 배선(141, 142, 143)의 프로파일은 반도체층(132) 및 저항접촉층(133)의 두께에 의한 영향만 받으며 게이트 배선(121, 122)에 의한 영향은 받지 않는다. 따라서 데이터 배선(141, 142, 143)이 게이트 배선(121, 122)과 겹치는 부분에서 데이터 배선(141, 142, 143)이 급격한 프로파일로 인해 단선되는 문제점이 감소한다.
데이터 배선(141, 142, 143) 및 이들이 가리지 않는 반도체층(132)의 상부에 는 보호막(151)이 형성되어 있다. 보호막(151)에는 드레인 전극(143)을 드러내는 접촉구(152)가 형성되어 있다.
보호막(151)의 상부에는 화소전극(161)이 형성되어 있다. 화소전극(161)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(161)은 접촉구(152)를 통해 드레인 전극(143)과 연결되어 있다.
이어 제2 기판(200)에 대하여 설명하겠다.
제2절연기판(211) 위에 블랙매트릭스(221)가 형성되어 있다. 블랙매트릭스(221)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(100)에 위치하는 박막트랜지스터로의 직접적인 광조사를 차단하는 역할을 한다.
블랙매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터(231)는 블랙매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터(231)는 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(231)는 통상 감광성 유기물질로 이루어져 있다.
컬러필터(231)와 컬러필터(231)가 덮고 있지 않은 블랙매트릭스(221)의 상부에는 오버코트층(241)이 형성되어 있다. 오버코트층(241)은 컬러필터(231)를 평탄화하면서, 컬러필터(231)를 보호하는 역할을 한다. 오버코트층(241)은 감광성 아크릴계 수지일 수 있다.
오버코트층(241)의 상부에는 공통전극(251)이 형성되어 있다. 공통전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(251)은 제1기판(100)의 화소전극(161)과 함께 전계를 형성하여 액정층(300)을 구동시킨다.
액정층(300)은 공통전극(251)과 화소전극(161)이 형성하는 전계에 따라 배열이 변화한다. 액정층(300)을 통과하는 빛의 투과율은 액정층(300)의 배열에 따라 투과율이 정해진다.
이하 도 3a 내지 도 3h를 참조하여 제1실시예에 따른 표시장치의 제조방법을 살펴본다. 이하에서는 게이트 배선(121, 122)을 형성하는 방법만을 설명한다. 게이트 배선(121, 122) 형성 이후의 공정은 공지된 기술을 이용할 수 있으며, 설명은 생략한다.
먼저 도 3a와 같이 절연기판(111) 상에 보조층(410)을 형성한다. 보조층(410)은 보조층(410) 상에 형성될 감광막 패턴(420, 도 3b 참조)을 안정화시킨다.
감광막 패턴(420)은 절연기판(111)과의 접착이 불량하여, 이후 여러 박막의 식각과정, 특히 절연기판(111)의 식각과정에서 안정적인 형태유지가 어렵다. 보조층(410)은 절연기판(111)과 감광막 패턴(420) 사이에 위치하면서, 식각 과정에서 감광막 패턴(420)을 안정화시킨다.
보조층(410)은 금속 또는 금속산화물로 이루어질 수 있다. 금속은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 알루미늄, 알루미늄 합금, 은 및 은합금 중 적어도 어느 하나를 포함할 수 있으며, 금속산화물은 인듐-틴-산화물 및 인듐-아연-산화물 중 어느 하나일 수 있다.
보조층(410)의 두께는 50Å 내지 3000Å일 수 있으며, 스퍼터링 방법으로 형성될 수 있다.
이후 도 3b와 같이 보조층(410) 상에 감광막 패턴(420)을 형성한다. 감광막 패턴(420)은 감광물질의 코팅, 노광, 현상 및 베이크 과정을 거쳐 형성될 수 있다. 감광물질은 네거티브 타입이나 포지티브 타입 모두를 사용할 수 있다.
감광막 패턴(420)은 이후 게이트 배선(121, 122)이 형성될 위치에서 보조층(410)을 노출시키고 있다.
다음으로 도 3c와 같이 감광막 패턴(420)을 마스크로 하여 보조층(410)을 식각한다. 식각은 건식식각 또는 습식식각으로 이루어질 수 있으며, 이에 의해 노출된 보조층(410)이 제거된다. 이 과정에서 감광막 패턴(420)의 가장자리 하부의 보조층(410)이 일부 제거되어 언더컷(A부분 참조)이 발생한다.
이후 도 3d와 같이 보조층(410)에 의해 가려지지 않은 절연기판(111)을 식각하여 트랜치(112)를 형성한다.
이 과정에서 보조층(410)도 일부 식각되며, 보조층(410)의 가장자리 하부의 절연기판(111)도 일부 제거된다. 이에 의해 감광막 패턴(420)의 하부에는 보조층(410)과 절연기판(111) 모두에 의해 형성된 언더컷(B부분 참조)이 발생한다.
즉 이격된 감광막 패턴(420)간의 거리보다 이격된 보조층(410)간의 거리가 더 크며, 이격된 보조층(410)간의 거리보다 트랜치(112)의 폭이 더 큰 것이다.
절연기판(111)의 식각은 건식식각 또는 습식식각으로 이루어질 수 있으며, 이 중 언더컷의 원활한 형성을 위해 등방성 식각인 습식식각으로 수행될 수 있다.
절연기판(111)의 식각 과정에서 감광막 패턴(420)은 일부 손실될 수 있으나 그 형태가 유지되는데 이는 보조층(410)에 의해 안정화되었기 때문이다.
이후 도 3e와 같이 시드층(120a, 120b)을 형성한다. 시드층(120a, 120b)은 트랜치(112) 내에 형성되는 시드층(120a)과 감광막 패턴(420) 상에 형성되는 시드층(120b)을 포함한다. 시드층(120a, 120b)은 스퍼터링 방법으로 형성될 수 있다.
시드층(120a, 120b)은 감광막 패턴(420) 하부에 형성되어 있는 언더컷에 의해 서로 분리되어 있다. 즉 트랜치(112) 내에 형성되는 시드층(120a)과 감광막 패턴(420) 상에 형성되는 시드층(120b)은 서로 연결되어 있지 않다.
이후 도 3f와 같이 감광막 패턴(420)을 리프트-오프하여 제거한다. 이 때 감광막 패턴(420) 상부에 위치하는 시드층(120b)도 같이 제거되며, 반면 트랜치(112) 내에 위치하는 시드층(120a)은 제거되지 않는다. 이는 언더컷에 의해 감광막 패턴(420) 상부에 위치하는 시드층(120b)과 트랜치(112) 내에 위치하는 시드층(120a)이 서로 분리되어 있기 때문이다.
감광막 패턴(420)의 리프트 오프로 인해 절연기판(111) 상에는 트랜치(112)에 위치하는 시드층(120a)과 트랜치(112) 바깥에 위치하는 보조층(410)만이 남게 된다.
다음으로 도 3g와 같이 절연기판(111) 상에 남아있는 보조층(410)을 제거한다. 보조층(410)은 식각을 통해 제거되는데, 이 때 시드층(120a)은 남아 있어야 한 다. 따라서 시드층(120a)은 보조층(410)의 식각 시에 제거되지 않는 물질이어야 한다. 즉 시드층(120a)과 보조층(410)은 식각 선택성이 있어야 한다. 이를 위해 보조층(410)으로 몰리브덴을 사용할 경우 시드층(120a)으로 티타늄이나 그 합금을 사용할 수 있으며, 보조층(410)으로 크롬을 사용할 경우 시드층(120a)으로 알루미늄을 사용할 수 있다.
이 과정을 거치면 절연기판(111) 상에는 트랜치(112) 내에 위치하는 시드층(120a) 만이 남게 된다.
다음으로 도 3h와 같이 무전해도금방법(electroless plating)으로 메인 배선층(120c)를 형성한다. 무전해도금방법에서 메인 배선층(120c)은 시드층(120a) 상에서만 형성되어 게이트 배선(121, 122)의 대부분은 트랜치(112) 내에 위치한다.
메인 배선층(120c)의 형성에서는 무전해도금의 수행시간 등을 조절하여 메인 배선층(120c)이 트랜치(112)로부터 돌출되거나, 트랜치(112)보다 낮지 않도록 한다. 필요시, 트랜치(112)의 외부로 돌출된 메인 배선층(120c)을 제거하는 공정을 더 포함할 수 있다.
이로써 큰 두께를 가지면서도 절연기판(111)에서 돌출된 부분은 미미한 게이트 배선(121, 122)이 형성된다.
한편 배선을 두께를 증가시키면 원하는 배선형태를 얻기 어렵다. 본 실시예에 따르면 게이트 배선(121, 122)의 형상은 트랜치(112) 형상에 의해 결정된다. 따라서 게이트 배선(121, 122)의 형상이 트랜치(112)의 형상을 벗어나 원하지 않게 변형되는 문제가 발생하지 않는다.
또한 본 발명에 따르면 메인 배선층(120c)에 대한 식각은 수행되지 않는다. 따라서 메인 배선층(120c)으로 사용되는 금속, 특히 구리에 대한 별도의 식각액을 개발하지 않아도 된다.
도 4를 참조하여 본 발명의 제1실시예에 따른 표시장치를 제조하는 다른 방법을 설명한다.
도 4는 시드층(120a, 120b)를 형성하는 도 3e에 대응하는 단계를 나타내며, 이전 또는 이후 공정의 설명은 생략한다.
시드층(120a, 120b)은 하부의 구리산화물층(1201)과 상부의 구리층(1202)로 이루어져 있다. 이 때 구리산화물층(1201)의 두께는 300Å 내지 500Å일 수 있으며, 구리층(1202)의 두께는 500Å 내지 1000Å일 수 있다.
하부의 구리산화물층(1201)은 절연기판(111)과 구리층(1202) 층간의 접합을 안정화시킨다.
상부의 구리층(1202)는 시드층(120a, 120b)와 이후 형성될 메인 배선층(120c) 사이의 스트레스를 감소시킨다. 메인 배선층(120c)이 구리일 경우 메인 배선층(120c)과 구리층(1202)은 모두 구리로 이루어져 열팽창계수(coefficient of thermal expansion)가 동일하다. 따라서 메인 배선층(120c) 형성과정에서 메인배선층(120c)과 시드층(120a, 120b)간의 열팽창계수 차이에 의한 스트레스는 발생하지 않는다.
한편 상부의 구리층(1202)은 메인 배선층(120c)과 같은 구리로 이루어져 있으므로 메인 배선층(120c) 형성후에는 별도의 층으로 구별되지 않을 수 있다.
도 5a 내지 도 5d를 참조하여 본 발명의 제1실시예에 따른 표시장치의 또 다른 제조방법을 설명한다. 이하에는 도 3a 내지 3h를 참조하여 설명한 제조방법과 다른 부분을 주로 설명한다.
먼저 도 5a와 같이 감광막 패턴(420)을 이용하여 보조층(410)을 식각한다. 보조층(410)의 식각은 습식식각 또는 건식식각으로 수행될 수 있다.
다음으로 도 5b와 같이 보조층(410)에 의해 가려지지 않은 절연기판(111)을 식각하여 트랜치(112)를 형성한다. 이 과정에서 감광막 패턴(420)은 일부 손실되며, 반대로 보조층(410)은 손실이 적어 보조층(410)중 일부가 감광막 패턴(420) 외부로 노출된다(C부분 참조).
감광막 패턴(420)의 손실여부, 보조층(410)의 손실 여부는 구체적인 재질과 식각조건에 따라 다소 변화될 수 있다.
이후 도 5c와 같이 보조층(410)을 식각하여 감광막 패턴(420) 하부에 언더컷(D부분 참조)을 형성한다. 이 단계에서의 보조층(410) 식각을 통해 감광막 패턴(420) 하부의 언더컷을 더욱 확실히 형성할 수 있다.
이후 도5d와 같이 시드층(120a, 120b)을 형성하며, 언더컷에 의해 감광막 패턴(420) 상부에 위치하는 시드층(120b)과 트랜치(112) 내에 위치하는 시드층(120a)은 서로 분리되어 있다.
도 6을 참조하여 제2실시예에 따른 표시장치를 설명한다. 도 6은 도 2의 박막트랜지스터(T)에 대응하는 부분만을 나타내었으며, 제2기판(200) 및 액정층(300)은 도시하지 않았다.
제2실시예에서는 데이터 배선(141, 142, 143)이 절연기판(111)의 트랜치 내에 형성되어 있으며, 박막트랜지스터(T)는 게이트 전극(122)이 반도체층(132) 상부에 위치하는 탑 게이트 타입이다. 데이터 배선(141, 142, 143)은 하부의 시드층(140a)와 상부의 메인 배선층(140c)의 이중층으로 이루어져 있다.
제2실시예에 따르면 데이터 배선(141, 142, 143)을 두껍게 하면서도 그 상부에 형성되는 게이트 배선(121, 122)의 단락을 방지할 수 있다. 또한 데이터 배선(141, 142, 143)을 저저항으로 유지하면서도 그 폭을 감소시킬 수 있어 개구율을 증가시킬 수 있다.
설명하지 않은 구성요소는 절연막(171, 172) 및 접촉구(173)이다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
도 1은 본 발명의 제1실시예에 따른 표시장치의 배치도이고,
도 2는 도 1의 II-II를 따른 단면도이고,
도 3a 내지 도 3h는 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도이고,
도 4는 본 발명의 제1실시예에 따른 표시장치의 다른 제조방법을 설명하기 위한 도면이고,
도 5a 내지 도 5d는 본 발명의 제1실시예에 따른 표시장치의 또 다른 제조방법을 설명하기 위한 도면이고,
도 6은 본 발명의 제2실시예에 따른 표시장치의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제1기판 120a, 120b : 시드층
120c : 메인 배선층 121 : 게이트선
122 : 게이트 전극 141 : 데이터선
142 : 소스전극 143 : 드레인 전극
200 : 제2기판 300 : 액정층
410 : 보조층 420 : 감광막 패

Claims (24)

  1. 절연기판 상에 금속 또는 금속산화물 중 적어도 어느 하나를 포함하는 보조층을 형성하는 단계와;
    상기 보조층 상에 상기 보조층을 부분적으로 노출시키는 감광막 패턴을 형성하는 단계와;
    노출된 상기 보조층과 노출된 상기 보조층 하부의 절연기판을 식각하여 상기 절연기판에 트렌치를 형성하는 단계와;
    상기 감광막 패턴 상에 위치하는 제1시드층과 상기 트렌치 상에 위치하는 제2시드층을 포함하는 시드층을 형성하는 단계와;
    상기 감광막 패턴을 리프트 오프하여 상기 감광막 패턴과 상기 제1시드층을 제거하는 단계와;
    상기 감광막 패턴 리프트 오프 후에 상기 절연기판 상에 남아있는 상기 보조층을 제거하는 단계와;
    무전해 도금방법으로 상기 제2시드층 상에 메인 배선층을 형성하는 단계를 포함하는 표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 메인 배선층은 실질적으로 상기 트랜치 내에만 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  3. 제1항에 있어서,
    상기 보조층의 금속은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 알루미늄, 알루미늄 합금, 은 및 은합금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 보조층의 금속산화물은 인듐-틴-산화물 및 인듐-아연-산화물 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  5. 제1항에 있어서,
    상기 보조층의 두께는 50Å 내지 3000Å인 것을 특징으로 하는 표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 시드층은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 구리산화물, 알루미늄, 알루미늄 합금, 은, 은합금, 티타늄 및 티타늄 합금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제1항에 있어서,
    상기 시드층은 하부의 구리산화물층과 상부의 구리층을 포함하며, 상기 메인배선층은 구리를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  8. 제1항에 있어서,
    상기 제2시드층은 상기 보조층의 제거시 실질적으로 제거되지 않는 것을 특징으로 하는 표시장치의 제조방법.
  9. 제1항에 있어서,
    상기 제1시드층과 상기 제2시드층은 서로 분리되어 있는 것을 특징으로 하는 표시장치의 제조방법.
  10. 제1항에 있어서,
    상기 시드층 형성 시에 상기 감광막 패턴의 하부에는 언더컷이 형성되어 있는 것을 특징으로 하는 표시장치의 제조방법.
  11. 제10항에 있어서,
    상기 절연기판의 식각 후 상기 시드층 형성전에,
    상기 언더컷을 형성하기 위해 상기 보조층을 추가식각하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  12. 제11항에 있어서,
    상기 추가식각은 습식식각으로 수행되는 것을 특징으로 하는 표시장치의 제조방법.
  13. 제10항에 있어서,
    상기 언더컷은 상기 보조층 및 상기 절연기판에 모두 형성되어 있는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 보조층에 형성되는 언더컷은 상기 절연기판의 식각과정에서 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 절연기판의 식각은 습식식각을 통해 수행되는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제1항에 있어서,
    상기 메인배선층은 구리와 은 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제1항에 있어서,
    상기 메인배선층의 두께는 0.3㎛ 내지 2㎛인 것을 특징으로 하는 표시장치의 제조방법.
  18. 제1항에 있어서,
    상기 절연기판은 유리기판을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 절연기판 상에 금속을 포함하는 보조층을 형성하는 단계와;
    상기 보조층 상에 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴을 마스크로 하여 상기 보조층을 식각하여, 상기 절연기판을 노출시키는 단계와;
    상기 노출된 절연기판을 식각하여, 상기 절연기판 상에 트랜치를 형성하고 상기 감광막 패턴 하부에 언더컷을 형성하는 단계와;
    상기 감광막 패턴 상에 위치하는 제1시드층과 상기 트렌치 상에 위치하며 상기 언더컷에 의해 상기 제1시드층과 분리되어 있는 제2시드층을 포함하는 시드층을 형성하는 단계와;
    상기 감광막 패턴을 리프트 오프하여 상기 감광막 패턴과 상기 제1시드층을 제거하는 단계와;
    상기 감광막 패턴 리프트 오프 후에 상기 절연기판 상에 위치하는 보조층을 제거하는 단계와;
    무전해도금방식으로 상기 제2시드층 상에 배선층을 형성하는 단계를 포함하는 표시장치의 제조방법.
  20. 제19항에 있어서,
    상기 보조층은 몰리브덴, 몰리브덴 합금, 크롬, 구리, 구리합금, 알루미늄, 알루미늄 합금, 은 및 은합금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 제19항에 있어서,
    상기 시드층은 하부의 구리산화물층과 상부의 구리층을 포함하며, 상기 메인 배선층은 구리를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  22. 트렌치가 형성되어 있는 절연기판과;
    상기 트렌치 내에 위치하며, 상기 절연기판과 직접 접촉하는 구리산화물층과 상기 구리산화물층 상에 위치하는 구리층을 포함하는 배선층을 포함하는 표시장치.
  23. 제22항에 있어서,
    상기 구리층의 두께는 0.3㎛ 내지 2㎛인 것을 특징으로 하는 표시장치.
  24. 제22항에 있어서,
    상기 구리층은 실질적으로 상기 트랜치 내에만 위치하는 것을 특징으로 하는 표시장치.
KR1020070111174A 2007-11-01 2007-11-01 표시장치의 제조방법 및 이에 의한 표시장치 KR101433613B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070111174A KR101433613B1 (ko) 2007-11-01 2007-11-01 표시장치의 제조방법 및 이에 의한 표시장치
US12/198,746 US20090117333A1 (en) 2007-11-01 2008-08-26 Method of manufacturing display device and display device therefrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111174A KR101433613B1 (ko) 2007-11-01 2007-11-01 표시장치의 제조방법 및 이에 의한 표시장치

Publications (2)

Publication Number Publication Date
KR20090044892A true KR20090044892A (ko) 2009-05-07
KR101433613B1 KR101433613B1 (ko) 2014-08-27

Family

ID=40588351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111174A KR101433613B1 (ko) 2007-11-01 2007-11-01 표시장치의 제조방법 및 이에 의한 표시장치

Country Status (2)

Country Link
US (1) US20090117333A1 (ko)
KR (1) KR101433613B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140033847A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
KR20150033407A (ko) * 2013-09-24 2015-04-01 엘지디스플레이 주식회사 금속배선 형성 방법 및 이를 적용한 어레이 기판 및 이의 제조방법
KR20170107122A (ko) * 2016-03-14 2017-09-25 삼성디스플레이 주식회사 표시장치의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI538140B (zh) 2011-12-16 2016-06-11 元太科技工業股份有限公司 立體線路結構與半導體元件
CN105633094B (zh) * 2015-12-30 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN107342375B (zh) * 2017-08-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
CN113629076A (zh) * 2021-08-04 2021-11-09 武汉华星光电技术有限公司 阵列基板及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method
US4734157A (en) * 1985-08-27 1988-03-29 International Business Machines Corporation Selective and anisotropic dry etching
US5183795A (en) * 1989-12-13 1993-02-02 Intel Corporation Fully planar metalization process
US5876614A (en) * 1997-04-18 1999-03-02 Storage Technology Corporation Method of wet etching aluminum oxide to minimize undercutting
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
JP3722116B2 (ja) * 2002-01-23 2005-11-30 セイコーエプソン株式会社 反射型電気光学装置、および電子機器
KR100653264B1 (ko) * 2002-10-16 2006-12-01 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법
KR101337263B1 (ko) * 2004-08-25 2013-12-05 동우 화인켐 주식회사 인듐 산화막의 식각액 조성물 및 이를 이용한 식각 방법
KR101157968B1 (ko) * 2005-11-21 2012-06-25 엘지디스플레이 주식회사 인쇄판의 제작방법 및 그를 이용한 액정표시소자 제작방법
US7919862B2 (en) * 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140033847A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
KR20150033407A (ko) * 2013-09-24 2015-04-01 엘지디스플레이 주식회사 금속배선 형성 방법 및 이를 적용한 어레이 기판 및 이의 제조방법
KR20170107122A (ko) * 2016-03-14 2017-09-25 삼성디스플레이 주식회사 표시장치의 제조 방법

Also Published As

Publication number Publication date
KR101433613B1 (ko) 2014-08-27
US20090117333A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
WO2018214727A1 (zh) 柔性显示基板及其制作方法、显示装置
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR20090044892A (ko) 표시장치의 제조방법 및 이에 의한 표시장치
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JP5063936B2 (ja) Ｔｆｔアレイ基板の製造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
US6998640B2 (en) Thin film transistor structure
US8048698B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100737626B1 (ko) 액정표시장치의 제조방법
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR20050070325A (ko) 액정표시장치 및 그 제조방법
TWI406070B (zh) 薄膜電晶體基板、顯示面板、顯示裝置及其製造方法
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
KR102027363B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 5