CN113629076A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN113629076A
CN113629076A CN202110891996.XA CN202110891996A CN113629076A CN 113629076 A CN113629076 A CN 113629076A CN 202110891996 A CN202110891996 A CN 202110891996A CN 113629076 A CN113629076 A CN 113629076A
Authority
CN
China
Prior art keywords
metal layer
layer
array substrate
seed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110891996.XA
Other languages
English (en)
Inventor
马涛
吴志林
艾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110891996.XA priority Critical patent/CN113629076A/zh
Priority to PCT/CN2021/118026 priority patent/WO2023010652A1/zh
Priority to US17/600,143 priority patent/US20240030228A1/en
Publication of CN113629076A publication Critical patent/CN113629076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种阵列基板及显示面板，其中，所述阵列基板包括衬底，设置于所述衬底一侧的种晶层，以及设置于所述种晶层一侧且远离所述衬底的第一金属层，其中，第一金属层与种晶层直接接触，本申请利用与第一金属层直接接触的种晶层诱导第一金属层的金属的结晶，使得第一金属层形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层的电阻率。

Description

阵列基板及显示面板
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及显示面板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。LCD有A-Si(非晶硅)薄膜晶体管/LTPS(Low Temperature Poly-Silicon，低温多晶硅)薄膜晶体管对应的两种显示技术，LTPS薄膜晶体管由于具有高迁移率的优点，被广泛用于高规格面板技术。
LTPS薄膜晶体管的显示产品中的第一金属层导线受限于高温制程，如需要600摄氏度左右，目前业界中大多使用钼(Mo)金属。然而Mo金属阻抗较高，不利用高分辨率、高频率中尺寸产品的高充电率的产品需求。
发明内容
本申请提供一种阵列基板及显示面板，可降低第一金属层的电阻率。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种阵列基板，包括：衬底，设置于所述衬底一侧的种晶层，以及设置于所述种晶层一侧且远离所述衬底的第一金属层；
其中，所述第一金属层与所述种晶层直接接触。
在本申请的阵列基板中，所述第一金属层中的晶格结构与所述种晶层的晶格结构相同。
在本申请的阵列基板中，所述第一金属层的晶格常数与所述种晶层的晶格常数之间的差值，与所述第一金属层的晶格常数之间的比例在20％以内。
在本申请的阵列基板中，所述第一金属层的晶格常数与所述种晶层的晶格常数相同。
在本申请的阵列基板中，所述第一金属层和所述种晶层的晶格结构为体心立方晶格，所述晶格常数为3.14pm。
在本申请的阵列基板中，所述种晶层的厚度范围为50至1000埃，所述种晶层的材料可以为钨、铌、钽、钨钼化合物、铝钼化合物或钛钼化合物中的至少一者。
在本申请的阵列基板中，所述种晶层中晶粒的分布密度大于所述第一金属层中晶粒的分布密度。
在本申请的阵列基板中，靠近所述种晶层的所述第一金属层的晶粒尺寸大于远离所述种晶层的所述第一金属层的晶粒尺寸。
在本申请的阵列基板中，所述阵列基板还包括位于所述第一金属层上的第二金属层，制作所述第二金属层和所述第一金属层的材料相同，所述第二金属层的晶粒尺寸小于所述第一金属层的晶粒尺寸。
本申请实施例还提供一种显示面板，所述显示面板包括上述任一实施例所述的阵列基板。
有益效果：本申请提出了阵列基板及显示面板，其中，所述阵列基板包括衬底，设置于所述衬底一侧的种晶层，以及设置于所述种晶层一侧且远离所述衬底的第一金属层，其中，第一金属层与种晶层直接接触，本申请利用与第一金属层直接接触的种晶层诱导第一金属层的金属的结晶，使得第一金属层形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层的电阻率，本申请实施例在不增加光罩的前提下，降低第一金属层的电阻率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术中阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板的结构示意图；
图3为本申请实施例提供的阵列基板的另一结构示意图；
图4为本申请实施例提供的第一金属层的晶粒尺寸的对比示意图；
图5为本申请实施例提供的阵列基板的制作方法的流程示意图；
图6为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现有技术中，显示面板中的第一金属层导线受限于高温制程，目前大多使用的是钼金属。如图1所示，阵列基板100包括衬底110，以及设置于衬底110之上的第一金属层130。其中，制成第一金属层130的材料为Mo金属。然而Mo金属阻抗较高，不利于高分辨率、高频率中尺寸产品的高充电率的产品需求。本申请提出了下列技术方案以解决上述技术问题。
图2是本申请实施例提供的阵列基板的结构示意图。阵列基板100包括衬底110，设置于衬底110一侧的种晶层120，以及设置于种晶层120一侧且远离衬底110的第一金属层130，第一金属层130与种晶层120直接接触。其中，衬底110可以是刚性衬底基板，也可以是柔性衬底基板。制成衬底101的材料包括玻璃、石英或者聚酰亚胺等。
其中，第一金属层130的晶粒尺寸大于第一阈值。第一阈值为未设置种晶层120时形成第一金属层130的晶粒尺寸。假设未设置种晶层120时形成第一金属层130的晶粒尺寸为27.5nm，则第一阈值为27.5nm。
该实施例通过设置与第一金属层130直接接触的种晶层120，使得Mo金属在种晶层120上生长，即利用种晶层120诱导第一金属层130的结晶。如此，使得第一金属层130形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层130的电阻率。
本申请中在不改变机台，不增加光罩的前提下，降低了第一金属层130的电阻率，为中大尺寸显示产品提供耐高温低阻的第一金属层的方案，提升显示面板的竞争力。
以下以任一一薄膜晶体管为例来说明本申请中的阵列基板的结构。如图3所示，阵列基板100包括依次层叠设置的衬底110、遮光层111、缓冲层112、半导体层113、栅极绝缘层114、种晶层120、第一金属层130、层间绝缘层115以及第二金属层116。在其他实施例中，阵列基板100还可以包括其他更多的膜层。
其中，遮光层111设置于衬底110之上，遮光层111是经过图案化后的。图案化是指通过对涂于整个衬底110上的遮光层材料进行曝光刻蚀等工艺加工而成，最终形成图案化的遮光层111。遮光层111的材质例如为钼铝合金、铬金属、钼金属或是其它同时具有遮光功能与导电性质的材质。缓冲层112设置于遮光层111和衬底110之上。半导体层113设置于缓冲层112之上，半导体层113是经过图案化形成的有源层。栅极绝缘层114设置于半导体层113和缓冲层112之上，栅极绝缘层114可以采用氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiNxOy)等材料制成。
种晶层120设置于栅极绝缘层114之上，在种晶层120之上形成第一金属层130，然后对第一金属层130进行曝光蚀刻以形成图案化的第一金属层130。图案化的第一金属层130包括栅极层。其中，制成第一金属层的材料为耐高温的导电材料，如金属Mo。
层间绝缘层115设置于第一金属层130和栅极绝缘层114之上，在层间绝缘层之上形成第二金属层116，然后对第二金属层116进行曝光蚀刻以形成图案化的第二金属层116。图案化的第二金属层116包括源漏极层。
在一实施例中，种晶层120的晶格结构与第一金属层130的晶格结构相同。如晶格结构都为体心立方晶格或者面心立方晶格或者密排六方晶格。种晶层120和第一金属层130使用同一种晶格结构，提高种晶层120诱导第一金属层130中金属结晶的效果。
在一实施例中，种晶层120的晶格常数与第一金属层130的晶格常数相近。其中，晶格常数指的是晶胞的边长，也就是每一个平行六面体单元的边长。例如，第一金属层130的晶格常数与种晶层120的晶格常数之间的差值，与第一金属层130的晶格常数之间的比例在20％以内。在一些情况下，种晶层120的晶格常数与第一金属层130的晶格常数相同。
使用与第一金属层130的晶格常数相近/相同的种晶层120，提高种晶层的晶格常数与第一金属层130中金属结晶的效果。
在一实施例中，种晶层120的晶格结构与第一金属层130的晶格结构相同，且种晶层120的晶格常数与第一金属层130的晶格常数相近/相同。尤其是在种晶层120的晶格结构与第一金属层130的晶格结构相同，且种晶层120的晶格常数与第一金属层130的晶格常数相同的情况下，第一金属层130中金属的结晶效果最好，如诱导结晶的有序性最好，形成的晶粒尺寸最大，晶粒最均匀，且结界最小，对电荷载流子散射最少，最大程度的降低了第一金属层130的电阻率。
例如，第一金属层130和种晶层120的晶格结构均为体心立方晶格，第一金属层130和种晶层120的晶格常数均为3.14皮米(pm)。
上述所述的种晶层120的厚度范围为50至1000埃。其中，第一金属层130的厚度可根据实际所需的阵列基板的需求来确定，第一金属层130的厚度和电阻成反比。而种晶层120的厚度在达到一定厚度后，如上述厚度范围所对应的厚度，再增加厚度所带来的电阻率的变化不大，且会增加阵列基板100的厚度，以及增加成本。
上述所述的种晶层120的材料可以为钨、铌、钽、钨钼化合物、铝钼化合物或钛钼化合物中的至少一者。其中，钨钼化合物包括MoW50，铝钼化合物包括MoAl20、MoAl20Ti10，钛钼化合物包括MoTi50等。
上述实施例中，由于种晶层120诱导第一金属层130中的金属结晶，因此，种晶层120中的晶粒尺寸小于第一金属层130中的晶粒尺寸，对应地，种晶层120中晶粒的分布密度大于第一金属层130中晶粒的分布密度。
上述实施例中，在第一金属层130中，靠近种晶层120的第一金属层130的晶粒尺寸大于远离种晶层120的第一金属层130的晶粒尺寸。这是因为靠近种晶层120的第一金属层中的晶粒先进行结晶，且尺寸较大的晶粒也会因为重力原因下降。
上述实施例中，阵列基板中还包括位于第一金属层130之上的第二金属层116，当制作第一金属层130和第二金属层116的材料相同时，如都为Mo时，由于第一金属层130中使用种晶层120来诱导金属结晶，因此，第二金属层116的晶粒尺寸小于第一金属层130的晶粒尺寸。
在第一金属层130和第二金属层116的材料相同且第二金属层116的晶粒尺寸小于第一金属层130的晶粒尺寸时，在一实施例中，第二金属层116可以与第一金属层130重叠，用于形成电容。在该实施例中，第一金属层130可以为栅极层，第二金属层116也为金属层，但不为源漏极层。
在一实施例中，第一金属层130中，靠近种晶层120的晶粒较大且分布更均匀，远离种晶层120的晶粒较小且均匀度较小。
在一实施例中，第一金属层130中，中间区域的晶粒大小大于两侧的晶粒大小，如此，实现边缘区的阻抗大于中间区域的阻抗，避免过载，相当于将边缘区的第一金属层作为保护层。
上述阵列基板100中，采用种晶层120诱导第一金属层130结晶，与未采用种晶层120相比，所形成的第一金属层130中的晶粒更大，晶界处更少的电荷载流子散射，降低了第一金属层130的阻抗。其中，采用种晶层120诱导第一金属层130结晶，与未采用种晶层120相比，可以将第一金属层130中的阻抗降低30％，从而得到耐高温且阻抗降低的阵列基板。
采用种晶层120诱导第一金属层130结晶，所对应的测量第一金属层130中的晶粒尺寸的相干衍射线尺寸(coherently diffracting domain size)要大于未采用种晶层120所对应的相干衍射线尺寸。其中，相干衍射线尺寸越大，晶粒越大，所对应的电阻率越小。而且，采用种晶层120诱导第一金属层130结晶，所得到的第一金属层130的晶粒尺寸大于未采用种晶层120所对应的晶粒尺寸。具体请参看如下表1所示。
表1采用种晶层和未采用种晶层所对应的衍射线尺寸和晶粒尺寸对比
薄膜层 相干衍射线尺寸(nm) 晶粒大小(nm)
第一金属层(Mo) 48.7 27.5
种晶层+第一金属层(Mo) 62.7 38.7
从表1中可以看出，采用种晶层120时所对应的相干衍射线尺寸为62.7nm，晶粒大小为38.7nm；而未采用种晶层120所对应的相干衍射线尺寸为48.7nm，晶粒大小为27.5nm。需要注意的是，表1中以及本申请实施例中所示的尺寸均为平均尺寸、所示的大小也为平均大小。
无论是相干衍射线尺寸还是晶粒大小，采用种晶层120时对应的尺寸比不采用种晶层120所对应的尺寸都要大。采用种晶层120诱导第一金属层130结晶，使得第一金属层形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层的电阻率。
如图4所示，为本申请实施例提供的第一金属层的晶粒尺寸的对比示意图。图2中，较长的横线为参考线，不规则的两条竖线之间表示晶界之间的距离，对应晶粒尺寸。左图对应的是未使用种晶层120所对应的第一金属层中的晶粒尺寸，右图对应的是使用种晶层120所对应的第一金属层中的晶粒尺寸。可以看出，右图中的(平均)晶粒尺寸大于左图中的(平均)晶粒尺寸。
上述实施例中，通过设置种晶层120，实现第一金属层130中的Mo金属在种晶层120的晶种上生长，利用种晶层120诱导Mo金属结晶，使得第一金属层130中的晶粒变大，晶界变少，晶界处的电荷载流子散射更少，降低了对电荷载流子的散射，降低了第一金属层130的电阻率。本申请实施例在不改变机台，不增加光罩的前提下，降低了第一金属层130的电阻率。
图5是本申请实施例提供的阵列基板的制作方法的流程示意图。该阵列基板的制作方法包括如下步骤。
S101，提供一衬底。
S102，在衬底上利用第一温度形成种晶层。
在衬底110上利用第一温度沉积种晶层120。沉积种晶层120时，所对应的建设设备的功率要在40kw以上，且沉积种晶层120时的压力要在0.4pa以下。
第一温度可以是150至300度之间的任一一个温度，如200度等。
具体地，可使用物理气相沉积工艺或者磁控溅射工艺等形成种晶层120。
S103，在种晶层远离衬底的一侧利用第二温度形成第一金属层，其中，第一温度大于第二温度，第一金属层直接接触种晶层。
由于形成种晶层的第一温度大于形成第一金属层的第二温度，可在不同腔室中利用不同温度来形成种晶层120和第一金属层130。
其中，第一温度大于第二温度，使得形成的种晶层120的致密性较好，缺陷少，晶型更好，有利于第一金属层130的Mo晶粒的生长。第一金属层130直接接触种晶层120，利用种晶层120诱导第一金属层130中的金属结晶，有利于第一金属层130的Mo晶粒的生长。
该实施例中形成的阵列基板100通过形成种晶层，并在种晶层上形成第一金属层130，利用种晶层诱导第一金属层的金属的结晶，使得第一金属层形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层的电阻率。该实施例在不改变机台，不增加光罩的前提下，降低了第一金属层130的电阻率。
在其他实施例中，在衬底110上依次形成遮光层111、缓冲层112、半导体层113、栅极绝缘层114，在栅极绝缘层114上形成种晶层120，在种晶层120上形成第一金属层130，对第一金属层130进行图案化，以得到图案化的第一金属层130。在图案化的第一金属层130和栅极绝缘层114之上，依次形成层间绝缘层115以及第二金属层116。
本申请实施例还提供了一种显示面板，该显示面板包括上述任一实施例所对应的阵列基板，阵列基板的内容和对应的有益效果请参看上述实施例中的描述。
在一实施例中，显示面板还包括与阵列基板相对设置的彩膜基板、以及位于阵列基板和彩膜基板之间的液晶层。
在一实施例中，显示面板还包括设置于阵列基板上的发光层，所述发光层可以包括OLED(Organic Light-Emitting Diode，有机发光半导体)发光器件、mini-LED、micro-LED等中的任一者。
图6是本申请实施例提供的显示面板的结构示意图。显示面板1000包括阵列基板100、与阵列基板相对设置的彩膜基板300、以及位于阵列基板100和彩膜基板300之间的液晶层200。
本申请提出了一种阵列基板、阵列基板的制作方法及显示面板，其中，阵列基板包括衬底，设置于衬底一侧的种晶层，以及设置于种晶层一侧且远离衬底的第一金属层，其中，第一金属层的晶粒尺寸大于第一阈值。本申请在不改变机台，不增加光罩的前提下，仅利用种晶层诱导第一金属层的金属的结晶，使得第一金属层形成的晶粒较大，晶界较少，对电荷载流子散射更少，降低第一金属层的电阻率，为中大尺寸显示产品提供耐高温低阻的第一金属层的方案，提升显示面板的竞争力。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种电子装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底，设置于所述衬底一侧的种晶层，以及设置于所述种晶层一侧且远离所述衬底的第一金属层；
其中，所述第一金属层与所述种晶层直接接触。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层中的晶格结构与所述种晶层的晶格结构相同。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一金属层的晶格常数与所述种晶层的晶格常数之间的差值，与所述第一金属层的晶格常数之间的比例在20％以内。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一金属层的晶格常数与所述种晶层的晶格常数相同。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一金属层和所述种晶层的晶格结构为体心立方晶格，所述晶格常数为3.14pm。
6.根据权利要求1所述的阵列基板，其特征在于，所述种晶层的厚度范围为50至1000埃，所述种晶层的材料为钨、铌、钽、钨钼化合物、铝钼化合物或钛钼化合物中的至少一者。
7.根据权利要求1所述的阵列基板，其特征在于，所述种晶层中晶粒的分布密度大于所述第一金属层中晶粒的分布密度。
8.根据权利要求1所述的阵列基板，其特征在于，靠近所述种晶层的所述第一金属层的晶粒尺寸大于远离所述种晶层的所述第一金属层的晶粒尺寸。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括位于所述第一金属层上的第二金属层，制作所述第二金属层和所述第一金属层的材料相同，所述第二金属层的晶粒尺寸小于所述第一金属层的晶粒尺寸。
10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的阵列基板。
CN202110891996.XA 2021-08-04 2021-08-04 阵列基板及显示面板 Pending CN113629076A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110891996.XA CN113629076A (zh) 2021-08-04 2021-08-04 阵列基板及显示面板
PCT/CN2021/118026 WO2023010652A1 (zh) 2021-08-04 2021-09-13 阵列基板及显示面板
US17/600,143 US20240030228A1 (en) 2021-08-04 2021-09-13 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110891996.XA CN113629076A (zh) 2021-08-04 2021-08-04 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN113629076A true CN113629076A (zh) 2021-11-09

Family

ID=78382630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110891996.XA Pending CN113629076A (zh) 2021-08-04 2021-08-04 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US20240030228A1 (zh)
CN (1) CN113629076A (zh)
WO (1) WO2023010652A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446811A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 金属互连结构及金属层间通孔和互连金属线的形成方法
CN108475625A (zh) * 2016-01-08 2018-08-31 应用材料公司 用于集成电路中的小及大特征的钴或镍及铜整合
CN111883551A (zh) * 2020-07-31 2020-11-03 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
KR100830590B1 (ko) * 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
KR101433613B1 (ko) * 2007-11-01 2014-08-27 삼성디스플레이 주식회사 표시장치의 제조방법 및 이에 의한 표시장치
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446811A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 金属互连结构及金属层间通孔和互连金属线的形成方法
CN108475625A (zh) * 2016-01-08 2018-08-31 应用材料公司 用于集成电路中的小及大特征的钴或镍及铜整合
CN111883551A (zh) * 2020-07-31 2020-11-03 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20240030228A1 (en) 2024-01-25
WO2023010652A1 (zh) 2023-02-09

Similar Documents

Publication Publication Date Title
US8319217B2 (en) Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same
TWI559406B (zh) 電晶體，液晶顯示裝置及其製造方法
US8501551B2 (en) Thin film transistor array substrate and method of fabricating the same
JP5572072B2 (ja) 表示装置
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
EP2677537A1 (en) Thin film transistor array substrate, method for manufacturing same, display panel, and display device
WO2010032386A1 (ja) 半導体装置
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
JP2004072092A (ja) シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子
CN105957805B (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
JP5931573B2 (ja) 半導体装置の作製方法
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
JP6142300B2 (ja) 薄膜トランジスタの製造方法
JP2015515121A (ja) 薄膜トランジスタアレイ基板及びその製造方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板
CN109712992A (zh) 阵列基板及其制作方法、显示装置
CN113629076A (zh) 阵列基板及显示面板
JP5593025B2 (ja) 半導体装置
US20200203391A1 (en) Array Substrate, Display Device, Thin Film Transistor, and Method for Manufacturing Array Substrate
WO2019227521A1 (zh) 电极结构及其制备方法、阵列基板
TWI658587B (zh) 顯示裝置之薄膜電晶體及其形成方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR101678776B1 (ko) 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination