CN105957805B - 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 - Google Patents
低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN105957805B CN105957805B CN201610500820.6A CN201610500820A CN105957805B CN 105957805 B CN105957805 B CN 105957805B CN 201610500820 A CN201610500820 A CN 201610500820A CN 105957805 B CN105957805 B CN 105957805B
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- metal pattern
- low
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 title claims abstract description 55
- 239000013078 crystal Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 20
- 239000010703 silicon Substances 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 229910004205 SiNX Inorganic materials 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 26
- 238000001816 cooling Methods 0.000 abstract description 7
- 230000006911 nucleation Effects 0.000 abstract description 7
- 238000010899 nucleation Methods 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000004744 fabric Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004321 preservation Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置，属于显示器领域。所述方法包括：在衬底基板上形成金属图案；在所述金属图案上形成包覆所述金属图案的缓冲层；除去所述缓冲层中的所述金属图案，使得所述缓冲层中形成空腔结构；在所述缓冲层上形成低温多晶硅薄膜。低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
Description
技术领域
本发明涉及显示器领域，特别涉及一种低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置。
背景技术
有源矩阵有机发光二极管(Active Matrix/Organic Light Emitting Diode，简称AMOLED)显示技术凭借高画质、低功耗、宽视角及超轻超薄等优点，成为了未来显示技术的最好选择。目前AMOLED显示技术中薄膜晶体管的有源层一般采用载流子迁移率较高的低温多晶硅薄膜实现。
现有的低温多晶硅薄膜中由于晶界和缺陷的大量存在，且晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳，尤其是当薄膜晶体管尺寸缩小时，晶界及缺陷分布不均匀性体现的更为明显，导致阈值电压和迁移率的均匀性不佳的问题变得更为严重。
发明内容
为了解决由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题，本发明实施例提供了一种低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置。所述技术方案如下：
第一方面，本发明实施例提供了一种低温多晶硅薄膜制作方法，所述方法包括：
在衬底基板上形成金属图案；
在所述金属图案上形成包覆所述金属图案的缓冲层；
除去所述缓冲层中的所述金属图案，使得所述缓冲层中形成空腔结构；
在所述缓冲层上形成低温多晶硅薄膜；
其中，所述除去所述缓冲层中的所述金属图案，使得所述缓冲层中形成空腔结构，包括：
在所述缓冲层上形成连通所述金属图案的过孔；
利用所述过孔进行湿法刻蚀，除去所述金属图案。
在本发明实施例的一种实现方式中，所述金属图案为钼Mo金属图案或银Ag金属图案。
在本发明实施例的另一种实现方式中，所述过孔与所述金属图案的边缘相连。
在本发明实施例的另一种实现方式中，所述在所述缓冲层上形成低温多晶硅薄膜，包括：
在所述缓冲层上方沉积非晶硅层；
利用准分子激光退火工艺处理所述非晶硅层，形成所述低温多晶硅薄膜。
在本发明实施例的另一种实现方式中，所述准分子激光退火工艺中使用的激光的能量为350mJ/cm2～450mJ/cm2。
在本发明实施例的另一种实现方式中，所述在所述缓冲层上形成低温多晶硅薄膜，还包括：
在形成所述非晶硅层后，对形成有所述非晶硅层的所述衬底基板进行去氢处理。
第二方面，本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管包括：
衬底基板、设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的低温多晶硅薄膜、设置在所述低温多晶硅薄膜上栅极、源极和漏极，所述衬底基板和所述缓冲层之间具有一空腔结构，所述缓冲层上设有连通所述空腔结构的过孔。
在本发明实施例的另一种实现方式中，所述过孔与所述空腔结构的边缘相连。
在本发明实施例的另一种实现方式中，所述缓冲层包括设置在所述衬底基板上的SiNx子层和设置在所述SiNx子层上的SiO2子层，x为正数。
在本发明实施例的另一种实现方式中，所述SiNx子层的厚度为279-321nm，所述SiO2子层的厚度为95-105nm。
第三方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括第二方面任一项所述的薄膜晶体管。
第四方面，本发明实施例还提供了一种显示装置，所述显示装置包括第三方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种低温多晶硅薄膜制作方法的流程图；
图2是本发明实施例提供的另一种低温多晶硅薄膜制作方法的流程图；
图3是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图4是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图5是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图6是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图7是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图8是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图9是本发明实施例提供的低温多晶硅薄膜制作过程中的结构示意图；
图10是本发明实施例提供的一种薄膜晶体管的结构示意图；
图11是本发明实施例提供的另一种薄膜晶体管的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种低温多晶硅薄膜制作方法的流程图，参见图1，该方法包括：
步骤101：在衬底基板上形成金属图案。
其中，衬底基板可以是玻璃基板、塑料基板、硅基板等。金属图案可以为钼Mo金属图案或银Ag金属图案。
步骤102：在金属图案上形成包覆金属图案的缓冲层。
步骤103：除去缓冲层中的金属图案，使得缓冲层中形成空腔结构。
其中，空腔结构是指位于衬底基板和缓冲层之间的中空的区域。
步骤104：在缓冲层上形成低温多晶硅薄膜。
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在、及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
图2是本发明实施例提供的另一种低温多晶硅薄膜制作方法的流程图，参见图2，该方法包括：
步骤201：在衬底基板上形成一金属层。
如图3所示，在衬底基板10上形成一金属层11a。
具体地，步骤201可以包括：采用涂敷、溅射、沉积等工艺在衬底上形成金属层。金属层可以为钼Mo金属层或银Ag金属层，采用Mo或Ag形成金属图案，方便在后续步骤中通过湿法刻蚀除去形成镂空。金属层的厚度可以为10-30nm(纳米)。
其中，衬底基板可以是玻璃基板、塑料基板、硅基板等。在步骤201之前，该方法还可以包括：对衬底基板进行清洗。
步骤202：采用构图工艺处理金属层，形成金属图案。
如图4所示，对金属层11a进行处理，得到金属图案11。
具体地，步骤202可以包括：利用曝光、显影、刻蚀等工艺完成金属层的图形化，形成金属图案。金属图案的形状可以根据不同沟道形状进行设计，例如将金属图案的形状设计成沟道相同的形状，具体形状可以是S形，L形或者拱桥形。
步骤203：在金属图案上形成包覆金属图案的缓冲层。
如图5所示，在金属图案11上形成包覆金属图案11的缓冲层12。
具体地，步骤203可以包括：在金属图案上形成SiNx子层；在SiNx子层上形成SiO2子层，x为整数。上述SiNx子层和SiO2子层可以利用等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)技术沉积得到。
其中，SiNx子层的厚度可以为279-321nm，SiO2子层的厚度可以为95-105nm。缓冲层厚度太小，无法起到缓冲层作用；缓冲层厚度太大，造成最终形成的显示器件厚度过大。
步骤204：在缓冲层上形成连通金属图案的过孔。
如图6所示，在缓冲层12上形成连通金属图案11的过孔12a。
具体地，步骤204可以包括：通过干刻工艺在缓冲层上形成过孔。
其中，过孔与金属图案的边缘相连。将过孔设置在金属图案的边缘处，避免在金属图案中部开孔，导致多晶硅生长异常影响后续薄膜晶体管特性。
图6所示的过孔12a位于金属图案11的侧面；在其他实现方式中，过孔12a还可以位于金属图案11的边缘的上方。
步骤205：利用过孔进行湿法刻蚀，除去金属图案形成空腔结构。
如图7所示，除去金属图案11形成空腔结构13。
具体地，步骤205可以包括：将衬底基板浸泡于金属的刻蚀液中去除剩余金属图案，形成空腔结构。当将衬底基板浸泡于金属的刻蚀液中时，刻蚀液通过过孔与金属图案接触，从而对金属图案进行腐蚀。通过湿法刻蚀工艺除去金属图案，操作方便，不会破坏其他膜层。
其中，刻蚀液可以为乙酸CH3COOH、磷酸H3PO4和硝酸HNO3的混合液。
步骤206：在缓冲层上方沉积非晶硅层。
如图8所示，在缓冲层12上沉积非晶硅层14。
具体地，步骤206可以包括：利用PECVD技术在缓冲层上方沉积非晶硅层。
步骤207：对形成有非晶硅层的衬底基板进行去氢处理。
对非晶硅层进行去氢工艺，防止后续准分子激光退火工艺产生氢爆。
具体地，步骤207可以包括：将形成有非晶硅层的衬底放入高温炉中进行去氢处理，高温炉的温度为450-490℃，去氢处理的时间为90-120min。高温炉的温度太低或者去氢处理的时间太短，无法除尽非晶硅中的氢，高温炉的温度太高或者去氢处理的时间太长，可能会对其他膜层造成影响。
步骤208：利用准分子激光退火工艺处理非晶硅层，形成低温多晶硅薄膜。
如图9所示，利用准分子激光退火工艺处理非晶硅层14，形成低温多晶硅薄膜15。
其中，准分子激光退火工艺中使用的激光的能量为350mJ/cm2～450mJ/cm2，保证低温多晶硅的正常形成。
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
图10是本发明实施例提供的一种薄膜晶体管的结构示意图，参见图10，该薄膜晶体管包括：
衬底基板10、设置在衬底基板10上的缓冲层12、设置在缓冲层上的低温多晶硅薄膜15、设置在低温多晶硅薄膜15上的栅极16、源极17和漏极18，衬底基板10和缓冲层12之间具有一空腔结构13。
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
如图10所示的薄膜晶体管为底栅型薄膜晶体管，该薄膜晶体管还包括第一绝缘层19和第二绝缘层20。第一绝缘层19设置在低温多晶硅薄膜15上，栅极16设置在第一绝缘层19上，第二绝缘层20覆盖在栅极16上，源极17和漏极18设置在第二绝缘层20上。
图11是本发明实施例提供的另一种薄膜晶体管的结构示意图，该薄膜晶体管为顶栅型薄膜晶体管，该薄膜晶体管结构与图10相比，仅栅极、源极和漏极设置方式不同。具体地，该薄膜晶体管包括第一绝缘层19，源极17和漏极18设置在低温多晶硅薄膜15上，第一绝缘层19设置在源极17和漏极18上，栅极16设置在第一绝缘层19上。
在图10和图11提供的薄膜晶体管中，缓冲层12上设有连通空腔结构13的过孔12a。过孔用于通过湿法刻蚀工艺除去设置在衬底基板10上的金属图案形成上述空腔结构。
进一步地，过孔12a与空腔结构13的边缘相连。将过孔设置在空腔结构的边缘处，避免在空腔结构中部开孔，导致多晶硅生长异常影响后续TFT特性。
在图10和图11提供的薄膜晶体管中，缓冲层12包括设置在衬底基板上的SiNx子层和设置在SiNx子层上的SiO2子层，x为正数。
进一步地，SiNx子层的厚度可以为279-321nm，SiO2子层的厚度可以为95-105nm。
在本发明实施例中，栅极16、源极17和漏极18均为金属电极。例如，铝Al、铜Cu、钼Mo、钛Ti、铬Cr等金属电极。
在本发明实施例中，第一绝缘层19和第二绝缘层20可以为氮化硅或氮氧化硅层。
需要说明的是，上述薄膜晶体管还可以包括更多的膜层，只要其可以实现薄膜晶体管的功能即可。
本发明实施例还提供了一种阵列基板，阵列基板包括图10或11提供的薄膜晶体管。
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
本发明实施例还提供了一种显示装置，显示装置包括前述阵列基板。
在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明通过在缓冲层下设计空腔结构，再在缓冲层上制作低温多晶硅薄膜，由于空气的热传导速率远远低于缓冲层，因此空腔结构可以在低温多晶硅生长过程中起到保温作用，而低温多晶硅生长时，空腔结构冷却速度较慢有利于晶粒成核后长大，从而形成较大的晶粒，因此设计该空腔结构可以形成较大晶粒，晶粒尺寸较大，相应的晶界及缺陷就会较少，从而解决了低温多晶硅薄膜中由于晶界和缺陷的大量存在，及晶界和缺陷的不均匀分布，导致薄膜晶体管的阈值电压和迁移率的均匀性不佳的问题。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种低温多晶硅薄膜制作方法，其特征在于，所述方法包括：
在衬底基板上形成金属图案；
在所述金属图案上形成包覆所述金属图案的缓冲层；
除去所述缓冲层中的所述金属图案，使得所述缓冲层中形成空腔结构；
在所述缓冲层上形成低温多晶硅薄膜；
其中，所述除去所述缓冲层中的所述金属图案，使得所述缓冲层中形成空腔结构，包括：
在所述缓冲层上形成连通所述金属图案的过孔；
利用所述过孔进行湿法刻蚀，除去所述金属图案。
2.根据权利要求1所述的方法，其特征在于，所述金属图案为钼Mo金属图案或银Ag金属图案。
3.根据权利要求1或2所述的方法，其特征在于，所述过孔与所述金属图案的边缘相连。
4.根据权利要求1或2所述的方法，其特征在于，所述在所述缓冲层上形成低温多晶硅薄膜，包括：
在所述缓冲层上方沉积非晶硅层；
利用准分子激光退火工艺处理所述非晶硅层，形成所述低温多晶硅薄膜。
5.根据权利要求4所述的方法，其特征在于，所述准分子激光退火工艺中使用的激光的能量为350mJ/cm2～450mJ/cm2。
6.根据权利要求4所述的方法，其特征在于，所述在所述缓冲层上形成低温多晶硅薄膜，还包括：
在形成所述非晶硅层后，对形成有所述非晶硅层的所述衬底基板进行去氢处理。
7.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底基板、设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的低温多晶硅薄膜、设置在所述低温多晶硅薄膜上栅极、源极和漏极，所述衬底基板和所述缓冲层之间具有一空腔结构，所述缓冲层上设有连通所述空腔结构的过孔。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述过孔与所述空腔结构的边缘相连。
9.根据权利要求7至8任一项所述的薄膜晶体管，其特征在于，所述缓冲层包括设置在所述衬底基板上的SiNx子层和设置在所述SiNx子层上的SiO2子层，x为正数。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述SiNx子层的厚度为279-321nm，所述SiO2子层的厚度为95-105nm。
11.一种阵列基板，其特征在于，所述阵列基板包括如权利要求7至10任一项所述的薄膜晶体管。
12.一种显示装置，其特征在于，所述显示装置包括如权利要求11所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610500820.6A CN105957805B (zh) | 2016-06-29 | 2016-06-29 | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610500820.6A CN105957805B (zh) | 2016-06-29 | 2016-06-29 | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105957805A CN105957805A (zh) | 2016-09-21 |
| CN105957805B true CN105957805B (zh) | 2018-12-18 |
Family
ID=56902686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610500820.6A Active CN105957805B (zh) | 2016-06-29 | 2016-06-29 | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957805B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356287B (zh) * | 2016-09-29 | 2019-03-26 | 昆山国显光电有限公司 | 低温多晶硅薄膜的制备方法及半导体结构 |
| CN106783532B (zh) * | 2016-11-18 | 2020-03-31 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 |
| CN107611140A (zh) * | 2017-08-21 | 2018-01-19 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及制作方法、显示面板 |
| US10355034B2 (en) | 2017-08-21 | 2019-07-16 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low-temperature polycrystalline silicon array substrate and manufacturing method, display panel |
| CN108766981B (zh) | 2018-05-28 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种绝热膜的制作方法、绝热结构、显示装置 |
| CN110416228A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722467A (zh) * | 2004-07-16 | 2006-01-18 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管及其通道层的制造方法 |
| CN103681776A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030155572A1 (en) * | 2002-02-19 | 2003-08-21 | Min-Koo Han | Thin film transistor and method for manufacturing thereof |
| TWI228832B (en) * | 2004-04-05 | 2005-03-01 | Quanta Display Inc | Structure of LTPS-TFT and fabricating method of channel layer thereof |
-
2016
- 2016-06-29 CN CN201610500820.6A patent/CN105957805B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722467A (zh) * | 2004-07-16 | 2006-01-18 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管及其通道层的制造方法 |
| CN103681776A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105957805A (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105957805B (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| CN102651311B (zh) | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| CN109148491B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2017107274A1 (zh) | 一种低温多晶硅薄膜晶体管及其制备方法 | |
| WO2015188594A1 (zh) | 多晶硅层及显示基板的制备方法、显示基板 | |
| CN101350364B (zh) | 一种纳米氧化锌场效应晶体管的制作方法 | |
| CN102723279A (zh) | 一种金属氧化物薄膜晶体管的制作方法 | |
| CN103839826A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| WO2021259361A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| WO2020224095A1 (zh) | 阵列基板及制备方法、显示装置 | |
| US6566687B2 (en) | Metal induced self-aligned crystallization of Si layer for TFT | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN105097453B (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| CN107342260B (zh) | 一种低温多晶硅tft阵列基板制备方法及阵列基板 | |
| CN102651399B (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN102832169A (zh) | 阵列基板及其制备方法、显示器件 | |
| US11227882B2 (en) | Thin film transistor, method for fabricating the same, display substrate, and display device | |
| CN105206569A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN104658891B (zh) | 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置 | |
| CN1331194C (zh) | 一种具有金属上扩散层的金属诱导多晶硅薄膜制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |