JP3722116B2 - 反射型電気光学装置、および電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、反射型電気光学装置、およびそれを用いた電子機器に関するものである。さらに詳しくは、反射型電気光学装置の画素構成に関するものである。
【０００２】
【従来の技術】
液晶装置などの電気光学装置は、各種機器の直視型の表示装置として用いられている。このような電気光学装置のうち、例えば、画素スイッチング用の非線形素子としてＴＦＴを用いたアクティブマトリクス型の液晶装置では、図２５および図２６に示すように、電気光学物質としての液晶５０を挟持するＴＦＴアレイ基板１０および対向基板２０のうち、ＴＦＴアレイ基板１０の方には、画素スイッチング用のＴＦＴ（薄膜トランジスタ／Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）３０と、このＴＦＴ３０に電気的に接続するＩＴＯ膜などの透明導電膜からなる画素電極９ａとが形成されている。
【０００３】
また、液晶装置のうち、反射型のものでは、対向基板２０の側から入射してきた外光を対向基板２０の方に向けて反射するための光反射膜８ａが画素電極９ａの下層側に形成されており、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射された光によって画像を表示する（反射モード）。
【０００４】
但し、反射型の液晶装置において、光反射膜８ａで反射された光の方向性が強いと、画像をみる角度で明るさが異なるなどの視野角依存性が顕著に出てしまう。そこで、液晶装置を製造する際、層間絶縁膜４、あるいはその表面に形成した表面保護膜１４の表面に、アクリル樹脂などといった感光性樹脂を塗布した後、フォトリソグラフィ技術を用いて、凹凸形成層１３ａを形成することにより、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。
【０００５】
ここに示す例では、図２７に示すように、感光性樹脂１３に対して露光マスク２００を介してハーフ露光し、感光性樹脂１３の厚さ方向の途中まで感光させた後、現像し、さらに加熱して感光性樹脂１３を溶融させることにより、なだらかな膜厚変化に対応する凹凸を表面に備えた凹凸形成層１３ａを形成したので、凹凸形成層１３ａの上層に直接、光反射膜８ａを形成してある。
【０００６】
すなわち、感光性樹脂１３にハーフ露光を行うと、感光性樹脂１３は、厚さ方向の途中位置まで露光されるだけであるため、感光性樹脂１３を現像すると、露光された部分は凹部１３ｂが形成される一方、露光されなかった部分は厚いままである。従って、感光性樹脂１３を現像した後、感光性樹脂１３に対して加熱処理を行って、感光性樹脂１３を溶融させると、感光性樹脂１３は、膜厚がなだらかに変化し、この膜厚変化に対応して、表面になだらかな凹凸を備えた凹凸形成層１３ａとなる。従って、凹凸形成層１３ａの上層に直接、光反射膜８ａを形成しても、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ｇが付与される。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置では、凹凸形成層１３ａの下層側に、各種配線やＴＦＴ３０を構成する導電膜、例えば、走査線３ａ、容量線３ｂ、データ線６ａ、ドレイン電極６ｂなどが形成されているため、それらを構成する導電膜の有無によって高低差が形成されている。すなわち、画素領域内に、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａと、ドレイン電極６ｂは形成されているが、半導体膜１ａの延設部分１ｆや容量線３ｂが形成されていない第２領域１０ｂと、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂのいずれもが形成されていない第３領域１０ｃとが存在し、これらの各領域には、導電膜の形成層数の差に相当する高低差がある。このため、図２７に示すように、感光性樹脂１３に対する露光を行う際、段差の高所部分と低所部分との間では光源からの距離が相違するため、フォーカスずれが発生し、露光ムラが発生するという問題点がある。
【０００８】
また、感光性樹脂１３に対する露光を行う際、下層側に導電膜がある領域（第１領域１０ａ、第２領域１０ｂ）と、下層側に導電膜がない領域（第３領域１０ｃ）との間には導電膜からの反射光の有無や強度に起因する露光ムラが発生するという問題点がある。
【０００９】
このような露光ムラが発生すると、低所部分では、凹凸形成層１３ａの凹部１３ｂが浅くなってしまうなど、凹凸形成層１３ａを目論見どおりに形成できず、光反射膜８ａの表面に所望の凹凸パターンを形成できないので、好ましくない。
【００１０】
なお、凹凸形成層１３ａを完全露光して凹凸形成層１３ａを所定パターンで残し、凹凸形成層１３ａの有無によって光反射膜８ａの表面に凹凸パターン８ｇを付与する場合があり、このような場合には、凹凸形成層１３ａにエッジが発生するので、凹凸形成層１３ａの上層にもう１層、流動性の高い感光性樹脂層からなる上層絶縁膜を塗布、形成した後、その上層側に光反射膜８ａを形成するが、このような場合でも、凹凸形成層１３ａの下層側に高低差があると、露光ムラが発生する。
【００１１】
また、高低差がある領域に感光性樹脂を塗布すると、図２７に示すように、平坦化作用によって高い領域には感光性樹脂が薄く形成される一方、低い領域には感光性樹脂が厚く形成される。このため、露光および現像の後、感光性樹脂１３を加熱、溶融させて、なだらかな凹凸を表面に備えた凹凸形成層１３ａを形成する際、高い領域では感光性樹脂が薄いため、樹脂の垂れが小さいので、比較的大きな凹凸が形成される。これに対して、低い領域では感光性樹脂が厚いため、樹脂の垂れが大きいので、凹凸が小さくなってしまい、凹凸の大きさがばらつくという問題点がある。
【００１２】
以上の問題点に鑑みて、本発明の課題は、凹凸形成層の下層側の状態を均一化しておくことにより、フォトリグラフィ技術を利用して凹凸形成層を形成する際に、凹凸形状にばらつきが発生しない反射型電気光学装置、および電子機器を提供することにある。併せて、反射領域の段差解消により、反射部セルギャップ均一性が向上し、コントラスト等の表示品位を向上できる反射型電気光学装置、および電子機器を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明では、電気光学物質を挟持する基板上には、各画素毎に少なくとも、一つ又は複数の配線に電気的に接続する画素スイッチング用のアクティブ素子と、光反射膜とを有し、該光反射膜の下層側のうち、当該光反射膜と平面的に重なる領域に、前記光反射膜の表面に所定の凹凸パターンを付与する凹凸形成層が形成された反射型電気光学装置において、前記凹凸形成層の下層側で当該凹凸形成層と平面的に重なる領域のうち、前記アクティブ素子を構成する導電膜が配置されていない領域には、前記アクティブ素子を形成する導電膜の有無によって形成される高低差を解消するための高低差解消膜が形成され、当該高低差解消膜は、前記配線を構成する導電膜、前記アクティブ素子を構成する導電膜、および絶縁膜のうちの少なくとも一層から形成されてなることを特徴とする。
【００１４】
反射型の電気光学装置において、各種配線やアクティブ素子を構成する導電膜の形成層数に差があると、その膜厚に相当する高低差、段差が形成されるが、本発明では、導電膜の形成層数が少ない領域に高低差解消膜が形成されており、この高低差解消膜によって、凹凸形成層の下層側では高低差、高低差が解消されている。従って、感光性樹脂に対する露光を行って凹凸形成層を形成する際、高所部分と低所部分との間に顕著な高低差がないため、露光ムラが発生しない。また、高低差がある領域に感光性樹脂を塗布すると、高い領域には感光性樹脂が薄く形成される一方、低い領域には感光性樹脂が厚く形成されるため、露光および現像の後、感光性樹脂を加熱、溶融させて、なだらかな凹凸を表面に備えた凹凸形成層を形成する際、高い領域では感光性樹脂が薄いため、樹脂の垂れが小さいので、比較的大きな凹凸が形成される傾向にあるが、本発明では、このような問題も解消することができる。それ故、凹凸形成層を目論見どおりに形成できるので、光反射膜の表面に所望の凹凸パターンを形成することができる。また、高低差解消膜は、配線を構成する導電膜、アクティブ素子を構成する導電膜、あるいは絶縁膜から形成されているため、高低差解消膜を形成するにあたって製造工程を追加する必要がない。さらに、画素電極の下層側に高低差があると液晶などの電気光学物質層の層厚が領域毎に異なることになるが、本発明では、高低差が解消されているので、表示品位が向上するという利点もある。
【００１５】
本発明において、前記高低差解消膜は、前記配線を構成する導電膜、前記アクティブ素子を構成する導電膜、および絶縁膜のうちの少なくとも一層から形成されてなることが好ましい。このように構成すると、導電膜が存在する領域と、存在しない領域とがあって、露光の際、導電膜から反射してくる光の有無や強度ばらつきによって露光ムラが発生する傾向にあっても、本発明では、画素の略全体にわたって導電膜が形成されているので、露光ムラが発生しない。また、導電膜が存在する領域と、存在しない領域とでは、熱の伝達性に差があって、温度ばらつきが発生しやすいが、導電膜を略全体に形成しておけば、温度ばらつきを圧縮できるので、感光性樹脂の硬化速度を均一化できる。それ故、凹凸形成層を目論見どおりに形成できるので、光反射膜の表面に所望の凹凸パターンを形成することができる。また、高低差解消膜は、配線、あるいはアクティブ素子を構成する導電膜と同層に形成されているため、高低差解消膜を形成するにあたって製造工程を追加する必要がない。
【００１６】
本発明において、前記高低差解消膜は、例えば、前記アクティブ素子を形成する導電膜の形成層数が少ない領域に対して選択的に形成されていることにより、前記高低差を解消している。
【００１７】
本発明において、前記アクティブ素子が前記配線としての走査線およびデータ線に接続する薄膜トランジスタである場合には、前記高低差解消膜として、例えば、前記走査線と同層に同時形成された導電膜、あるいは前記データ線と同層に同時形成された導電膜のうちの少なくとも一方が形成される。
【００１８】
また、本発明において、前記アクティブ素子が前記配線としての走査線およびデータ線に接続する薄膜トランジスタであり、かつ、前記画素には蓄積容量を構成するための容量線が通っている場合には、前記高低差解消膜として、例えば、前記走査線と同層の導電膜、前記容量線と同層の導電膜、あるいは前記データ線と同層の導電膜のうちの少なくとも一層が形成される。
【００１９】
本発明において、前記高低差解消膜は、前記配線、あるいは前記アクティブ素子を構成する導電膜から分離して島状に形成されていることが好ましい。このように構成すると、他の層と高低差解消膜が平面的に重なっている領域に寄生容量が発生するのを防止することができる。
【００２０】
また、本発明において、前記高低差解消膜は、前記配線、あるいは前記アクティブ素子を構成する導電膜から延設されている構成であってもよい。例えば、容量部の上電極を延設して前記高低差解消膜とする構成であってもよい。
【００２１】
さらに本発明の別の形態では、電気光学物質を挟持する基板上には、各画素毎に少なくとも、一つ又は複数の配線に電気的に接続する画素スイッチング用のアクティブ素子と、光反射膜とが形成され、該光反射膜の下層側で当該光反射膜と平面的に重なる領域には前記光反射膜の表面に所定の凹凸パターンを付与する凹凸形成層が形成された反射型電気光学装置において、前記凹凸形成層の下層側で当該凹凸形成層と平面的に重なる領域のうち、前記アクティブ素子を構成する導電膜が配置されていない領域には、電気的に他の領域から絶縁された島状パターンが形成され、該島状パターンは、前記配線を構成する導電膜、および前記アクティブ素子を構成する導電膜のうちの少なくとも一層から形成されてなることを特徴とする。
【００２２】
本発明において、前記凹凸形成層が、なだらかな膜厚変化に対応する凹凸を表面に備えた感光性樹脂からなる場合があり、この場合には、前記光反射膜の表面には、前記凹凸形成層の表面に形成された凹凸が反映されて前記凹凸パターンが形成される。このような形態は、感光性樹脂に対する露光マスクを介してのハーフ露光、および現像によって前記凹凸形成層を形成することにより実現できる。
【００２３】
本発明において、前記凹凸形成層は、所定のパターンに選択的に形成された感光性樹脂からなる場合があり、この場合には、前記光反射膜の表面には、前記凹凸形成層の有無に対応して前記凹凸パターンが形成される。このような形態は、感光性樹脂に対する露光マスクを介しての露光、および現像によって前記凹凸形成層を形成することにより実現できる。
【００２４】
ここで、凹凸形成層にエッジがある場合には、前記凹凸形成層の上層に上層絶縁膜を形成する。このように構成すると、前記光反射膜の表面には、前記凹凸形成層が構成する凹凸が当該上層絶縁膜を介して反映されて前記凹凸パターンが形成されることになる。
【００２５】
本発明において、電気光学装置を全反射型として構成する場合には、前記凹凸形成層は、前記画素の略全域にわたって形成されることになる。
【００２６】
これに対して、本発明に係る電気光学装置を半透過・反射型として構成する場合には、前記光反射膜に光透過窓を形成した構成とすればよい。この場合、光透過率の低下を防ぐために、前記光透過窓の領域に前記高低差解消膜、あるいは前記島状パターンを形成しないことが望ましい。このように構成すると、光透過窓の領域で露光ムラがあったとしても、この領域には感光性樹脂による凹凸形状を形成する必要がないので、何ら問題は生じない。
【００２７】
本発明において、前記電気光学物質は、例えば、液晶である。
【００２８】
本発明を適用した電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器の表示装置として用いることができる。
【００２９】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００３０】
［実施の形態１］
（反射型電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
図１および図２において、本形態の反射型の電気光学装置１００は、シール材５２によって貼り合わされたＴＦＴアレイ基板１０と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３２】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００３３】
このような構造を有する電気光学装置１００の画像表示領域１０ａにおいては、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００３４】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００３５】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。このような構成を採用することにより、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３６】
（ＴＦＴアレイ基板の構成）
図４は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５は、図４に示すＴＦＴアレイ基板の画素群から走査線、データ線、容量線などの配線、およびＴＦＴ３０を構成する導電膜のみを抜き出して示す平面図であり、この図では、本形態の特徴的な部分を太線で示してある。図６は、電気光学装置の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００３７】
図４および図５において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホール１５を介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００３８】
このように構成した画素領域のＡ−Ａ′線における断面は、図６に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に、厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１が形成され、この下地保護膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には、低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００３９】
走査線３ａの表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成されている。層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール１５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホール１６を介して高濃度ドレイン領域１ｅに電気的に接続している。また、データ線６ａおよびドレイン電極６ｂの表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜１４が形成されている。
【００４０】
表面保護膜１４の表面には、透光性の感光性樹脂からなる凹凸形成層１３ａが形成されている。また、凹凸形成層１３ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層１３ａが構成する凹凸が反映されて凹凸パターン８ｇが形成されている。
【００４１】
また、光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、凹凸形成層１３ａ、表面保護膜１４、および層間絶縁膜４に形成されたコンタクトホール１７を介してドレイン電極６ｂに電気的に接続している。
【００４２】
ここで、ドレイン電極６ｂは、ＴＦＴ３０の高濃度ソース領域１ｅと重なる位置から容量線３ｂと交差して画素領域の略中央にまで延びており、ドレイン電極６ｂと画素電極９ａは、画素領域の略中央でコンタクトホール１７を介して電気的に接続している。
【００４３】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４４】
なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００４５】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００４６】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４７】
（凹凸パターンの詳細構成）
図６に示すように、ＴＦＴアレイ基板１０において、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されており、本形態では、図４に示すように、凹部８ｃ、およびそれを構成する凹凸形成層１３ａの凹部１３ｂを円形の平面形状で表してある。但し、凹部８ｃ、および凹凸形成層１３ａの凹部１３ｂの平面形状については、円角に限らず、楕円形や角形など、種々の形状のものを採用することができる。
【００４８】
このような凹凸パターン８ｇを構成するにあたって、本形態のＴＦＴアレイ基板１０では、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域には、透光性の感光性樹脂１３からなる凹凸形成層１３ａが厚く形成されている一方、凹部８ｃに相当する領域には、凹凸形成層１３ａの薄い凹部１３ｂが形成され、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。
【００４９】
ここで、凹凸形成層１３ａは、表面はエッジのない、なだらかな形状になっている。このため、凹凸形成層１３ａの上層に光反射膜８ａを直接、積層しても、光反射膜８ａの表面にはエッジのない、なだらかな形状の凹凸パターン８ｇが形成されている。
【００５０】
このような凹凸形成層１３ａは、後述するように、ポジタイプの感光性樹脂１３を塗布した後、この感光性樹脂１３に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。従って、凹凸パターン８ｇの凹部８ｃに相当する領域では、凹凸形成層１３ａを構成する感光性樹脂１３が厚さ方向の途中位置まで露光、現像される結果、感光性樹脂１３が完全に除去されずに薄く残った凹部１３ｂになっている。これに対して、凹凸パターン８ｇの凸部８ｂに相当する領域では、凹凸形成層１３ａを構成する感光性樹脂１３が露光されず、厚いまま残っている。また、ハーフ露光、現像した後の感光性樹脂１３に対しては加熱処理が施されているため、この加熱処理によって、感光性樹脂１３が溶融する結果、凹凸形成層１３ａは、角張った部分がなく、エッジのない、なだらかな形状になっている。
【００５１】
ここで、ＴＦＴアレイ基板１０では、画素１００ａ内に、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａと、ドレイン電極６ｂは形成されているが、半導体膜１ａの延設部分１ｆや容量線３ｂが形成されていない第２領域１０ｂと、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂのいずれもが形成されていない第３領域１０ｃとが存在し、これらの領域のうち、第３領域１０ｃには、容量線３ｂや走査線３ｂと同層の高低差解消膜３ｆが２箇所、島状に形成されている。すなわち、本形態では、容量線３ｂを挟む両側２箇所（容量線３ｂおよびドレイン電極６ｂのいずれもが形成されていない領域）に高低差解消膜３ｆが形成されている。このため、容量線３ｂおよびドレイン電極６ｂの有無に起因する高低差は、高低差解消膜３ｆによって解消されている。また、第１領域１０ａと、第２領域１０ｂおよび第３領域１０ｃとは、半導体膜１ａ（延設部分１ｆ）の膜厚に相当する高低差しかなく、この高低差は著しく小さいので、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃには高低差がほとんどない。
【００５２】
（対向基板の構成）
なお、対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５３】
（本形態の作用・効果）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射された光によって画像を表示する（反射モード）。
【００５４】
ここで、ＴＦＴアレイ基板１０では、走査線３ａと同層の容量線３ｂ並びにゲート電極、ＴＦＴ３０を構成する半導体膜１ａ、その延設部分１ｆ、データ線６ａと同層のドレン電極６ｂが選択的に形成されているため、これらの導電膜の形成層数に差があると、その膜厚に相当する高低差が形成される。しかるに本形態では、導電膜の形成層数が少ない領域、すなわち、第３領域１０ｃには、走査線３ａおよび容量線３ｂと同層の高低差解消膜３ｆが形成され、この高低差解消膜３ｆによって、凹凸形成層１３ａの下層側では高低差が解消されている。従って、後述する工程において、感光性樹脂１３に対する露光を行って凹凸形成層１３ａを形成する際、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。
【００５５】
また、高低差がある領域に感光性樹脂１３を塗布すると、高い領域には感光性樹脂１３が薄く形成される一方、低い領域には感光性樹脂１３が厚く形成される。このため、露光および現像の後、感光性樹脂を加熱、溶融させて、なだらかな凹凸を表面に備えた凹凸形成層１３ａを形成する際、高い領域では感光性樹脂１３が薄いため、樹脂の垂れが小さいので、比較的大きな凹凸が形成され、低い領域では感光性樹脂１３が厚いため、樹脂の垂れが大きいので、小さな凹凸が形成される傾向にあるが、本形態では、このような問題も解消することができる。
【００５６】
また、導電膜が存在する領域と、存在しない領域とがあると、露光の際、導電膜から反射してくる光の有無や強度によって露光ムラが発生するが、本形態では、画素１００ａの略全体にわたって導電膜が形成されているので、この点からいっても、露光ムラが発生しない。また、導電膜が存在する領域と、存在しない領域とでは、熱の伝達性に差があって、温度ばらつきが発生しやすいが、導電膜を略全体に形成しておけば、温度ばらつきを圧縮できるので、感光性樹脂１３の硬化速度を均一化できる。
【００５７】
それ故、本形態によれば、凹凸形成層１３ａを目論見どおりに形成できるので、光反射膜８ａの表面に所望の凹凸パターン８ｇを形成することができる。
【００５８】
しかも、画素電極９ａの下層側に高低差があると液晶５０の層厚が領域毎に異なることになるが、本形態では、高低差が解消されているので、表示品位が向上するという利点もある。
【００５９】
また、本形態では、高低差解消膜３ｆを形成するといっても、走査線３ａおよび容量線３ｂと同層であるため、高低差解消膜３ｆを走査線３ａおよび容量線３ｂと同時に形成することができ、新たな工程を追加する必要がない。
【００６０】
さらにまた、本形態において、凹凸形成層１３ａは、それ自身、膜厚がなだらかに変化し、それにより表面になだらかな凹凸を備えているため、凹凸形成層１３ａの表面に、凹凸形成層１３ａのエッジを消すための上層絶縁膜を形成しなくても、光反射膜８ａの表面には、エッジのない、なだらかな光散乱用の凹凸パターン８ｇを付与することができる。よって、後述するように、感光性樹脂１３に対する露光、現像を１回、行って凹凸形成層１３ａを形成するだけで、光反射膜８ａの表面になだらかな表面形状を備えた光散乱用の凹凸パターンを付与することができるので、電気光学装置１００の生産効率を向上することができる。
【００６１】
さらに、本形態において、画素電極９ａは、光反射膜８ａの上層に積層されているため、品位の高い画像を表示することができる。すなわち、光反射膜８ａとしては、金属膜が用いられる一方、対向基板２０側にはＩＴＯ膜などの透明導電膜によって対向電極２１が形成される。従って、異種材料の電極間に液晶５０を配置すると、液晶５０に分極配向が発生するおそれがあるが、ＩＴＯ膜からなる画素電極９ａを光反射膜８ａの上層に形成し、同一材料の電極間に液晶５０を配置すれば、液晶５０に分極配向が発生するのを防止することができるので、表示した画像の品位を高めることができる。
【００６２】
（ＴＦＴの製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図７ないし図１０を参照して説明する。図７、図８、図９、および図１０はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。
【００６３】
まず、図７（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の基板１０′を準備した後、基板温度が１５０℃〜４５０℃の温度条件下でプラズマＣＶＤ法により、基板１０′の全面に厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜からなる下地保護膜１１を形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００６４】
次に、下地保護膜１１の表面に島状の半導体膜１ａ（能動層）を形成する。それには、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させる。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。次に、半導体膜の表面にフォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して半導体膜をエッチングすることにより、島状の半導体膜１ａを形成する。なお、半導体膜１ａを形成するときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００６５】
次に、図７（Ｂ）に示すように、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００６６】
次に、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００６７】
次に、図７（Ｃ）に示すように、走査線３ａ（ゲート電極）および容量線３ｂを形成する。それには、スパッタ法などにより、基板１０′の全面にアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜をドライエッチングする。
【００６８】
この際、本形態では、走査線３ａおよび容量線３ｂと同層の高低差解消膜３ｆを、走査線３ａおよび容量線３ｂから分離した島状に形成する。
【００６９】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａ（ゲート電極）をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。
【００７０】
次に、図８（Ｄ）に示すように、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５５を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込み、高濃度ソース領域１ｄおよびドレイン領域１ｅを形成する。
【００７１】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａをマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００７２】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成する。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵が可能となる。
【００７３】
次に、図８（Ｅ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホール１５、１６を形成する。層間絶縁膜４を形成するときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００７４】
次に、図８（Ｆ）に示すように、層間絶縁膜４の表面側にデータ線６ａおよびドレイン電極６ｂを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００７５】
ここまでの工程が進んだ時点で、ＴＦＴアレイ基板１０の表面は、図５に示すように表される。
【００７６】
次に、図８（Ｇ）に示すように、データ線６ａおよびドレイン電極６ｂに、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜１４を形成する。なお、この表面保護膜１４にも、コンタクトホール１７を形成しておくが、このコンタクトホール１７については、後の工程で形成してもよい。
【００７７】
次に、図９（Ｈ）に示すように、スピンコート法などを用いて、表面保護膜１４の表面にポジタイプの感光性樹脂１３を塗布した後、露光マスク２００を介して感光性樹脂１３を露光する。ここで、露光マスク２００では、図４および図５を参照して説明した凹凸パターン８ｇの凹部８ｃに相当する領域が透光部２１０になっており、感光性樹脂１３のうち、凹凸パターン８ｇの凹部８ｃに相当する領域が選択的に露光される。但し、ここで行う露光は、一般的な露光条件と比較して露光時間が短い。このため、感光性樹脂１３は、露光深さを点線で示すように、厚さ方向の途中位置まで露光されるだけである。
【００７８】
次に、図９（Ｉ）に示すように、感光性樹脂１３に現像を施して、感光性樹脂１３のうち、露光された部分を除去する。その結果、感光性樹脂１３は、凹凸パターン８ｇの凹部８ｃに相当する領域（露光された部分）には凹部１３ｂが形成される一方、凹凸パターン８ｇの凸部８ｂに相当する領域（露光されなかった部分）は厚いままである。
【００７９】
このような露光の際、ＴＦＴアレイ基板１０には、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａと、ドレイン電極６ｂは形成されているが、半導体膜１ａの延設部分１ｆや容量線３ｂが形成されていない第２領域１０ｂと、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂのいずれもが形成されていない第３領域１０ｃとが存在するが、これらの領域のうち、第３領域１０ｃには、容量線３ｂや走査線３ｂと同層の高低差解消膜３ｆが島状に形成されている。このため、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃの間に大きな高低差がないので、感光性樹脂１３に対する露光を行う際、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。また、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域にも、下層側に導電膜が存在するので、露光の際、導電膜から反射してくる光の有無や強度ばらつきによって露光ムラが発生することもない。それ故、感光性樹脂１３において露光した部分の深さは、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃでばらつかない。
【００８０】
このようにして感光性樹脂１３を現像した後、感光性樹脂１３に対して加熱処理を行って、感光性樹脂１３を溶融させる。その結果、図９（Ｊ）に示すように、感光性樹脂１３は、膜厚がなだらかに変化し、この膜厚変化に対応して、表面になだらかな凹凸を備えた凹凸形成層１３ａとなる。
【００８１】
なお、凹凸形成層１３ａには、ドレイン電極６ｂと画素電極９ａとを電気的に接続するためのコンタクトホール１７を形成する必要がある。このようなコンタクトホール１７を形成するには、例えば、図９（Ｈ）に示す露光工程において、コンタクトホール１７を形成する部分については、露光マスク２００を交換して露光時間を延長するなどの方法を採用することができる。
【００８２】
次に、図１０（Ｋ）に示すように、凹凸形成層１３ａの表面に光反射膜８ａを形成する。それには、凹凸形成層１３ａの表面にアルミニウムなどの金属膜を形成した後、その表面に、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して金属膜をパターニングする。
【００８３】
このようにして形成した光反射膜８ａでは、凹凸形成層１３ａの表面形状が反映されるので、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ｇが形成される。
【００８４】
次に、図１０（Ｌ）に示すように、光反射膜８ａの表面に画素電極９ａを形成する。それには、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介してＩＴＯ膜をパターニングする。
【００８５】
しかる後には、図５に示すように、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００８６】
［実施の形態２］
図１１は、実施の形態２の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、この図では、本形態の特徴的な部分を太線で示してある。図１２は、電気光学装置の画素の一部を図１１のＢ−Ｂ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【００８７】
図１１および図１２に示すように、本形態のＴＦＴアレイ基板１０においても、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。また、凹凸パターン８ｇを構成するにあたって、本形態でも、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域には、透光性の感光性樹脂１３からなる凹凸形成層１３ａが厚く形成されている一方、凹部８ｃに相当する領域には、凹凸形成層１３ａの薄い凹部１３ｂが形成され、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、凹凸形成層１３ａは、表面はエッジのない、なだらかな形状になっている。このため、凹凸形成層１３ａの上層に光反射膜８ａを直接、積層しても、光反射膜８ａの表面にはエッジのない、なだらかな形状の凹凸パターン８ｇが形成されている。このような凹凸形成層１３ａは、実施の形態１で説明したように、ポジタイプの感光性樹脂１３を塗布した後、この感光性樹脂１３に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。
【００８８】
本形態でも、ＴＦＴアレイ基板１０では、画素領域１００ａ内に、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａと、ドレイン電極６ｂは形成されているが、半導体膜１ａの延設部分１ｆや容量線３ｂが形成されていない第２領域１０ｂと、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂのいずれもが形成されていない第３領域１０ｃとが存在し、これらの領域のうち、第３領域１０ｃに向けては、容量線３ｂから両側に高低差解消膜３ｆが延設されている。すなわち、容量線３ｂは、通常、帯状に画素領域を通っているのに対して、本形態において、容量線３ｂと高低差解消膜３ｆは、ドレイン電極６ｂが形成されている領域を可能な限り避けながら、一体となって画素領域１００ａの略全体に形成されている。このため、容量線３やドレイン電極６ｂの有無に起因する高低差は、高低差解消膜３ｆによって解消され、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃの間に大きな高低差がない。
【００８９】
しかも、本形態では、ドレイン電極６ｂが画素の中央に向かって延びる途中、容量線３ｂと交差する部分では、容量線３ｂが一部、切り欠かれているので、ドレイン電極６ｂと容量線３ｂとが重なる部分が極めて狭い。このため、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａが狭い。従って、画素の略全体が第２領域１０ｂ、および第３領域１０ｃで占められ、かつ、第２領域１０ｂと第３領域３ｃとの間には高低差がない。
【００９０】
また、導電膜が存在する領域と、存在しない領域とがあると、露光の際、導電膜から反射してくる光の有無や強度によって露光ムラが発生するが、本形態では、画素領域１００ａの略全体にわたって導電膜が形成されているので、この点からいっても、露光ムラが発生しない。
【００９１】
それ故、本形態によれば、感光性樹脂１３に対するハーフ露光を行って凹凸形成層１３ａを形成する際、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。よって、凹凸形成層１３ａを目論見どおりに形成できるので、光反射膜８ａの表面に所望の凹凸パターン８ｇを形成することができる。
【００９２】
また、本形態では、高低差解消膜３ｆを形成するといっても、走査線３ａおよび容量線３ｂと同層であるため、高低差解消膜３ｆを走査線３ａおよび容量線３ｂと同時に形成することができ、新たな工程を追加する必要がない。
【００９３】
［実施の形態３］
図１３は、実施の形態３の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、この図では、本形態の特徴的な部分を太線で示してある。図１４は、電気光学装置の画素の一部を図１３のＣ−Ｃ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【００９４】
図１３および図１４に示すように、本形態のＴＦＴアレイ基板１０においても、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。また、凹凸パターン８ｇを構成するにあたって、本形態でも、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域には、透光性の感光性樹脂１３からなる凹凸形成層１３ａが厚く形成されている一方、凹部８ｃに相当する領域には、凹凸形成層１３ａの薄い凹部１３ｂが形成され、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、凹凸形成層１３ａは、表面はエッジのない、なだらかな形状になっている。このため、凹凸形成層１３ａの上層に光反射膜８ａを直接、積層しても、光反射膜８ａの表面にはエッジのない、なだらかな形状の凹凸パターン８ｇが形成されている。このような凹凸形成層１３ａは、実施の形態１で説明したように、ポジタイプの感光性樹脂１３を塗布した後、この感光性樹脂１３に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。
【００９５】
本形態でも、ＴＦＴアレイ基板１０では、画素領域１００ａ内に、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂが多層に形成されている第１領域１０ａと、ドレイン電極６ｂは形成されているが、半導体膜１ａの延設部分１ｆや容量線３ｂが形成されていない第２領域１０ｂと、半導体膜１ａの延設部分１ｆ、容量線３ｂ、ドレイン電極６ｂのいずれもが形成されていない第３領域１０ｃとが存在し、これらの領域のうち、第３領域１０ｃには、データ線６ａやドレイン電極６ｂと同層の高低差解消膜６ｆが２箇所、島状に形成されている。すなわち、本形態では、容量線３ｂを挟む両側２箇所（容量線３ｂおよびドレイン電極６ｂのいずれもが形成されていない領域）に高低差解消膜６ｆが形成されている。このため、容量線３ｂおよびドレイン電極６ｂの有無に起因する高低差は、高低差解消膜６ｆによって解消され、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃには高低差がほとんどない。
【００９６】
また、導電膜が存在する領域と、存在しない領域とがあると、露光の際、導電膜から反射してくる光の有無や強度によって露光ムラが発生するが、本形態では、画素領域１００ａの略全体にわたって導電膜が形成されているので、この点からいっても、露光ムラが発生しない。
【００９７】
それ故、本形態によれば、感光性樹脂１３に対するハーフ露光を行って凹凸形成層１３ａを形成する際、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。よって、凹凸形成層１３ａを目論見どおりに形成できるので、光反射膜８ａの表面に所望の凹凸パターン８ｇを形成することができる。
【００９８】
また、本形態では、高低差解消膜６ｆを形成するといっても、データ線６ａおよびドレイン電極６と同層であるため、高低差解消膜６ｆをデータ線６ａおよびドレイン電極６と同時に形成することができ、新たな工程を追加する必要がない。
【００９９】
［実施の形態４］
図１５は、実施の形態４の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、この図では、本形態の特徴的な部分を太線で示してある。図１６は、電気光学装置の画素の一部を図１５のＤ−Ｄ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【０１００】
図１３および図１４に示すように、本形態のＴＦＴアレイ基板１０においても、ＴＦＴ３０のドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホール１６を介して高濃度ドレイン領域１ｅに電気的に接続しているが、このドレイン電極６ｂと画素電極９ａとは、コンタクトホール１６と略重なる位置に形成されたコンタクトホール１７を介して電気的に接続している。このため、ドレイン電極６ｂは、実施の形態１と違って、極めて狭い領域に形成され、容量線３ｂと交差していない。
【０１０１】
また、本形態でも、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。このような凹凸パターン８ｇを構成するにあたって、本形態でも、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域には、透光性の感光性樹脂１３からなる凹凸形成層１３ａが厚く形成されている一方、凹部８ｃに相当する領域には、凹凸形成層１３ａの薄い凹部１３ｂが形成され、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、凹凸形成層１３ａは、表面はエッジのない、なだらかな形状になっている。このため、凹凸形成層１３ａの上層に光反射膜８ａを直接、積層しても、光反射膜８ａの表面にはエッジのない、なだらかな形状の凹凸パターン８ｇが形成されている。このような凹凸形成層１３ａは、実施の形態１で説明したように、ポジタイプの感光性樹脂１３を塗布した後、この感光性樹脂１３に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。
【０１０２】
本形態のＴＦＴアレイ基板１０において、ドレイン電極６ｂは、極めて狭い領域に形成され、容量線３ｂと交差していないので、容量線３ｂとドレイン電極６ｂとが多層に形成されている領域が存在しない。また、ドレイン電極３ｂおよび容量線３ｂのいずれもが形成されていない領域１０ｄに向けては、容量線３ｂから両側に高低差解消膜３ｆが延設されている。すなわち、容量線３ｂは、通常、帯状に画素領域を通っているのに対して、本形態において、容量線３ｂと高低差解消膜３ｆは、ドレイン電極６ｂなどが形成されている領域を可能な限り避けながら、一体となって画素領域の略全体に形成されている。このため、容量線３の有無に起因する高低差は、高低差解消膜３ｆによって解消され、略全域にわたって大きな高低差がない。
【０１０３】
また、導電膜が存在する領域と、存在しない領域とがあると、露光の際、導電膜から反射してくる光の有無や強度によって露光ムラが発生するが、本形態では、画素１００ａの略全体にわたって導電膜が形成されているので、この点からいっても、露光ムラが発生しない。
【０１０４】
それ故、本形態によれば、感光性樹脂１３に対するハーフ露光を行って凹凸形成層１３ａを形成する際、いずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。よって、凹凸形成層１３ａを目論見どおりに形成できるので、光反射膜８ａの表面に所望の凹凸パターン８ｇを形成することができる。
【０１０５】
また、本形態では、高低差解消膜３ｆを形成するといっても、走査線３ａおよび容量線３ｂと同層であるため、高低差解消膜３ｆを走査線３ａおよび容量線３ｂと同時に形成することができ、新たな工程を追加する必要がない。
【０１０６】
［実施の形態５］
図１７は、実施の形態５の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、この図では、本形態の特徴的な部分を太線で示してある。図１８は、電気光学装置の画素の一部を図１７のＥ−Ｅ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【０１０７】
図１７および図１８に示すように、本形態のＴＦＴアレイ基板１０においても、ＴＦＴ３０のドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホール１６を介して高濃度ドレイン領域１ｅに電気的に接続しているが、このドレイン電極６ｂと画素電極９ａとは、コンタクトホール１６と略重なる位置に形成されたコンタクトホール１７を介して電気的に接続している。このため、ドレイン電極６ｂは、実施の形態１と違って、極めて狭い領域に形成され、容量線３ｂと交差していない。
【０１０８】
また、本形態でも、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。このような凹凸パターン８ｇを構成するにあたって、本形態でも、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域には、透光性の感光性樹脂１３からなる凹凸形成層１３ａが厚く形成されている一方、凹部８ｃに相当する領域には、凹凸形成層１３ａの薄い凹部１３ｂが形成され、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、凹凸形成層１３ａは、表面はエッジのない、なだらかな形状になっている。このため、凹凸形成層１３ａの上層に光反射膜８ａを直接、積層しても、光反射膜８ａの表面にはエッジのない、なだらかな形状の凹凸パターン８ｇが形成されている。このような凹凸形成層１３ａは、実施の形態１で説明したように、ポジタイプの感光性樹脂１３を塗布した後、この感光性樹脂１３に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。
【０１０９】
本形態のＴＦＴアレイ基板１０において、ドレイン電極６ｂは、極めて狭い領域に形成され、容量線３ｂと交差していないので、容量線３ｂとドレイン電極６ｂとが多層に形成されている領域が存在しない。また、ドレイン電極３ｂおよび容量線３ｂのいずれもが形成されていない領域１０ｄには、データ線６ａやドレイン電極６ｂと同層の高低差解消膜６ｆが２箇所、島状に形成されている。すなわち、本形態では、容量線３ｂを挟む両側２箇所（容量線３ｂおよびドレイン電極６ｂのいずれもが形成されていない領域）に高低差解消膜６ｆが形成されている。このため、容量線３の有無に起因する高低差は、高低差解消膜６ｆによって解消され、略全域にわたって大きな高低差がない。
【０１１０】
また、導電膜が存在する領域と、存在しない領域とがあると、露光の際、導電膜から反射してくる光の有無や強度によって露光ムラが発生するが、本形態では、画素１００ａの略全体にわたって導電膜が形成されているので、この点からいっても、露光ムラが発生しない。
【０１１１】
それ故、本形態によれば、感光性樹脂１３に対するハーフ露光を行って凹凸形成層１３ａを形成する際、いずれの領域においても、感光性樹脂１３に対して露光ムラが発生しない。よって、凹凸形成層１３ａを目論見どおりに形成できるので、光反射膜８ａの表面に所望の凹凸パターン８ｇを形成することができる。
【０１１２】
また、本形態では、高低差解消膜６ｆを形成するといっても、走査線３ａおよび容量線３ｂと同層であるため、高低差解消膜６ｆを走査線３ａおよび容量線３ｂと同時に形成することができ、新たな工程を追加する必要がない。
【０１１３】
［実施の形態６］
図１９（Ａ）、（Ｂ）はいずれも、本発明の実施の形態６の電気光学装置の画素の一部を切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【０１１４】
実施の形態１ないし５では、高低差解消膜として導電膜を形成した例であったが、本形態では、図１９（Ａ）に示すように、高低差解消膜として絶縁膜を利用している。
【０１１５】
すなわち、本形態でも、実施の形態１と同様、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成され、かつ、走査線３ａと同層の容量線３ｂ並びにゲート電極、ＴＦＴ３０を構成する半導体膜１ａ、その延設部分１ｆ、データ線６ａと同層のドレン電極６ｂが選択的に形成されている。このため、これらの導電膜の形成層数に差があると、光反射膜８ａの下層側では、導電膜の膜数や膜厚に相当する高低差が形成される。しかるに本形態では、導電膜の形成層数が少ない領域、すなわち、第３領域１０ｃには、下地絶縁膜１１と同層の高低差解消膜１１ｆが形成されている一方、第３領域１０ｃより導電膜の形成層数が多い第２領域１０ｂには、下地保護膜１１と同層の絶縁膜が形成されていない。従って、第２領域１０ｂと第３領域１０ｃとでは、高低差解消膜１１ｆによって、凹凸形成層１３ａの下層側の高低差が解消されている。
【０１１６】
それ故、感光性樹脂１３に対する露光を行って凹凸形成層１３ａを形成する際、第１領域１０ａ、第２領域１０ｂ、および第３領域１０ｃのいずれの領域においても、感光性樹脂１３に対して露光ムラが発生しないので、所望の凹凸形成層１３ａを形成できるなど、実施の形態１と略同様な効果を奏する。
【０１１７】
その他の構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【０１１８】
なお、図１９（Ａ）には、高低差解消膜１１ｆとして、下地保護膜１１と同層の絶縁膜を利用した例を示してあるが、図１９（Ｂ）に示すように、下地保護膜１１を形成しない場合にも、高低差解消膜１１ｆとしての絶縁膜を形成してもよい。また、絶縁膜からなる高低差解消膜を形成するにあたっては、例えば、層間絶縁膜４を選択的に形成してもよい。
【０１１９】
［実施の形態７］
図２０は、本発明の実施の形態７の電気光学装置の画素の一部を切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【０１２０】
図２０に示すように、本形態では、光反射膜８ａの表面に、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇを構成するにあたって、感光性樹脂１３を完全露光して凹凸形成層１３ａを所定パターンで選択的に残し、凹凸形成層１３ａの有無によって光反射膜８ａの表面に凹凸パターン８ｇを付与してもよい。このような場合には、凹凸形成層１３ａにエッジが発生するので、凹凸形成層１３ａの上層にもう１層、流動性の高い感光性樹脂層からなる上層絶縁膜７ａを塗布、形成した後、その上層側に光反射膜８ａを形成する．
このような形態においても本発明を適用してもよい。すなわち、図示および説明を省略するが、凹凸形成層１３ａの下層側に高低差があると、露光ムラが発生するので、実施の形態１ないし５で説明した高低差解消膜を形成する。
【０１２１】
［実施の形態８］
図２１は、本発明の実施の形態８の電気光学装置の画素の一部を切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には、同一の符号を付して図示することにしてそれらの詳細な説明を省略する。
【０１２２】
実施の形態１ないし７では、画素の略全域に光反射膜８ａを形成した全反射型の電気光学装置１００の例であったが、図２１に示すように、光反射膜８ａに光透過窓８ｄを形成し、かつ、凹凸形成層１３ａについては、光透過窓８ｄを避けるように形成すれば、半透過・反射型の電気光学装置１００を構成することができる。すなわち、光透過窓８ｄに相当する部分には、ＩＴＯ膜からなる画素電極９ａは存在するが、光反射膜８ａが存在しないので、ＴＦＴアレイ基板１０の側にバックライト装置（図示せず）を配置し、このバックライト装置から出射された光をＴＦＴアレイ基板１０の側から入射させれば、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【０１２３】
このような形態においても本発明を適用してもよい。すなわち、図示および説明を省略するが、凹凸形成層１３ａの下層側に高低差があると、露光ムラが発生するので、実施の形態１ないし５で説明した高低差解消膜を形成する。ただし、先にも説明したように、光透過窓の領域には、高低差解消膜を形成しないほうが望ましい。
【０１２４】
［その他の実施の形態］
上記形態では、画素電極９ａを光反射膜８ａの上層側に積層したが、液晶５０の分極配向が問題とならない場合には、画素電極９ａを光反射膜８ａの下層側に積層してもよい。
【０１２５】
また、全反射型の電気光学装置１００の場合には、画素電極９ａを形成せずに、光反射膜８ａのみを画素電極として用いてもよい。
【０１２６】
さらに、上記形態では、画素スイッチング用のアクティブ素子としてＴＦＴを用いた例を説明したが、アクティブ素子としてＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）素子などの薄膜ダイオード素子（ＴＦＤ素子／Ｔｈｉｎ
Ｆｉｌｍ Ｄｉｏｄｅ素子）を用いた場合も同様である。
【０１２７】
［電気光学装置の電子機器への適用］
このように構成した半透過・反射型の電気光学装置１００は、各種の電子機器の表示部として用いることができるが、その一例を、図２２、図２３、および図２４を参照して説明する。
【０１２８】
図２２は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【０１２９】
図２２において、電子機器は、表示情報出力源７０、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３、そして液晶装置７４を有する。また、液晶装置７４は、液晶表示パネル７５および駆動回路７６を有する。液晶装置７４としては、前述した電気光学装置１００を用いることができる。
【０１３０】
表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７１に供給する。
【０１３１】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【０１３２】
図２３は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した電気光学装置１００を含んで構成される。
【０１３３】
図２４は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した電気光学装置１００からなる表示部とを有している。
【０１３４】
【発明の効果】
以上説明したとおり、本発明に係る反射型電気光学装置において、反射型の電気光学装置において、各種配線やアクティブ素子を構成する導電膜の形成層数に差があると、その膜厚に相当する高低差、段差が形成されるが、本発明では、導電膜の形成層数が少ない領域に高低差解消膜が形成されており、この高低差解消膜によって、凹凸形成層の下層側では高低差、段差が解消されている。従って、感光性樹脂に対する露光を行って凹凸形成層を形成する際、高所部分と低所部分との間に顕著な高低差がないため、露光ムラが発生しない。また、高低差がある領域に感光性樹脂を塗布すると、高い領域には感光性樹脂が薄く形成される一方、低い領域には感光性樹脂が厚く形成されるため、露光および現像の後、感光性樹脂を加熱、溶融させて、なだらかな凹凸を表面に備えた凹凸形成層を形成する際、高い領域では感光性樹脂が薄いため、樹脂の垂れが小さいので、比較的大きな凹凸が形成される傾向にあるが、本発明では、このような問題も解消することができる。それ故、凹凸形成層を目論見どおりに形成できるので、光反射膜の表面に所望の凹凸パターンを形成することができる。また、高低差解消膜は、配線を構成する導電膜、アクティブ素子を構成する導電膜、あるいは絶縁膜から形成されているため、高低差解消膜を形成するにあたって製造工程を追加する必要がない。さらに、画素電極の下層側に高低差があると液晶などの電気光学物質層の層厚が領域毎に異なることになるが、本発明では、高低差が解消されているので、表示品位が向上するという利点もある。
【図面の簡単な説明】
【図１】 本発明に係る電気光学装置を対向基板の側からみたときの平面図である。
【図２】 図１のＨ−Ｈ′線における断面図である。
【図３】 電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】 本発明の実施の形態１に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図５】 図４に示すＴＦＴアレイ基板の画素群から配線、およびＴＦＴを構成する導電膜のみを抜き出して示す平面図である。
【図６】 図４のＡ−Ａ′線に相当する位置での電気光学装置の断面図である。
【図７】 （Ａ）〜（Ｃ）は、図５に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】 （Ｄ）〜（Ｇ）は、図５に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】 （Ｈ）〜（Ｊ）は、図５に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１０】 （Ｋ）、（Ｌ）は、図５に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図１１】 本発明の実施の形態２に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図１２】 図１１のＢ−Ｂ′線に相当する位置での電気光学装置の断面図である。
【図１３】 本発明の実施の形態３に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図１４】 図１３のＣ−Ｃ′線に相当する位置での電気光学装置の断面図である。
【図１５】 本発明の実施の形態４に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図１６】 図１５のＤ−Ｄ′線に相当する位置での電気光学装置の断面図である。
【図１７】 本発明の実施の形態５に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図１８】 図１７のＥ−Ｅ′線に相当する位置での電気光学装置の断面図である。
【図１９】 （Ａ）、（Ｂ）はいずれも、本発明の実施の形態６に係る電気光学装置の断面図である。
【図２０】 本発明の実施の形態７に係る電気光学装置の断面図である。
【図２１】 本発明の実施の形態８に係る電気光学装置の断面図である。
【図２２】 本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図２３】 本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図２４】 本発明に係る電気光学装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【図２５】 従来のＴＦＴアレイ基板の画素構成を示す平面図である。
【図２６】 図２５のＧ−Ｇ′線に相当する位置での電気光学装置の断面図である。
【図２７】 従来のＴＦＴアレイ基板に凹凸形成層を形成するための感光性樹脂に対する露光工程の説明図である。
【符号の説明】
１ａ 半導体膜、２ ゲート絶縁膜、３ａ 走査線、３ｂ 容量線、３ｆ、６ｆ高低差解消膜、４ 層間絶縁膜、６ａ データ線、６ｂ ドレイン電極、８ａ光反射膜、８ｂ 凹凸パターンの凸部、８ｃ 凹凸パターンの凹部、８ｄ 光透過窓、８ｇ 光反射膜表面の凹凸パターン、９ａ 画素電極、１０ ＴＦＴアレイ基板、１１ 下地保護膜、１１f 高低差解消膜、１３ 感光性樹脂、１３ａ 凹凸形成層、２０ 対向基板、２１ 対向電極、３０ 画素スイッチング用のＴＦＴ、５０ 液晶、６０ 蓄積容量、１００ 電気光学装置、１００ａ 画素

Claims (27)

1. 電気光学物質を挟持する基板上には、各画素毎に少なくとも、一つ又は複数の配線に電気的に接続する画素スイッチング用のアクティブ素子と、光反射膜とが形成され、該光反射膜の下層側で当該光反射膜と平面的に重なる領域には前記光反射膜の表面に所定の凹凸パターンを付与する凹凸形成層が形成された反射型電気光学装置において、
   前記凹凸形成層の下層側で当該凹凸形成層と平面的に重なる領域のうち、前記アクティブ素子を構成する導電膜が配置されていない領域には、前記アクティブ素子を形成する導電膜の有無によって形成される高低差を解消するための高低差解消膜が形成され、
   当該高低差解消膜は、前記配線を構成する導電膜、前記アクティブ素子を構成する導電膜、および絶縁膜のうちの少なくとも一層から形成されてなることを特徴とする反射型電気光学装置。
2. 請求項１において、前記高低差解消膜は、前記配線を構成する導電膜、あるいは前記アクティブ素子を構成する導電膜と同層に同時形成されてなることを特徴とする反射型電気光学装置。
3. 請求項１において、前記高低差解消膜は、前記アクティブ素子を形成する導電膜の形成層数が少ない領域に対して選択的に形成されていることにより前記高低差を解消していることを特徴とする反射型電気光学装置。
4. 請求項１において、前記アクティブ素子は、前記配線としての走査線およびデータ線に接続する薄膜トランジスタであり、
   前記高低差解消膜には、前記走査線と同層に同時形成された導電膜、および前記データ線と同層に同時形成された導電膜のうちの少なくとも一方が含まれていることを特徴とする反射型電気光学装置。
5. 請求項１において、前記アクティブ素子は、前記配線としての走査線およびデータ線に接続する薄膜トランジスタであり、かつ、前記画素には蓄積容量を構成するための容量線が形成され、
   前記高低差解消膜には、前記走査線と同層に同時形成された導電膜、前記容量線と同層に同時形成された導電膜、および前記データ線と同層に同時形成された導電膜のうちの少なくとも一層が含まれていることを特徴とする反射型電気光学装置。
6. 請求項２において、前記高低差解消膜は、前記配線、あるいは前記アクティブ素子を構成する導電膜から分離して島状に形成されていることを特徴とする反射型電気光学装置。
7. 請求項２において、前記高低差解消膜は、前記配線、あるいは前記アクティブ素子を構成する導電膜から延設されていることを特徴とする反射型電気光学装置。
8. 請求項１において、前記凹凸形成層は、なだらかな膜厚変化に対応する凹凸を表面に備えた感光性樹脂からなり、
   前記光反射膜の表面には、前記凹凸形成層の表面に形成された凹凸が反映されて前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
9. 請求項８において、前記凹凸形成層は、感光性樹脂に対する露光マスクを介してのハーフ露光、および現像によって形成されてなることを特徴とする反射型電気光学装置。
10. 請求項１において、前記凹凸形成層は、所定のパターンに選択的に形成された感光性樹脂からなり、
    前記光反射膜の表面には、前記凹凸形成層の有無に対応して前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
11. 請求１０において、前記凹凸形成層は、感光性樹脂に対する露光マスクを介しての露光、および現像によって形成されてなることを特徴とする反射型電気光学装置。
12. 請求項１０において、前記凹凸形成層の上層には上層絶縁膜が形成され、前記光反射膜の表面には、前記凹凸形成層が構成する凹凸が当該上層絶縁膜を介して反映されて前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
13. 請求項１において、前記凹凸形成層は、前記画素の略全域にわたって形成されていることを特徴とする反射型電気光学装置。
14. 請求項１において、前記光反射膜に光透過窓が形成されていることを特徴とする反射型電気光学装置。
15. 請求項１において、前記光反射膜に光透過窓が形成され、該光透過窓と平面的に重なる領域を避けて前記高低差解消膜が形成されていることを特徴とする反射型電気光学装置。
16. 電気光学物質を挟持する基板上には、各画素毎に少なくとも、一つ又は複数の配線に電気的に接続する画素スイッチング用のアクティブ素子と、光反射膜とが形成され、該光反射膜の下層側で当該光反射膜と平面的に重なる領域には前記光反射膜の表面に所定の凹凸パターンを付与する凹凸形成層が形成された反射型電気光学装置において、
    前記凹凸形成層の下層側で当該凹凸形成層と平面的に重なる領域のうち、前記アクティブ素子を構成する導電膜が配置されていない領域には、電気的に他の領域から絶縁された島状パターンが形成され、該島状パターンは、前記配線を構成する導電膜、および前記アクティブ素子を構成する導電膜のうちの少なくとも一層から形成されてなることを特徴とする反射型電気光学装置。
17. 請求項１６において、前記凹凸形成層は、なだらかな膜厚変化に対応する凹凸を表面に備えた感光性樹脂からなり、
    前記光反射膜の表面には、前記凹凸形成層の表面に形成された凹凸が反映されて前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
18. 請求項１７において、前記凹凸形成層は、感光性樹脂に対する露光マスクを介してのハーフ露光、および現像によって形成されてなることを特徴とする反射型電気光学装置。
19. 請求項１６において、前記凹凸形成層は、所定のパターンに選択的に形成された感光性樹脂からなり、
    前記光反射膜の表面には、前記凹凸形成層の有無に対応して前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
20. 請求１９において、前記凹凸形成層は、感光性樹脂に対する露光マスクを介しての露光、および現像によって形成されてなることを特徴とする反射型電気光学装置。
21. 請求項１９において、前記凹凸形成層の上層には上層絶縁膜が形成され、前記光反射膜の表面には、前記凹凸形成層が構成する凹凸が当該上層絶縁膜を介して反映されて前記凹凸パターンが形成されていることを特徴とする反射型電気光学装置。
22. 請求項１６において、前記凹凸形成層は、前記画素の略全域にわたって形成されていることを特徴とする反射型電気光学装置。
23. 請求項１６において、前記光反射膜に光透過窓が形成されていることを特徴とする反射型電気光学装置。
24. 請求項１６において、前記光反射膜に光透過窓が形成され、該光透過窓と平面的に重なる領域を避けて前記島状パターンが形成されていることを特徴とする反射型電気光学装置。
25. 請求項１ないし２４のいずれかにおいて、前記電気光学物質は、液晶であることを特徴とする反射型電気光学装置。
26. 請求項１ないし２４のいずれかに規定する反射型電気光学装置を表示装置として用いたことを特徴とする電子機器。
27. 請求項２６において、前記電気光学物質は、液晶であることを特徴とする電子機器。

Images