JP2023113430A - アクティブマトリクス基板および液晶表示装置 - Google Patents

アクティブマトリクス基板および液晶表示装置 Download PDF

Info

Publication number
JP2023113430A
JP2023113430A JP2022015797A JP2022015797A JP2023113430A JP 2023113430 A JP2023113430 A JP 2023113430A JP 2022015797 A JP2022015797 A JP 2022015797A JP 2022015797 A JP2022015797 A JP 2022015797A JP 2023113430 A JP2023113430 A JP 2023113430A
Authority
JP
Japan
Prior art keywords
contact hole
active matrix
matrix substrate
oxide semiconductor
bus lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022015797A
Other languages
English (en)
Inventor
忠芳 宮本
Tadayoshi Miyamoto
義孝 小山
Yoshitaka Koyama
好伸 中村
Yoshinobu Nakamura
俊博 金子
Toshihiro Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2022015797A priority Critical patent/JP2023113430A/ja
Priority to US18/095,821 priority patent/US11774819B2/en
Publication of JP2023113430A publication Critical patent/JP2023113430A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】より高いコントラストの表示を行うことが可能なアクティブマトリクス基板および液晶表示装置を提供する。【解決手段】アクティブマトリクス基板は、各画素領域において、ソースおよびドレイン領域を有する酸化物半導体層の画素ＴＦＴと、酸化物半導体層上に配置された第１絶縁層と、第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、引き出し電極と接続された画素電極とを備える。第１絶縁層は、ソースおよびドレイン領域上にそれぞれ位置する第１および第２コンタクトホールを含み、ソースバスラインの一部はソース領域の一部と重なり、かつ第１コンタクトホールを介してソース領域と接続されており、引き出し電極は、第２コンタクトホールを介してドレイン領域と接続されている。第１および第２コンタクトホールの底部の形状は互いに異なっており、かつ、第２コンタクトホールの底部の形状は直交する２辺を含む。【選択図】 図４

Description

本開示は、アクティブマトリクス基板および液晶表示装置に関する。
液晶表示装置、有機ＥＬ装置などの表示装置は種々の画像表示装置に用いられており、例えば、ヘッドマウントディスプレイにも用いられている。ヘッドマウントディスプレイは、一般的には、眼鏡のように目の直前に配置されるため、表示装置と目との間の距離が短く、表示装置には非常に高い解像度（例えば、１０００ｐｐｉ以上）が求められる。
ヘッドマウントディスプレイは頭部に装着されるものであるため、内部電源で駆動されることが好ましい。このため、画素を駆動するＴＦＴには、低リーク性能に優れる酸化物半導体層を有するＴＦＴを用いることが好ましい。例えば特許文献１はこのような液晶表示装置を開示している。
特開２０１７－１６７５１５号公報
ヘッドマウントディスプレイでは、さらなる表示品位の向上が求められる。具体的には、よりコントラストの高い表示が求められる。本開示は、より高いコントラストの表示を行うことが可能なアクティブマトリクス基板および液晶表示装置を提供することを目的とする。
本開示の一実施形態に係るアクティブマトリクス基板は、複数の画素領域を含む表示領域と、前記表示領域の周辺に設けられた非表示領域とを有する基板と、前記表示領域において、第１方向に延びる複数のソースバスラインと、前記第１方向と交差する第２方向に延びる複数のゲートバスラインと、を備えたアクティブマトリクス基板であって、各画素領域において、ソース領域およびドレイン領域を有する酸化物半導体層を含む画素ＴＦＴと、前記酸化物半導体層を少なくとも覆って配置された第１絶縁層と、前記第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、前記引き出し電極の上方に位置し、前記引き出し電極と電気的に接続された画素電極と、をさらに備え、前記第１絶縁層は、前記ソース領域の上方に位置する第１コンタクトホールと、前記ドレイン領域の上方に位置する第２コンタクトホールとを含み、前記複数のソースバスラインの１つの一部は前記ソース領域の一部と重なり、かつ前記第１コンタクトホールを介して前記酸化物半導体層の前記ソース領域と接続されており、前記引き出し電極は、前記第２コンタクトホールを介して前記酸化物半導体層の前記ドレイン領域と接続されており、前記第１コンタクトホールの底部の形状は前記第２コンタクトホールの底部の形状とは異なっており、かつ、前記第２コンタクトホールの前記底部の形状は直交する２辺を含む。
本開示の一実施形態によれば、より高いコントラストの表示を行うことが可能なアクティブマトリクス基板および液晶表示装置が提供される。
図１は、第１の実施形態のアクティブマトリクス基板の平面構造の一例を示す模式図である。 図２には、アクティブマトリクス基板の画素領域の平面構造を拡大して示す模式図である。 図３は、アクティブマトリクス基板を液晶表示装置に適用した場合の構成例を示す模式的断面図である。 図４は、アクティブマトリクス基板の各画素領域における構造を示す平面図である。 図５は、図４におけるＶ－Ｖ線断面におけるアクティブマトリクス基板の構造を示す模式図である。 図６は、第２コンタクトホールの基板に垂直な断面を模式的に示す。 図７は、平面視における第２コンタクトホールの底部の形状の例を示す。 図８は、平面視における第２コンタクトホールの底部の形状の例を示す。 図９は、平面視における第２コンタクトホールの底部の形状の例を示す。 図１０は、平面視における第２コンタクトホールの底部の形状の例を示す。 図１１は、第１コンタクトホールの基板に垂直な断面を模式的に示す。 図１２は、平面視における第１コンタクトホールの底部の形状の例を示す。 図１３は、平面視における第１コンタクトホールの底部の形状の例を示す。 図１４は、コンタクトホールに透明な引き出し電極が配置されている状態において、バックライトから光Ｌが入射する様子を説明するための模式図である。 図１５は、Ｓ偏光が境界面に入射した場合の反射光と透過光を説明する模式図である。 図１６は、Ｐ偏光が境界面に入射した場合の反射光と透過光を説明する模式図である。 図１７は、コンタクトホールのテーパー角θに対するＳ偏光およびＰ偏光の透過率の依存性を示す。 図１８は、テーパー角に対するＳ偏光とＰ偏光との透過率差の依存性を示す。 図１９は、コンタクトホールの底部が円形状を有している場合において、側壁に形成された引き出し電極による入射境界面と入射する光の偏光軸との関係を示している。 図２０は、位置Ｐ３において、コンタクトホールに入射する光および透過した光の偏光軸を説明する模式図である。 図２１は、光学シミュレーションによって、従来のアクティブマトリクス基板のコンタクトホールを透過する光量を求めた結果を示す。 図２２は、光学シミュレーションによって、本実施形態のコンタクトホールを透過する光量を求めた結果を示す。 図２３は、光学シミュレーションによって、テーパー角を６０°に設定した場合のコンタクトホールを透過する光量を求めた結果を示す。 図２４は、第２の実施形態における第２コンタクトホールの基板に垂直な断面を模式的に示す。 図２５は、平面視における第２の実施形態の第２コンタクトホールの底部の形状の例を示す。 図２６は、第２の実施形態における第１絶縁層の構成の一例を示す。
例えば１０００ｐｐｉ以上の超高解像度の表示装置を実現する場合、各画素のサイズが小さくなるため、開口率を大きくして白表示の輝度を高めることが好ましい。例えば、酸化物半導体が透明であることを利用して、画素電極と酸化物半導体層とをコンタクトホールを介して透明な引き出し電極で接続することが考えられる。
しかしながら、本願発明者がこのような構造を備えた表示装置の表示品位を検討したところ、黒表示の際にコンタクトホールにおいて光漏れが生じ、黒輝度が十分に低くならないことが分かった。
このような課題に鑑み、本願発明者は新規な構造を有するアクティブマトリクス基板を想到した。以下本開示の実施形態を図面に基づいて説明する。本開示は、以下の実施形態に限定されるものではなく、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、実施形態及び変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。直交および平行とは、辺あるいは面が、厳密に９０°または１８０°の関係で配置されている場合に限らず、許容される誤差（例えば±３°程度）の範囲、つまり、例えば、８７°～９３°、および１７７°～１８３°の範囲で２つの辺や２つの面あるいは、辺と面とが配置されている場合を含む。
［第１実施形態］
図１は、本実施形態のアクティブマトリクス基板２００の平面構造の一例を示す模式図である。アクティブマトリクス基板２００は、主面に表示領域ＤＲと表示領域以外の非表示領域ＦＲとを含む基板１０を備えている。表示領域ＤＲは、例えば、x方向（第２方向）、および、ｘ方向に直交するｙ方向（第１方向）のマトリクス状に配列された複数の画素領域ＰＲを含む。非表示領域ＦＲは、表示領域の周縁に位置し、表示に寄与しない領域である。
アクティブマトリクス基板２００は、複数のソースバスラインＳＬと、複数のゲートバスラインＧＬとを備えている。例えば、複数のソースバスラインＳＬは、ｙ方向に延びており、複数のゲートバスラインＧＬは、ｘ方向に延びている。
アクティブマトリクス基板２００は、各画素領域ＰＲにおいて、画素ＴＦＴ１０１と画素電極ＰＥとをさらに含む。
図２は、アクティブマトリクス基板２００の画素領域ＰＲの平面構造を拡大して示す模式図である。図２に示すように、各画素領域ＰＲにおいて、画素ＴＦＴ１０１のゲートは複数のゲートバスラインＧＬの１つと電気的に接続され、ソースは、複数のソースバスラインＳＬの１つの電気的に接続されている。画素ＴＦＴ１０１のドレインは画素電極ＰＥに電気的に接続されている。ｘ方向に配列された複数の画素領域ＰＲに位置する画素ＴＦＴ１０１のゲートは同じゲートバスラインＧＬに接続されており、ｙ方向に配列された複数の画素領域ＰＲに位置する画素ＴＦＴ１０１のソースは同じソースバスラインＳＬに接続されている（図１）。
アクティブマトリクス基板２００は、基板１０の非表示領域ＦＲに位置し、ゲートドライバＧＤおよびソースドライバＳＤを含む駆動回路をさらに備える。
上述したように、アクティブマトリクス基板２００が、例えば、ヘッドマウントディスプレイ用の表示装置に用いられる場合、画素を駆動するＴＦＴには、低リーク性能に優れる酸化物半導体層を有することが好ましい。一方、駆動回路は、駆動電流が大きいＴＦＴによって構成されていることが好ましい。例えば、駆動回路は、低温ポリシリコン（多結晶シリコン）半導体層を有する複数のＴＦＴを含むことが好ましい。
図３は、アクティブマトリクス基板２００を液晶表示装置３００に適用した場合の構成例を示す模式的断面図である。液晶表示装置３００は、アクティブマトリクス基板２００と対向基板２１０と、液晶層２２０と、偏光板２３０および偏光板２４０とを備える。
対向基板２１０は、スペーサ２５０によってアクティブマトリクス基板２００の主面と所定の間隙を隔てて配置され、液晶層２２０はアクティブマトリクス基板２００と対向基板２１０とに挟まれて位置する。偏光板２３０および偏光板２４０は、少なくとも液晶層２２０を介して互いに対向している。より具体的には、偏光板２３０および偏光板２４０は、対向基板２１０、液晶層２２０およびアクティブマトリクス基板２００を挟むように位置している。
一対の偏光板２３０、２４０は、クロスニコルに配置されている。例えば、偏光板２３０の透過軸（偏光軸）はｘ方向に平行であり、偏光板２４０の透過軸（偏光軸）はｙ方向に平行である。したがって、アクティブマトリクス基板２００には、偏光板２３０を透過した直線偏光が入射する。
図４は、アクティブマトリクス基板２００の各画素領域ＰＲにおける構造を示す平面図であり、図５は、図４におけるＶ－Ｖ線断面におけるアクティブマトリクス基板２００の構造を示す。図４において、構成要素の重なりを分かりやすく示すため、一部の構成要素は、その下の構造が見えるように示している。また、図４において絶縁層は示していない。
アクティブマトリクス基板２００は、各画素領域ＰＲにおいて、前述した画素ＴＦＴ１０１と、下地絶縁層２３と、第１絶縁層２６と、ゲート絶縁膜２７と、第２絶縁層２８と、引き出し電極３１と、画素電極ＰＥとを備える。また、画素ＴＦＴ１０１は、酸化物半導体層３０と、ゲートバスラインＧＬの一部であるゲート電極とを含む。
基板１０は、例えば、透光性を有するガラス基板である。本願明細書において透光性とは、少なくとも可視光の波長帯域の光を透過する。下地絶縁層２３は、例えば、ベースコート膜２１と下地膜２２とを含む。ベースコート膜２１は絶縁性を有し、基板１０の主面上に配置されている。
本実施形態の画素ＴＦＴ１０１は、酸化物半導体層３０の上方および下方のそれぞれにゲート電極を有するダブルゲート構造を備えている。このため、複数のゲートバスラインＧＬは、複数のトップゲートバスラインＴＧＬと複数のボトムゲートバスラインＢＧＬとを含む。平面視において、複数のトップゲートバスラインＴＧＬの１つは、複数のボトムゲートバスラインＢＧＬの１つに対して上方に位置し、かつ重なっている。
図４および図５に示すように、トップゲートバスラインＴＧＬは、酸化物半導体層３０よりも上方に位置し、ボトムゲートバスラインＢＧＬは酸化物半導体層３０よりも下方に位置している。より具体的には、ボトムゲートバスラインＢＧＬがベースコート膜２１上に配置され、ボトムゲートバスラインＢＧＬを覆うように下地膜２２がベースコート膜２１上に配置されている。ベースコート膜２１は、例えば、１００ｎｍの厚さを有する酸化ケイ素膜と、酸化ケイ素膜上に位置し、２００ｎｍの厚さを有する窒化ケイ素膜からなる。
平面視において、ボトムゲートバスラインＢＧＬと交差するように酸化物半導体層３０が配置されている。酸化物半導体層３０は、チャネル領域３０Ｃと、ソース領域３０Ｓと、ドレイン領域３０Ｄとを含む。チャネル領域３０ＣはボトムゲートバスラインＢＧＬ上に位置している。一方、ソース領域３０Ｓおよびドレイン領域３０Ｄはチャネル領域３０Ｃにそれぞれ隣接し、ボトムゲートバスラインＢＧＬの上方の領域以外の領域に位置している。
酸化物半導体層３０は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層３０は、単層であってもよいし、２層以上の積層構造を有していてもよい。酸化物半導体層３０が積層構造を有する場合には、酸化物半導体層は、アモルファス酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。酸化物半導体層は、例えば特開２０１４－００７３９９号公報に詳述されている。
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ、Ｇａ、Ｚｎの三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの組成比は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等であってもよい。このような酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、ＳｎおよびＺｎの三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体などを含んでいてもよい。
ソース領域３０Ｓおよびドレイン領域３０Ｄは導電性を有する。ソース領域３０Ｓおよびドレイン領域３０Ｄは、例えば、ボトムゲートバスラインＢＧＬをマスクとして用い、基板１０側からレーザ光を酸化物半導体層３０に照射し、酸化物半導体を低抵抗化することによって形成してもよい。あるいは、酸化物半導体にアルゴンプラズマ処理を施してソース領域３０Ｓおよびドレイン領域３０Ｄを形成してもよいし、酸化物半導体にＡｌ膜を形成し、反応させることによって、ソース領域３０Ｓおよびドレイン領域３０Ｄを形成してもよい。
チャネル領域３０Ｃ上にゲート絶縁膜２７が位置している。ゲート絶縁膜２７は例えば１００ｎｍの厚さの酸化ケイ素膜である。また、ゲート絶縁膜２７上および下地膜２２上であって、平面視においてボトムゲートバスラインＢＧＬと重なる位置に、トップゲートバスラインＴＧＬが位置している。
第１絶縁層２６は、層間絶縁膜２４と、保護膜２５とを含む。層間絶縁膜２４は、トップゲートバスラインＴＧＬおよびトップゲートバスラインＴＧＬから露出している酸化物半導体層３０を覆って下地膜２２上に配置されている。
ソースバスラインＳＬは、層間絶縁膜２４上に位置している。以下において詳述するように、ソースバスラインＳＬの一部は、平面視においてソース領域３０Ｓの一部と重なっている。また、ソースバスラインＳＬは、層間絶縁膜２４に設けられた第１コンタクトホール５１を介して酸化物半導体層３０のソース領域３０Ｓと接続されている。
ソースバスラインＳＬを覆って層間絶縁膜２４上に保護膜２５が位置している。保護膜２５は、例えば、１００ｎｍの厚さの窒化ケイ素膜と、２５０ｎｍの厚さの酸化ケイ素膜とからなる。
保護膜２５上には、引き出し電極３１が位置している。引き出し電極３１の一部は、平面視においてドレイン領域３０Ｄと重なっている。また、本実施形態では、引き出し電極３１の他の一部は、トップゲートバスラインＴＧＬと重なっている。引き出し電極３１は、ＩＴＯなどの透明な導電性膜によって構成されている。引き出し電極３１は、層間絶縁膜２４および保護膜２５、つまり、第１絶縁層２６に設けられた第２コンタクトホール５２を介して酸化物半導体層３０のドレイン領域３０Ｄと接続されている。
第２絶縁層２８は、引き出し電極３１を覆って第１絶縁層２６上に位置している。第２絶縁層２８は、例えば、感光性アクリル樹脂膜などの有機絶縁膜である。
画素電極ＰＥは第２絶縁層２８上に位置している。本実施形態では、画素電極ＰＥの一部は平面視において、引き出し電極３１およびトップゲートバスラインＴＧＬと重なっている。第２絶縁層２８の、画素電極ＰＥと引き出し電極３１とに挟まれた部分であって、トップゲートバスラインＴＧＬの上方に位置する部分に、第３コンタクトホール５３が配置されている。画素電極ＰＥは、第３コンタクトホール５３を介して引き出し電極３１と接続されている。画素電極ＰＥは、例えば、ＩＴＯなどの透明な導電性膜によって構成されている。
次に、第１コンタクトホール５１、第２コンタクトホール５２および第３コンタクトホール５３の形状について説明する。本実施形態のアクティブマトリクス基板において、第１コンタクトホール５１の底部の形状は、前記第２コンタクトホール５２の底部の形状とは異なっている。
図６は、第２コンタクトホール５２の基板１０に垂直な断面を模式的に示しており、図７から図１０は、平面視における第２コンタクトホール５２の底部の形状を模式的に示している。また、図１１は、第１コンタクトホール５１の基板１０に垂直な断面を模式的に示しており、図１２から図１３は、平面視における第２コンタクトホール５２の底部の形状を模式的に示している。
第２コンタクトホール５２は、底部５２ｂが開口５２ａよりも小さい逆テーパー形状を有している。また、底部５２ｂは、直交する２辺を含む形状を有している。図７に示す例では、底部５２ｂの形状は矩形である。矩形は、正方形であってもよいし、長方形であってもよい。直交する２辺５２ｃ、５２ｄは、偏光板２３０の透過軸（x軸）および偏光板２４０の透過軸（ｙ軸）にそれぞれ平行であることが好ましい。ここでいう「辺」はまっすぐな線分を意味しており、曲線を含まない。
図７などでは底部５２ｂの形状の頂点を明瞭に示しているが、底部５２ｂは、明瞭な頂点を有しておらず角が丸まっていてもよい。この場合、底部５２ｂの形状のうち直線部分の合計の長さＬｓは、曲線部分の合計長さＬｃよりも長い（Ｌｓ＞Ｌｃ）ほうが好ましい。より好ましくは、Ｌｓ＞２Ｌｃの関係を満たしている。
図８に示す底部５２ｂは、矩形の１つの角を矩形で切り描いた形状を有している。また、図９に示す底部５２ｂは、矩形の４つの角をそれぞれ矩形で切り描いた形状を有している。また、図１０に示す底部５２ｂは、矩形の４つの角のうち隣接する２つの角をそれぞれ矩形で切り描いた形状を有している。このように底部５２ｂの形状は、直交する辺または平行な辺にのみによって構成されていることが好ましい。
第２コンタクトホール５２の開口５２ａも底部５２ｂと同様の形状を有していることが好ましい。つまり、開口５２ａの形状と底部５２ｂの形状とは互いに相似であることが好ましい。また、開口５２ａの形状は底部５２ｂの形状よりも大きいことが好ましい。
第１コンタクトホール５１も、底部５１ｂが開口５１ａよりも小さい逆テーパー形状を有している。また、底部５１ｂは、例えば、円形状を有している。底部５１ｂの円形状は多少変形していてもよい。つまり、底部５１ｂは楕円形状を有していてもよいし、長円形状など、図１３に示すように、底部５１ｂの形状は、直線部分を含んでいてもよい。この場合、底部５１ｂの形状のうち、曲線部分の合計長さＬｃは直線部分の合計の長さＬｓよりも長い（Ｌｃ＞Ｌｓ）ほうが好ましい。より好ましくは、Ｌｃ＞２Ｌｓの関係を満たしている。
第３コンタクトホール５３の形状は、第１コンタクトホール５１の形状と同様であってもよいし、第２コンタクトホール５２の形状と同様であってもよい。ここで、同様とは、形状が相似または類似していることを言い、サイズは同じであってもよいし、異なっていてもよい。
本実施形態のアクティブマトリクス基板２００によれば、第２コンタクトホール５２が上述した形状を備えていることによって、黒表示の際にコンタクトホールにおいて光漏れが生じることが抑制される。この理由を詳細に説明する。
上述したように、画素ＴＦＴの酸化物半導体層にも光を透過させて表示装置の開口率を高める場合、画素電極と酸化物半導体層とをコンタクトホールを介して透明な引き出し電極で接続する構造を採用することが考えられる。図１４は、コンタクトホールに透明な引き出し電極３１が配置されている状態において、バックライトから光Ｌが入射する様子を説明するための模式図である。バックライトからの光Ｌは、コンタクトホールの側壁において、低い入射角度θｉで引き出し電極３１に入射し、一部が側壁で全反射して反射光Ｌｒとなり、残りの光がコンタクトホール内へ進む入射光Ｌｉとなる。
この時、引き出し電極３１の側壁における透過率および反射率は、光ＬがＳ偏光であるかＰ偏光であるかによって異なる。図１５に示すように、紙面に対して垂直な境界面に対し、境界面と平行な方向に電場を有する光はＳ偏光である。図１６に示すように、入射光および反射光を含む平面に対して平行な方向に電場を有する光はＰ偏光である。
図１７は、コンタクトホールのテーパー角θに対するＳ偏光およびＰ偏光の透過率を示す。テーパー角θは図１４に示されるように水平方向に対して側壁がなす角度で定義され、θ+θｉ＝９０°の関係を満たす。コンタクトホールの外部の媒体の屈折率を１．４５とし、コンタクトホール内部が屈折率２．００の媒体で構成されていると仮定してフレネルの式に基づき計算を行い、図１７に示す結果を得た。図１７に示されるように、テーパー角θが０°ではＳ偏光およびＰ偏光の透過率はいずれもほぼ１００％である。Ｐ偏光の透過率は、テーパー角θが６０°程度まではほぼ１００％であるが、６０°を超えると透過率が低下し始め、８０°を超えると低下率が大きくなる。テーパー角が９０では透過率は０％である。一方、Ｓ偏光の透過率は、テーパー角θが１５°を超えると透過率が低下し始め、８０°を超えると低下率が大きくなる。テーパー角が９０では透過率は０％である。
図１８は、テーパー角に対するＳ偏光とＰ偏光との透過率差の依存性を示す。Ｓ偏光とＰ偏光との透過率差は８０°程度でもっとも大きくなり、その値は約２５％である。図１８は、コンタクトホールの側壁に形成された引き出し電極を光が透過する場合、Ｐ偏光成分とＳ偏光成分の割合が変化し得ること、および、変化の割合はテーパー角に依存し、テーパー角が８０°程度である場合に最も変化の割合が大きくなることを意味している。透過率の値は、境界面を挟む２つの媒体の屈折率差に依存するが、テーパー角に対する透過率差の依存性は屈折率差にあまり影響を受けないと考えられる。
図１９は、コンタクトホールの底部が円形状を有している場合において、側壁に形成された引き出し電極による入射境界面と入射する光の偏光軸との関係を示している。入射す光は、例えば、ｘ軸と平行な透過軸を有する偏光板を透過することによって、図１９に示すようにｘ軸と平行な偏光軸Ａを有している。図１９において、Ｐ１の位置において、コンタクトホール側壁の引き出し電極に光が入射する場合、入射境界面は、光の偏光軸に垂直である。このため、入射光はＰ偏光成分のみを含み、Ｓ偏光成分を含まない。その結果、図１８に示すようなＳ偏光とＰ偏光との透過率差があっても、引き出し電極を透過した光はＰ偏光成分のみを含み、Ｓ偏光成分を含まない。
同様に、Ｐ２の位置において、コンタクトホール側壁の引き出し電極に光が入射する場合、入射境界面は、光の偏光軸Ａに平行である。このため、入射光はＳ偏光成分のみを含み、Ｐ偏光成分を含まない。また、引き出し電極を透過した光はＳ偏光成分のみを含み、Ｐ偏光成分を含まない。
一方、Ｐ３の位置おいて、コンタクトホール側壁の引き出し電極に光が入射する場合、入射境界面は、光の偏光軸Ａに対して４５°の角度をなしている。
図２０は、位置Ｐ３において、コンタクトホールに入射する光および透過した光の偏光軸を説明する模式図である。図２０に示すように、入射光は、同じ大きさのＰ偏光成分とＳ偏光成分を含む。しかし、図１８に示すように、入射境界面では、例えばテーパー角が８０°程度である場合、Ｐ偏光成分の透過率のほうがＳ偏光成分の透過率よりも約２５％大きい。このため、透過光中のＰ偏光成分はＳ偏光成分よりも２５％程度大きくなる。
したがって、Ｐ偏光成分とＳ偏光成分とを合成した透過光の偏光軸は、入射光の偏光軸から回転することになる。表示装置の手前にある偏光板は、入射光の偏光軸と直交する方向に透過軸を有しているため、図２０に示すように、透過光は、透過軸を通過するＬｌｅａｋの成分を有する。これが黒表示時に光漏れとなる。
この黒表示時の光漏れを抑制するためには、入射光の偏光軸、つまり、バックライト側の偏光板の透過軸に対して直交または平行な面によってコンタクトホールの側壁を構成すればよい。つまり、第２コンタクトホール５２の底部５２ｂは、直交する２辺を含む形状を有していることが好ましい。これにより、一対の偏光板の透過軸をこの２辺と平行に配置することによって、黒表示時の光漏れを抑制することができる。上記説明から明らかなように、第２コンタクトホール５２の底部５２ｂの少なくとも一部が、直交する２辺を含む限りコンタクトホールの底部が円形状を有する場合に比べて、光漏れを抑制することができる。
一方、第１コンタクトホール５１は、ソースバスラインＳＢＬで埋められる。ソースバスラインＳＢＬは金属によって構成されており、光をほとんど透過させないため、底部の形状にかかわらず、光漏れは抑制される。このため、第１コンタクトホール５１の形状は、サイズが小さく確実な接続を実現できるという観点で選択することが好ましく、円形であることが好ましい。
第３コンタクトホール５３の形状は、第３コンタクトホール５３が形成される位置に依存する。本実施形態のアクティブマトリクス基板２００のように、ゲートバスラインＧＬと重なる位置に第３コンタクトホール５３が形成されている場合には、ゲートバスラインＧＬによって遮光される。このため、黒表示時の光漏れという課題は、第３コンタクトホール５３において生じにくい。よって、第３コンタクトホール５３は、第１コンタクトホール５１と同様、サイズが小さく確実な接続を実現できるという観点で選択することが好ましく、円形であることが好ましい。一方、第３コンタクトホール５３がゲートバスラインの上方の領域以外の領域に配置されている場合には、第２コンタクトホール５２と同様、第３コンタクトホール５３において、黒表示時の光漏れという課題が生じる可能性がある。このため、第３コンタクトホール５３は、第３コンタクトホール５３の底部５３ｂは、直交する２辺を含む形状を有していることが好ましい。
図２１および図２２は、光学シミュレーションによって、コンタクトホール内に形成された引き出し電極を透過する光量を求めた結果を示している。図２１はコンタクトホールの底部の形状が円形であり、図２２はコンタクトホールの底部の形状が正方形である場合の結果を示している。図２１および図２２において、白線は、コンタクトホールの開口および底部の形状を示している。コンタクトホールのテーパー角は８０°に設定している。また、白い領域は、光漏れに相当する光を示し、領域が白いほど光漏れの量が多いことを示している。図２１に示すように、コンタクトホールの底部の形状が円形である場合、水平方向に対して±４５°および±１３５°の方向に光漏れが生じていることが分かる。これに対し、図２２に示すようにコンタクトホールの底部の形状が正方形である場合、光漏れはほとんど生じていないことがわかる。
これらの結果から、本実施形態のアクティブマトリクス基板によれば、表示装置を構成した場合における黒表示時の光漏れが効果的に抑制できることがわかる。
本実施形態のアクティブマトリクス基板２００は、一般的なアクティブマトリクス基板と同様の方法によって製造することができる。たとえば、まず、基板１０上にベースコート膜２１を形成し、その上にボトムゲートバスラインＢＧＬを形成する。ボトムゲートバスラインＢＧＬを覆うように、ベースコート膜２１上に下地膜２２を形成する。ボトムゲートバスラインＢＧＬに一部が重なるように下地膜２２上に酸化物半導体層３０を形成し、酸化物半導体層３０のうちボトムゲートバスラインＢＧＬと重なる領域にゲート絶縁膜２７を形成する。酸化物半導体層３０にソース領域３０Ｓおよびドレイン領域３０Ｄを形成する。ゲート絶縁膜２７を覆って、ボトムゲートバスラインＢＧＬと重なるように下地膜２２上にトップゲートバスラインＴＧＬを形成する。
トップゲートバスラインＴＧＬおよびトップゲートバスラインＴＧＬから露出している酸化物半導体層３０を覆うように、層間絶縁膜２４を下地膜２２上に形成する。その後、酸化物半導体層３０のソース領域３０Ｓの一部を露出する第１コンタクトホール５１を層間絶縁膜２４に形成する。第１コンタクトホール５１は、例えば、第１コンタクトホール５１が形成される領域に円形の開口を有するマスクを層間絶縁膜２４上に形成し、マスクを用いて層間絶縁膜２４を、例えばドライエッチングすることによって、形成することができる。
第１コンタクトホール５１内および層間絶縁膜２４上にソースバスラインＳＬを形成した後、ソースバスラインＳＬを覆って層間絶縁膜２４上に保護膜２５を形成する。酸化物半導体層３０のドレイン領域３０Ｄの一部を露出する第２コンタクトホール５２を層間絶縁膜２４および保護膜２５に形成する。第２コンタクトホール５２は、例えば、第２コンタクトホール５２が形成される領域に矩形の開口を有するマスクを保護膜２５上に形成し、マスクを用いて層間絶縁膜２４および保護膜２５を、例えばドライエッチングすることによって、形成することができる。
第２コンタクトホール５２内および保護膜２５上に引き出し電極３１を形成した後、第２絶縁層２８を引き出し電極３１および保護膜２５上に形成する。さらに引き出し電極３１の一部を露出する第３コンタクトホール５３を第２絶縁層２８に形成した後、第３コンタクトホール５３内および第２絶縁層２８上に画素電極ＰＥを形成する。これにより、アクティブマトリクス基板２００が作製される。
［第２の実施形態］
第１の実施形態で説明したように、黒表示時のコンタクトホールにおける光漏れは、図１７および図１８に示すように、コンタクトホールに形成された透明な引き出し電極を透過する光において、Ｐ偏光とＳ偏光とで透過率に差異があること起因している。図１８に示すように、コンタクトホールのテーパー角が８０°付近で、Ｐ偏光とＳ偏光との透過率差が最も大きくなる。本願発明者の検討によれば、従来のアクティブマトリクス基板では、コンタクトホールのテーパー角は８０°程度になることが多く、このことが、光漏れが大きくなる原因と考えられる。図１８から分かるように、テーパー角を８０°よりも小さくしても、８０°よりも大きくしてもＰ偏光とＳ偏光との透過率差は小さくなる。
図２３は、テーパー角を６０°に設定したこと以外は図２１に示す光学シミュレーションと同様条件で計算を行った結果を示している。コンタクトホールの底部の形状は円形である。図２３に示すように、水平方向に対して±４５°および±１３５°の方向に光漏れが生じているが、その強度は、図２１に比べて小さくなっていることが分かる。
図２４は、本実施形態のアクティブマトリクス基板の第２コンタクトホール６２の基板１０に垂直な断面を模式的に示しており、図２５は、平面視における第２コンタクトホール６２の底部の形状を模式的に示している。
本実施形態のアクティブマトリクス基板において、第２コンタクトホール６２は、階段状の側壁を有する。より具体的には、第２コンタクトホール６２の側壁６２ｃは、基板に垂直な断面において、複数の第１傾斜部６２ｄと第１傾斜部６２ｄよりも基板に対する傾斜角度であるテーパー角が小さい複数の第２傾斜部６２ｅとを有する。第２傾斜部６２ｅのテーパー角が第１傾斜部６２ｄのテーパー角と異なることによって、側壁は階段状になる。複数の第１傾斜部６２ｄと複数の第２傾斜部６２ｅとは第１絶縁層２６の厚さ方向において交互に位置している。第２コンタクトホール６２の底部６２ｂの形状は例えば円形状である。また、開口６２ａの形状も円形状である。第２コンタクトホール６２の底部６２ｂの形状は直交する２辺を含んでいてもよい。
第１傾斜部の傾斜角度をα１とし、第２傾斜部の傾斜角度をα２とすれは、α１＞α２を満たしている。複数の第１傾斜部の傾斜角度α１は互いに同じであってもよいし、異なっていてもよい。同様に、複数の第２傾斜部の傾斜角度α２は互いに同じであってもよいし、異なっていてもよい。好ましくは、第１傾斜部の傾斜角度は８０°より大きい。一方、第２傾斜部の傾斜角度は８０°より小さい。
上述したように、黒表示時の第２コンタクトホールにおける光漏れは、コンタクトホールのテーパー角が８０°以外の角度であれば、光漏れは小さくなり得る。しかし、コンタクトホールのテーパー角を８０°よりも小さくすると、コンタクトホールの開口が大きくなり、画素中のコンタクトホールの占める面積の割合が大きくなるため、高解像度の表示装置を実現する上では不利である。
一方、コンタクトホールのテーパー角を８０°よりも大きくすると、画素中のコンタクトホールの占める面積の割合は小さくなる。しかし、コンタクトホール内に引き出し電極を形成する際に、側壁に形成される引き出し電極の厚さが小さくなり易い。特に、コンタクトホールが深くなると、側壁において引き出し電極が連続的に形成されず、断線が生じる可能性がある。
本実施形態のアクティブマトリクス基板によれば、第１傾斜部６２ｄと第２傾斜部６２ｅとが第１絶縁層２６の厚さ方向において交互に配置されていることによって、仮にα１およびα２のいずれか一方が８０°程度であっても、他方は８０°とは異なるため、第２コンタクトホール６２全体における黒表示時の光漏れが低減される。また、傾斜角度の大きい第１傾斜部６２ｄが第１絶縁層２６の厚さ方向に連続しないため、第２コンタクトホール６２内に形成される引き出し電極の厚さが薄くなったり、断線することが抑制される。特に、第１傾斜部の傾斜角度が８０°より大きく、第２傾斜部の傾斜角度が８０°より小さい場合、第１傾斜部６２ｄおよび第２傾斜部６２ｅのいずれにおいても、光漏れ抑制の効果を得ることができる。
第２コンタクトホール６２の上述した形状は、例えば、第１絶縁層２６を２種類以上の異なる材料の膜を積層し、異なる材料の膜では、深さ方向のエッチング速度と横方向のエッチング速度との比（アスペクト比）が異なり得ることを利用して、第１傾斜部の傾斜角度をα１と、第２傾斜部の傾斜角度α２とを異ならせることによって実現し得る。図２６は、第２の実施形態における第１絶縁層２６の構成の一例を示す。図２６に示すように、第１絶縁層２６は、第１傾斜部６２ｄを構成する部分に位置する複数の酸化ケイ素膜２６ｄと、第２傾斜部６２ｅを構成する部分に位置する複数の窒化ケイ素膜２６ｅとを含んでおり、交互に積層されていてもよい。より具体的には、第１絶縁層２６は、底部６２ｂ側から順に、３００ｎｍの厚さの酸化ケイ素膜２６ｄと、１００ｎｍの厚さの窒化ケイ素膜２６ｅと、３００ｎｍの厚さの酸化ケイ素膜２６ｄと、１５０ｎｍの厚さの窒化ケイ素膜２６ｅとを含んでいてもよい。例えば、ドライエッチングによって第２コンタクトホール６２を形成する場合、エッチングガスとして、ＣＯＦ２、ＣＦ４、ＣＨＦ３、Ｈ２、Ｏ２、Ａｒなどを用い、これらのガスの混合比や流量比、エッチング時の圧力、放電パワーなどを調整することによって、第１傾斜部の傾斜角度をα１と、第２傾斜部の傾斜角度α２とを異ならせること、あるいは、第１傾斜部の傾斜角度を８０°より大きくし、第２傾斜部の傾斜角度を８０°より小さくすることが可能である。
［他の形態］
第１及び第２の実施形態は適宜組み合わせて実施することができる。つまり、第１の実施形態のアクティブマトリクス基板において側壁の形状を第２の実施形態で説明したように構成してもよい。また、第２の実施形態のアクティブマトリクス基板において、第１、第２および第３のコンタクトホールの底部の形状を第１の実施形態で説明したように、構成してもよい。
また、第１の実施形態および第２の実施形態で説明したアクティブマトリクス基板の構造は、一例であって、本開示のアクティブマトリクス基板の構造はこれらの実施形態で説明した構造に限られない。具体的には、画素ＴＦＴの位置や構造は、ここに開示した実施形態に限られないし、第１絶縁層や第２絶縁層などの厚さ、材料などの構成もここに開示した実施形態には限られない。
第１の実施形態で説明したように、本実施形態のアクティブマトリクス基板は液晶表示装置に好適に用いることができる。この他、本実施形態のアクティブマトリクス基板は、例えば、有機ＥＬ表示装置に適用することも可能である。有機ＥＬ表示装置では、外部からの光が有機ＥＬ表示装置に入射し、アクティブマトリクス基板で反射し、出射することによって、画素によって表示される映像が見づらくなる場合がある。このような外光の反射を抑制するために、有機ＥＬ表示装置では、偏光板を用いて外光の反射を抑制する構造を採用する場合がある。第１の実施形態で説明したコンタクトホールにおけるＰ偏光とＳ偏光の透過率の差による影響は、光の進行方向が逆である場合にも成り立つ。したがって、有機ＥＬ表示装置においても、外部から入射する光の偏光方向がコンタクトホールにおいて変化することによって、外光による反射光を偏光板によって意図通りに制御ができなくなることが考えられる。このような場合に、第１の実施形態または第２の実施形態のアクティブマトリクス基板を採用することによって、外光による反射光の影響を低減することが可能となる。
本開示のアクティブマトリクス基板および液晶表示装置は、以下のようにも説明することができる。
第１の構成に係るアクティブマトリクス基板は、複数の画素領域を含む表示領域と、表示領域の周辺に設けられた非表示領域とを有する基板と、表示領域において、第１方向に延びる複数のソースバスラインと、第１方向と交差する第２方向に延びる複数のゲートバスラインと、を備える。各画素領域には、ソース領域およびドレイン領域を有する酸化物半導体層を含む画素ＴＦＴと、酸化物半導体層を少なくとも覆って配置された第１絶縁層と、第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、引き出し電極の上方に位置し、引き出し電極と電気的に接続された画素電極とが設けられる。第１絶縁層は、ソース領域の上方に位置する第１コンタクトホールと、ドレイン領域の上方に位置する第２コンタクトホールとを含む。複数のソースバスラインの１つの一部はソース領域の一部と重なり、かつ第１コンタクトホールを介して酸化物半導体層のソース領域と接続される。引き出し電極は、第２コンタクトホールを介して酸化物半導体層のドレイン領域と接続される。第１コンタクトホールの底部の形状は第２コンタクトホールの底部の形状とは異なっており、かつ、第２コンタクトホールの底部の形状は直交する２辺を含む。
第１の構成によれば、第２コンタクトホールの底部の形状は直交する２辺を含むため、この２辺に対して平行な透過軸を有する１対の偏光板を配置することによって、黒表示時におけるコンタクトホールにおける光漏れを抑制することができる。
第２の構成に係るアクティブマトリクス基板は、第１の構成において、第１コンタクトホールの底部の形状が円形であってもよい。第２の構成によれは、第１コンタクトホールの底部の形状が円形であることによって、第１コンタクトホールの面積を小さくすることができる。
第３の構成に係るアクティブマトリクス基板は、第１の構成において、第２コンタクトホールの底部の形状が矩形であってもよい。
第４の構成に係るアクティブマトリクス基板は、複数の画素領域を含む表示領域と、表示領域の周辺に位置する非表示領域とを有する基板と、表示領域において、第１方向に延びる複数のソースバスラインと、第１方向と交差する第２方向に延びる複数のゲートバスラインと、を備える。各画素領域には、ソース領域およびドレイン領域を有する酸化物半導体層を含む画素ＴＦＴと、酸化物半導体層を少なくとも覆って配置された第１絶縁層と、第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、引き出し電極の上方に位置し、引き出し電極と電気的に接続された画素電極とが設けられる。第１絶縁層は、ソース領域の上方に位置する第１コンタクトホールと、ドレイン領域の上方に位置する第２コンタクトホールとを含む。複数のソースバスラインの１つの一部はソース領域の一部と重なり、かつ第１コンタクトホールを介して酸化物半導体層のソース領域と接続される。引き出し電極は、第２コンタクトホールを介して酸化物半導体層のドレイン領域と接続される。第２コンタクトホールは、階段状の側壁を有している。
第４の構成によれば、第２コンタクトホールが階段状の側壁を有していることによって、黒表示時におけるコンタクトホールにおける光漏れを抑制することができる。
第５の構成に係るアクティブマトリクス基板は、第４の構成において、第２コンタクトホールの側壁は、基板に垂直な断面において複数の第１傾斜部と第１傾斜部よりも基板に対する傾斜角度が小さい複数の第２傾斜部とを有し、複数の第１傾斜部と複数の第２傾斜部とは第１絶縁層の厚さ方向において交互に位置していてもよい。
第６の構成に係るアクティブマトリクス基板は、第５の構成において、第１傾斜部の傾斜角度が８０°より大きくてもよい。
第７の構成に係るアクティブマトリクス基板は、第５または第６の構成において、第２傾斜部の傾斜角度が８０°より小さくてもよい。第５～第７の構成によれば、より確実に黒表示時におけるコンタクトホールにおける光漏れを抑制することができる。
第８の構成に係るアクティブマトリクス基板は、第４～第７の構成において、第２コンタクトホールの底部の形状が円形であってもよい。第８の構成によれは、第２コンタクトホールの底部の形状が円形であることによって、第２コンタクトホールの面積を小さくすることができる。
第９の構成に係るアクティブマトリクス基板は、第４～第７の構成において、第２コンタクトホールの底部の形状が矩形であってもよい。第９の構成によれば、より確実に黒表示時におけるコンタクトホールにおける光漏れを抑制することができる。
第１０の構成に係るアクティブマトリクス基板は、第１～第９の構成において、複数のゲートバスラインは、複数のトップゲートバスラインと複数のボトムゲートバスラインを含み、平面視において、複数のトップゲートバスラインの１つは複数のボトムゲートバスラインの１つに対して上方に位置し、かつ、重なっている。画素ＴＦＴは、複数のトップゲートバスラインの１つの一部および複数のボトムゲートバスラインの１つの一部をそれぞれトップゲートおよびボトムゲートとして含んでいてもよい。
第１１の構成に係るアクティブマトリクス基板は、第１～第１０の構成において、引き出し電極および第１絶縁層上に位置する第２絶縁層をさらに備えてもよい。画素電極は第２絶縁層上に位置しており、第２絶縁層は、第３コンタクトホールを含んでもよい。画素電極は、第３コンタクトホールを介して酸化物半導体層のソース領域と接続されていてもよい。
第１２の構成に係るアクティブマトリクス基板は、第１１の構成において、第３コンタクトホールは、トップゲートバスラインの１つの一部上に位置しており、第３コンタクトホールの底部の形状は円形であってもよい。
第１３の構成に係るアクティブマトリクス基板は、第１１の構成において、第３コンタクトホールは、トップゲートバスライン上以外の領域に位置しており、第３コンタクトホールの底部の形状は矩形であってもよい。
第１４の構成に係るアクティブマトリクス基板は、第１～第１３の構成において、基板の非表示領域に位置する駆動回路をさらに備え、駆動回路は、多結晶シリコン半導体層をそれぞれ含む複数のＴＦＴを含んでいてもよい。
第１５の構成に係る液晶表示装置は、第１～第３の構成のアクティブマトリクス基板と、アクティブマトリクス基板と対向して位置する対向基板と、アクティブマトリクス基板と対向基板との間に位置する液晶層と、少なくとも液晶層を介して互いに対向する一対の偏光板とを備える。一対の偏光板は、クロスニコルに配置されており、一対の偏光板の偏光軸は第２コンタクトホールの底部の直交する２辺にそれぞれ平行である。
第１６の構成に係る液晶表示装置は、第４～第９の構成のアクティブマトリクス基板と、アクティブマトリクス基板と対向して位置する対向基板と、アクティブマトリクス基板と対向基板との間に位置する液晶層と、少なくとも液晶層を介して互いに対向する一対の偏光板とを備える。
第１５および第１６の構成によれば、黒表示時におけるコンタクトホールにおける光漏れを抑制することができる。
本開示の実施形態によるアクティブマトリクス基板は、ヘッドマウントディスプレイ、スマートフォン等に使用される液晶表示装置に好適に用いられる。また、液晶表示装置に限定されず、有機ＥＬ表示装置などの種々の表示装置に好適に用いられる。
１０…基板、２１…ベースコート膜、２２…下地膜、２３…下地絶縁層、２４…層間絶縁膜、２５…保護膜、２６…第１絶縁層、２６ｄ…酸化ケイ素膜、２６ｅ…窒化ケイ素膜、２７…ゲート絶縁膜、２８…第２絶縁層、３０…酸化物半導体層、３０Ｃ…チャネル領域、３０Ｄ…ドレイン領域、３０Ｓ…ソース領域、３１…引き出し電極、５１…第１コンタクトホール、５１ａ…開口、５１ｂ…底部、５２…第２コンタクトホール、５２ａ…開口、５２ｂ…底部、５２ｃ…辺、５２ｄ…辺、５３…第３コンタクトホール、５３ｂ…底部、６２…第２コンタクトホール、６２ａ…開口、６２ｂ…底部、６２ｃ…側壁、６２ｄ…第１傾斜部、６２ｅ…第２傾斜部、２００…アクティブマトリクス基板、２１０…対向基板、２２０…液晶層、２３０、２４０…偏光板、２５０…スペーサ、３００…液晶表示装置

Claims (16)

  1. 複数の画素領域を含む表示領域と、前記表示領域の周辺に設けられた非表示領域とを有する基板と、
    前記表示領域において、第１方向に延びる複数のソースバスラインと、
    前記第１方向と交差する第２方向に延びる複数のゲートバスラインと、
    を備えたアクティブマトリクス基板であって、
    各画素領域において、
    ソース領域およびドレイン領域を有する酸化物半導体層を含む画素ＴＦＴと、
    前記酸化物半導体層を少なくとも覆って配置された第１絶縁層と、
    前記第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、
    前記引き出し電極の上方に位置し、前記引き出し電極と電気的に接続された画素電極と、
    をさらに備え、
    前記第１絶縁層は、前記ソース領域の上方に位置する第１コンタクトホールと、前記ドレイン領域の上方に位置する第２コンタクトホールとを含み、
    前記複数のソースバスラインの１つの一部は前記ソース領域の一部と重なり、かつ前記第１コンタクトホールを介して前記酸化物半導体層の前記ソース領域と接続されており、
    前記引き出し電極は、前記第２コンタクトホールを介して前記酸化物半導体層の前記ドレイン領域と接続されており、
    前記第１コンタクトホールの底部の形状は前記第２コンタクトホールの底部の形状とは異なっており、かつ、前記第２コンタクトホールの前記底部の形状は直交する２辺を含む、アクティブマトリクス基板。
  2. 前記第１コンタクトホールの底部の形状は円形である、請求項１に記載のアクティブマトリクス基板。
  3. 前記第２コンタクトホールの底部の形状は矩形である、請求項１に記載のアクティブマトリクス基板。
  4. 複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有する基板と、
    前記表示領域において、第１方向に延びる複数のソースバスラインと、
    前記第１方向と交差する第２方向に延びる複数のゲートバスラインと、
    を備えたアクティブマトリクス基板であって、
    各画素領域において、
    ソース領域およびドレイン領域を有する酸化物半導体層を含む画素ＴＦＴと、
    前記酸化物半導体層を少なくとも覆って配置された第１絶縁層と、
    前記第１絶縁層上に配置され、透明導電膜を含む引き出し電極と、
    前記引き出し電極の上方に位置し、前記引き出し電極と電気的に接続された画素電極と、
    をさらに備え、
    前記第１絶縁層は、前記ソース領域の上方に位置する第１コンタクトホールと、前記ドレイン領域の上方に位置する第２コンタクトホールとを含み、
    前記複数のソースバスラインの１つの一部は前記ソース領域の一部と重なり、かつ前記第１コンタクトホールを介して前記酸化物半導体層の前記ソース領域と接続されており、
    前記引き出し電極は、前記第２コンタクトホールを介して前記酸化物半導体層の前記ドレイン領域と接続されており、
    前記第２コンタクトホールは、階段状の側壁を有するアクティブマトリクス基板。
  5. 前記第２コンタクトホールの前記側壁は、前記基板に垂直な断面において複数の第１傾斜部と前記第１傾斜部よりも前記基板に対する傾斜角度が小さい複数の第２傾斜部とを有し、前記複数の第１傾斜部と前記複数の第２傾斜部とは前記第１絶縁層の厚さ方向において交互に位置している、請求項４に記載のアクティブマトリクス基板。
  6. 前記第１傾斜部の前記傾斜角度は８０°より大きい請求項５に記載のアクティブマトリクス基板。
  7. 前記第２傾斜部の前記傾斜角度は８０°より小さい請求項５または６に記載のアクティブマトリクス基板。
  8. 前記第２コンタクトホールの底部の形状は円形である、請求項４から７のいずれか１項に記載のアクティブマトリクス基板。
  9. 前記第２コンタクトホールの底部の形状は矩形である、請求項４から７のいずれか１項に記載のアクティブマトリクス基板。
  10. 前記複数のゲートバスラインは、複数のトップゲートバスラインと複数のボトムゲートバスラインを含み、平面視において、前記複数のトップゲートバスラインの１つは複数のボトムゲートバスラインの１つに対して上方に位置し、かつ重なっており、
    前記画素ＴＦＴは、前記複数のトップゲートバスラインの１つの一部および前記複数のボトムゲートバスラインの１つの一部をそれぞれトップゲートおよびボトムゲートとして含む、請求項１から９のいずれか１項に記載のアクティブマトリクス基板。
  11. 前記引き出し電極および前記第１絶縁層上に位置する第２絶縁層をさらに備え、
    前記画素電極は前記第２絶縁層上に位置しており、
    前記第２絶縁層は、第３コンタクトホールを含み、
    前記画素電極は、前記第３コンタクトホールを介して前記酸化物半導体層の前記ソース領域と接続されている、請求項１から１０のいずれか１項に記載のアクティブマトリクス基板。
  12. 前記第３コンタクトホールは、前記トップゲートバスラインの１つの一部上に位置しており、
    前記第３コンタクトホールの底部の形状は円形である、請求項１１に記載のアクティブマトリクス基板。
  13. 前記第３コンタクトホールは、前記トップゲートバスライン上以外の領域に位置しており、
    前記第３コンタクトホールの底部の形状は矩形である、請求項１１に記載のアクティブマトリクス基板。
  14. 前記基板の前記非表示領域に位置する駆動回路をさらに備え、
    前記駆動回路は、多結晶シリコン半導体層をそれぞれ含む複数のＴＦＴを含む、請求項１から１３のいずれか１項に記載のアクティブマトリクス基板。
  15. 請求項１から３のいずれか１項に記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向して位置する対向基板と、
    前記アクティブマトリクス基板と前記対向基板との間に位置する液晶層と、
    少なくとも前記液晶層を介して互いに対向する一対の偏光板と
    を備え、
    前記一対の偏光板は、クロスニコルに配置されており、
    前記一対の偏光板の偏光軸は前記第２コンタクトホールの前記底部の直交する２辺にそれぞれ平行である、液晶表示装置。
  16. 請求項４から９のいずれか１項に記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向して位置する対向基板と、
    前記アクティブマトリクス基板と前記対向基板との間に位置する液晶層と、
    少なくとも前記液晶層を介して互いに対向する一対の偏光板と
    を備えた液晶表示装置。
JP2022015797A 2022-02-03 2022-02-03 アクティブマトリクス基板および液晶表示装置 Pending JP2023113430A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022015797A JP2023113430A (ja) 2022-02-03 2022-02-03 アクティブマトリクス基板および液晶表示装置
US18/095,821 US11774819B2 (en) 2022-02-03 2023-01-11 Active matrix substrate and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015797A JP2023113430A (ja) 2022-02-03 2022-02-03 アクティブマトリクス基板および液晶表示装置

Publications (1)

Publication Number Publication Date
JP2023113430A true JP2023113430A (ja) 2023-08-16

Family

ID=87431903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015797A Pending JP2023113430A (ja) 2022-02-03 2022-02-03 アクティブマトリクス基板および液晶表示装置

Country Status (2)

Country Link
US (1) US11774819B2 (ja)
JP (1) JP2023113430A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
KR101539354B1 (ko) * 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
KR102066623B1 (ko) * 2013-08-21 2020-01-17 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
WO2017098375A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7183061B2 (ja) * 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
CN111752034A (zh) * 2019-03-28 2020-10-09 夏普株式会社 液晶面板的制造方法以及液晶面板
TWI714093B (zh) * 2019-05-21 2020-12-21 友達光電股份有限公司 陣列基板

Also Published As

Publication number Publication date
US11774819B2 (en) 2023-10-03
US20230244114A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
JP5299768B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
JP3904828B2 (ja) 液晶表示装置
WO2014103917A1 (ja) 液晶ディスプレイ
JP4578958B2 (ja) 液晶表示装置
JP4609525B2 (ja) 液晶表示装置
JP2023130382A (ja) 表示装置及び半導体装置
JP4817718B2 (ja) 表示装置用基板及びそれを備えた液晶表示装置
KR20150021408A (ko) 박막 트랜지스터 기판, 그 제조 방법, 및 표시 장치
US9989828B2 (en) Semiconductor device and liquid crystal display device
JP5150082B2 (ja) 液晶表示装置
US11822194B2 (en) Display device
JP2007093859A (ja) 液晶装置および電子機器
JP2023113430A (ja) アクティブマトリクス基板および液晶表示装置
US20240105731A1 (en) Active matrix substrate and liquid crystal display device
WO2014015629A1 (zh) 显示面板和显示装置
CN114924436B (zh) 阵列基板及液晶显示面板
JP4610347B2 (ja) 液晶表示装置
JP4294669B2 (ja) 表示装置
JP2008145572A (ja) 液晶表示装置
KR101603224B1 (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
JP4910706B2 (ja) 電気光学装置の製造方法
JP4294664B2 (ja) 表示装置
JP2007004204A (ja) 表示装置
JP2007079595A (ja) 液晶表示装置