JP2007004204A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2007004204A JP2007004204A JP2006250879A JP2006250879A JP2007004204A JP 2007004204 A JP2007004204 A JP 2007004204A JP 2006250879 A JP2006250879 A JP 2006250879A JP 2006250879 A JP2006250879 A JP 2006250879A JP 2007004204 A JP2007004204 A JP 2007004204A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- electrode
- film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Abstract
【解決手段】薄膜トランジスタと、前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、前記ソース配線及び前記ドレイン電極上に形成された第2の層間絶縁膜と、前記第2の層間絶縁膜上に形成された電磁シールド用の導電膜と、前記導電膜上に形成された第3の層間絶縁膜と、前記第3の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、前記導電膜は前記ソース配線と前記画素電極との間に設けられている。
【選択図】図6
Description
本明細書で開示する発明の一つは、図1乃至図6にその作製工程が例示される構成のように、
格子状に配置されたソース配線305とゲイト配線204(図3参照)と、
前記ソース配線305にソース領域207が接続され、前記ゲイト配線204がゲイト電極202に接続された薄膜トランジスタと、
前記ソース配線305と同時に形成されたドレイン電極303と、(図6参照)
前記ドレイン電極303の上方に形成された補助容量用電極401と、(図6参照)
前記補助容量用電極401の上方に形成された反射画素電極602と、(図6参照)
を有し、
前記ドレイン電極303と前記補助容量用電極401との間には補助容量が形成され、(図6参照)
前記ドレイン電極303は画素領域の大部分を占めている(図3参照)ことを特徴とする。
・〔ソース配線305と同時に形成されたドレイン電極303〕(図6参照)
は、図3に代表的に示されるように、同一の表面上(この場合は層間絶縁膜301上)に成膜された膜をパターニングすることにより、303と305で示されるようなパターンを形成することによって得られる。
他の発明の構成は、
格子状に配置されたソース配線とゲイト配線と、
前記ソース配線にソース領域が接続され、前記ゲイト配線がゲイト電極に接続された薄膜トランジスタと、
前記ソース配線と同時に形成されたドレイン電極と、
前記ドレイン電極の上方に形成された補助容量用電極と、
前記補助容量用電極の上方に形成された電磁シールド用の導電膜と、
前記導電膜の上方に形成された反射画素電極と、
を有し、
前記ドレイン電極と前記補助容量用電極との間には補助容量が形成され、
前記ドレイン電極は画素領域の大部分を占めていることを特徴とする。
他の発明に構成は、
格子状に配置されたソース配線とゲイト配線と、
前記ソース配線にソース領域が接続され、前記ゲイト配線がゲイト電極に接続された薄膜トランジスタと、
前記ソース配線と同時に形成されたドレイン電極と、
前記ドレイン電極の上方に誘電体膜を介して形成された補助容量用電極と、
前記補助容量用電極の上方に形成された電磁シールド用の導電膜と、
前記導電膜の上方に形成された反射画素電極と、
を有し、
前記ドレイン電極と前記補助容量用電極との間には補助容量が形成され、
前記ドレイン電極は画素領域の大部分を占めて形成されており、
前記ゲイト電極と前記ソース配線と前記ドレイン電極とでもって、前記誘電体膜が形成される面の平坦性が確保されていることを特徴とする。
他の発明の構成は、
格子状に配置されたソース配線とゲイト配線と、
前記ソース配線にソース領域が接続され、前記ゲイト配線がゲイト電極に接続された薄膜トランジスタと、
前記ソース配線と同時に形成されたドレイン電極と、
前記ドレイン電極の上方に誘電体膜を介して形成された補助容量用電極と、
前記補助容量用電極の上方に形成された電磁シールド用の導電膜と、
前記導電膜の上方に形成された反射画素電極と、
を有し、
前記ドレイン電極と前記補助容量用電極との間には補助容量が形成され、
前記ドレイン電極は画素領域の大部分を占めて形成されており、
前記ゲイト電極と前記ソース配線及び前記ドレイン電極との厚さの差は、液晶層の厚さの20%以下であることを特徴とする。
(1)補助容量の形成
(2)画素電極の平坦化
(3)画素電極のコンタクト形成を容易にする。
といった役割を有している。
100 ガラス基板(または石英基板)
201 ゲイト絶縁膜
202 ゲイト電極(アルミニウムで構成される)
203 陽極酸化膜
204 ゲイト配線
301 層間絶縁膜(酸化珪素膜)
302 ドレイン電極(チタン膜)
303 ドレイン電極(アルミニウム膜)
304 ドレイン電極(チタン膜)
305 ソース配線(ソース電極)
306 ソース配線(ソース電極)
307 ソースコンタクト部
308 ドレインコンタクト部
400 窒化珪素膜
401 容量形成用の電極
501 層間絶縁膜(ポリイミド樹脂膜)
502 電界遮蔽用シールド(ブラックマトリクス)
601 層間絶縁膜(ポリイミド樹脂膜)
602 画素電極(アルミニウム膜)
603 画素コンタクト部
Claims (14)
- 薄膜トランジスタと、
前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、
前記ソース配線及び前記ドレイン電極上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された電磁シールド用の導電膜と、
前記導電膜上に形成された第3の層間絶縁膜と、
前記第3の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、
前記導電膜は前記ソース配線と前記画素電極との間に設けられていることを特徴とする表示装置。 - 薄膜トランジスタと、
前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、
前記ソース配線及び前記ドレイン電極上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された電磁シールド用の導電膜と、
前記導電膜上に形成された第3の層間絶縁膜と、
前記第3の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、
前記導電膜は前記薄膜トランジスタと前記画素電極との間に設けられていることを特徴とする表示装置。 - 薄膜トランジスタと、
前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、
前記ドレイン電極と重なる補助容量形成用の電極と、
前記補助容量形成用の電極上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された電磁シールド用の導電膜と、
前記導電膜上に形成された第3の層間絶縁膜と、
前記第3の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、
前記導電膜は前記ソース配線と前記画素電極との間に設けられていることを特徴とする表示装置。 - 薄膜トランジスタと、
前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、
前記ドレイン電極と重なる補助容量形成用の電極と、
前記補助容量形成用の電極上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された電磁シールド用の導電膜と、
前記導電膜上に形成された第3の層間絶縁膜と、
前記第3の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、
前記導電膜は前記薄膜トランジスタと前記画素電極との間に設けられていることを特徴とする表示装置。 - 請求項1乃至4のいずれか一において、前記導電膜は、前記ドレイン電極と前記画素電極とのコンタクト部分以外の全ての領域を覆っていることを特徴とする表示装置。
- 請求項1乃至5のいずれか一において、前記導電膜は、チタンからなることを特徴とする表示装置。
- 請求項1乃至6のいずれか一において、前記第3の層間絶縁膜は、ポリイミドからなることを特徴とする表示装置。
- 請求項1乃至7のいずれか一において、前記ソース配線及び前記ドレイン電極は、アルミニウム膜と、前記アルミニウム膜の上下に接して形成されたチタン膜とからなることを特徴とする表示装置。
- 請求項1乃至8のいずれか一において、前記ゲイト電極、前記ソース配線及び前記ドレイン電極の厚さは、概略一致していることを特徴とする表示装置。
- 請求項1乃至9のいずれか一において、前記表示装置は、液晶表示装置であることを特徴とする表示装置。
- 請求項10において、前記ゲイト電極の厚さと前記ソース配線及び前記ドレイン電極の厚さとの差は、液晶層の厚さの20%以下であることを特徴とする表示装置。
- 請求項1乃至9のいずれか一において、前記表示装置は、ELディスプレイであることを特徴とする表示装置。
- 請求項1乃至9のいずれか一において、前記表示装置は、携帯型の情報処理端末、ヘッドマウントディスプレイ、携帯電話、ビデオカメラ、または投影型のプロジェクターであることを特徴とする表示装置。
- 請求項1乃至9のいずれか一において、前記表示装置は、人工衛星からの信号を基に地図情報を表示する機能を有していることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250879A JP2007004204A (ja) | 2006-09-15 | 2006-09-15 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250879A JP2007004204A (ja) | 2006-09-15 | 2006-09-15 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09293497A Division JP3871764B2 (ja) | 1997-03-26 | 1997-03-26 | 反射型の表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132274A Division JP2009193081A (ja) | 2009-06-01 | 2009-06-01 | 表示装置及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007004204A true JP2007004204A (ja) | 2007-01-11 |
Family
ID=37689804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006250879A Withdrawn JP2007004204A (ja) | 2006-09-15 | 2006-09-15 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007004204A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282368A (ja) * | 2008-05-23 | 2009-12-03 | Panasonic Corp | 表示装置 |
EP2902994A4 (en) * | 2012-10-30 | 2016-09-14 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR |
-
2006
- 2006-09-15 JP JP2006250879A patent/JP2007004204A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282368A (ja) * | 2008-05-23 | 2009-12-03 | Panasonic Corp | 表示装置 |
EP2902994A4 (en) * | 2012-10-30 | 2016-09-14 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR |
US9760102B2 (en) | 2012-10-30 | 2017-09-12 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
EP3564742A1 (en) * | 2012-10-30 | 2019-11-06 | Sharp Kabushiki Kaisha | Active-matrix substrate, display panel and display device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3871764B2 (ja) | 反射型の表示装置 | |
US7663723B2 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
US9496286B2 (en) | Display substrate with a common electrode and liquid crystal display panel having the same | |
US8687157B2 (en) | Liquid crystal display device | |
JP5638833B2 (ja) | 画像表示装置及びその製造方法 | |
KR101848827B1 (ko) | 액정표시장치 | |
US20180301806A1 (en) | Scanning antenna and method for manufacturing same | |
KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
US9853164B2 (en) | Semiconductor device and display device | |
US10276595B2 (en) | Liquid crystal display device and method of manufacturing a liquid crystal display device | |
JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
JP2007293155A (ja) | 液晶表示装置 | |
JPH1195687A (ja) | 表示装置 | |
US8304768B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
JP2013246358A (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
JP2007093859A (ja) | 液晶装置および電子機器 | |
JP4294669B2 (ja) | 表示装置 | |
JP4294664B2 (ja) | 表示装置 | |
JP2007004204A (ja) | 表示装置 | |
JP5941455B2 (ja) | 表示装置 | |
JP2009193081A (ja) | 表示装置及び電子装置 | |
JP2012252361A (ja) | 表示装置 | |
US10534229B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090603 |