JP2019008211A - 表示素子実装基板及び表示装置 - Google Patents

Abstract

【課題】タイル状に貼り合わせて大画面化が容易な表示素子実装基板を提供する。【解決手段】表示装置実装基板１１０は、表示素子と、表示素子を制御する駆動ＩＣと、が実装される表示素子実装基板１１０であって、第１面及び第２面を有するガラス基板と、第１面上に設けられた第１多層配線層と、第２面上に設けられた第２多層配線層と、第１多層配線層の間を絶縁する絶縁層と、を有し、第２多層配線層の層数は、第１多層配線層の層数よりも少なく、第１多層配線層のうち最上層に設けられた第１配線層は、表示素子と電気的に接続されるものである。【選択図】図１

Description

本開示は、表示素子実装基板及び表示装置に関する。

近年、次世代のディスプレイとして、マイクロＬＥＤディスプレイが注目を浴びている。マイクロＬＥＤディスプレイは、ＬＥＤ素子を高密度に敷き詰めることで、高精細かつ高視野角なディプレイを実現しようというものである。また、マイクロＬＥＤディスプレイは、複数のＬＥＤ素子を有するディスプレイユニットを複数貼り合わせることで、設置場所に応じて、画面サイズや縦横比を任意に構成することができることから、大画面のディスプレイを構成できることが期待されている。

例えば、特許文献１には、複数のＬＥＤ素子が実装された樹脂からなるプリント基板を、タイル状に貼り合わせることで、大画面のマイクロＬＥＤディスプレイを構成する技術について開示されている。

特開２０１５−１９７５４４号公報

しかしながら、複数のＬＥＤ素子を樹脂からなるプリント基板に実装する場合、プリント基板の面積が大きくなればなるほど、プリント基板に反りが生じてしまうという問題がある。また、プリント基板の表面及び裏面において、積層される配線層の層数が異なる場合にも、プリント基板に加わる応力によって、プリント基板に反りが生じる原因となる。

このように、ＬＥＤ素子を実装するプリント基板に反りが生じてしまうと、プリント基板を高密度に敷き詰めることができないという問題が生じる。また、プリント基板を継ぎ目なく、貼り合わせることが困難となる。そのため、高精細な表示装置を製造することが困難となる。

そこで、本開示は、基板の反りが低減された表示素子実装基板を提供することを目的の一とする。または、高精細な表示装置を提供することを目的の一つとする。

本開示に係る表示装置実装基板は、表示素子と、表示素子を制御する駆動ＩＣと、が実装される表示素子実装基板であって、第１面及び第２面を有するガラス基板と、第１面上に設けられた第１多層配線層と、第２面上に設けられた第２多層配線層と、第１多層配線層の間を絶縁する絶縁層と、を有し、第２多層配線層の層数は、第１多層配線層の層数よりも少なく、第１多層配線層のうち最上層に設けられた第１配線層は、表示素子と電気的に接続されるものである。

上記構成において、ガラス基板は、第１面と第２面とを貫通する貫通孔を有する。

上記構成において、第１面、第２面、及び貫通孔に設けられた貫通電極をさらに有する。

上記構成において、絶縁層は、貫通孔と重なる領域に開口部を有し、開口部及び貫通孔に設けられた貫通電極をさらに有する。

上記構成において、貫通電極は、第１配線層と電気的に接続される。

上記構成において、駆動ＩＣは、表示素子と同じ面に設けられる。

上記構成において、表示素子は、ＬＥＤ素子又はＥＬ素子である。

本開示に係る表示装置は、行列状に配列された複数の表示素子実装基板と、複数の実装基板を制御する制御回路と、を有し、表示素子実装基板は、配線基板と、配線基板上に配置された表示素子と、表示素子を制御する駆動ＩＣと、を有し、配線基板は、第１面及び第２面を有するガラス基板と、第１面上に設けられた第１多層配線層と、第２面上に設けられた第２多層配線層と、第１多層配線層を絶縁する絶縁層と、を有し、第１多層配線層の層数は、第２多層配線層の層数よりも多く、第１多層配線層のうち層上層に設けられた第１配線層は、表示素子と電気的に接続されるものである。

上記構成において、ガラス基板は、第１面と第２面とを貫通する貫通孔を有する。

上記構成において、第１面、第２面、及び貫通孔に設けられた貫通電極をさらに有する。

上記構成において、絶縁層は、貫通孔と重なる領域に開口部を有し、開口部及び貫通孔に設けられた貫通電極をさらに有する。

上記構成において、貫通電極は、第1配線層と電気的に接続される。

上記構成において、駆動ＩＣは、表示素子と同じ面に設けられる。

上記構成において、表示素子は、ＬＥＤ素子又はＥＬ素子である。

そこで、本開示は、基板の反りが低減された表示素子実装基板を提供することを目的の一とする。または、大画面の表示装置を提供することを目的の一つとする。

本開示に係る表示装置を説明する平面図である。 図１に示す表示装置のＡ１−Ａ２線に沿った断面図である。 本開示に係る表示装置の画素回路である。 本開示に係る表示装置の画素回路である。 本開示に係る表示素子実装基板を説明する平面図である。 本開示に係る表示素子実装基板を説明する平面図である。 図６Ａに示すＢ１−Ｂ２線に沿った断面図である。 本開示に係る配線基板を説明する断面図。 本開示に係る配線基板の製造工程を説明する断面図。 本開示に係る配線基板の製造工程を説明する断面図。 本開示に係る配線基板の製造工程を説明する断面図。 本開示に係る配線基板の製造工程を説明する断面図。 本開示に係る配線基板を説明する断面図。 本開示に係る配線基板を説明する断面図。 本開示に係る配線基板を説明する断面図。

以下、本開示に係る表示素子実装基板及び表示装置について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、以下の実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部を図面から省略している場合がある。

＜第１実施形態＞
第１実施形態に係る表示装置１００について、図１乃至図１１を参照して詳細に説明する。

［表示装置の構造］
図１に、第１実施形態に係る表示装置１００の平面構成の一例を示す。図１に示すように、表示装置１００は、基板１０１上に、表示領域１０２と、表示領域１０２を制御する制御回路１０３と、を有する。また、表示領域１０２には、行列状に配置された複数の表示素子実装基板１１０が設けられている。表示領域１０２において、複数の表示素子実装基板１１０は、タイル状に敷き詰められている。

基板１０１は、剛性が高い材料であることが好ましく、例えば、ガラス基板、ステンレス基板などを用いることができる。また、制御回路１０３は、外付けのドライバＩＣであってもよいし、基板１０１に回路が作り込まれていてもよい。

図２に、図１に示す表示装置１００のＡ１−Ａ２線に沿った断面図を示す。図２に示すように、基板１０１上に、複数の表示素子実装基板１１０が設けられている。また、表示素子実装基板１１０は、配線基板１１１と、配線基板１１１上に設けられた表示素子１１２と、駆動ＩＣ１１３と、を有している。また、表示素子１１２及び駆動ＩＣ１１３は、複数のバンプ１１４によって、配線基板１１１と接続されている。また、駆動ＩＣ１１３は、表示素子１１２と同じ面に設けられている。

配線基板１１１を構成する基板は、剛性が高い材料であることが好ましい。そのため、配線基板１１１を構成する基板としては、ガラス基板、石英基板、サファイア基板、炭化シリコン基板、アルミナ（Ａｌ₂Ｏ₃）基板、窒化アルミニウム（ＡｌＮ）基板、酸化ジルコニア（ＺｒＯ₂）基板、又はこれらの基板が積層された基板を用いることができる。また、配線基板１１１を構成する基板として、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。配線基板１１１の配線の構成については、後に詳述する。

また、複数の表示素子実装基板１１０につき一つ、貫通電極１１５が設けられている。貫通電極１１５は、配線基板１１１の第１面（図７においては上側）と、第１面と反対側の第２面とを貫通する貫通孔に設けられている。貫通電極１１５は、基板１０１の制御回路１０３から延在する配線と、配線基板１４１の第１面に延在する配線と、を電気的に接続する機能を有する。

配線基板１１１の第１面に延在する配線は、複数のバンプ１１４を介して、表示素子１１２や駆動ＩＣに接続される。

表示素子１１２として、ＬＥＤ素子を用いることができる。ＬＥＤ素子として、マイクロメータオーダのチップを用いることが好ましく、例えば、数１０μｍ角のＬＥＤチップを用いることが好ましい。ＬＥＤ素子は、赤色光を発光するＬＥＤ、緑色光を発光するＬＥＤ、及び青色光を発光するＬＥＤが、互いに異なるＬＥＤチップで構成されていてもよいし、共通のＬＥＤチップで構成されていてもよい。また、表示素子１１２として有機ＥＬ素子等の発光素子を用いることもできる。なお、表示素子１１２の発光色は、３色に限られず、４色以上であってもよい。

また、駆動ＩＣ１１３は、表示素子１１２を制御する機能を有する。図２においては、駆動ＩＣ１１３と、表示素子１１２とを異なる部品として示しているが、本開示はこれに限定されず、表示素子及び駆動ＩＣを含む集積回路を使用することもできる。

［画素回路］
図３に、図１に示す表示装置１００の領域１０４における画素回路を示す。領域１０４には、表示素子実装基板１１０が、２行×２列設けられている。４個の表示素子実装基板１１０の各々には、表示素子１１２及び駆動ＩＣ１１３が設けられている。なお、図３に示す表示素子実装基板１１０が、表示装置１００の一つの画素に対応する。

図３に示すように、表示領域１０２には、行方向に延在するゲート線２１１及び電圧線２１２と、列方向に延在する複数の信号線２１３、参照電圧線２１４、２１５、電源線２１６、２１７、及びグランド線２１８と、が設けられている。

また、一画素にひとつずつ表示素子１１２及び駆動ＩＣ１１３が設けられている。駆動ＩＣ１１３は、ゲート線２１１、電圧線２１２、信号線２１３、参照電圧線２１４、２１５、電源線２１６、２１７、及びグランド線２１８と接続されている。また、表示素子１１２は、駆動ＩＣ１１３及びグランド線２１８に接続されている。なお、図３に示す画素回路では、表示素子と駆動ＩＣとの機能を明示するため、異なるブロックで示しているが、本開示はこれに限定されない。表示素子と駆動ＩＣとが一つにパッケージされた集積回路を使用してもよい。

図３に示すように、複数のゲート線２１１において、各行に貫通電極１１５ａが設けられており、複数の電圧線２１２において、各行に貫通電極１１５ｂが設けられている。また、複数の信号線２１３において、各列に貫通電極１１５ｃが設けられ、複数のグランド線２１８において、各列に貫通電極１１５ｄが設けられている。貫通電極１１５ａは、ゲート線２１１を介して複数の駆動ＩＣ１１３と接続される。なお、貫通電極１１５ｂ、貫通電極１１５ｃ、及び貫通電極１１５ｄも同様に、電圧線２１２、信号線２１３、グランド線２１８のそれぞれを介して、複数の駆動ＩＣ１１３と接続される。

図３においては、ゲート線２１１の各行に貫通電極１１５ａを設ける例を示したが、本発明はこれに限定されない。貫通電極は、複数の行毎または複数の列毎に設ける構成であってもよい。

図４に、表示素子実装基板１１０が、３行×３列設けられている例を示す。図４においては、説明のため、配線を適宜省略して図示している。複数のゲート線２１１は、行毎に貫通電極１１５ａが設けられており、複数の信号線２１３は、列毎に貫通電極１１５ｃが設けられている。また、貫通電極１１５ｂは、３行の電圧線２１２に接続され、貫通電極１１５ｄは、３列のグランド線２１８と接続されている。このように、貫通電極１１５ａ〜１１５ｄの個数は、それぞれ異なっていてもよい。また、一つの貫通電極によって制御される駆動ＩＣ１１３の個数は特に限定されない。貫通電極１１５ａ〜１１５ｄは、画素レイアウトに応じて、適宜設けることができる。

なお、図３及び図４に図示していないが、参照電圧線２１４、２１５電源線２１６、２１７にも、それぞれ貫通電極を設けることができる。

ゲート線２１１には、制御回路１０３から、貫通電極１１５ａを介して表示素子１１２を選択する信号が入力される。表示素子１１２を選択する信号は、例えば、信号線２１３に入力された信号のサンプリングを開始するとともに、サンプリングされた信号を表示素子１１２に入力させ、表示素子１１２の発光を開始させる信号である。

信号線２１３には、制御回路１０３から、貫通電極１１５ｃを介して映像信号に応じた信号が入力される。また、映像信号に応じた信号とは、例えば、表示素子１１２の発光輝度を制御する信号である。なお、図４においては、信号線２１３は、単数で設ける場合について示しているが、本発明はこれに限定されない。信号線２１３は、表示素子の発光色数に応じた本数設けることができる。例えば、表示素子１１２が、赤色、緑色、及び青色の３色であれば、信号線２１３は、３本設けることができる。

参照電圧線２１４、２１５、電源線２１６、２１７、及びグランド線２１８は、制御回路から固定の電圧が入力される。また、電圧線２１２には、制御回路から、例えば、のこぎり状の波形を有する信号が入力される。

上記で説明したように、基板１０１に設けられた制御回路１０３から延在する配線は、貫通電極１１５ａ〜１１５ｄによって、配線基板１１１の第１面に延在するゲート線２１１、電圧線２１２、信号線２１３、グランド線２１８のそれぞれと接続することができる。

［配線基板と表示素子との接続部］
次に、配線基板１１１と、表示素子及び駆動ＩＣとの接続部について詳細に説明する。図５に、配線基板１１１の上面視したときの平面図を示す。図５においては、複数の配線層１２１上に、複数の配線層１２２が設けられ、複数の配線層１２２上に、複数の配線層１２３が設けられる。また、複数の配線層１２１は、第１方向に沿って延在し、複数の配線層１２２は、第１方向と交差する第２方向に沿って延在する。複数の配線層１２３上には、表示素子及び駆動ＩＣを含む集積回路１１６が設けられる。図５においては、実線で示した領域が、集積回路１１６が設けられる領域である。また、集積回路１１６のピン数は、例えば、２４ピンであって、外周には１６ピン、内周には８ピン設けられる。なお、集積回路１１６のピン数は、２４ピンに限定されない。

また、配線層３１１〜３１６及び配線層３２１〜３２６は、例えば、図３に示したゲート線２１１、電圧線２１２、信号線２１３、及び電源線２１６、２１７などである。これらの配線が、集積回路１１６と接続される。

図６Ｂに、集積回路１１６が設けられる領域１２０におけるＢ１−Ｂ２線に沿った配線基板１１１の断面図を示す。図６Ｂに示すように、配線基板１１１には、基板１４０の第１面１４０ａ上に多層配線層１３０が設けられている。図６Ｂでは、多層配線層１３０において、配線層が３層設けられている例を示すが、本開示はこれに限定されず、４層以上設けられていてもよい。

基板１４０の第１面１４０ａ上に、配線層１３１が設けられ、配線層１３１上には、絶縁層１２４が設けられている。また、絶縁層１２４上には、配線層１３３及び配線層１３４が設けられ、配線層１３３及び配線層１３４上には、絶縁層１２５が設けられている。絶縁層１２５上には、配線層１３７と、配線層１３９が設けられている。さらに、配線層１３７及び配線層１３９上には、絶縁層１２６が設けられている。

配線層１３１は、ビア１３２を介して、配線層１３３と接続されており、配線層１３３は、ビア１３５を介して、配線層１３７と接続されており、配線層１３７は、アンダーバンプメタル１４３と接続されている。また、配線層１３４は、ビア１３８を介して配線層１３９と接続されており、配線層１３９は、アンダーバンプメタル１４４と接続されている。そして、アンダーバンプメタル１４３、１４４と、集積回路１１６のはんだボール（図２中に示す複数のバンプ１１４）と接続される。

図６Ａに示すように、集積回路１１６の内周に設けられるピンは、狭いピッチで設けられる。そのため、集積回路１１６の内周に設けられるピンと接続されるビアは、アンダーバンプメタル１４３とビア１３５との位置が重なる、いわゆるスタックビアで設けることが好ましい。また、集積回路１１６の外周に設けられるピンと接続されるビアは、アンダーバンプメタル１４４とビア１３８との位置が重ならない、いわゆるスタッガードビアで設けることが好ましい。

図１に示す制御回路１０３から出力された信号は、図６Ｂに示す多層配線層１３０を介して、集積回路１１６に入力される。

［配線基板の構成例］
本開示に係る配線基板は、様々な態様をとることができる。本開示に係る配線基板の断面構成について、図７乃至図１１を参照して説明する。

図７に、本開示に係る配線基板１４１の断面図を示す。配線基板１４１は、第１面１４０ａと、第１面１４０ａとは反対側の第２面１４０ｂを有する基板１４０を含む。基板１４０は、剛性が高い材料であることが好ましく、ガラス基板、石英基板、サファイア基板、炭化シリコン基板、アルミナ（Ａｌ₂Ｏ₃）基板、窒化アルミニウム（ＡｌＮ）基板、酸化ジルコニア（ＺｒＯ₂）基板、又はこれらの基板が積層された基板を用いることができる。また、基板１４０は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。基板１４０の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さとすることが好ましく、２００μｍ以上６００μｍ以下とすることがより好ましい。

基板１４０には、第１面１４０ａから第２面１４０ｂにかけて基板１４０を貫通する貫通孔１４２が設けられている。貫通孔１４２の開口部の孔径は、５μｍ以上３００μｍ以下、好ましくは２０μｍ以上１００μｍ以下とする。なお、本明細書中において、孔径とは、貫通孔の直径をいい、貫通孔の断面が円でない場合には、断面の周囲の長さを円周とするような円の直径を貫通孔の幅、すなわち孔径とする。

基板１４０の第１面１４０ａ上には、多層配線層１５０が設けられている。図７においては、多層配線層１５０の配線層の層数は３層である。配線層１５１は、配線層１５２とビアを介して接続され、配線層１５２はアンダーバンプメタル１５４と接続されている。また、複数の配線層の間には絶縁層１５９が設けられている。絶縁層１５９は、基板１４０の貫通孔１４２と重なる領域に、開口部１５８を有している。また、絶縁層１５９の開口部１５８及び基板１４０の貫通孔１４２には、貫通電極１５３が設けられている。第２面１４０ｂ側に設けられた貫通電極１５３は、図１又は図２に示す基板１０１上の制御回路１０３から延在する配線と接続される。

また、図７に示すように、基板１４０の貫通孔１４２には絶縁体１５５が設けられ、絶縁層１５９の開口部１５８には絶縁体１５６が設けられている例を示すが、本開示はこれに限定されない。貫通孔１４２には、絶縁体１５５ではなく、導電体が設けられていてもよいし、開口部１５８には、絶縁体１５６ではなく、導電体が設けられていてもよい。また、貫通孔１４２及び開口部１５８には、絶縁体又は導電体が必ずしも設けられていなくてもよい。

なお、図７においては、基板１４０が貫通孔１４２を有する例について示すが、本開示はこれに限定されない。図１乃至図３で説明したように、本開示における表示装置において、複数の表示素子実装基板１１０につき一つの割合で、貫通孔１４２を有する表示素子実装基板１１０が設けられていればよい。

本開示に係る配線基板１４１は、第１面１４０ａに設けられる多層配線層１５０の層数と、第２面１４０ｂに設けられる多層配線層の層数とが異なっている。図７においては、第２面１４０ｂに設けられる多層配線層の層数よりも、集積回路１１６及び駆動ＩＣ１１３が設けられる第１面１４０ａの多層配線層１５０の層数の方が多い場合について示している。

［配線基板の製造方法］
次に、図７に示す配線基板１４１の製造方法について、図８Ａ乃至図８Ｄを参照して説明する。

図８Ａは、貫通孔１４２及び配線層１５１を形成する工程を説明する断面図である。まず、基板１４０に、第１面１４０ａと第２面１４０ｂとを貫通する貫通孔１４２を形成する。

なお、貫通孔１４２の形成方法は、例えば、高出力のレーザ光を基板１４０に照射し、基板１４０を融解することで、貫通孔１４２を形成してもよい。例えば、基板１４０としてガラス基板を用いる場合、ガラス基板を融解できるレーザとして、ＣＯ₂レーザなどを使用することができる。また、レーザ加工を行うためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザＮｄ：ＹＡＧレーザを使用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波などを用いることができる。

また、レーザ光の照射と、ウェットエッチングを適宜組み合わせて貫通孔１４２を形成することもできる。まず、レーザ光の照射によって、基板１４０の貫通孔１４２が形成されるべき領域に変質層を形成する。その他、基板１４０に研磨材を吹き付けるブラスト処理によって基板１４０の貫通孔１４２を形成してもよい。

ウェットエッチングに使用する薬液として、基板１４０としてガラス基板を用いる場合には、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）等が用いられる。フッ酸以外の薬液として、硫酸（Ｈ₂ＳＯ₄）、硝酸（ＨＮＯ₃）、塩酸（ＨＣｌ）等が用いられる。または、上記の薬液を混合した薬液が用いられてもよい。ウェットエッチングに使用する薬液は、基板１４０の材質によって適宜選択することができる。

また、貫通孔１４２を形成する際に、ドライエッチングを用いてもよく、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）法、ボッシュプロセスを用いたＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いてもよい。また、レーザアブレーション法によって貫通孔１４２が形成されてもよい。レーザアブレーション法によって貫通孔１４２を形成した後に、形成された貫通孔１４２の内部に放電処理を行うことで、貫通孔１４２の形状を調整してもよい。

貫通孔１４２の形成には、ウェットエッチングと、上記ドライエッチングを含む加工法と、を組み合わせてもよい。

次に、基板１４０の第１面１４０ａ上に、配線層１５１を形成する。配線層１５１の厚さは、例えば、０．５μｍ以上１０μｍ以下とする。配線層１５１としては、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属、又はこれらの金属を組み合わせた合金を用いることができる。配線層１５１の形成方法としては、例えば、基板１４０にスパッタリング法により導電膜を形成した後、フォトリソグラフィー法によりレジストパターンを形成し、レジストパターンをマスクとして、導電膜をエッチングする。エッチングは、ドライエッチング又はウェットエッチングによって行うことができる。その後、レジストパターンを除去することにより、配線層１５１を形成することができる。

また、配線層１５１の他の形成方法としては、蒸着法やスパッタリング法などによりシード層を形成する。次に、シード層上にフォトリソグラフィー法により、レジストパターンを形成し、シード層上に電界めっきにより、金属層を形成する。次に、レジストパターンを除去した後、シード層をエッチングにより除去する。エッチングは、ドライエッチングまたはウェットエッチングによって行うことができる。

また、金属層の材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属、又はこれらの金属を組わせた合金を用いることができる。また、金属層は、上記の材料を用いて、単層構造又は積層構造とすることができる。また、シード層の材料としては、金属層と同じ材料を用いてもよいが、密着性を高めるため、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウムなどの金属、これらの化合物、又はこれらの金属を組み合わせた合金を用いることもある。また、シード層は、上記の材料を用いて、単層構造又は積層構造とすることができる。なお、上記では、電解めっき法により、配線層１５１を形成する方法について説明したが、これに限定されず、電解めっき法と無電解めっき法とを組み合わせてもよい。

図８Ｂは、基板１４０の第１面１４０ａ上に、絶縁層１５７及び配線層１５２を形成する工程を説明する断面図である。まず、基板１４０の第１面１４０ａ上に、絶縁層１５７を形成する。このとき、貫通孔１４２にも絶縁体が埋め込まれてもよい。例えば、基板１４０の第１面１４０ａを、樹脂フィルムで覆い、真空雰囲気下にて、加熱処理を行うことにより、絶縁層１５７を形成することができる。絶縁層１５７の材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール系樹脂、シクロレフィン、ＰＢＯ（ポリベンゾオキサゾール）樹脂などの硬化性樹脂を用いることができる。また、絶縁層１５７は、スピンコートにより有機材料を塗布することにより、形成されてもよい。有機材料として、ポリイミド、エポキシ、アクリル材料を用いることができる。絶縁層１５７の厚さは、例えば、０．５μｍ以上１０μｍ以下とする。

次に、絶縁層１５７に、フォトリソグラフィー法により、パターニングを行うことで、配線層１５１が露出する開口部を形成する。その後、絶縁層１５７上に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層１５２を形成する。配線層１５２の厚さは、例えば、０．５μｍ以上１０μｍ以下とする。配線層１５２としては、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。また、導電膜は、スパッタリング法の他、蒸着法、ＣＶＤ法など真空装置を用いる方法と、電解めっき、無電解めっきなどのメッキ法を組わせて、膜の種類や、膜厚を調整してもよい。なお、配線層１５２の材料及び形成方法については、配線層１５１と同様であるため、配線層１５１の記載を参照することができる。

図８Ｃは、絶縁層１５７及び配線層１５２上に、さらに絶縁層１５９を形成し、開口部１５８を形成する工程について説明する断面図である。絶縁層１５７及び配線層１５２上に、さらに絶縁層１５９を形成する。絶縁層１５９は、絶縁層１５７で挙げた方法及び材料を用いることができる。また、絶縁層１５９の厚さは、例えば、０．５μｍ以上１０μｍ以下とする。次に、フォトリソグラフィー法により、パターニングを行うことで、絶縁層１５９に、貫通孔１４２と重なる領域に開口部１５８を形成することができる。ここで、貫通孔１４２の内部に設けられた絶縁層１５７も除去される。また、開口部１５８の形成と同時に、配線層１５２を露出する開口部を形成する。なお、図８Ｃにおいては、絶縁層１５９と絶縁層１５７と同じ材料で形成することで、絶縁層１５９が絶縁層１５７と一体化されている様子を示す。また、絶縁層１５７及び絶縁層１５９の厚さは、配線層１５１、及び配線層１５２の厚さによって、調節することができる。

以上の工程により、基板１４０の第１面１４０ａ上に多層配線層１５０を形成することができる。

図８Ｄは、開口部１５８及び貫通孔１４２に貫通電極１５３を形成する工程を説明する断面図である。絶縁層１５７、開口部１５８、貫通孔１４２、及び基板１４０の第２面に、スパッタリング法により、導電膜を形成する。次に、フォトリソグラフィー法により、パターニングを行うことで、貫通電極１５３を形成することができる。貫通電極１５３としては、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。貫通電極１５３は、絶縁層１５７上、開口部１５８、貫通孔１４２、及び基板１４０の第２面１４０ｂに設けられる。また、貫通電極１５３は、絶縁層１５９の開口部を介して配線層１５２と接続される。

次に、基板１４０の貫通孔１４２の内部に絶縁体１５５を充填し、絶縁層１５７の開口部１５８の内部に絶縁体１５６を充填する。最後に、絶縁層１５９の開口部に、アンダーバンプメタル１５４を形成することで、図７に示す配線基板１４１を製造することができる。

本開示に係る配線基板１４１は、基板１４０として、剛性が高い基板を使用している。そのため、基板１４０の第１面１４０ａ及び第２面１４０ｂのそれぞれに設けられる配線層の層数がそれぞれ異なっていたとしても、基板１４０の反りを抑制することができる。これにより、基板の反りが抑制された配線基板１４１を製造することができる。また、このような配線基板１４１に、集積回路１１６及び駆動ＩＣ１１３を実装することにより、基板の反りが抑制された表示素子実装基板１１０を製造することができる。本開示に係る表示素子実装基板１１０は、基板の反りが抑制されているため、高密度に敷き詰めることができる。また、複数の表示素子実装基板１１０を継ぎ目なく、貼り合わせることができる。これにより、高精細な表示装置を製造することができる。

次に、図７に示す配線基板１４１とは一部異なる配線基板１６１の例について、図９を参照して説明する。なお、図９において、図７と同様の構成や材料を示す箇所においては、同じ符号を付すものとする。

基板１４０の第１面１４０ａ上には、多層配線層１６０が設けられている。図９においては、多層配線層１６０の配線層の層数は３層である。配線層１５１は、配線層１５２とビアを介して接続され、配線層１５２は配線層１６３とビアを介して接続されている。また、配線層１６３は、アンダーバンプメタル１５４と接続されている。また、複数の配線層の間には、絶縁層１６４が設けられている。

また、基板１４０の第１面１４０ａ、第２面１４０ｂ、及び貫通孔１４２に、貫通電極１６２が設けられている。貫通電極１６２及び配線層１５１は、基板１４０に、スパッタリング法により、導電膜を成膜した後、フォトリソグラフィー法により、パターニングすることで、形成することができる。図８Ａ乃至図８Ｄにおいては、貫通電極１５３を、多層配線層の形成後に形成する場合について説明したが、貫通電極１６２を、配線層１５１と同じ工程で形成することもできる。

次に、図９に示す配線基板１６１とは一部異なる配線基板１７１の例について、図１０を参照して説明する。なお、図１０において、図９と同様の構成や材料を示す箇所においては、同じ符号を付すものとする。

図１０に示す配線基板１７１においては、基板１４０の第１面１４０ａだけでなく、第２面１４０ｂにも多層配線層１７０が設けられている。多層配線層１７０には、第２面１４０ｂに、配線層１７２が設けられ、絶縁層１６４の開口部を介して、配線層１７３が設けられている。配線層１７２は、貫通電極１６２及び配線層１５１と同じ工程で形成することができ、配線層１７３は、配線層１５２と同じ工程で形成することができる。このように、本開示に係る配線基板１７１では、基板１４０の第１面１４０ａ及び第２面１４０ｂに、それぞれ多層配線層１６０、１７０を設け、第２面１４０ｂに設けられた多層配線層１７０の配線層の層数を、第１面１４０ａに設けられた多層配線層の層数よりも少なく設けることができる。

次に、図７に示す配線基板１４１とは一部異なる配線基板１８１の例について、図１１を参照して説明する。なお、図１１において、図７と同様の構成や材料を示す箇所においては、同じ符号を付すものとする。

基板１４０の第１面１４０ａ上には、多層配線層１８０が設けられている。図１１においては、多層配線層１８０の配線層の層数は２層である。配線層１５１は、配線層１５２とビアを介して接続され、配線層１５２は、アンダーバンプメタル１５４と接続されている。また、配線層１５１と配線層１５２と、アンダーバンプメタル１５４との間には、絶縁層１６４が設けられている。

また、基板１４０の第１面１４０ａ、第２面１４０ｂ、及び貫通孔１４２に、貫通電極１６２が設けられている。貫通電極１６２及び配線層１５１は、基板１４０に、スパッタリング法により、導電膜を成膜した後、フォトリソグラフィー法により、パターニングすることで、形成することができる。図１１に示すように、多層配線層１６０に設けられる配線層は、２層であってもよい。

図７乃至図１１において説明したように、本開示に係る配線基板は、様々な態様をとることができる。なお、本開示に係る配線基板１４１、１６１、１８１においては、基板１４０の第１面１４０ａ側に、多層配線層１６０を設け、第２面１４０ｂ側に、単層の配線層を設ける例について示したが、本開示はこれに限定されない。第１面１４０ａ側に、単層の配線層を設け、第２面１４０ｂ側に、多層配線層を設ける構成であってもよい。また、第１面１４０ａ及び第２面１４０ｂのそれぞれに多層配線層を設け、第１面１４０ａ側と、第２面１４０ｂ側とで、配線層の層数を異ならせてもよい。本開示に係る配線基板は、剛性の高い基板を使用しているため、第１面１４０ａと第２面１４０ｂとで、設けられる配線層の層数が異なっていても、基板１４０の剛性が高いため、配線基板の反りを抑制することができる。

したがって、本開示に係る配線基板１１１、１４１、１６１、１７１、１８１に、表示素子及び駆動ＩＣを実装することで、基板の反りが抑制された表示素子実装基板を製造することができる。本開示に係る表示素子実装基板は、基板の反りが抑制されているため、高密度に敷き詰めることができる。また、表示素子実装基板を継ぎ目なく貼り合わせることができる。これにより、高精細な表示装置を製造することができる。また、表示装置の設置場所に応じて、貼り合わせる表示素子実装基板の枚数を調節することができるため、大画面の表示装置を製造することができる。

本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。

また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。

１００：表示装置、１０１：基板、１０２：表示領域、１０３：制御回路、１０４：領域、１１０：表示素子実装基板、１１１：配線基板、１１２：表示素子、１１３：駆動ＩＣ、１１４：バンプ、１１５ａ〜１１５ｄ：貫通電極、１２０：領域、１２１：配線層、１２２：配線層、１２３：配線層、１２４：絶縁層、１２５：絶縁層、１２６：絶縁層、１３０：多層配線層、１３１：配線層、１３２：ビア、１３３：配線層、１３４：配線層、１３５：ビア、１３７：配線層、１３８：ビア、１３９：配線層、１４０：基板、１４０ａ：第１面、１４０ｂ：第２面、１４１：配線基板、１４２：貫通孔、１４３：アンダーバンプメタル、１４４：アンダーバンプメタル、１５０：多層配線層、１５１：配線層、１５２：配線層、１５３：貫通電極、１５４：アンダーバンプメタル、１５５：絶縁体、１５６：絶縁体、１５７：絶縁層、１５８：開口部、１５９：絶縁層、１６０：多層配線層、１６１：配線基板、１６２：貫通電極、１６３：配線層、１６４：絶縁層、１７０：多層配線層、１７１：配線基板、１７２：配線層、１７３：配線層、１８０：多層配線層、１８１：配線基板、２１１：ゲート線、２１２：電圧線、２１３：信号線、２１４：参照電圧線、２１５：参照電圧線、２１６：電源線、２１７：電源線、２１８：グランド線

Claims (14)

1. 表示素子と、前記表示素子を制御する駆動ＩＣと、が実装される表示素子実装基板であって、
   第１面及び第２面を有するガラス基板と、
   前記第１面上に設けられた第１多層配線層と、
   前記第２面上に設けられた第２多層配線層と、
   前記第１多層配線層の間に設けられた絶縁層と、を有し、
   前記第２多層配線層の層数は、前記第１多層配線層の層数よりも少なく、
   前記第１多層配線層のうち最上層に設けられた第１配線層は、前記表示素子と電気的に接続される、表示素子実装基板。
2. 前記ガラス基板は、前記第１面と前記第２面とを貫通する貫通孔を有する、請求項１に記載の表示素子実装基板。
3. 前記第１面、前記第２面、及び前記貫通孔に設けられた貫通電極をさらに有する、請求項２に記載の表示素子実装基板。
4. 前記絶縁層は、前記貫通孔と重なる領域に開口部を有し、
   前記開口部及び前記貫通孔に設けられた貫通電極をさらに有する、請求項２に記載の表示素子実装基板。
5. 前記貫通電極は、前記第１配線層と電気的に接続される、請求項３又は４に記載の表示素子実装基板。
6. 前記駆動ＩＣは、前記表示素子と同じ面に設けられる、請求項1乃至５のいずれか一項に記載の表示素子実装基板。
7. 前記表示素子は、ＬＥＤ素子又はＥＬ素子である、請求項１乃至６のいずれか一項に記載の表示素子実装基板。
8. 行列状に配列された複数の表示素子実装基板と、
   前記複数の実装基板を制御する制御回路と、を有し、
   前記表示素子実装基板は、
   配線基板と、
   前記配線基板上に配置された表示素子と、
   前記表示素子を制御する駆動ＩＣと、を有し、
   前記配線基板は、
   第１面及び第２面を有するガラス基板と、
   前記第１面上に設けられた第１多層配線層と、
   前記第２面上に設けられた第２多層配線層と、
   前記第１多層配線層に設けられた絶縁層と、を有し、
   前記第１多層配線層の層数は、前記第２多層配線層の層数よりも多く、
   前記第１多層配線層のうち層上層に設けられた第１配線層は、前記表示素子と電気的に接続される、表示装置。
9. 前記ガラス基板は、前記第１面と前記第２面とを貫通する貫通孔を有する、請求項８に記載の表示装置。
10. 前記第１面、前記第２面、及び前記貫通孔に設けられた貫通電極をさらに有する、請求項９に記載の表示装置。
11. 前記絶縁層は、前記貫通孔と重なる領域に開口部を有し、
    前記開口部及び前記貫通孔に設けられた貫通電極をさらに有する、請求項９に記載の表示装置。
12. 前記貫通電極は、前記第１配線層と電気的に接続される、請求項１０又は１１に記載の表示装置。
13. 前記駆動ＩＣは、前記表示素子と同じ面に設けられる、請求項８乃至１２のいずれか一項に記載の表示装置。
14. 前記表示素子は、ＬＥＤ素子又はＥＬ素子である、請求項８乃至１３のいずれか一項に記載の表示装置。

Images