JP5437489B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5437489B2
JP5437489B2 JP2012526800A JP2012526800A JP5437489B2 JP 5437489 B2 JP5437489 B2 JP 5437489B2 JP 2012526800 A JP2012526800 A JP 2012526800A JP 2012526800 A JP2012526800 A JP 2012526800A JP 5437489 B2 JP5437489 B2 JP 5437489B2
Authority
JP
Japan
Prior art keywords
chiplet
substrate
common substrate
electrode
chiplets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012526800A
Other languages
English (en)
Other versions
JP2013502620A5 (ja
JP2013502620A (ja
Inventor
コック、ロナルド・エス
ヘイマー、ジョン・ダブリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Publication of JP2013502620A publication Critical patent/JP2013502620A/ja
Publication of JP2013502620A5 publication Critical patent/JP2013502620A5/ja
Application granted granted Critical
Publication of JP5437489B2 publication Critical patent/JP5437489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、共通基板上に分散配置された、別々の基板を有する独立制御のチップレットを利用するデバイスに関する。
［関連出願の相互参照］
Winters他によって２００８年８月１４日に出願された「OLED DEVICE WITH EMBEDDED CHIP DRIVING」と題する米国特許出願第１２／１９１，４７８号が参照される。この米国特許出願の開示は本明細書に援用される。
フラットパネルディスプレイデバイスは、コンピューティングデバイスとともに、そしてポータブルデバイスにおいて、更にはテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置された複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。種々のフラットパネルディスプレイ技術、例えば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオードディスプレイが知られている。
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷注入、電荷輸送、又は電荷遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、サブピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）若しくは封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、「STACKED OLED DISPLAY HAVING IMPROVED EFFICIENCY」と題するCokによる特許文献２において教示されているように、フルカラーディスプレイを形成するために、カラーフィルターとともに単一の発光層、例えば、白色エミッターを用いることができる。例えば、「COLOR OLED DISPLAY WITH IMPROVED POWER EFFICIENCY」と題するCok他による特許文献３において教示されているように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えない白色サブピクセルとを含む４色ピクセルとともに、パターニングされない白色エミッターを用いる設計が提案されている（Miller他に対して２００７年６月１２日に発行された特許文献４を参照されたい）。
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。アクティブマトリックスデバイスでは、制御素子がフラットパネル基板上に分散配置される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。例えば、簡単な従来技術のアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの明度を指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び共通電極を用いる。
コンピューティング回路部を集積するために多種多様の技術が利用される。シリコン基板上に形成され、セラミックパッケージ又はプラスチックパッケージ内にパッケージングされる集積回路が何年にもわたって使用されてきた。シリコン基板の上から延在するワイヤがピンにボンディングされ、それらの回路への電気的接続を与える。他のパッケージング方法、例えば、フリップチップも知られており、フリップチップでは、シリコン基板が、電気的接続用ハンダバンプを用いて別の基板に結合される。パッケージング密度を高めるために、共通パッケージ内に複数のシリコン基板を組み込んだマルチチップモジュールも用いられる。これらの技術は、例えば、CRC Press及びIEEE Pressによって共同出版された「The Electronic Packaging Handbook」（copyright 2000, Ed. Blackwell, ISBN-100849385919）において記述されている。３次元チップスタックも既知であり、３次元チップスタックでは、むき出しのダイが相互接続されてコンピューティング素子のスタックが形成される。
アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。
電気を生成する光起電システムも、透明な金属導体とともに、結晶性又は非結晶性のいずれかのシリコン薄膜を利用する。
Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。
製造中にデバイスを試験して、欠陥のあるデバイスをできる限り速やかに特定することが有用である。欠陥のあるデバイスを特定することによって、欠陥のあるデバイスに関してそれ以上の作業を行なうことなく、それにより、製造リソースを無駄にすることなく、それらのデバイスを修理又は廃棄することができる。しかしながら、ディスプレイを実際に構成せず、ディスプレイからの光放射を観測することなく、ディスプレイのためのピクセル制御回路を試験するのは難しい。製造プロセスのその時点では、回路欠陥を修正するのは不可能な場合があり、デバイスを廃棄しなければならない。
米国特許第６，３８４，５２９号明細書 米国特許第６，９８７，３５５号明細書 米国特許第６，９１９，６８１号明細書 米国特許第７，２３０，５９４号明細書 米国特許出願公開第２００６／００５５８６４号明細書
それゆえ、製造欠陥の存在時に修理しやすいデバイスを構成するための改善された製造プロセスが必要とされている。さらに、基板上に分散配置される、より高性能の改善された制御回路が必要とされている。
本発明によれば、電子装置は、複数のチップレットロケーションを含む光学動作エリアを備える共通基板と、前記動作エリア内の前記共通基板上に配置された複数の被制御電気光学デバイスであって、各電気光学デバイスは光を放射又は吸収するように構成される、複数の被制御電気光学デバイスと、前記共通基板上に形成された複数の導体を含む配線層と、前記チップレットロケーション内の前記共通基板上に位置する複数のチップレットであって、各チップレットは、前記共通基板とは別の独立した基板を含み、各独立した基板は、底面と、その反対に位置する上面を含み、該チップレットの該底面に１つ又は複数の接続パッドが形成され、各チップレットは前記被制御電気光学デバイスのうちの１つ又は複数の被制御電気光学デバイスの機能を制御するための回路部を含む、複数のチップレットと、１つ又は複数のチップレットの該上面に形成される接続パッドと、を備え、前記チップレットは、該チップレットの前記上面よりも前記共通基板に近い該チップレットの前記底面を用いて前記共通基板に接着され、前記チップレットの前記底面上の各接続パッドは前記複数の導体のうちの１つに電気的に接続され、前記接続パッドと前記導体との間の電気的接続は、異方性導電性フィルム又は熱圧着であり、前記チップレットの前記底面は、平坦でない突出構造を含み、所望のチップレットロケーションにおいて前記チップレット形状と相補的な形状を含む前記共通基板上に位置した相補的な構造体を更に備え、前記相補的な構造体は、平坦でない突出構造を受けて、前記共通基板に物理的に前記チップレットを整列配置するよう構成され、前記突出構造は、前記相補的な構造体上の導体と前記接続パッドとの間の電気的接続の接続部領域の外側にあるものである。
本発明は、分散配置された制御素子を用いてデバイスを制御するための改善された制御回路、及びそのような回路を試験し、修理できるようにする製造プロセスを提供する。
本発明の一実施形態によるチップレットピクセル制御回路及びデバイスの部分断面図である。 本発明の一実施形態による図１のディスプレイデバイスの一部の底面図である。 本発明の別の実施形態によるチップレットの断面図である。 本発明の更に別の実施形態による、トポグラフィー構造を有するチップレット及び基板の断面図である。 本発明の一方法による、本発明の一実施形態を形成する際の中間構造を示す、チップレット及び基板の段階的な部分断面図である。 本発明の一方法による、本発明の一実施形態を作製する際の中間構造を示す、チップレット及び基板の段階的な部分断面図である。 本発明の一方法による、本発明の一実施形態を作製する際の中間構造を示す、チップレット及び基板の段階的な部分断面図である。 本発明の一方法による、本発明の一実施形態を作製する際の中間構造を示す、チップレット及び基板の段階的な部分断面図である。 本発明の一方法による、本発明の一実施形態を作製する際の中間構造を示す、チップレット及び基板の段階的な部分断面図である。 本発明の一方法を示すフローグラフである。
図１及び図２を参照すると、本発明の一実施形態では、電子装置が、光学動作エリア１１を有する共通基板１０を備えており、動作エリア１１内の共通基板１０上に複数のチップレットロケーション２１を有する。それぞれが光を放射又は吸収するように構成される複数の被制御電気光学デバイス８０が、動作エリア１１内の共通基板１０上に配置され、複数の導体１８を有する配線層３２が共通基板１０上に形成される。導体は、例えば、金属、導電性金属酸化物、又は導電性ポリマーを含むことができる）。チップレットロケーション２１内の共通基板１０上に複数のチップレット２０が位置し、各チップレット２０は共通基板１０とは別の独立した基板４８を有し、各独立した基板４８は、底面２２Ｂと、その反対に位置する上面２２Ａとを有し、チップレット２０の底面２２Ｂ上に１つ又は複数の接続パッド２４が形成されている。各チップレット２０は、被制御電気光学デバイス８０のうちの１つ又は複数の被制御電気光学デバイスの機能を制御するための回路部を含む。チップレット２０は、チップレットの上面２２Ａよりも共通基板１０に近い、チップレット２０の底面２２Ｂを用いて共通基板１０に接着される。接続パッド２４は、複数の導体１８のうちの１つに電気的に接続される。導体１８は、チップレット２０に制御信号、電力信号又はグラウンド信号を伝達するための電気バスを形成することができる。底面図の図２を参照すると、デバイスはディスプレイとすることができ、共通基板１０の動作エリア１１は表示エリアとすることができ、被制御電気光学デバイス８０は発光ピクセル８０とすることができる。導体１８及びチップレット２０は、動作表示エリア１１内に位置する。導体１８は、チップレット２０内の接続パッド２４を、被制御電気光学デバイス８０に、他のチップレット２０上の接続パッド２４に、又は外部の電子デバイス（図示せず）に電気的に接続することができる。図３に示される断面図を参照すると、本発明の更なる実施形態では、接続パッド２４は、１つ又は複数のチップレット２０の底面２２Ｂだけでなく、１つ又は複数のチップレット２０の上面２２Ａ上にも形成することができる。
本明細書において用いられるときに、基板の動作エリアは、電気光学装置の機能が実行される基板のエリアである。例えば、ディスプレイでは、動作エリアは、光が放射される基板のエリアである。代替的な例において、光起電システムでは、動作エリアは、光が吸収され、電流が生成される基板のエリアである。更に別の例において、イメージセンサでは、動作エリアは、像を形成する光に露光される基板のエリア、すなわち、基板の検知エリアである。本発明によれば、例えば、チップレットは、該チップレットによって制御される発光電子デバイス、光検知電子デバイス又は光吸収電子デバイスの下方、上方、又は間の動作エリア内に位置する。それゆえ、被制御電気光学デバイスは、ディスプレイ内のピクセル、イメージセンサ内のセンサ、又は光起電セル内の電流生成回路とすることができる。入射光に応答する（それゆえ、光を吸収する）電気光学デバイスも本発明に含まれる。動作エリア１１は、光学的にアクティブなエリア間にある基板１０上の空間、例えば、ディスプレイ内のピクセル間の空間を含む。本明細書において意図されるように、動作エリア１１は、被制御電気光学デバイス８０によって占有されるエリア、及び被制御電気光学デバイス８０間の基板１０上の任意のエリアの全てを含む。それゆえ、チップレット２０自体が光学的にアクティブでない場合であっても、チップレット２０は動作エリア１１内にある。
本発明の一実施形態では、デバイスはディスプレイデバイスとすることができ、チップレットは、ピクセルにアクティブマトリックス制御又はパッシブマトリックス制御を与えることができる。図１及び図２を再び参照すると、電極コネクタ８２及び電気的接続２６を通じて、共通基板１０上に位置するチップレット２０を第１の電極１２に接続することができる。第１の電極１２は、発光材料の層１４でコーティングすることができる。発光材料の層１４上に、第２の電極１６を形成することができる。その際、第１の電極１２及び第２の電極１６は、チップレット２０によって制御され、発光層１４を通り抜ける電流を与えることができ、それにより、発光層がピクセル８０として光を放射する。平坦化層３０Ａ及び３０Ｂを用いて、ピクセルの発光エリアを画定し、かつチップレット２０、導体１８、電極コネクタ８２、電気的接続２６及び金属配線層３２を埋め込むことができる。通常、導体１８は従来のフォトリソグラフィプロセスを用いて金属から形成され、単一の金属配線層３２を形成することができる。平坦化層３０Ａ及び３０Ｂは、従来のフォトリソグラフィプロセスを用いてコーティングし、パターニングすることができる。接続パッド２４を導体１８又は電極コネクタ８２に電気的に接続する電気的接続２６は、例えば、硬化性導体、ハンダ、又は異方性導電性圧縮フィルム材料を含むことができる。硬化性導体、ハンダ、又は異方性導電性圧縮フィルム材料は接着性とすることができ、それにより、チップレット２０を基板１０に接着することができる。本明細書において用いられるとき、硬化性導体は、乾燥するか、加熱するか、又は露光して導電性を変化させることができる導電性ポリマーを含む。硬化性導体は、圧力又は熱に反応するハンダ又は導体を含むこともできる。ハンダを溶融し、その後、冷却できるようにすることによって、ハンダを硬化させて（例えば、レーザー又は他の加熱素子によって供給される熱による）、強固な電気的接触を与えることができる。硬化性導体は、熱を加えると焼結するナノ粒子インクも含むことができる。異方性導電性フィルムを圧縮して（例えば、熱圧着による）、接続パッド２４と導体１８又は電極コネクタ８２との間の電気的接続２６を与えることができる。硬化方法は、局所的に適用することができる（例えば、的を絞ったレーザーバーストによる）。代替的には、導電性ポリマー、又は異方性導線性エラストマー若しくはフィルム、又は熱圧縮フィルムを含む、非硬化性導体を用いることもできる。これらの材料は全て当該技術分野において既知である。いくつかの材料は、或るパターンにおいて、又はパターンを用いることなく、液体又はペーストとして塗布し、コーティングすることができ、硬化される場合には、パターンを用いて、又は用いることなく硬化される。
図４を参照すると、本発明の別の実施形態では、導体１８に電気的に接続される接続パッド２４を有するチップレット２０の底面２２Ｂは、構造体３１Ｂを用いる平坦でない表面を有することができる。相補的な構造体３１Ａが共通基板１０上に位置することができ、相補的な構造体３１Ａは、所望のチップレットロケーションにおいてチップレット形状に対して相補的な形状を有する。共通基板１０及びチップレット２０上の構造は、ディスプレイ及び半導体技術分野において既知である従来のフォトリソグラフィプロセスを用いて形成することができる。チップレット２０及び共通基板１０上の相補的な構造体３１Ａ及び３１Ｂは、共通基板１０に対してチップレット２０を物理的に位置合わせするための役割を果たし、それにより、歩留まりを改善し、かつ接続パッド２４と導体１８との間の電気的接続に関する問題を少なくする。図１、図２、図５Ａ〜図５Ｅ及び図６に示されるように、デバイス、例えば、電子装置、例えば、ディスプレイデバイスは、複数のチップレットロケーションを含む動作エリア１１を有する共通基板１０を配設し（１１０）、共通基板１０上の配線層３２内に複数の導体１８を形成する（１３０）ことによって、本発明の方法に従って構成することができる。共通基板１０上に被制御電気光学デバイス８０を形成することができる。複数のチップレット２０を配設することができる（１２０）。チップレット２０は、共通基板１０とは別の独立した概ね平坦なチップレット基板４８を用いてシリコンウェハーから形成され、概ね平行で、かつ反対に位置する２つの面を有し、それらの面上に接続パッド２４を形成することができる。チップレット２０は、底面３０Ｂと、その反対に位置する上面３０Ａとを有し、少なくとも底面３０Ｂ上に接続パッド２４が形成されている。チップレット２０は、スタンプで印刷することによって、共通基板１０に直接に張りつけることができ、その方法では、ファンデルワールス力を利用して、チップレット２０の上面３０Ａをスタンプに接着し、シリコンウェハーからチップレット２０を剥離し、その後、チップレット２０を共通基板１０と接触させて、チップレット２０を共通基板１０に張りつける（１４０）。この場合、チップレット２０の接続パッド２４は、ウェハーの元のシリコン表面の反対に位置し、後にチップレット２０の底面３０Ｂになるチップレット２０の面に形成されなければならない。
本発明の代替の実施形態（図５Ａ〜図５Ｅ）では、中間基板８を配設することができ（１００）、中間基板８の接着剤塗布面上に接着層２８が形成されている（図５Ａ）。チップレット２０はスタンプを用いて中間基板上に印刷することができ（１２５）、スタンプは、ファンデルワールス力を利用して、チップレット２０の上面３０Ａをスタンプに接着させ、シリコンウェハーからチップレット２０を剥離し、その後、チップレット２０を中間基板８と接触させる（図５Ｂ）。この場合、チップレット２０の接続パッド２４は、ウェハーの元のシリコン表面に対応し、後にチップレット２０の底面３０Ｂになる、チップレット２０の面に形成されなければならない。その後、中間基板８は反転され（１３５）、すなわち、チップレット２０が接着されている中間基板８の面が、共通基板１０に隣接するようになされ（図５Ｃ）、その後、共通基板１０上の接着層２９と接触させて、チップレット２０を共通基板１０に張りつける（図５Ｄ）。
いずれの場合でも、そのプロセスが完了するとき、チップレット２０の底面３０Ｂ上の接続パッド２４は、チップレット２０の上面３０Ａよりも共通基板１０に近い。チップレット２０の反対に位置する上面３０Ａに付加的な接続パッド２４を形成することができる。
中間基板１０は、存在する場合には、その後除去することができる（１６０）（図５Ｅ）。共通基板１０の接着剤塗布面上に接着剤を与えることができる。チップレット２０が共通基板１０に優先的に接着するように、共通基板１０の接着剤塗布面上の接着層２９が、中間基板８の接着剤塗布面上の接着層２８よりも強いことが有用である。これは、例えば、中間基板８上に接着層２８に対して剥離可能な接着剤を与え、剥離可能な接着剤を剥離して（１５０）、中間基板８を除去する（１６０）のを支援することによって成し遂げることができる。本発明の方法の別の実施形態では、共通基板１０上の接着層２９を硬化させて（１５５）（例えば、図５Ｄに示されるように光５０による）、チップレット２０を共通基板１０に強固に、かつ優先的に接着させることができる。チップレットの接続パッドは、例えば、ハンダを流すことによって、又は導電性ポリマーを通じて、又は異方性導電性フィルムとの熱圧着を用いて、導体に電気的に接続される（１４５）。
チップレットが正常に動作していることがわかったとき、被制御電子デバイス、例えば、有機発光ダイオードピクセルのようなピクセルを共通基板上に形成して、ディスプレイデバイスのような、動作する電子装置を作製することができる。被制御電子デバイスが形成される前にチップレットを試験し、修理することによって、コストを削減し、製造歩留まりを改善することができる。接続パッド及び制御回路部を備えるチップレットは、当該技術分野において既知であるフォトリソグラフィプロセスを用いて構成することができる。チップレットの上面に接続パッドを形成するとき、フォトリソグラフィプロセスは従来通りである。例えば、上側表面上に、約４５μｍ×２０μｍであり、パッド間が１０μｍである接続パッドを備えるチップレットを製造することができる。現在実施されている、ＳＯＩ（シリコン・オン・インシュレーター）ウェハーからのチップレット剥離技術を用いるとき、これは単一のボンドパッド行を用いるチップレット設計に最も馴染みやすい。元のウェハーからチップレットの基板を剥離した後に、チップレットは、チップレット基板シリコン内に形成されるテザー（tether）上に懸吊される。従来のＰＤＭＳスタンプを用いて、テザーを破壊して、チップレットを取り上げることができる。本出願人は、数百個のチップレットを取り上げるスタンプに対してこの技術を実証した。
チップレットは、接着フィルムをコーティングされた共通基板上に印刷することができる。共通基板は、例えば、ガラス、プラスチック又は金属を含むことができる。適切な接着フィルムはＵＶ剥離可能な、例えば、Nitto Denko UE 2091-Jとすることができ、そのフィルムはＵＶ露光前に８．３３Ｎ／２０ｍｍの接着力、ＵＶ露光後に０．０６Ｎ／２０ｍｍの接着力を有する。
本発明の方法の一実施形態によれば、チップレット接続パッドへのコンタクトが作製されることになるチップレットロケーション内の共通基板上に、約１０μｍの高さを有する小さなバンプを形成することができる。それらのバンプは、チップレット上のコンタクトパッドと概ね同じサイズ及び形状である。バンプは、フォトレジストをパターニングすることによって、又はポリマーのインクジェット堆積によって形成することができる。一実施形態では、バンプは、フォトリソグラフィ法及びDow Chemical Company Cylotene 4026-46 BCB樹脂のような適切な材料を用いて、フォトレジストをパターニングすることによって作製することができる。導体は、数多くの従来の方法（シャドーマスクを通しての金属のスパッタリング若しくは蒸着、又はブランケット堆積と、その後のフォトレジストパターニング及びエッチング、又は銀ナノ粒子のインクジェット堆積及び焼結）のいずれか１つによって、共通基板上に形成することができる。１つの方法では、金属のスパッタ堆積を実行し、その後、従来のフォトリソグラフィ法によってパターニングすることができる。
チップレット接続パッドへの電気的接続が形成されることになる共通基板上のエリアに、異方性導電性フィルム（ＡＣＦ）を被着することができる。Sony Corpによって製造されるＡＣＦ製品が、この目的に適している。詳細には、製品ＣＰ６９２０Ｆ２は、直径２．８μｍの導電性粒子を有し、７．５μｍしか離れていないボンドパッドとともに用いることができる。チップレットが接着されている中間基板を反転し、中間基板を共通基板と位置合わせし、２つの基板を互いに押圧することによって、チップレットを中間基板から共通基板に移すことができる。ＣＰ６９２０Ｆ２ ＡＣＦ材料の場合、プリボンディング条件は、６０Ｃ〜８０Ｃ及び０．３ＭＰａ〜１．０ＭＰａの圧力（チップレット上）において１秒〜２秒である。最終ボンディング条件は、１９０Ｃ及び圧力６０ＭＰａ〜８０ＭＰａにおいて５秒である。これらの条件は、標準的な熱圧着機の範囲内にある。ボンドが形成された後に、中間基板を通して（透明である場合）、接着剤をＵＶ光に露光し、反転しているガラスからチップレットを剥離することができる。Nitto Denko UE 2091-J接着フィルムの場合、４６０ｍｊ／ｃｍ２のＵＶ照射が用いられる。本発明の方法の更なる実施形態では、外部からアクセス可能な導体１８に、例えば、コントローラ（図示せず）から試験信号を与えることによって、チップレット２０、導体１８及び電気的接続２６を試験することができる（１６５）。そのような試験信号は、デジタル又はアナログとすることができ、チップレット回路部を動作させるように、かつチップレット２０、導体１８及び電気的接続２６内の欠陥を検出する（１７０）ことができる試験信号に対する応答を与えるように選択することができる。欠陥が見つけられた場合には、チップレット２０又は導体１８を交換又は修理し（１７５）、システムを再始動することができる（１６５）。欠陥が見つからない場合には、被制御電子デバイス、例えば、チップレットによって制御されるＯＬＥＤディスプレイデバイスを形成することができる（１８０）。
上面及び底面の両方に接続パッドを備えるチップレットデバイス（例えば、図３に示される）は、利用可能なスルーシリコンビア（ＴＳＶ）技術を用いて構成することができる。そのような方法は、例えば、ＣＭＯＳイメージセンサに使用されている。１つのそのような技法では、深い反応性イオンエッチング（ＤＲＩＥ）プロセスを用いて、シリコン（そして多くの場合に、金属及び誘電体の数多くの上層）を貫通して、ビア又は穴がエッチングされる。その後、この穴は通常、ＣＶＤによって堆積される誘電体「スリーブ」で裏打ちされる。その後、物理気相成長（ＰＶＤ）によって拡散障壁及び銅シード層が堆積され、その穴はめっきされた銅によって満たされる。ビアホールを作製するために、ウエットエッチングプロセスも開発されており、レーザードリリングも実用的な代替法である。
本発明は、チップレット２０、電気的接続２６及び導体１８が平坦化層（例えば、平坦化層３０Ａ及び３０Ｂ）の下に埋め込まれる前に、チップレット２０、電気的接続２６及び導体１８を試験することができ、それゆえ、修理しやすいという利点を有する。例えば、欠陥のあるチップレットは基板から除去することができ、その場所において第２のチップレットを適用することができる。代替的には、欠陥のあるチップレットの上方にあるか、又は欠陥のあるチップレットに隣接する第２のチップレットを適用ことができる。例えば、インクジェット堆積される硬化性導電性インクを用いることによって、導体内の断線を修理することができる。レーザーを用いることによって、短絡を開放することができる。レーザー修理技法と同様に、硬化性導電性インクも当該技術分野において既知である。
同じ譲受人に譲渡され、同時係属の上記で引用した「OLED DEVICE WITH EMBEDDED CHIP DRIVING」と題する米国特許出願第１２／１９１，４７８号においてWinters他は、大きなガラス基板とともに、複数の小さな結晶性シリコンピース（「チップレット」）を用いて、ディスプレイデバイス内のアクティブマトリックス制御を提供することを記述している。チップレットは、トランジスタのような駆動素子を含み、最初に半導体ウェハー上に形成される。その後、小さなチップレットデバイスは、シリコンウェハー基板から切り離され、ガラスディスプレイ基板上に実装される。一連の平坦化層を用いて、チップレットを接着し、埋設する。
本発明はトップエミッター構成及びボトムエミッター構成の両方において用いることができる。ボトムエミッター構成では、ボトム電極１２は透明であり、例えば、ＩＴＯから構成され、トップ電極１６は反射性とすることができ、例えば、アルミニウム、銀若しくはマグネシウム、又は金属合金のような金属から構成することができる。ボトムエミッター構成では、基板１０も透明でなければならないが、トップエミッター構成ではそのような制約はない。トップエミッター構成では、ボトム電極１２は反射性とすることができるが、トップ電極１６は透明でなければならない。図１は、上面発光又は底面発光のいずれかとすることができる本発明の一実施形態を示している。
共通基板１０の少なくとも一部の上に接着層２９を形成することができ、その接着層を用いて、チップレット２０を共通基板１０に接着することができる。１つ又は複数のバス１８を共通基板１０上に形成することができ、そのバスを用いて、チップレット２０上の接続パッド２４に電力信号、グラウンド信号、又は制御信号を伝達することができる。平坦化絶縁層３０Ａが導電性バス１８を発光層１４から絶縁することができる。同様に、チップレット絶縁層３０Ｂが、チップレット２０を絶縁し、保護することができる。
トップエミッター構成又はボトムエミッター構成のいずれにおいても、オプションのカラーフィルター（図示せず）を用いて、発光層１４によって放射される光をフィルタリングすることができる。共通基板１０の少なくとも一部と第１の電極１２との間にカラーフィルターを形成することができる。カラーフィルターは、共通基板１０の一部の上に直接、又は共通基板１０上に形成される他の層（図示せず）の部分の上に形成することができる。トップエミッターの実施形態では、カラーフィルターは、カバー６０（図示せず）上に、又は第２の電極１６上に直接配置することができる。ディスプレイデバイスにおいて、複数のチップレット及び独立して制御される複数のボトム電極とともに、複数のカラーフィルターを用いて、異なる色のサブピクセルを有する複数のピクセル素子を作製することができる。カラーフィルターは、発光材料が基板上でパターニングされない場合に特に有用である。代替的には、ボトム電極に合わせて、それぞれ異なる色の光を放射する異なる発光材料を基板上でパターニングし、多色ディスプレイを形成することができる。
本発明によれば、共通基板１０上を概ね覆うが、チップレット２０又は第１の電極１２上、又はその上方を覆わない任意の層が基板表面を形成することができる。チップレット２０と基板表面１１との間にのみパターニングされた任意の層（例えば、接着層２９）は、チップレット２０が基板表面に接着されるように、そのようなパターニングされた層が存在する場合であっても、チップレット２０の一部とみなすことができる。同様に、第１の電極１２と基板表面との間にのみパターニングされた任意の層（例えば、カラーフィルター）は、第１の電極１２が基板表面上に形成されるように、そのようなパターニングされた層が存在する場合であっても、第１の電極１２又は基板表面のいずれかの一部とみなされる。代替的には、基板１０の一部を覆うが、チップレット２０又は第１の電極１２上、又はその上方には延在せず、異なる材料を含むか、又は異なるステップにおいて堆積される層は、基板表面の一部を形成するとみなすことができる。
今日、ＬＣＤ産業用の「カラーフィルターガラス」を製造及び販売する大量生産基盤が存在する。これらの製品は、ガラス上にパターニングされるカラーフィルターを含み、それがパターニングされた透明導体で覆われ、その導体は一般的にはＩＴＯである。本発明の低コストの実施形態は、放射デバイスのための基板及び第１の電極１２として、このカラーフィルターガラスを用いて開始する。
本発明の種々の実施形態において、第１の電極は電気導体と共通のステップにおいて形成することができ、それにより製造コストを削減することができる。１つ又は複数のバスを共通基板上に形成することができ、バスは、第１の電極１２と共通のステップにおいて形成することができる。１つ又は複数の導電性バス１８と第１の電極１２との間にバス絶縁平坦化層３０Ａを形成することができる。チップレット２０及び接続パッド２４の上で、かつ１つ若しくは複数の発光層１４又は第２の電極１６の下にチップレット絶縁平坦化層３０Ｂを形成することができる。バス絶縁平坦化層３０Ａは、チップレット絶縁平坦化層３０Ｂと共通のステップにおいて形成することができる。本発明の要素を共通のステップにおいて形成することによって、処理ステップ及びコストが削減される。さらに、チップレット２０上の接続パッド２４と第１の電極１２との間に形成される電気導体８２は、第１の電極１２の前、第１の電極１２の後、又は最も望ましくは、処理ステップ及びコストを削減するために第１の電極１２と同じステップにおいて形成することができる。
共通基板１０はガラスを含むことができる。バス１８、トップ電極１６若しくはボトム電極１２、又は導体１８は、蒸着又はスパッタリングされる金属、例えば、アルミニウム若しくは銀、又は金属合金で作製することができる。チップレット２０は、集積回路業界において十分に確立されている従来の技法を用いて形成することができ、上記で引用された、同じ譲受人に譲渡され、同時係属の米国特許出願第１２／１９１，４７８号において記述されている方法を用いて、基板１０上に配置することができる。絶縁平坦化層３０Ａ及び３０Ｂは樹脂で作製することができる。市販されている材料（例えば、ベンゾシクロブテン）を用いて、チップレット２０を効果的に共通基板１０に接着し、種々の絶縁平坦化層３０Ａ、３０Ｂを形成することができる。
チップレットは、ディスプレイ基板１０とは別に製造され、その後、ディスプレイ基板１０に取り付けられる。チップレットは、半導体デバイスを製造するための既知のプロセスを用いて、シリコンウェハー又はシリコン・オン・インシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレットは、その後、ディスプレイ基板に取り付けられる前に、該チップレットが構成されているウェハーから分離される。それゆえ、各チップレットの結晶性基部は、チップレットの回路部がその上に配置される共通基板とは別の基板とみなすことができる。詳細には、独立した基板は、その上にピクセルが形成される共通基板１０とは別であり、マルチプレットデバイス用の独立したチップレット基板の面積は、合わせても、共通基板１０よりも小さい。チップレットは、例えば、薄膜アモルファスシリコンデバイス又は薄膜多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがより好ましい。これにより、チップレットの一部の上に遷移層３０を形成することが容易になる。
チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズが容易に利用可能である。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。それゆえ、各ピクセルにつき２つのトランジスタのような、ピクセルを駆動するチップレットの回路部を小さく作製することができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられる配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレットの位置合わせ（例えば、±５μｍ）に基づかなければならない。それゆえ、接続パッドは、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
接続パッド２４は一般的に、トランジスタを覆う、チップレット２０上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。それゆえ、トランジスタではなく、接続パッドのサイズ及び数が、チップレットのサイズを制限する可能性がある。
本発明は、マルチピクセルインフラストラクチャ又はマルチチップレットインフラストラクチャを有するデバイスにおいて用いることができ、チップレットが、各ピクセルをアクティブマトリックス素子として制御する回路部を有するアクティブマトリックス構成で、又はパッシブマトリックスコントローラーとして用いることができる。本発明は、コスト削減及び性能改善が重要であるときに利点を提供する。特に、本発明は、有機又は無機いずれかのアクティブマトリックスＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、Tang他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びVan Slyke他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されているような小分子ＯＬＥＤ又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて用いられる。例えば、多結晶半導体マトリックス内に形成された量子ドットを用いる無機デバイス（例えば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、及び有機電荷制御層若しくは無機電荷制御層を用いるデバイス、又はハイブリッド有機／無機デバイスを用いることができる。有機発光ディスプレイ又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッターアーキテクチャ又はボトムエミッターアーキテクチャのいずれかを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。
８ 中間基板
１０ 共通基板
１１ 作業エリア又は表示エリア
１２ 第１の／ボトム電極
１４ 発光層
１６ 第２の／トップ電極
１８ 導体，電気的バス
２０ チップレット
２１ チップレットロケーション
２２Ａ 上面
２２Ｂ 下面
２４ 接続パッド
２６ 電気的接続
２８ 中間基板上の接着層
２９ 共通基板上の接着層
３０ 遷移層
３０Ａ、３０Ｂ 平坦化絶縁層
３１Ａ 共通基板平坦化構造体
３１Ｂ チップレット基板平坦化構造体
３２ 金属配線層
４８ チップレット基板
５０ 光
８０ 被制御電気光学デバイス、ピクセル
８２ 電極コネクタ
１００ 中間基板を配設するステップ
１１０ 共通基板を配設するステップ
１２０ チップレットを設けるステップ
１２５ 反転基板上にチップレットを印刷するステップ
１３０ 共通基板上に導体を形成するステップ
１３５ 中間基板を反転させるステップ
１４０ 共通基板にチップレットを張りつけるステップ
１４５ チップレットを導体に接続するステップ
１５０ 反転接着剤を剥離するステップ
１５５ デバイス接着剤を硬化させるステップ
１６０ 中間基板を除去するステップ
１６５ チップレット及び導体を試験するステップ
１７０ 欠陥のある素子を検出するステップ
１７５ 欠陥のある素子を交換又は修理するステップ
１８０ 被制御電子デバイスを形成する

Claims (3)

  1. 複数のチップレットロケーションを含む光学動作エリアを備える共通基板と、
    前記動作エリア内の前記共通基板上に配置された複数の被制御電気光学デバイスであって、各電気光学デバイスは光を放射又は吸収するように構成される、複数の被制御電気光学デバイスと、
    前記共通基板上に形成された複数の導体を含む配線層と、
    前記チップレットロケーション内の前記共通基板上に位置する複数のチップレットであって、各チップレットは、前記共通基板とは別の独立した基板を含み、各独立した基板は、底面と、その反対に位置する上面を含み、該チップレットの該底面に１つ又は複数の接続パッドが形成され、各チップレットは前記被制御電気光学デバイスのうちの１つ又は複数の被制御電気光学デバイスの機能を制御するための回路部を含む、複数のチップレットと、
    １つ又は複数のチップレットの該上面に形成される接続パッドと、
    を備え、
    前記チップレットは、該チップレットの前記上面よりも前記共通基板に近い該チップレットの前記底面を用いて前記共通基板に接着され、
    前記チップレットの前記底面上の各接続パッドは前記複数の導体のうちの１つに電気的に接続され、
    前記接続パッドと前記導体との間の電気的接続は、異方性導電性フィルム又は熱圧着であり、
    前記チップレットの前記底面は、平坦でない突出構造を含み、
    所望のチップレットロケーションにおいて前記チップレット形状と相補的な形状を含む前記共通基板上に位置した相補的な構造体を更に備え、前記相補的な構造体は、平坦でない突出構造を受けて、前記共通基板に物理的に前記チップレットを整列配置するよう構成され、
    前記突出構造は、前記相補的な構造体上の導体と前記接続パッドとの間の電気的接続の接続部領域の外側にある、電子装置。
  2. 前記被制御電気光学デバイスは、イメージセンサ内のセンサ、又は光起電セル内の電流生成回路である、請求項１に記載の電子装置。
  3. 前記被制御電気光学デバイスはディスプレイ内のピクセルであって、各ピクセルは、前記共通基板上に形成される第１の電極と、１つ又は複数の発光材料層と、該１つ又は複数の発光材料層上に形成される第２の電極とを備え、
    少なくとも１つの接続パッドは前記第１の電極又は前記第２の電極のそれぞれに接続される、請求項１に記載の電子装置。
JP2012526800A 2009-08-24 2010-08-04 電子装置 Active JP5437489B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/546,118 US8183765B2 (en) 2009-08-24 2009-08-24 Controlling an electronic device using chiplets
US12/546,118 2009-08-24
PCT/US2010/044361 WO2011028354A2 (en) 2009-08-24 2010-08-04 Controlling an electronic device using chiplets

Publications (3)

Publication Number Publication Date
JP2013502620A JP2013502620A (ja) 2013-01-24
JP2013502620A5 JP2013502620A5 (ja) 2013-03-07
JP5437489B2 true JP5437489B2 (ja) 2014-03-12

Family

ID=43027602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526800A Active JP5437489B2 (ja) 2009-08-24 2010-08-04 電子装置

Country Status (7)

Country Link
US (1) US8183765B2 (ja)
EP (1) EP2471099A2 (ja)
JP (1) JP5437489B2 (ja)
KR (1) KR101233691B1 (ja)
CN (1) CN102484120A (ja)
TW (1) TWI383479B (ja)
WO (1) WO2011028354A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
US9165989B2 (en) * 2009-09-16 2015-10-20 Semprius, Inc. High-yield fabrication of large-format substrates with distributed, independent control elements
US8391018B2 (en) * 2009-09-28 2013-03-05 Qualcomm Incorporated Semiconductor die-based packaging interconnect
CN105706183B (zh) * 2013-10-29 2018-03-06 三星Sdi株式会社 各向异性导电膜及利用其的半导体装置
WO2015145886A1 (ja) * 2014-03-25 2015-10-01 パナソニックＩｐマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9198236B1 (en) 2014-05-07 2015-11-24 Grote Industries, Llc System and method for controlling a multiple-color lighting device
KR102446131B1 (ko) * 2015-11-06 2022-09-23 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
JP6594246B2 (ja) * 2016-03-31 2019-10-23 株式会社ジャパンディスプレイ 表示装置
US10107860B2 (en) 2016-06-21 2018-10-23 International Business Machines Corporation Bitwise rotating scan section for microelectronic chip testing and diagnostics
EP3564741B1 (en) * 2017-01-04 2023-11-22 Shih-Hsien Tseng Pixel unit structure
US10930631B2 (en) 2017-11-03 2021-02-23 Shih-Hsien Tseng Display apparatus, pixel array and manufacturing method thereof
TWI688802B (zh) 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
US12456706B2 (en) 2019-08-26 2025-10-28 X-Celeprint Limited Variable stiffness modules
DE112020004153T5 (de) * 2019-10-14 2022-06-02 Zero Ec Sa Integrierte elektronische struktur und datenkommunikation zwischen komponenten der struktur
JP2020155417A (ja) * 2020-06-24 2020-09-24 パイオニア株式会社 発光装置
WO2024228757A2 (en) * 2023-01-30 2024-11-07 University Of Iowa Research Foundation Cascaded superlattice narrowband led

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5982784A (ja) * 1982-11-04 1984-05-12 沖電気工業株式会社 Ｉｃケ−ス等の実装方法
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
JPH01123379U (ja) * 1988-02-17 1989-08-22
JPH0345651U (ja) * 1989-09-12 1991-04-26
US5061569A (en) 1990-07-26 1991-10-29 Eastman Kodak Company Electroluminescent device with organic electroluminescent medium
US5340978A (en) 1992-09-30 1994-08-23 Lsi Logic Corporation Image-sensing display panels with LCD display panel and photosensitive element array
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6384529B2 (en) 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
KR100634077B1 (ko) * 1998-12-15 2006-10-16 이 잉크 코포레이션 마이크로캡슐 전자표시장치의 조립방법
US6606079B1 (en) 1999-02-16 2003-08-12 Alien Technology Corporation Pixel integrated circuit
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP4360015B2 (ja) * 2000-03-17 2009-11-11 セイコーエプソン株式会社 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
JP3976114B2 (ja) * 2000-05-24 2007-09-12 洋太郎 畑村 装置の製造方法、および素子基板の製造方法
JP2002015866A (ja) * 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
US6698077B2 (en) * 2000-12-27 2004-03-02 International Business Machines Corporation Display fabrication using modular active devices
GB0112395D0 (en) 2001-05-22 2001-07-11 Koninkl Philips Electronics Nv Display devices and driving method therefor
KR20040053123A (ko) 2001-09-07 2004-06-23 마츠시타 덴끼 산교 가부시키가이샤 표시장치 및 그 제조방법
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
JP4410456B2 (ja) 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
US7183582B2 (en) * 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
AU2003284410A1 (en) 2002-11-19 2004-06-15 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US7230594B2 (en) 2002-12-16 2007-06-12 Eastman Kodak Company Color OLED display with improved power efficiency
US6919681B2 (en) 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency
US6987355B2 (en) 2003-06-11 2006-01-17 Eastman Kodak Company Stacked OLED display having improved efficiency
US7139060B2 (en) * 2004-01-27 2006-11-21 Au Optronics Corporation Method for mounting a driver IC chip and a FPC board/TCP/COF device using a single anisotropic conductive film
JP2005292566A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 電気光学装置及び電子機器
US7615800B2 (en) 2005-09-14 2009-11-10 Eastman Kodak Company Quantum dot light emitting layer
CN100536117C (zh) * 2006-12-07 2009-09-02 广富群光电股份有限公司 薄膜晶体管面板的制造方法

Also Published As

Publication number Publication date
EP2471099A2 (en) 2012-07-04
KR20120052392A (ko) 2012-05-23
KR101233691B1 (ko) 2013-02-15
US8183765B2 (en) 2012-05-22
CN102484120A (zh) 2012-05-30
TWI383479B (zh) 2013-01-21
WO2011028354A2 (en) 2011-03-10
WO2011028354A3 (en) 2011-06-30
US20110043105A1 (en) 2011-02-24
JP2013502620A (ja) 2013-01-24
TW201117333A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
JP5437489B2 (ja) 電子装置
TWI745206B (zh) 發光顯示單元及顯示裝置
US11676952B2 (en) Method for integrating a light emitting device
US10153257B2 (en) Micro-printed display
TWI823010B (zh) 具有控制器和光發射器的像素模組
TWI681535B (zh) 微轉移可印刷電子元件
JP4082242B2 (ja) 素子転写方法
CN108133942A (zh) 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试制造发光二极管显示器的方法
JP5662434B2 (ja) チップレットを基板上に設ける方法
US20220232707A1 (en) Methods of making printed structures
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
CN113594194A (zh) 一种堆叠结构、显示屏及显示装置
US12191292B2 (en) Composite integrated film, composite integrated film supply wafer, and semiconductor composite device
KR102756486B1 (ko) 표시 장치 및 이의 제조 방법
TWI882535B (zh) 顯示裝置及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20121210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121219

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250