JPS5982784A - Icケ−ス等の実装方法 - Google Patents

Icケ−ス等の実装方法

Info

Publication number
JPS5982784A
JPS5982784A JP19238882A JP19238882A JPS5982784A JP S5982784 A JPS5982784 A JP S5982784A JP 19238882 A JP19238882 A JP 19238882A JP 19238882 A JP19238882 A JP 19238882A JP S5982784 A JPS5982784 A JP S5982784A
Authority
JP
Japan
Prior art keywords
case
substrate
electrode
mounting
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19238882A
Other languages
English (en)
Inventor
勝 木村
俊 岡田
荒尾 義範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19238882A priority Critical patent/JPS5982784A/ja
Publication of JPS5982784A publication Critical patent/JPS5982784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はICケース等をサブストレートに実装する方法
に関する。
ICケース(チップキャリヤ)等をサブストレート上に
実装する場合、従来は半田セルファライニング効果を利
用するため、接着等の固定をせずに治具を用いたアライ
メントを行い、リフローにより工Cケース等の電極とサ
ブストレートの電極パッドとの接続を行っていた0 しかしながら、このような従来の実装方法では高価な治
具を要すると共に、この治具をセットするのに時間がか
かり、しかも治具固定の際にサブストレートが破損する
等の欠点があった。
本発明はこ扛らの欠点を解決することを目的とし、その
ためICケース等の底面に凸部または凹部を設け、サブ
ストレートには凹部または凸部を設けて、両者の凸部と
凹部とを嵌合させることによりICケース側の電極とサ
ブストレート側の電極パッドのアライメントを行って、
互いの電極と電極パッドとを接続するようにしたことを
特徴とする。
以下図面により説明すると、第1図は本発明の一実施例
を示す斜視図、第2図は第1図におけるICケースの底
面側からの斜視図、第3図は第1図のA−A線断面図で
、図において1はXCケース(チップキャリヤ)、2は
このICケース10周面から底面にかけて形成さ扛た電
極、3は前記ICケース1が実装さ几るサブストレート
、4は前記電極2と対応するようにサブストレート3上
に形成さnた電極パッドであり、本発明の実装方法は、
第3図に示すように前記ICケース1の底面に複数の球
面状の凸部5を設け、この複数の凸部5に対応する複数
の球面状の四部6をサブストレート3の電極パッド4の
内側の位置に形成して、各々の凸部5と凹部6とを嵌合
させることによりICケース1の電極2とサブストレー
ト3の電極パッド4とのアライメントを行い、電極2と
電極パッド4とを接続するものである。
尚、上述した実施例では凸部5をICケース1に設け、
四部6をサブストレート3に形成しているが、凸部5を
サブストレート3に設け、凹部6をICケース1に形成
するようにしてもよい。
また、サブストレート3上に実装さnる部品はICケー
ス1に限らず、重ねてアライメントさ几る部品すべてに
適用することができる。
以上説明したように本発明は、ICケース等の底面に凸
部または凹部を設け、このICケース等を実装するザブ
ストレートには前記四部と対応する凹部または凸部を設
けて、互いの凸部と凹部を嵌合させることによりICケ
ース側の電極とサブストレート側の電極パッドとのアラ
イメントが必然的に行わnるようにしているため、従来
のような高価な治具が不要になると共に、サブストレー
トを破損する等のこともなくなり、しかもIC等の実装
を容易に行うことができるという効果が得らnる。
【図面の簡単な説明】
第1図は本発明によるICケース等の実装方法の一実施
例を示す斜視図、第2図は第1図におけるICケースの
底面側からの斜視図、第3図は第1図のA−A線断面図
である。 1・・・ICケース 2・・・電極 3・・・サブスト
レート 4・・・電極パッド 5・・・凸部 6・・・
凹部特許 出願人  沖電気工業株式会社 代理人  弁理士  金 倉 喬  二貴1− 〈 39

Claims (1)

    【特許請求の範囲】
  1. 1、、  ICケース等の底面に凸部または凹部を設け
    、このICケース等が実装さnるサブストレートには凹
    部または凸部を設けて、この凸部と凹部との嵌合により
    ICケース等の電極と、この電極に接続さnるサブスト
    レートの電極パッドのアライメントを行うことを特徴と
    するICケース等の実装方法。
JP19238882A 1982-11-04 1982-11-04 Icケ−ス等の実装方法 Pending JPS5982784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19238882A JPS5982784A (ja) 1982-11-04 1982-11-04 Icケ−ス等の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19238882A JPS5982784A (ja) 1982-11-04 1982-11-04 Icケ−ス等の実装方法

Publications (1)

Publication Number Publication Date
JPS5982784A true JPS5982784A (ja) 1984-05-12

Family

ID=16290465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19238882A Pending JPS5982784A (ja) 1982-11-04 1982-11-04 Icケ−ス等の実装方法

Country Status (1)

Country Link
JP (1) JPS5982784A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502620A (ja) * 2009-08-24 2013-01-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを用いた電子デバイスの制御

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502620A (ja) * 2009-08-24 2013-01-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを用いた電子デバイスの制御

Similar Documents

Publication Publication Date Title
JPS5982784A (ja) Icケ−ス等の実装方法
US4984062A (en) Packaged semiconductor device
JPS59145032U (ja) 半導体チツプ接着用のマウント剤塗布ノズル
JPS60141129U (ja) リ−ドレスチツプキヤリアの端子構造
JPH0621247Y2 (ja) リ−ドレスチツプキヤリア
JPS60156772U (ja) 半田付け処理用治具
JPH0543294B2 (ja)
JPS60131344U (ja) 平面加工装置
JPS6120079U (ja) 半導体装置実装用基板
JPS5952662U (ja) 印刷配線基板
JPS605135U (ja) Icパツケ−ジ
JPS60187560U (ja) 電子回路パツケ−ジの組立構造
JPS59151450U (ja) 半導体装置
JPS5834734U (ja) 半導体製造装置
JPS59166443U (ja) 遠心乾燥機
JPS58142943U (ja) リ−ドレスパツケ−ジ搭載モジユ−ル
JPS6013739U (ja) ウエハ保持装置
JPS58146570U (ja) 接着剤塗布装置
JPS58189563U (ja) 配線基板
JPS5897848U (ja) アウタ−リ−ドボンデイング構造
JPS6068658U (ja) 誤插入防止ピンを備えた半導体装置
JPS6052634U (ja) 半導体装置
JPS5993149U (ja) フラツトパツケ−ジ
JPS5818352U (ja) 熱圧着用ボンデイングウエツジ
JPS593547U (ja) 電子部品の封止構造