JP2005292566A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 電気光学装置の製造コストの削減を可能とする技術を提供すること。
【解決手段】 複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、複数の色画素を構成する複数の電気光学素子と、複数の基本画素のうち垂直走査方向に隣接配置される２つの基本画素ごとに１つ設けられて当該２つの基本画素を制御するための回路チップ(16)と、複数の配線（走査線51,524、データ線41R等、電源線53R等）と、これら配線と回路チップとの相互間に設けられる複数の接続端子(63)と、を含み、回路チップとデータ線との電気的接続を担う接続端子が、回路チップ内の各駆動回路のうちで隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられているものである。
【選択図】 図２

Description

本発明は、薄膜トランジスタ等の素子を用いて画素駆動を行う表示装置（電気光学装置）及びその製造方法に関する。

薄膜トランジスタを画素駆動に用いる表示装置（電気光学装置）、例えば、薄膜トランジスタ駆動液晶表示装置、薄膜トランジスタ駆動有機エレクトロルミネッセンス表示装置、薄膜トランジスタ駆動発光ダイオード表示装置、薄膜トランジスタ駆動電気泳動表示装置などでは、薄膜トランジスタは装置全体の一部分をなすものであり、それ以外の大部分は配線や支持基板などからなる場合が少なくない。このような表示装置（薄膜トランジスタ駆動表示装置）を、薄膜トランジスタと配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、薄膜トランジスタを作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、薄膜トランジスタと配線や支持基板を別個に作成し、必要とされる部分にだけ薄膜トランジスタを配置することができれば、薄膜トランジスタ駆動表示装置の製造コストを低減することが可能である。

このような要望に対して、転写元基材上に剥離層を介して、薄膜トランジスタ等の素子からなる被転写層を形成し、これを総て転写先基材に接合してから剥離層に光を照射し剥離を生じさせ、転写元基材を剥離層から離脱させることにより、転写先基材上の所望の位置に素子を形成する転写方法が開発されている。このような転写方法は、例えば、特開平１０−１２５９３１号公報に開示されている（特許文献１）。上述した転写方法を用いることにより、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、この薄膜トランジスタ駆動表示装置の製造コストを低減することが可能となる。

特開平１０−１２５９３１号公報

上述した転写方法を用いて電気光学装置（表示装置）を製造する場合に、被転写体と転写先基材との相互間に接続端子（電極パッド）を介在させて両者間を電気的に接続するフリップチップ接続を採用することが検討されている。現状では、接続信頼性を確保するために、比較的大きな接続端子を設ける必要がある。このため、回路チップ全体の面積は、集積される電気回路の占める面積よりも接続端子を配置するための面積が支配的である。このような理由により回路チップの面積の削減が難しいことから、単位面積当たりに形成可能な回路チップの数が少なくなり、１チップ当たりのコストの削減が難しかった。また、表示装置は通常、多数の画素を有することから、これらの画素のそれぞれに上記転写技術などを用いて薄膜回路を形成する場合には、回路チップの実装回数が非常に多くなり製造コストの削減の妨げとなる。

そこで、本発明は、有機ＥＬ表示装置等の電気光学装置の製造コストの削減を可能とする技術を提供することを目的とする。

第１の態様の本発明は、複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、複数の上記色画素を構成する複数の電気光学素子と、複数の上記基本画素のうち、垂直走査方向に隣接配置される２つの基本画素ごとに１つ設けられ、当該２つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、上記電気光学素子の駆動に用いる走査信号を上記回路チップに供給するための複数の走査線と、上記電気光学素子の駆動に用いるデータ信号を上記回路チップに供給するための複数のデータ線と、上記電気光学素子を発光させるための電力を上記回路チップに供給するための複数の電源線と、上記回路チップと、上記走査線、上記データ線及び上記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、を含み、上記回路チップと上記データ線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで上記隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている電気光学装置である。

隣接する２画素に着目し、これらに含まれる各電気光学素子のそれぞれに対する駆動回路（画素駆動回路）を１つの回路チップに集約することにより、転写技術やその他の実装技術を用いて回路チップを形成する際の実装回数（転写回数）が削減される。また、駆動回路の集約に伴い、回路チップに含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該回路チップと外部との電気的接続を担う電極パッドの数を削減してチップ面積の縮小を図ることができる。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置等の電気光学装置の製造コストを削減することが可能となる。

また、上記回路チップと上記電源線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで、隣接配置される上記２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられていることが好ましい。

これにより、接続端子の数を更に削減し、チップ面積の縮小化を図ることが可能となる。

また、上記回路チップと上記走査線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで上記基本画素のそれぞれに対応する３つの駆動回路ごとに共用されて設けられていることが好ましい。

これにより、接続端子の数を更に削減し、チップ面積の縮小化を図ることが可能となる。

また、上記回路チップは、隣接配置される上記２つの基本画素の境界付近に配置されることが好ましい。

これにより、各基本画素と回路チップとの距離がほぼ均等になり、両者間を接続する補助配線の引き回しなどのレイアウト設計が容易となる。

また、上記回路チップ内の各駆動回路は、上記電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを上記データ信号に応じて動作させる第２のトランジスタと、を含んで構成されることが好ましい。

また、上記電気光学素子が有機エレクトロルミネセンス（ＥＬ）素子であることが好ましい。

これにより、低コストな有機ＥＬ表示装置が得られる。

第２の態様の本発明は、複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、複数の上記色画素を構成する複数の電気光学素子と、複数の上記基本画素のうち、走査タイミングが同じであり、かつ相互に隣接配置される２つの基本画素ごとに１つ設けられ、当該２つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、上記電気光学素子の駆動に用いる走査信号を上記回路チップに供給するための複数の走査線と、上記電気光学素子の駆動に用いるデータ信号を上記回路チップに供給するための複数のデータ線と、上記電気光学素子を発光させるための電力を上記回路チップに供給するための複数の電源線と、上記回路チップと、上記走査線、上記データ線及び上記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、を含み、上記回路チップと上記走査線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路に共用されて設けられている電気光学装置である。

隣接する２画素に着目し、これらに含まれる各電気光学素子のそれぞれに対する駆動回路（画素駆動回路）を１つの回路チップに集約することにより、転写技術やその他の実装技術を用いて回路チップを形成する際の実装回数（転写回数）を削減している。また、駆動回路の集約に伴い、回路チップに含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該回路チップと外部との電気的接続を担う電極パッドの数を削減し、チップ面積の縮小を図ることができる。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置等の電気光学装置の製造コストを削減することが可能となる。

また、上記回路チップと上記電源線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで上記隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられていることが好ましい。

これにより、接続端子の数を更に削減し、チップ面積の縮小化を図ることが可能となる。

また、上記回路チップは、隣接配置される上記２つの基本画素の境界付近に配置されることが好ましい。

これにより、各基本画素と回路チップとの距離がほぼ均等になり、両者間を接続する補助配線の引き回しなどのレイアウト設計が容易となる。

また、上記回路チップ内の各駆動回路は、上記電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを上記データ信号に応じて動作させる第２のトランジスタと、を含んで構成されることが好ましい。

また、上記電気光学素子が有機エレクトロルミネセンス（ＥＬ）素子であることが好ましい。

これにより、低コストな有機ＥＬ表示装置が得られる。

第３の態様の本発明は、複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、複数の上記色画素を構成する複数の電気光学素子と、複数の上記基本画素のうち、走査タイミングが同じであり隣接配置される２つの基本画素と、当該２つの基本画素のそれぞれと垂直走査方向に隣接配置される２つの基本画素とを合わせた４つの基本画素ごとに１つ設けられ、当該４つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、上記電気光学素子の駆動に用いる走査信号を上記回路チップに供給するための複数の走査線と、上記電気光学素子の駆動に用いるデータ信号を上記回路チップに供給するための複数のデータ線と、上記電気光学素子を発光させるための電力を上記回路チップに供給するための複数の電源線と、上記回路チップと、上記走査線、上記データ線及び上記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、を含み、上記回路チップと上記走査線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで、上記走査タイミングが同じであり隣接配置される２つの基本画素内の各駆動回路に共用されて設けられ、上記回路チップと上記データ線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで上記垂直走査方向に隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている電気光学装置である。

隣接する４画素に着目し、これらに含まれる各電気光学素子のそれぞれに対する駆動回路（画素駆動回路）を１つの回路チップに集約することにより、転写技術やその他の実装技術を用いて回路チップを形成する際の実装回数（転写回数）が削減される。また、駆動回路の集約に伴い、回路チップに含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該回路チップと外部との電気的接続を担う電極パッドの数を削減し、チップ面積の縮小を図ることができる。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置等の電気光学装置の製造コストを削減することが可能となる。

また、上記回路チップと上記電源線との電気的接続を担う上記接続端子は、上記回路チップ内の各駆動回路のうちで上記基本画素内の同色の色画素のそれぞれに対応する４つの駆動回路ごとに共用されて設けられていることが好ましい。

これにより、接続端子の数を更に削減し、チップ面積の縮小化を図ることが可能となる。

また、上記回路チップは、隣接配置される上記４つの基本画素の相互の境界付近に配置されることが好ましい。

これにより、各基本画素と回路チップとの距離がほぼ均等になり、両者間を接続する補助配線の引き回しなどのレイアウト設計が容易となる。

また、上記回路チップ内の各駆動回路は、上記電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを上記データ信号に応じて動作させる第２のトランジスタと、を含んで構成されることが好ましい。

また、上記電気光学素子が有機エレクトロルミネセンス（ＥＬ）素子であることが好ましい。

これにより、低コストな有機ＥＬ表示装置が得られる。

第４の態様の本発明は、上記第１〜第３の態様の本発明のいずれかにかかる電気光学装置を用いて構成される電子機器である。

これにより、表示機能を備える電子機器を低コストに提供し得る。

以下、本発明を適用した一実施形態の有機ＥＬ（エレクトロルミネセンス）表示装置について説明する。

＜第１の実施形態＞
図１は、第１の実施形態の有機ＥＬ表示装置の構成について概略的に示す図である。同図に示す有機ＥＬ表示装置１００は、３つの色画素１、２、３を含んで構成される基本画素４をマトリクス状に多数配列した表示領域を備え、当該表示領域が、データ線駆動回路５及び走査線駆動回路６によって線順次走査方式で駆動されて画像表示を行うものである。各色画素は、例えば、色画素１が赤色、色画素２が緑色、色画素３が青色に対応している。各画素４は、複数の薄膜トランジスタ（ＴＦＴ）を含んで構成される駆動回路を内蔵した回路チップを用いて駆動される。

図２は、第１の実施形態における基本画素４の構造について説明する平面図であり、垂直走査方向に隣接配置される２つの基本画素４についての図を示している。なお、図２では説明の便宜上、構成要素の一部を省略して示している。図３は、基本画素４の構造について説明する断面図であり、図２におけるIII−III断面に対応している。

図３に示すように、本実施形態の有機ＥＬ表示装置１００は、走査線やデータ線等の配線を備えるとともに上面に薄膜状の回路チップ（以下「薄膜回路チップ」という。）１６が実装された配線基板１０と、色画素を構成する有機ＥＬ素子１４を備える表示素子基板１２とを対向配置し、両者間を銀ペースト等の導電性部材１８によって電気的に接続して構成されている。配線基板１０と表示素子基板１２との相互間にはアクリル樹脂等が適宜充填される。この有機ＥＬ表示装置１００では、配線基板１０側の薄膜回路チップ１６によって、表示素子基板１２側の各有機ＥＬ素子１４を駆動している。図示の有機ＥＬ素子１４が３つ１組となって１つの画素（基本画素４）を構成しており、垂直走査方向に隣接配置される２つの基本画素４に対応する画素駆動回路が１つの薄膜回路チップ１６に含まれている。そして、薄膜回路チップ１６は、隣接配置される２つの基本画素４の境界付近に配置されている。なお、図２では、表示素子基板１２等が省略され、配線基板１０の平面図（薄膜回路チップを除く）が示されている。配線基板１０上への薄膜回路チップ１６の形成は、例えば上述した特許文献１「特開平１０−１２５９３１号公報」等に開示されるデバイス転写技術を用いて行われる。

配線基板１０は、ガラス基板或いはフレキシブル基板等からなる基材２０と、当該基材２０上に形成された酸化硅素膜等の絶縁膜２１、２２と、絶縁膜２１、２２の内部に設けられたアルミニウム膜等の配線（詳細は後述する）とを含んで構成される。上述した薄膜回路チップ１６は、ニッケル等からなる接続端子６３を介して配線基板１０側の配線と電気的に接続される。

表示素子基板１２は、ガラス基板或いはフレキシブル基板等の透明基材３０と、ＩＴＯ等の透明導電膜からなり透明基材３０上に設けられる透明電極（アノード）３１と、当該透明電極３１上にポリイミド等の絶縁物を用いて形成されており、所定位置に開口を有するバンク（隔壁）３２、３３と、当該バンク３２、３３の開口内に形成された正孔注入層３４及び発光層３５と、アルミニウム等からなり発光層３５の上面に形成される電極（カソード）３６と、を含んで構成されている。アノード３１、正孔注入層３４、発光層３５及びカソード３６を含んで有機ＥＬ素子１４が構成されており、発光層３５に電流を供給することにより当該発光層３５から光が放出され、アノード３１及び透明基材３０を介して外部に放出される。すなわち、本例の有機ＥＬ表示装置１００はいわゆるトップエミッション構造を採用している。上述した正孔輸送層３４は、例えばポリエチレンジオキシチオフェンとポリスチレンスルフォン酸の混合体（ＰＥＤＯＴ／ＰＳＳ）を用いて形成され、発光層３５は例えばポリジアルキルフルオレン誘導体を用いて形成される。

次に、主に図２を参照しながら配線基板１０について更に詳細に説明する。図示のように、配線基板１０上には、上述したデータ線駆動回路５と接続される複数のデータ線４１Ｒ、４１Ｇ、４１Ｂと、電源引き込み用に用いられる引込配線４３Ｒ、４３Ｇ、４３Ｂと、上述した走査線駆動回路６と接続される複数の走査線５１、５２と、図示しない電源と接続される電源線５３Ｒ、５３Ｇ、５３Ｂと、各有機ＥＬ素子１４と配線基板１０との電気的接続を担う電極パッド（接続端子）６１Ｒ、６１Ｇ、６１Ｂ、６２Ｒ、６２Ｇ、６２Ｂと、薄膜回路チップ１６と配線基板１０との電気的接続を担う１４個の電極パッド（接続端子）６３と、を含んで構成されている。データ線４１Ｒ等及び引込配線４３Ｒを含んで第１配線層が構成され、基材２０上に配置されている。また、走査線５１等及び電源線５３Ｒ等を含んで第２配線層が構成され、上記第１配線層の上側に配置されている。上述した薄膜回路チップ１６は、図中、点線で示すように電極パッド６３の上側に配置される。

データ線４１Ｒ等は、有機ＥＬ素子１４の駆動に用いるデータ信号を薄膜回路チップ１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらのデータ線４１Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド６３と接続されている。これらのデータ線４１Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。データ線４１Ｒが色画素１（赤色）に対応し、データ線４１Ｇが色画素２（緑色）に対応し、データ線４１Ｂが色画素３（青色）に対応している。

引込配線４３Ｒ等は、電源線５３Ｒ等を介して供給される電力を薄膜回路チップ１６に伝達するために便宜上用いられるものであり、アルミニウム等の導電体膜からなる。これらの引込配線４３Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド６３と接続されている。これらの引込配線４３Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。引込配線４３Ｒが色画素１（赤色）に対応し、引込配線４３Ｇが色画素２（緑色）に対応し、引込配線４３Ｂが色画素３（青色）に対応している。

走査線５１等は、有機ＥＬ素子１４の駆動に用いる走査信号を薄膜回路チップ１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらの走査線５１等は、第１配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド６３と接続されている。走査線５１、５２のそれぞれは、水平走査方向に沿って隣接配置される一列分の各基本画素４によって共用される。

電源線５３Ｒ等は、図示しない電源と接続され、有機ＥＬ素子１４を発光させるための電力を薄膜回路チップ１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらの電源線５３Ｒ等は、第１配線層に含まれる引込配線４２Ｒ等及び第２配線層に含まれる補助配線を介して所定の電極パッド６３と接続されている。そして、これらの電源線５３Ｒ等のそれぞれは、水平走査方向に沿って隣接配置される二列分の各基本画素４によって共用される。電源線５３Ｒが色画素１（赤色）に対応し、電源線５３Ｇが色画素２（緑色）に対応し、電源線５３Ｂが色画素３（青色）に対応している。

図４は、薄膜回路チップ１６に含まれる回路の例を説明する図である。また、図５は、図４に示す薄膜回路チップ１６のより具体的な構成例（薄膜回路のレイアウト例）を示す図である。図６は、図５に示す薄膜回路の部分的な拡大図である。これらの図に示す駆動回路は、スイッチングトランジスタ、ドライビングトランジスタ及び保持容量を各１つずつ含んで一の有機ＥＬ素子１４に対応する画素駆動回路が構成されており、当該有機ＥＬ素子１４に流す電流を制御する機能を有する。ドライビングトランジスタ（第１のトランジスタ）は有機ＥＬ素子１４に流れる電流を制御するものであり、スイッチングトランジスタ（第２のトランジスタ）はドライビングトランジスタをデータ信号に応じて動作させるものである。

具体的には、スイッチングトランジスタ７１Ｒ、ドライビングトランジスタ７２Ｒ及び保持容量７３Ｒを組み合わせて色画素１に対応する有機ＥＬ素子１４の画素駆動回路７４Ｒが構成され、スイッチングトランジスタ７１Ｇ、ドライビングトランジスタ７２Ｇ及び保持容量７３Ｇを組み合わせて色画素２に対応する有機ＥＬ素子１４の画素駆動回路７４Ｇが構成され、スイッチングトランジスタ７１Ｂ、ドライビングトランジスタ７２Ｂ及び保持容量７３Ｂを組み合わせて色画素３に対応する有機ＥＬ素子１４の画素駆動回路７４Ｂが構成されている。これら３つの画素駆動回路を含んで一の基本画素４の画素駆動回路が構成されている。そして、当該回路において各スイッチングトランジスタ７１Ｒ、７１Ｇ、７１Ｂのゲートが共通化されており、外部接続端子としての電極パッド８０ａが設けられている。この電極パッド８０ａは、配線基板１０側に対向配置される一の電極パッド６３と当接することにより薄膜回路チップ１６と走査線５１との電気的接続を担うものであり、一の基本画素に対応する３つの画素駆動回路７４Ｒ、７４Ｇ、７４Ｂごとに共用されて１つ設けられている。

同様に、スイッチングトランジスタ７５Ｒ、ドライビングトランジスタ７６Ｒ及び保持容量７７Ｒを組み合わせて色画素１に対応する有機ＥＬ素子１４の画素駆動回路７８Ｒが構成され、スイッチングトランジスタ７５Ｇ、ドライビングトランジスタ７６Ｇ及び保持容量７７Ｇを組み合わせて色画素２に対応する有機ＥＬ素子１４の画素駆動回路７８Ｇが構成され、スイッチングトランジスタ７５Ｂ、ドライビングトランジスタ７６Ｂ及び保持容量７７Ｂを組み合わせて色画素３に対応する有機ＥＬ素子１４の画素駆動回路７８Ｂが構成されている。これら３つの画素駆動回路を含んで一の基本画素４の画素駆動回路が構成されている。そして、当該回路において各スイッチングトランジスタのゲートが共通化されており、当該回路において各スイッチングトランジスタ７５Ｒ、７５Ｇ、７５Ｂのゲートが共通化されており、外部接続端子としての電極パッド８０ｂが設けられている。この電極パッド８０ｂは、配線基板１０側に対向配置される一の電極パッド６３と当接することにより薄膜回路チップ１６と走査線５２との電気的接続を担うものであり、一の基本画素に対応する３つの画素駆動回路７８Ｒ、７８Ｇ、７８Ｂごとに共用されて１つ設けられている。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路において、スイッチングトランジスタ７１Ｒと７５Ｒ、スイッチングトランジスタ７１Ｇと７５Ｇ、スイッチングトランジスタ７１Ｂと７５Ｂのそれぞれについてソースが共通化されており、外部接続端子としての電極パッド８０ｃ、８０ｄ、８０ｅがそれぞれ設けられている。これらの電極パッド８０ｃ等は、配線基板１０側に対向配置される各電極パッド６３とそれぞれ当接することにより薄膜回路チップ１６と各データ線４１Ｒ、４１Ｇ、４１Ｂのそれぞれとの電気的接続を担うものであり、薄膜回路チップ１６内の各駆動回路のうちで隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている。詳細には、画素駆動回路７４Ｒ及び７８Ｒにより電極パッド８０ｃが共用され、画素駆動回路７４Ｇ及び７８Ｇにより電極パッド８０ｄが共用され、画素駆動回路７４Ｂ及び７８Ｂにより電極パッド８０ｅが共用されている。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路において、ドライビングトランジスタ７２Ｒと７６Ｒ、ドライビングトランジスタ７２Ｇと７６Ｇ、ドライビングトランジスタ７２Ｂと７６Ｂ、のそれぞれについてソースが共通化されており、外部接続端子としての電極パッド８０ｆ、８０ｇ、８０ｈがそれぞれ設けられている。これらの電極パッド８０ｆ等は、配線基板１０側に対向配置される各電極パッド６３のそれぞれと当接することにより、薄膜回路チップ１６と各電源線４２Ｒ、４２Ｇ、４２Ｂのそれぞれとの電気的接続を担うものであり、薄膜回路チップ１６内の各駆動回路のうちで隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、詳細には、画素駆動回路７４Ｒ及び７８Ｒにより電極パッド８０ｆが共用され、画素駆動回路７４Ｇ及び７８Ｇにより電極パッド８０ｇが共用され、画素駆動回路７４Ｂ及び７８Ｂにより電極パッド８０ｈが共用されている。

また、各ドライビングトランジスタ７４Ｒ、７４Ｇ、７４Ｂ、７８Ｒ、７８Ｇ、７８Ｂのドレインに対して、各電極パッド８０ｉ、８０ｊ、８０ｋ、８０ｍ、８０ｎ、８０ｐがそれぞれ設けられている。これらの電極パッド８０ｉ等が配線基板１０側に対向配置される各電極パッド６３と当接することにより、各有機ＥＬ素子１４に対して電流が供給される。

このように、本実施形態では、隣接する２画素に着目し、これらに含まれる各有機ＥＬ素子１４のそれぞれに対する駆動回路（画素駆動回路）を１つの薄膜回路チップ１６に集約することにより、転写技術やその他の実装技術を用いて薄膜回路チップ１６を形成する際の実装回数（転写回数）を削減している。また、駆動回路の集約に伴い、薄膜回路チップ１６に含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該薄膜回路チップ１６と外部との電気的接続を担う電極パッドの数を削減し、チップ面積の縮小を図っている。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置の製造コストを削減することが可能となる。

また、本実施形態では、電源線の共用化によって当該電源線を配置可能な面積を増加させることが可能となり、各電源線を広幅化することができる。これにより、電源線を介して電力供給を行う際の電圧降下による影響を低減することが可能となる。

＜第２の実施形態＞
第２の実施形態として、複数の基本画素のうち水平走査方向に隣接する２つの画素、すなわち走査タイミングが同じであり、かつ相互に隣接配置される２つの基本画素ごとに、当該２つの基本画素に含まれる各色画素に対応する有機ＥＬ素子のそれぞれを制御するための複数の駆動回路を含む薄膜回路チップを設けるようにした有機ＥＬ表示装置を説明する。なお、上記第１の実施形態の有機ＥＬ表示装置と重複する内容については適宜説明を省略する。

図７は、第２の実施形態における基本画素４の構造について説明する平面図であり、垂直走査方向に隣接配置される２つの基本画素４についての図を示している。なお、図７では説明の便宜上、構成要素の一部を省略して示している。なお、基本画素４の断面構造については上述した図３に示すものと同様でありここでは説明を省略する。

以下、図７を参照しながら、第２の実施形態における配線基板１０について詳細に説明する。図示のように、配線基板１０上には、上述したデータ線駆動回路５と接続される複数のデータ線１４１Ｒ、１４１Ｇ、１４１Ｂ、１４３Ｒ、１４３Ｇ、１４３Ｂと、電源引き込み用に用いられる引込配線１４２Ｒ、１４２Ｇ、１４２Ｂと、上述した走査線駆動回路６と接続される走査線１５１と、図示しない電源と接続される電源線１５３Ｒ、１５３Ｇ、１５３Ｂと、各有機ＥＬ素子１４と配線基板１０との電気的接続を担う電極パッド（接続端子）１６１Ｒ、１６１Ｇ、１６１Ｂ、１６２Ｒ、１６２Ｇ、１６２Ｂと、薄膜回路チップ１１６（詳細は後述する）と配線基板１０との電気的接続を担う１６個の電極パッド（接続端子）１６３と、を含んで構成されている。データ線１４１Ｒ等及び引込配線１４２Ｒを含んで第１配線層が構成され、基材２０上に配置されている。また、走査線１５１等及び電源線１５３Ｒ等を含んで第２配線層が構成され、上記第１配線層の上側に配置されている。上述した薄膜回路チップ１１６は、電極パッド１６３の上側に配置される。

データ線１４１Ｒ等は、有機ＥＬ素子１４の駆動に用いるデータ信号を薄膜回路チップ１１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらのデータ線１４１Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド１６３と接続されている。これらのデータ線１４１Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。データ線１４１Ｒ、１４３Ｒが色画素１（赤色）に対応し、データ線１４１Ｇ、１４３Ｇが色画素２（緑色）に対応し、データ線１４１Ｂ、１４３Ｂが色画素３（青色）に対応している。

引込配線１４２Ｒ等は、電源線１５３Ｒ等を介して供給される電力を薄膜回路チップ１１６に伝達するために便宜上用いられるものであり、アルミニウム等の導電体膜からなる。これらの引込配線１４２Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド１６３と接続されている。これらの引込配線１４２Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。引込配線１４２Ｒが色画素１（赤色）に対応し、引込配線１４２Ｇが色画素２（緑色）に対応し、引込配線１４２Ｂが色画素３（青色）に対応している。

走査線１５１は、有機ＥＬ素子１４の駆動に用いる走査信号を薄膜回路チップ１１６に供給するためのものであり、アルミニウム等の導電体膜からなる。なお、同様にして、図示しない走査線が垂直走査方向に沿って複数設けられている。これらの走査線１５１等は、第１配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド１６３と接続されている。走査線１５１は、水平走査方向に沿って隣接配置される一列分の各基本画素４によって共用される。本実施形態では、水平走査方向に隣接配置される２つの基本画素４ごとに１つの電極パッド１６３が割り当てられ、当該電極パッド１６３を介して走査線１５１と薄膜回路チップ１１６とが電気的に接続される。

電源線１５３Ｒ等は、有機ＥＬ素子１４を発光させるための電力を薄膜回路チップ１１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらの電源線１５３Ｒ等は、第１配線層に含まれる引込配線１４２Ｒ等及び第２配線層に含まれる補助配線を介して所定の電極パッド１６３と接続されている。そして、これらの電源線１５３Ｒ等のそれぞれは、水平走査方向に沿って隣接配置される一列分の各基本画素４によって共用される。電源線１５３Ｒが色画素１（赤色）に対応し、電源線１５３Ｇが色画素２（緑色）に対応し、電源線１５３Ｂが色画素３（青色）に対応している。

図８は、薄膜回路チップ１１６に含まれる回路の例を説明する図である。また、図９は、図８に示す薄膜回路チップ１１６のより具体的な構成例（薄膜回路のレイアウト例）を示す図である。なお、薄膜回路の部分的な拡大図については上記図６に示すものと同様である。これらの図に示す駆動回路は、スイッチングトランジスタ、ドライビングトランジスタ及び保持容量を各１つずつ含んで一の有機ＥＬ素子１４に対応する画素駆動回路が構成されており、当該有機ＥＬ素子１４に流す電流を制御する機能を有する。ドライビングトランジスタ（第１のトランジスタ）は有機ＥＬ素子１４に流れる電流を制御するものであり、スイッチングトランジスタ（第２のトランジスタ）はドライビングトランジスタをデータ信号に応じて動作させるものである。

具体的には、図中左側の基本画素４については、色画素１に対応する有機ＥＬ素子１４の画素駆動回路１７４Ｒが構成され、色画素２に対応する有機ＥＬ素子１４の画素駆動回路１７４Ｇが構成され、色画素３に対応する有機ＥＬ素子１４の画素駆動回路１７４Ｂが構成されている。これら３つの画素駆動回路を含んで一の基本画素４の画素駆動回路が構成されている。また、図中右側の基本画素４については、色画素１に対応する有機ＥＬ素子１４の画素駆動回路１７８Ｒが構成され、色画素２に対応する有機ＥＬ素子１４の画素駆動回路１７８Ｇが構成され、色画素３に対応する有機ＥＬ素子１４の画素駆動回路１７８Ｂが構成されている。これら３つの画素駆動回路を含んで一の基本画素４の画素駆動回路が構成されている。各画素駆動回路の詳細内容については上述した第１の実施形態と同様である。そして、当該回路において各スイッチングトランジスタのゲートが共通化されており、外部接続端子としての電極パッド１８０ａが設けられている。この電極パッド１８０ａは、配線基板１０側に対向配置される一の電極パッド１６３と当接することにより薄膜回路チップ１１６と走査線１５１との電気的接続を担うものであり、隣接する２つの基本画素４に対応する６つの画素駆動回路ごとに共用されて１つ設けられている。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路において、各スイッチングトランジスタのソースに対して外部接続端子としての電極パッド１８０ｂ、１８０ｃ、１８０ｄ、１８０ｅ、１８０ｆ、１８０ｇがそれぞれ設けられている。これらの電極パッド１８０ｂ等は、配線基板１０側に対向配置される各電極パッド１６３とそれぞれ当接することにより薄膜回路チップ１１６と各データ線１４１Ｒ等のそれぞれとの電気的接続を担う。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路における各色画素ごとに各ドライビングトランジスタのソースが共通化されており、外部接続端子としての電極パッド１８０ｈ、１８０ｉ、１８０ｊがそれぞれ設けられている。これらの電極パッド１８０ｈ等は、配線基板１０側に対向配置される各電極パッド１６３のそれぞれと当接することにより、薄膜回路チップ１１６と各電源線１４２Ｒ、１４２Ｇ、１４２Ｂのそれぞれとの電気的接続を担うものであり、薄膜回路チップ１６内の各駆動回路のうちで隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、詳細には、画素駆動回路１７４Ｒ及び１７８Ｒにより電極パッド１８０ｈが共用され、画素駆動回路１７４Ｇ及び１７８Ｇにより電極パッド１８０ｉが共用され、画素駆動回路１７４Ｂ及び１７８Ｂにより電極パッド１８０ｊが共用されている。

また、各ドライビングトランジスタのドレインに対して、各電極パッド１８０ｋ、１８０ｍ、１８０ｎ、１８０ｐ、１８０ｑ、１８０ｒがそれぞれ設けられている。これらの電極パッド１８０ｋ等が配線基板１０側に対向配置される各電極パッド１６３と当接することにより、各有機ＥＬ素子１４に対して電流が供給される。

このように、本実施形態では、隣接する２画素に着目し、これらに含まれる各有機ＥＬ素子１４のそれぞれに対する駆動回路（画素駆動回路）を１つの薄膜回路チップ１６に集約することにより、転写技術やその他の実装技術を用いて薄膜回路チップ１６を形成する際の実装回数（転写回数）を削減している。また、駆動回路の集約に伴い、薄膜回路チップ１６に含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該薄膜回路チップ１６と外部との電気的接続を担う電極パッドの数を削減し、チップ面積の縮小を図っている。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置の製造コストを削減することが可能となる。

＜第３の実施形態＞
第３の実施形態として、複数の基本画素のうち隣接する４つの画素、より詳細には走査タイミングが同じであり隣接配置される２つの基本画素と、当該２つの基本画素のそれぞれと垂直走査方向に隣接配置される２つの基本画素とを合わせた４つの基本画素ごとに、当該４つの基本画素に含まれる各色画素に対応する有機ＥＬ素子のそれぞれを制御するための複数の駆動回路を含む薄膜回路チップを設けるようにした有機ＥＬ表示装置を説明する。なお、上記第１又は第２の実施形態の有機ＥＬ表示装置と重複する内容については適宜説明を省略する。

図１０は、第３の実施形態における基本画素４の構造について説明する平面図であり、隣接配置される４つの基本画素４についての図を示している。なお、図１０では説明の便宜上、構成要素の一部を省略して示している。なお、基本画素４の断面構造については上述した図３に示すものと同様でありここでは説明を省略する。

以下、図１０を参照しながら、第３の実施形態における配線基板１０について詳細に説明する。図示のように、配線基板１０上には、上述したデータ線駆動回路５と接続される複数のデータ線２４１Ｒ、２４１Ｇ、２４１Ｂ、２４３Ｒ、２４３Ｇ、２４３Ｂと、電源引き込み用に用いられる引込配線２４２Ｒ、２４２Ｇ、２４２Ｂと、上述した走査線駆動回路６と接続される走査線２５１、２５２と、図示しない電源と接続される電源線２５３Ｒ、２５３Ｇ、２５３Ｂと、各有機ＥＬ素子１４と配線基板１０との電気的接続を担う電極パッド（接続端子）２６１Ｒ、２６１Ｇ、２６１Ｂ、２６２Ｒ、２６２Ｇ、２６２Ｂ、２６５Ｒ、２６５Ｇ、２６５Ｂ、２６６Ｒ、２６６Ｇ、２６６Ｂと、薄膜回路チップ２１６（詳細は後述する）と配線基板１０との電気的接続を担う２３個の電極パッド（接続端子）２６３と、を含んで構成されている。データ線２４１Ｒ等及び引込配線２４２Ｒを含んで第１配線層が構成され、基材２０上に配置されている。また、走査線２５１等及び電源線２５３Ｒ等を含んで第２配線層が構成され、上記第１配線層の上側に配置されている。上述した薄膜回路チップ２１６は、電極パッド２６３の上側に配置される。

データ線２４１Ｒ等は、有機ＥＬ素子１４の駆動に用いるデータ信号を薄膜回路チップ２１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらのデータ線２４１Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド２６３と接続されている。これらのデータ線２４１Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。データ線２４１Ｒ、２４３Ｒが色画素１（赤色）に対応し、データ線２４１Ｇ、２４３Ｇが色画素２（緑色）に対応し、データ線２４１Ｂ、２４３Ｂが色画素３（青色）に対応している。

引込配線２４２Ｒ等は、電源線２５３Ｒ等を介して供給される電力を薄膜回路チップ２１６に伝達するために便宜上用いられるものであり、アルミニウム等の導電体膜からなる。これらの引込配線２４２Ｒ等は、第２配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド２６３と接続されている。これらの引込配線２４２Ｒ等は、垂直走査方向（線順次走査の進行方向）に沿って隣接配置される各基本画素４によって共用される。引込配線２４２Ｒが色画素１（赤色）に対応し、引込配線２４２Ｇが色画素２（緑色）に対応し、引込配線２４２Ｂが色画素３（青色）に対応している。

走査線２５１等は、有機ＥＬ素子１４の駆動に用いる走査信号を薄膜回路チップ１１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらの走査線２５１等は、第１配線層に含まれる補助配線と接続されており、当該補助配線を介して所定の電極パッド２６３と接続されている。走査線２５１等のそれぞれは、水平走査方向に沿って隣接配置される一列分の各基本画素４によって共用される。本実施形態では、水平走査方向に隣接配置される２つの基本画素４ごとに１つの電極パッド２６３が割り当てられ、当該電極パッド２６３を介して走査線２５１等と薄膜回路チップ２１６とが電気的に接続される。

電源線２５３Ｒ等は、有機ＥＬ素子１４を発光させるための電力を薄膜回路チップ２１６に供給するためのものであり、アルミニウム等の導電体膜からなる。これらの電源線２５３Ｒ等は、第１配線層に含まれる引込配線２４２Ｒ等及び第２配線層に含まれる補助配線を介して所定の電極パッド２６３と接続されている。そして、これらの電源線２５３Ｒ等のそれぞれは、水平走査方向に沿って隣接配置される２列分の各基本画素４によって共用される。電源線２５３Ｒが色画素１（赤色）に対応し、電源線２５３Ｇが色画素２（緑色）に対応し、電源線２５３Ｂが色画素３（青色）に対応している。

図１１は、薄膜回路チップ２１６に含まれる回路の例を説明する図である。また、図１２は、図１１に示す薄膜回路チップ２１６のより具体的な構成例（薄膜回路のレイアウト例）を示す図である。なお、薄膜回路の部分的な拡大図については上記図６に示すものと同様である。これらの図に示す駆動回路は、スイッチングトランジスタ、ドライビングトランジスタ及び保持容量を各１つずつ含んで一の有機ＥＬ素子１４に対応する画素駆動回路が構成されており、当該有機ＥＬ素子１４に流す電流を制御する機能を有する。

具体的には、図中左上側の基本画素４については、色画素１に対応する有機ＥＬ素子１４の画素駆動回路２７４Ｒが構成され、色画素２に対応する有機ＥＬ素子１４の画素駆動回路２７４Ｇが構成され、色画素３に対応する有機ＥＬ素子１４の画素駆動回路２７４Ｂが構成されている。これら３つの画素駆動回路を含んで一の基本画素４の画素駆動回路が構成されている。また、図中右上側、図中左下側、図中右下側のそれぞれの基本画素４についても、色画素１に対応する有機ＥＬ素子１４の画素駆動回路２７８Ｒ、２９４Ｒ、２９８Ｒがそれぞれが構成され、色画素２に対応する有機ＥＬ素子１４の画素駆動回路２７８Ｇ、２９４Ｇ、２９８Ｇがそれぞれが構成され、色画素３に対応する有機ＥＬ素子１４の画素駆動回路２７８Ｂ、２９４Ｂ、２９８Ｂがそれぞれが構成されている。各画素駆動回路の詳細内容については上述した第１の実施形態と同様である。

当該回路において各スイッチングトランジスタのゲートが共通化されており、外部接続端子としての電極パッド２８０ａ、２８０ｂがそれぞれ設けられている。これらの電極パッド１８０ａ等は、配線基板１０側に対向配置される一の電極パッド２６３と当接することにより薄膜回路チップ２１６と走査線２５１又は２５２との電気的接続を担うものであり、隣接する２つの基本画素４に対応する６つの画素駆動回路ごとに共用されて１つ設けられている。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路において、各スイッチングトランジスタのソースに対して外部接続端子としての電極パッド２８０ｃ、２８０ｄ、２８０ｅ、２８０ｆ、２８０ｇ、２８０ｈがそれぞれ設けられている。これらの電極パッド２８０ｃ等は、配線基板１０側に対向配置される各電極パッド２６３とそれぞれ当接することにより薄膜回路チップ２１６と各データ線２４１Ｒ等のそれぞれとの電気的接続を担う。

また、隣接する２つの基本画素４に対応する２つの画素駆動回路における各色画素ごとに各ドライビングトランジスタのソースが共通化されており、外部接続端子としての電極パッド２８０ｉ、２８０ｊ、２８０ｋがそれぞれ設けられている。これらの電極パッド２８０ｉ等は、配線基板１０側に対向配置される各電極パッド２６３のそれぞれと当接することにより、薄膜回路チップ２１６と各電源線２４２Ｒ、２４２Ｇ、２４２Ｂのそれぞれとの電気的接続を担うものであり、薄膜回路チップ２１６内の各駆動回路のうちで隣接配置される４つの基本画素内の同色の色画素のそれぞれに対応する４つの駆動回路ごとに共用されて設けられている。詳細には、画素駆動回路２７４Ｒ、２７８Ｒ、２９４Ｒ及び２９８Ｒにより電極パッド２８０ｉが共用され、画素駆動回路２７４Ｇ、２７８Ｇ、２９４Ｇ及び２９８Ｇにより電極パッド２８０ｊが共用され、画素駆動回路２７４Ｂ、２７８Ｂ、２９４Ｂ及び２９８Ｂにより電極パッド２８０ｋが共用されている。

また、各ドライビングトランジスタのドレインに対して、各電極パッド２８０ｍ、２８０ｎ、２８０ｐ、２８０ｑ、２８０ｒ、２８０ｓ、２８０ｔ、２８０ｕ、２８０ｖ、２８０ｗ、２８０ｘ、２８０ｙがそれぞれ設けられている。これらの電極パッド２８０ｍ等が配線基板１０側に対向配置される各電極パッド２６３と当接することにより、各有機ＥＬ素子１４に対して電流が供給される。

このように、本実施形態では、隣接する４画素に着目し、これらに含まれる各有機ＥＬ素子１４のそれぞれに対する駆動回路（画素駆動回路）を１つの薄膜回路チップ１６に集約することにより、転写技術やその他の実装技術を用いて薄膜回路チップ１６を形成する際の実装回数（転写回数）を削減している。また、駆動回路の集約に伴い、薄膜回路チップ１６に含まれる画素駆動回路のうち共通化が可能なものについては適宜共通配線とすることにより、当該薄膜回路チップ１６と外部との電気的接続を担う電極パッドの数を削減し、チップ面積の縮小を図っている。これらにより、単位面積当たりに製造可能なチップ数が増加し、かつチップの実装回数が削減されるので、有機ＥＬ表示装置の製造コストを削減することが可能となる。

また、本実施形態では、電源線の共用化によって当該電源線を配置可能な面積を増加させることが可能となり、各電源線を広幅化することができる。これにより、電源線を介して電力供給を行う際の電圧降下による影響を低減することが可能となる。

＜第４の実施形態＞
図１３は、上述した各実施形態のいずれかにかかる有機ＥＬ表示装置（電気光学装置）を含んで構成される電子機器の具体例を説明する図である。図１３（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明の電気光学装置は表示部として利用可能である。図１３（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図１３（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１３（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。

＜変形実施例＞
なお、本発明は上述した各実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。

例えば、上述した実施形態では、電気光学装置の一例として有機ＥＬ表示装置を採り上げて説明していたが、本発明を適用可能な電気光学装置はこれに限定されるものではない。複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される各種の表示装置（いわゆるアクティブマトリクス型表示装置）に対して本発明を適用することが可能である。

また、上述した実施形態では、配線基板と表示素子基板とを貼り合わせた構造の有機ＥＬ表示装置を例にして説明していたが、デバイス構造はこれに限定されるものではない。他にも、例えば、一の基板上に、配線を含む層と表示素子を含む層を積層したデバイス構造のもの等に対しても本発明を適用可能である。

第１の実施形態の有機ＥＬ表示装置の構成について概略的に示す図である。 第１の実施形態における基本画素の構造について説明する平面図であり、垂直走査方向に隣接配置される２つの基本画素についての図を示している。 基本画素の構造について説明する断面図であり、図２におけるIII−III断面に対応している。 薄膜回路チップに含まれる回路の例を説明する図である。 図４に示す薄膜回路チップのより具体的な構成例（薄膜回路のレイアウト例）を示す図である。 図５に示す薄膜回路の部分的な拡大図である。 第２の実施形態における基本画素の構造について説明する平面図であり、垂直走査方向に隣接配置される２つの基本画素についての図を示している。 薄膜回路チップに含まれる回路の例を説明する図である。 図８に示す薄膜回路チップのより具体的な構成例（薄膜回路のレイアウト例）を示す図である。 第３の実施形態における基本画素の構造について説明する平面図であり、隣接配置される４つの基本画素についての図を示している。 薄膜回路チップに含まれる回路の例を説明する図である。 図１１に示す薄膜回路チップのより具体的な構成例（薄膜回路のレイアウト例）を示す図である。 有機ＥＬ表示装置（電気光学装置）を含んで構成される電子機器の具体例を説明する図である。

符号の説明

１，２，３…色画素、 ４…基本画素、 ５…データ線駆動回路、 ６…走査線駆動回路、 １０…配線基板、 １２…表示素子基板、 １４…有機ＥＬ素子、 １６…薄膜回路チップ、 ２０…基材、 ２３…接続端子、 ４１Ｒ，４１Ｇ，４１Ｂ…データ線、 ５１，５２…走査線、 ５３Ｒ，５３Ｇ，５３Ｂ…電源線、 ６２Ｒ，６２Ｇ，６２Ｂ…配線基板側の電極パッド（接続端子）、 ７４Ｒ，７４Ｇ，７４Ｂ，７８Ｒ，７８Ｇ，７８Ｂ…画素駆動回路、 ８０ａ，８０ｂ，８０ｃ，８０ｄ，８０ｅ，８０ｆ，８０ｇ，８０ｈ，８０ｉ，８０ｊ，８０ｋ，８０ｍ，８０ｎ，８０ｐ…薄膜回路チップ側の電極パッド（接続端子）

Claims (13)

1. 複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、
   複数の前記色画素を構成する複数の電気光学素子と、
   複数の前記基本画素のうち、垂直走査方向に隣接配置される２つの基本画素ごとに１つ設けられ、当該２つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、
   前記電気光学素子の駆動に用いる走査信号を前記回路チップに供給するための複数の走査線と、
   前記電気光学素子の駆動に用いるデータ信号を前記回路チップに供給するための複数のデータ線と、
   前記電気光学素子を発光させるための電力を前記回路チップに供給するための複数の電源線と、
   前記回路チップと、前記走査線、前記データ線及び前記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、
   を含み、
   前記回路チップと前記データ線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで前記隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、電気光学装置。
2. 前記回路チップと前記電源線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで、隣接配置される前記２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、請求項１に記載の電気光学装置。
3. 前記回路チップと前記走査線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで前記基本画素のそれぞれに対応する３つの駆動回路ごとに共用されて設けられている、請求項１に記載の電気光学装置。
4. 前記回路チップは、隣接配置される前記２つの基本画素の境界付近に配置される、請求項１に記載の電気光学装置。
5. 前記回路チップ内の各駆動回路は、前記電気光学素子に流れる電流を制御する第１のトランジスタと、当該第１のトランジスタを前記データ信号に応じて動作させる第２のトランジスタと、を含んで構成される、請求項１に記載の電気光学装置。
6. 前記電気光学素子が有機エレクトロルミネセンス素子である、請求項１に記載の電気光学装置。
7. 複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、
   複数の前記色画素を構成する複数の電気光学素子と、
   複数の前記基本画素のうち、走査タイミングが同じであり、かつ相互に隣接配置される２つの基本画素ごとに１つ設けられ、当該２つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、
   前記電気光学素子の駆動に用いる走査信号を前記回路チップに供給するための複数の走査線と、
   前記電気光学素子の駆動に用いるデータ信号を前記回路チップに供給するための複数のデータ線と、
   前記電気光学素子を発光させるための電力を前記回路チップに供給するための複数の電源線と、
   前記回路チップと、前記走査線、前記データ線及び前記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、
   を含み、
   前記回路チップと前記走査線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路に共用されて設けられている、電気光学装置。
8. 前記回路チップと前記電源線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで前記隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、請求項７に記載の電気光学装置。
9. 前記回路チップは、隣接配置される前記２つの基本画素の境界付近に配置される、請求項７に記載の電気光学装置。
10. 複数の色画素を含んでなる基本画素をマトリクス状に複数配列した表示領域を備え、当該表示領域が線順次走査方式で駆動される電気光学装置であって、
    複数の前記色画素を構成する複数の電気光学素子と、
    複数の前記基本画素のうち、走査タイミングが同じであり隣接配置される２つの基本画素と、当該２つの基本画素のそれぞれと垂直走査方向に隣接配置される２つの基本画素とを合わせた４つの基本画素ごとに１つ設けられ、当該４つの基本画素に含まれる各色画素に対応する電気光学素子のそれぞれを制御するための複数の駆動回路を含む回路チップと、
    前記電気光学素子の駆動に用いる走査信号を前記回路チップに供給するための複数の走査線と、
    前記電気光学素子の駆動に用いるデータ信号を前記回路チップに供給するための複数のデータ線と、
    前記電気光学素子を発光させるための電力を前記回路チップに供給するための複数の電源線と、
    前記回路チップと、前記走査線、前記データ線及び前記電源線との相互間に設けられて電気的接続を担う複数の接続端子と、
    を含み、
    前記回路チップと前記走査線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで、前記走査タイミングが同じであり隣接配置される２つの基本画素内の各駆動回路に共用されて設けられ、
    前記回路チップと前記データ線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで前記垂直走査方向に隣接配置される２つの基本画素内の同色の色画素のそれぞれに対応する２つの駆動回路ごとに共用されて設けられている、電気光学装置。
11. 前記回路チップと前記電源線との電気的接続を担う前記接続端子は、前記回路チップ内の各駆動回路のうちで前記基本画素内の同色の色画素のそれぞれに対応する４つの駆動回路ごとに共用されて設けられている、請求項１０に記載の電気光学装置。
12. 前記回路チップは、隣接配置される前記４つの基本画素の相互の境界付近に配置される、請求項１０に記載の電気光学装置。
13. 請求項１乃至１２のいずれかに記載の電気光学装置を用いて構成される電子機器。

Images