JP6594246B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6594246B2
JP6594246B2 JP2016073037A JP2016073037A JP6594246B2 JP 6594246 B2 JP6594246 B2 JP 6594246B2 JP 2016073037 A JP2016073037 A JP 2016073037A JP 2016073037 A JP2016073037 A JP 2016073037A JP 6594246 B2 JP6594246 B2 JP 6594246B2
Authority
JP
Japan
Prior art keywords
bump
driver
inspection
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016073037A
Other languages
English (en)
Other versions
JP2017181984A (ja
Inventor
哲也 大構
修 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016073037A priority Critical patent/JP6594246B2/ja
Priority to US15/469,664 priority patent/US10529744B2/en
Publication of JP2017181984A publication Critical patent/JP2017181984A/ja
Application granted granted Critical
Publication of JP6594246B2 publication Critical patent/JP6594246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Description

本発明は、表示装置に関する。
表示装置は、内部に画素が形成された基板と、駆動回路が形成されたドライバＩＣ（Integrated Circuit：集積回路）と、を備えている。駆動回路は、フレキシブル基板で外部の制御装置に接続される。また、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能な入力検出装置がある。タッチパネルの検出電極が形成された基板も検出電極を駆動する駆動回路を備え、この駆動回路がフレキシブル基板と接続されている場合がある。
ここで、基板とフレキシブル基板とを接続する方法としては、特許文献１及び特許文献２に記載されているように、基板とフレキシブル基板との間にＡＣＦ(Anisotropic Conductive Film：異方性導電膜)を配置し、圧着ヘッドを用いて圧着することで接続する方法がある。
特開２００９−２２４５０５号公報 特開２００７−４７２５９号公報
ところで、駆動回路が形成されたドライバＩＣとバンプとよばれる基板の接続電極との間も、ＡＣＦなどの導電性材料を介して接続されている。ドライバＩＣの端子と基板の接続電極との接続状態を検出できることは、表示装置の電気的な接続の信頼性を向上させることができる。
本発明は、上記の課題に鑑みてなされたもので、ドライバＩＣと基板との電気的な接続状態を検出することのできる表示装置を提供することを目的とする。
本発明の一態様の表示装置は、表示領域と、表示領域の周囲にある非表示領域とを備える基板と、複数の接続端子を備え、かつ前記非表示領域に向けて固定される第１面を有する、少なくとも１つのドライバＩＣと、前記表示領域へ信号を供給する第１配線と、前記第１配線と電気的にそれぞれ接続される複数の第１バンプと、外部へ入出力するための第２配線と、前記第２配線と電気的にそれぞれ接続される複数の第２バンプと、複数の検査用配線と、を備え、前記ドライバＩＣの接続端子は、前記第１バンプ又は前記第２バンプと平面視で重なり合う複数の第１接続端子と、前記第１バンプ又は前記第２バンプと平面視で重なり合わない第２接続端子と、を含み、少なくとも１つの前記検査用配線が、少なくとも１つの前記第２接続端子との間に、接続用導電体を有しており、かつ平面視で前記検査用配線の一部の幅が狭くなるヒューズ部を少なくとも１つ有している。
図１は、本実施形態に係る表示装置の一例を表す説明図である。 図２は、表示部の一例を示す断面図である。 図３は、図１の表示装置を表すブロック図である。 図４は、画素回路の一例を示す回路図である。 図５は、走査線駆動回路と各走査線とをそれぞれ電気的に接続する複数の配線を模式的に示す平面図である。 図６は、ドライバＩＣの端子を模式的に示す平面図である。 図７は、第１実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図８は、図７のＶＩＩＩ−ＶＩＩＩ断面の模式図である。 図９は、ドライバＩＣの端子と基板の接続電極との位置関係を説明するための模式図である。 図１０は、第２実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図１１は、図１０のＸＩ−ＸＩ断面の模式図である。 図１２は、第２実施形態の第１変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図１３は、第２実施形態の第２変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図１４は、第３実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図１５は、第３実施形態の第１変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。 図１６は、第３実施形態の評価例について説明する説明図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
図１は、本実施形態に係る表示装置の一例を表す説明図である。図２は、表示部の一例を示す断面図である。図３は、図１の表示装置を表すブロック図である。図４は、画素回路の一例を示す回路図である。図１は模式的に表したものであり、実際の寸法、形状と同一とは限らない。
図１に示すように、表示装置１は、表示部２と、バックライト６と、を備えている。表示装置１は、透過型、又は半透過型の表示装置であってもよく、バックライト６を備えない、反射型の表示装置であってもよい。
表示部２には、平面視において、画像を表示する表示領域２１と、画像を表示できない非表示領域として額縁領域２９とがある。額縁領域２９は、表示領域２１の周囲にある。本実施形態では、表示部２の平面の一方向をＸ方向とし、Ｘ方向と直交する方向をＹ方向とし、Ｘ−Ｙ平面に直交する方向をＺ方向とする。表示領域２１は、矩形であり、第１辺２１ａ、第２辺２１ｂ、第３辺２１ｃ、第４辺２１ｄとで囲まれた領域である。
バックライト６は、表示部２の裏面側（Ｚ方向にみて画像を表示する面とは反対側の面）に配置されている。バックライト６は、表示部２に向けて光を照射し、表示領域２１の全面に光を入射させる。バックライト６は、例えば光源と、光源から出力された光を導いて、表示部２の裏面に向けて出射させる導光板と、を含む。バックライト６は、Ｘ方向又はＹ方向に並ぶ複数の光源を備え、それぞれの光源の光量が独立制御されていてもよい。これにより、バックライト６は、一部の光源のみが発光する光によって、表示部２の一部に、光を入射させることができる。なお、本実施形態の表示装置１は、光源として、表示部２の裏面側に配置されるバックライト６で説明するが、表示部２の表面側に配置されたフロントライトであってもよい。
図２は、表示部の一例を示す断面図である。図２に示すように、表示部２は、第１基板（上側基板）５０と、この第１基板５０の表面に垂直な方向（図１に示すＺ方向）に対向して配置された第２基板（下側基板）５２と、第１基板５０と第２基板５２との間に挿設された液晶層５４とを備えている。なお、液晶層５４とは反対側の第１基板５０の面には、バックライト６が配置されている。
液晶層５４には、液晶が多数分散されている。液晶層５４の液晶は、電界の状態に応じてそこを通過する光を変調するものであり、ＦＦＳ（フリンジフィールドスイッチング）又はＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶で駆動される。なお、液晶層５４の液晶は、ＴＮ（Twisted Nematic：ツイステッドネマティック）、ＶＡ（Vertical Alignment：垂直配向）、ＥＣＢ（Electrically Controlled Birefringence：電界制御複屈折）等の各種モードの液晶でもよい。
第１基板５０は、ガラスなどの透光性基板である画素基板６０と、画素基板６０の液晶層５４側に積層された第１配向膜６２と、画素基板６０の液晶層５４とは反対側に積層された第１偏光板６３と、を有する。画素基板６０については後述する。第１配向膜６２は、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第１配向膜６２は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。第１偏光板６３は、バックライト６側から入射してきた光を直線偏光に変換する機能を有している。
第２基板５２は、ガラスなどの透光性基板である対向基板６４と、この対向基板６４の液晶層５４側に形成されたカラーフィルタ６６と、カラーフィルタ６６の液晶層５４側に形成された第２配向膜６７と、対向基板６４の液晶層５４側とは反対側に形成された位相差板６８と、位相差板６８の対向基板６４側とは反対側に形成された第２偏光板６９と、を含む。
図３に示すように、表示領域２１には、画素Ｖｐｉｘがマトリクス状（行列状）に多数配置されている。走査線駆動回路２２と、信号線駆動回路２３とが、表示領域２１の第１辺２１ａよりも外側の額縁領域２９ａに配置されている。
図３に示すように、表示領域２１は、液晶層を含む画素Ｖｐｉｘが、表示上の１画素を構成するユニットがｍ行×ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるｍ個の画素Ｖｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｖｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
表示領域２１は、画素Ｖｐｉｘのｍ行ｎ列の配列に対して行毎に走査線２４１、２４２、２４３・・・２４ｍが配線され、列毎に信号線２５１、２５２、２５３、２５４、２５５・・・２５ｎが配線されている。以後、本実施形態においては、走査線２４１、２４２、２４３・・・２４ｍを代表して走査線２４のように表記し、信号線２５１、２５２、２５３・・・２５ｎを代表して信号線２５のように表記することがある。
表示領域２１は、平面視（Ｚ方向）でみた場合、走査線２４と信号線２５がカラーフィルタ６６（図２参照）と同層のブラックマトリクス７６ａと重なる領域に配置されている。また、表示領域２１は、ブラックマトリクス７６ａが配置されていない領域が開口部７６ｂとなる。
図２に示すカラーフィルタ６６は、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタ６６は、図４に示す開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を周期的に配列して、各画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。このため、画素Ｖｐｉｘは、副画素とも呼ばれる。カラーフィルタ６６は、画素基板６０と垂直な方向において、液晶層５４と対向する。なお、カラーフィルタ６６は、異なる色に着色されていれば、他の色の組み合わせであってもよい。なお、カラーフィルタ６６は、ブラックマトリクス７６ａが図３に示す画素Ｖｐｉｘの外周を覆うように形成されていてもよい。このブラックマトリクス７６ａは、二次元配置された画素Ｖｐｉｘと画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。そして、ブラックマトリクス７６ａは、カラーフィルタ６６よりも光の吸収率が高い材料で形成される。
図２に示すように、第２配向膜６７は、第１配向膜６２と同様に、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第２配向膜６７は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。位相差板６８は、第１偏光板６３及び第２偏光板６９に生じる偏光板起因の視野角を補償する機能を有する。第２偏光板６９は、偏光板吸収軸と平行な直線偏光成分を吸収し、直交する偏光成分を透過する機能を有している。第２偏光板６９は、液晶のＯＮ／ＯＦＦ状態に依存して光を透過／遮断する機能を有している。
図４に示す走査線駆動回路２２は、外部から供給された１ライン分のデジタルデータを走査信号として順に出力し、表示領域２１の走査線２４１、２４２、２４３・・・２４ｍに走査信号を与えることによって画素Ｖｐｉｘを行単位で順次走査する。走査線駆動回路２２は、例えば、走査線２４１がある垂直走査上方向から、走査線２４ｍがある垂直走査下方向（Ｙ方向）へ順にデジタルデータを出力する。なお、走査線駆動回路２２は、垂直走査下方向から、垂直走査上方向へ順にデジタルデータを出力してもよい。
信号線駆動回路２３には、例えば６ビットのＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタル映像データが与えられる。信号線駆動回路２３は、走査線駆動回路２２による垂直走査によって走査された行の各画素Ｖｐｉｘに対して、画素毎に、もしくは複数の副画素毎に、あるいは複数の副画素一斉に、信号線２５を介して表示データを書き込む。
図２に示す画素基板６０には、平面視において、能動素子（例えば、薄膜トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される。表示領域２１には、図４に示す各画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）Ｔｒに表示データとして画素信号を供給する信号線２５、各薄膜トランジスタＴｒを駆動する走査線２４等の配線が形成されている。このように、信号線２５は、上述した画素基板６０の表面と平行な平面に延在し、画素Ｖｐｉｘに画像を表示するための画素信号を供給する。画素Ｖｐｉｘは、薄膜トランジスタＴｒ及び液晶の容量ＬＣを備えている。薄膜トランジスタＴｒは、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。薄膜トランジスタＴｒのソース及びドレインのうち一方は信号線２５に接続され、ゲートは走査線２４に接続され、ソース及びドレインのうち他方は液晶の容量ＬＣの一端に接続されている。液晶の容量ＬＣは、一端が薄膜トランジスタＴｒに接続され、他端が共通電極ｃｏｍのコモン電位に接続されている。このように、画素Ｖｐｉｘ毎の画素電極に対して各画素共通に与えるコモン電位が表示領域２１に与えられている。
画素Ｖｐｉｘは、走査線２４により、表示領域２１の同じ行に属する他の画素Ｖｐｉｘと互いに接続されている。各走査線２４は、画素Ｐｉｘ又は画素Ｖｐｉｘが配列される行に沿って延びて、走査線駆動回路２２と接続され、走査線駆動回路２２から走査信号が供給される。また、画素Ｖｐｉｘは、信号線２５により、表示領域２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。各信号線２５は、信号線駆動回路２３と接続され、信号線駆動回路２３より画素信号が供給される。共通電極ｃｏｍのコモン電位は、不図示の駆動電極ドライバと接続され、駆動電極ドライバより電圧が供給される。さらに、画素Ｖｐｉｘは、共通電極ｃｏｍのコモン電位により、表示領域２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。
図５は、走査線駆動回路と各走査線とをそれぞれ電気的に接続する複数の配線を模式的に示す平面図である。走査線駆動回路２２及び信号線駆動回路２３は、それぞれＣＯＧ（Chip On Glass）と呼ばれる集積回路であり、走査線駆動回路２２及び信号線駆動回路２３がそれぞれドライバＩＣと呼ばれる。本実施形態では、信号線駆動回路２３が複数あるが、１つのドライバＩＣとしてもよい。また、本実施形態では、走査線駆動回路２２及び信号線駆動回路２３を分けたドライバＩＣとしたが、走査線駆動回路２２及び信号線駆動回路２３を１つのドライバＩＣとしてもよい。また、走査線駆動回路２２及び信号線駆動回路２３が上述した駆動電極ドライバとともに１つのドライバＩＣとされてもよい。
走査線駆動回路２２は、図３及び図５に示す複数の配線１００及び複数の走査線２４（走査線２４１、２４２、２４３・・・２４ｍ）を介して、各画素Ｖｐｉｘの薄膜トランジスタＴｒのゲートに走査信号を印加する。これにより、表示領域２１の画素Ｖｐｉｘのうちの１行（１水平ライン）が表示駆動の対象として順次選択される。
信号線駆動回路２３は、図３及び図５に示す複数の配線２００及び図３に示す信号線２５（信号線２５１、２５２、２５３、２５４、２５５・・・２５ｎ）を介して、走査線駆動回路２２により順次選択される１水平ライン分の各画素Ｖｐｉｘに画素信号をそれぞれ供給する。そして、これらの画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われる。
図５に示すように、複数の配線２００は、表示領域２１の第１辺２１ａの外側の額縁領域２９ａに配置されている。複数の配線２００のそれぞれの配線は、信号線駆動回路２３と図３に示す信号線２５とをそれぞれ電気的に接続している。複数の配線２００は、例えばアルミニウム（Ａｌ）又はアルミニウム合金の導電体で形成された導電パターンである。あるいは、複数の配線２００は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブテン（Ｍｏ）など導電性金属のうち２種類以上の金属を積層した導電体で形成された導電パターンであってもよい。
複数の配線２００の数は、信号線２５の数と同じである。表示領域２１の解像度が増加するほど、信号線２５の数が増える。従って、表示領域２１の解像度が増加するほど、複数の配線２００の数も増える。このため、本実施形態では、信号線駆動回路２３が３つで構成されている。このため、１つの信号線駆動回路２３の一辺が他辺よりも長くなり過ぎないようにしている。
図５に示すように、複数の配線１００は、表示領域２１の第１辺２１ａと直交する表示領域２１の第２辺２１ｂの外側の額縁領域２９ｂに配置されている。複数の配線１００のそれぞれの配線は、走査線駆動回路２２と各走査線２４とをそれぞれ電気的に接続している。複数の配線１００は、例えばアルミニウム（Ａｌ）又はアルミニウム合金の導電体で形成された導電パターンである。あるいは、複数の配線１００は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブテン（Ｍｏ）など導電性金属のうち２種類以上の金属を積層した導電体で形成された導電パターンであってもよい。
複数の配線１００の数は、走査線２４の数と同じである。表示領域２１の解像度が増加するほど、走査線２４の数が増える。従って、表示領域２１の解像度が増加するほど、複数の配線１００の数も増える。このため、限られた額縁領域２９ｂに配置される複数の配線１００のＸ方向の幅は、表示領域２１の解像度が増加するほど小さくなる。
図６は、ドライバＩＣの端子を模式的に示す平面図である。図７は、第１実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。図８は、図７のＶＩＩＩ−ＶＩＩＩ断面の模式図である。図９は、ドライバＩＣの端子と基板の接続電極との位置関係を説明するための模式図である。図９は、ドライバＩＣの端子と基板の接続電極を側面からみた模式図である。図６及び図９に示すように、信号線駆動回路２３のドライバＩＣは、第１面２３ａと、第２面２３ｂ、第３面２３ｃ、第４面２３ｄ、第５面２３ｅ、第６面２３ｆを有する立方体である。第１面２３ａが第２面２３ｂと対向している。第３面２３ｃが第４面２３ｄと対向している。第５面２３ｅが第６面２３ｆと対向している。図９（Ａ）に示すドライバＩＣは、通常の形状である。これに対して、図９（Ｂ）に示すドライバＩＣには、第１面２３ａのＹ方向中央近傍が凹むような湾曲が表れている。
図８に示すように、接続端子３２は、接続用導電体４９を介して第３バンプ４２と電気的に接続している。接続端子３２同士は、内部配線３９で短絡していることから、第３バンプ４２同士も、接続端子３２、内部配線３９及び接続端子３２を介して短絡している。
図９（Ａ）に示す第１面２３ａには、図６に示す複数の接続端子３１、３２、３４、３５が露出している。このように、信号線駆動回路２３は、上述した画素基板６０に対して、第１面２３ａを向かい合わせる、フェースダウン方式のドライバＩＣである。
図６に示すように、平面視でドライバＩＣの長手方向であるＸ方向にみて、複数の接続端子３１、３２が複数の列となるように配置されている。平面視で、Ｘ方向にみて、複数の接続端子３２、複数の接続端子３１、複数の接続端子３２の順に並んでいる。平面視でＸ方向からみると、接続端子３２が接続端子３１よりもドライバＩＣの短手辺側の第５面２３ｅ又は第６面２３ｆに近い。
同様に、平面視でドライバＩＣの長手方向であるＸ方向にみて、複数の接続端子３５、３４が列となるように配置されている。平面視で、Ｘ方向にみて、複数の接続端子３５、複数の接続端子３４、複数の接続端子３５の順に並んでいる。平面視でＸ方向からみると、接続端子３５が接続端子３４よりもドライバＩＣの短手辺側の第５面２３ｅ又は第６面２３ｆに近い。
第１実施形態の信号線駆動回路２３は、ドライバＩＣの内部で隣り合う接続端子３２を短絡させる内部配線３９を備えている。なお、ドライバＩＣによっては、第２実施形態で説明するように内部配線３９がない場合もある。
図７に示すように、上述した画素基板６０上には、上述した配線２００の他に、第１バンプ４１、第２バンプ４８、第３バンプ４２、第４バンプ４５、配線４４、検査用配線４３Ａ、４３Ｂ、４３Ｃ、４３Ｄ、入出力バンプ４６、検査用バンプ４６Ａ、４６Ｂ、４６Ｃ、４６Ｄが配置されている。
複数の第１バンプ４１は、配線２００と電気的にそれぞれ接続される。入出力バンプ４６は、不図示のフレキシブル基板の接続端子が接合される接続端子である。配線４４は、第２バンプ４８と入出力バンプ４６とを接続する配線である。複数の配線４４は、複数の入出力バンプ４６のそれぞれから画素基板６０の内部へ延び、ドライバＩＣと外部装置との入出力信号を伝送するための配線である。このように、複数の第２バンプ４８は、配線４４と電気的にそれぞれ接続される。
一般的に、配線２００の数は、配線４４の数よりも多い。複数の第１バンプ４１は、平面視でＸ方向にみて、複数列に配置され、千鳥配置となっている。このため、第１バンプ４１の占める面積は、第２バンプ４８の占める面積よりも小さくなる。
第３バンプ４２は、配線２００と電気的にそれぞれ接続されていないダミーバンプである。同様に、第４バンプ４５は、配線４４と電気的にそれぞれ接続されていないダミーバンプである。
検査用バンプ４６Ａ、４６Ｂ、４６Ｃ、４６Ｄは、検査用プローブ（不図示）が電気的に接続するための接続端子である。
検査用配線４３Ａ、４３Ｂは、検査用バンプ４６Ａ、４６Ｂのそれぞれと、第３バンプ４２のそれぞれとを電気的に接続する配線である。第１実施形態では、検査用配線４３Ａ、４３Ｂよりも幅広の部分が第３バンプ４２であるが、幅広の部分がなく、検査用配線４３Ａ、４３Ｂの一部を第３バンプ４２としてもよい。
検査用配線４３Ｃ、４３Ｄは、検査用バンプ４６Ｃ、４６Ｄのそれぞれと、第４バンプ４５のそれぞれとを電気的に接続する配線である。第１実施形態では、検査用配線４３Ｃ、４３Ｄの一部分が第４バンプ４５であるが、検査用配線４３Ｃ、４３Ｄよりも幅広の部分を設けて第４バンプ４５としてもよい。
検査用配線４３Ａ、４３Ｂ、４３Ｃ、４３Ｄは、図５に示すように、平面視で信号線駆動回路２３のドライバＩＣの外側に引き出されている。図７に示すように、１つのドライバＩＣは、８つの検査用配線４３Ａ、４３Ａ、４３Ｂ、４３Ｂ、４３Ｃ、４３Ｃ、４３Ｄ、４３Ｄに接続されるので、８つの８つの検査用配線４３Ａ、４３Ａ、４３Ｂ、４３Ｂ、４３Ｃ、４３Ｃ、４３Ｄ、４３Ｄが１つのドライバＩＣの外側に引き出される。
図７に示すように、ＩＣドライバの接続端子３１は、第１バンプ４１と平面視で重なり合う。ＩＣドライバの接続端子３４は、第２バンプ４８と平面視で重なり合う。ＩＣドライバの接続端子３２は、第１バンプ４１及び第２バンプ４８とは平面視で重なり合わない。ＩＣドライバの接続端子３２は、第３バンプ４２と平面視で重なり合う。ＩＣドライバの接続端子３５は、第１バンプ４１及び第２バンプ４８とは平面視で重なり合わない。ＩＣドライバの接続端子３５は、第４バンプ４５と平面視で重なり合う。
ドライバＩＣの接続端子３１、３２、３４、３５は、それぞれが平面視で重なり合う第１バンプ４１、第２バンプ４８、第３バンプ４２、第４バンプ４５との間に、基板上のＡＣＦの接続用導電体４９（図９（Ａ）参照）が配置されており、ドライバＩＣ自体が圧着ヘッドで押圧されて圧着される。
ＡＣＦは、導電性を有する導電粒子と、この導電粒子が含有された絶縁性の接着剤とを有している。ドライバＩＣ自体が圧着ヘッドで押圧されて圧着されると、ドライバＩＣの接続端子３１、３４、３２、３５と、それぞれが平面視で重なり合う第１バンプ４１、第２バンプ４８、第３バンプ４２、第４バンプ４５との間で、導電粒子同士が繋がる状態で接着剤が硬化するので、電気的な接続が保持される。
フェースダウン方式のドライバＩＣでは、ドライバＩＣの接続端子３１、３４と、それぞれが平面視で重なり合う第１バンプ４１、第２バンプ４８との間で、導電粒子同士が十分に圧接され、電気的な接続が確保されたかどうかを確認することが要望される。そこで、第１実施形態では、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５の一部と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出する。
第１実施形態の検査方法として、まず検査用バンプ４６Ａ、４６Ｂのそれぞれに、検査用プローブ（不図示）が電気的に接続される。検査用プローブから検査用バンプ４６Ａに微弱電流が流される。この微弱電流が検査用配線４３Ａ、第３バンプ４２、接続用導電体４９、ドライバＩＣの接続端子３２、内部配線３９、ドライバＩＣの接続端子３２、接続用導電体４９、第３バンプ４２、検査用配線４３Ｂの経路で導通する。そして、微弱電流の電流又は電圧が検査用バンプ４６Ｂに接続された検査用プローブで検出される。検査用プローブから、検査用バンプ４６Ｂに微弱電流が流され、上述とは逆経路を通って導通する微弱電流の電流又は電圧が検査用バンプ４６Ａに接続された検査用プローブで検出されるようにしてもよい。
同様に、検査用バンプ４６Ｃ、４６Ｄのそれぞれに、検査用プローブ（不図示）が電気的に接続される。検査用プローブから検査用バンプ４６Ｃに微弱電流が流される。この微弱電流が検査用配線４３Ｃ、第４バンプ４５、接続用導電体４９、ドライバＩＣの接続端子３２、内部配線３９、ドライバＩＣの接続端子３２、接続用導電体４９、第４バンプ４５、検査用配線４３Ｄの経路で導通する。そして、微弱電流の電流又は電圧が検査用バンプ４６Ｄに接続された検査用プローブで検出される。検査用プローブから、検査用バンプ４６Ｄに微弱電流が流され、上述とは逆経路を通って導通する微弱電流の電流又は電圧が検査用バンプ４６Ｃに接続された検査用プローブで検出されるようにしてもよい。
上述した検査によれば、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出することができる。その結果、ドライバＩＣの４隅の圧着状態が把握できるので、形状が異なるドライバＩＣを用いることになっても圧着状態の把握が可能となる。その結果、１つのドライバＩＣで扱うことのできる信号線２５の数を増やすことができるので、表示領域２１の解像度が増加しても、ドライバＩＣの数を抑制することができる。
以上の説明において、信号線駆動回路２３のドライバＩＣと、画素基板６０との電気的な接続について説明したが、走査線駆動回路２２のドライバＩＣと、画素基板６０との電気的な接続について上述した接続構成をとることができる。信号線駆動回路２３のドライバＩＣ及び走査線駆動回路２２のドライバＩＣにおいても、ドライバＩＣと、画素基板６０との電気的な接続についても同様の構成を有している。信頼性試験前後において、ドライバＩＣと基板との電気的な接続状態を検出することができるので、品質向上に寄与することができる。また、走査線駆動回路２２及び信号線駆動回路２３を１つのドライバＩＣとした場合でも、ドライバＩＣと、画素基板６０との電気的な接続について上述した接続構成をとることができる。
図７に示すように、平面視でＸ方向にみて、複数の第１バンプ４１、複数の第３バンプ４２が複数の列となるように配置されている。平面視で、Ｘ方向にみて、複数の第３バンプ４２、複数の第１バンプ４１、複数の第３バンプ４２が順に並んでいる。
同様に、平面視でＸ方向にみて、複数の第２バンプ４８、複数の第４バンプ４５が列となるように配置されている。平面視で、Ｘ方向にみて、複数の第４バンプ４５、複数の第２バンプ４８、複数の第４バンプ４５の順に並んでいる。
ところで、図６に示すように、第１面２３ａの接続端子３１、３２、３４、３５の、Ｙ方向の位置が第３面２３ｃ、第４面２３ｄのどちらかに寄っている。接続端子３１、３２、３４、３５の粗密分布の影響で、図９（Ｂ）に示すように、第１面２３ａのＹ方向中央近傍が凹むような湾曲が表れることがある。このため、図９（Ｂ）に示すように、第３面２３ｃから第４面２３ｄへＹ方向に、第１バンプ列（第１バンプ４１、第３バンプ４２の列）の位置Ｐ１、第２バンプ列（第１バンプ４１、第３バンプ４２の列）の位置Ｐ２、第３バンプ列（第２バンプ４８、第４バンプ４５の列）の位置Ｐ３、で比較すると、位置Ｐ２において、第３バンプ４２と、接続端子３２との間が開きやすくなる。
検査用配線４３Ａ、４３Ｂは、Ｙ方向からみると内側にある第２バンプ列（第１バンプ４１、第３バンプ４２の列）の位置Ｐ２の第３バンプ４２に接続されている。つまり、検査用配線４３Ａ、４３Ｂが平面視で重なり合う接続端子３２が、ドライバＩＣの短手方向（Ｙ方向）の内側にある第２バンプ列のＰ２に配置されている。位置Ｐ２において、第３バンプ４２と、接続端子３２との間で導電粒子同士が十分に圧接され、電気的な接続が確保されていれば、位置Ｐ２において、第１バンプ４１と、接続端子３１との間で導電粒子同士が十分に圧接され、電気的な接続が確保されていると推測可能となる。
（第２実施形態）
図１０は、第２実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。図１１は、図１０のＸＩ−ＸＩ断面の模式図である。なお、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１０は、図７のように、Ｙ方向に対してミラー反転可能な配置であるので、左側のみを記載している。このため、平面視でＸ方向にみて、２つの接続端子３２、複数の接続端子３１、２つの接続端子３２の順に並ぶことになる。
第２実施形態のドライバＩＣは、図６に示した信号線駆動回路２３のドライバＩＣの内部にあった内部配線３９を備えていない。そこで、第１実施形態のように、２つの検査用配線４３Ａ、４３Ｂのそれぞれが隣り合う接続端子３２のそれぞれに平面視で重なり合っても、検査用配線４３Ａ、４３Ｂ同士が導通できない。このため、検査用配線４３Ａ、４３Ｂの引き回しを工夫する必要がある。
図１０に示すように、検査用配線４３Ａ、４３Ｂの端部寄りの一部が第３バンプ４３ａ、４３ｂである。そして、第３バンプ４３ａ、４３ｂの両方が隣り合う接続端子３２、３２に平面視で重なり合う。その結果、図１１に示すように、第３バンプ４３ａと第３バンプ４３ｂとは、接続用導電体４９で接続端子３２と電気的な接続が確保されていれば、接続端子３２を介して短絡する。
第２実施形態の検査方法として、まず検査用バンプ４６Ａ、４６Ｂのそれぞれに、検査用プローブ（不図示）が電気的に接続される。検査用プローブから検査用バンプ４６Ａに微弱電流が流される。この微弱電流が検査用配線４３Ａ、第３バンプ４３ａ、接続用導電体４９、ドライバＩＣの接続端子３２、接続用導電体４９、第３バンプ４３ｂ、検査用配線４３Ｂの経路で導通する。そして、微弱電流の電流又は電圧が検査用バンプ４６Ｂに接続された検査用プローブで検出される。検査用プローブから、検査用バンプ４６Ｂに微弱電流が流され、上述とは逆経路を通って導通する微弱電流の電流又は電圧が検査用バンプ４６Ａに接続された検査用プローブで検出されるようにしてもよい。
（第２実施形態の第１変形例）
図１２は、第２実施形態の第１変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。なお、上述した第１実施形態及び第２実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１２は、図７のように、Ｙ方向に対してミラー反転可能な配置であるので、左側のみを記載している。このため、平面視でＸ方向にみて、１つの接続端子３２、複数の接続端子３１、１つの接続端子３２の順に並ぶことになる。
図１２に示すように、検査用配線４３Ａ、４３Ｂの端部寄りの一部が第３バンプ４３ａ、４３ｂである。そして、第３バンプ４３ａ、４３ｂの両方が１つの接続端子３２に平面視で重なり合う。その結果、図１１に示すように、第３バンプ４３ａと第３バンプ４３ｂとは、接続用導電体４９で接続端子３２と電気的な接続が確保されていれば、接続端子３２を介して短絡する。
第２実施形態の第１変形例の表示装置は、接続端子３２が片側に１つしかなくても、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出することができる。これにより、第１実施形態及び第２実施形態と同様の作用効果を得ることができる。
（第２実施形態の第２変形例）
図１３は、第２実施形態の第２変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。なお、上述した第１実施形態、第２実施形態及び第２実施形態の第１変形例で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１３は、図７のように、Ｙ方向に対してミラー反転可能な配置であるので、左側のみを記載している。このため、平面視でＸ方向にみて、２つの接続端子３２、複数の接続端子３１、２つの接続端子３２の順に並ぶことになる。
図１３に示すように、検査用配線４３Ａ、４３Ｂの端部寄りの一部が第３バンプ４３ａ、４３ｂである。そして、第３バンプ４３ａ、４３ｂの両方が１つの接続端子３２に平面視で重なり合う。つまり、第２実施形態の第２変形例では、同じ列にある２つの接続端子３２のうち外側の１つの接続端子３２のみに第３バンプ４３ａ、４３ｂの両方が平面視で重なり合う。その結果、図１１に示すように、第３バンプ４３ａと第３バンプ４３ｂとは、接続用導電体４９で接続端子３２と電気的な接続が確保されていれば、接続端子３２を介して短絡する。
第２実施形態の第２変形例の表示装置は、接続端子３２が片側に複数あっても１つ使用できれば、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出することができる。これにより、第１実施形態、第２実施形態及び第２実施形態の第１変形例と同様の作用効果を得ることができる。
（第３実施形態）
図１４は、第３実施形態におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。なお、上述した第１実施形態、第２実施形態及び第２実施形態の各変形例のいずれかで説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
第１実施形態と同様に、第３実施形態におけるドライバＩＣは、図６に示す信号線駆動回路２３のドライバＩＣの内部で隣り合う接続端子３２を短絡させる内部配線３９を備えている。図６に示すように、平面視でＸ方向からみると、接続端子３２が接続端子３１よりもドライバＩＣの短手辺側の第５面２３ｅ又は第６面２３ｆに近い。第１実施形態と同様に、平面視でＸ方向にみて、複数の第１バンプ４１、複数の第３バンプ４２が複数の列となるように配置されている。平面視で、Ｘ方向にみて、複数の第３バンプ４２、複数の第１バンプ４１、複数の第３バンプ４２が順に並んでいる。検査用配線４３Ａ、４３Ｂが平面視で重なり合う接続端子３２が、ドライバＩＣの短手方向（Ｙ方向）の内側にある。第３実施形態においても検査用配線４３Ａ、４３Ｂ、４３Ｃ、４３Ｄがあることで、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出することができる。
ところで、表示装置１の置かれている環境によっては、電荷が検査用配線４３Ａ、４３Ｂ、４３Ｃ、４３Ｄに帯電する可能性がある。
検査用配線４３Ｃ、４３Ｄが帯電した場合、電荷が第４バンプ４５に伝播され、第２バンプ４８へ静電気の伝播が生じても、第１バンプ４１と第４バンプ４５との距離が確保されていることから、表示領域２１への影響は抑制される。しかしながら、第１バンプ４１と第４バンプ４５との距離よりも、第１バンプ４１と第３バンプ４２との距離が近い。このため、検査用配線４３Ａ、４３Ｂが帯電した場合、電荷が第３バンプ４２に伝播され、第１バンプ４１へ静電気の伝播が生じる可能性がある。第１バンプ４１へ静電気の伝播が生じる場合、静電気が配線２００を伝播して、図４に示す薄膜トランジスタＴｒを破壊してしまう可能性がある。
そこで、第３実施形態の検査用配線４３Ａ、４３Ｂがヒューズ部４７を少なくとも１つ有している。具体的には、図１４に示すように、検査用配線４３Ａ、４３Ｂには、ヒューズ部４７がそれぞれ３つある。検査用配線４３Ａ、４３Ｂには、ヒューズ部４７が５つあっても、１０個あってもよい。
ヒューズ部４７は、検査用配線４３Ａ、４３Ｂの基本幅Ｗ０よりも一部の幅が狭くなっており、第１幅狭部の長さＬ１及び幅Ｗ１、第２幅狭部の長さＬ２及び幅Ｗ２、第３幅狭部の長さＬ３及び幅Ｗ３となっている。幅狭部の長さに対する幅の比（Ｗ１／Ｌ１）、（Ｗ２／Ｌ２）又は（Ｗ３／Ｌ３）は、適宜設定可能であるが、（１．５／１００）以上（２０／１００）以下程度であれば、表示装置の製造工程で発生する耐電圧の範囲で、ヒューズ部４７がスパークして破壊する可能性が高くなる。幅Ｗ１、Ｗ２又はＷ３は、露光装置で安定して導体が形成できる、１．５μｍ以上が好ましい。長さＬ１、Ｌ２、Ｌ３がヒューズ部４７の耐電圧に及ぼす影響は、幅Ｗ１、Ｗ２又はＷ３よりは小さいが、長さＬ１、Ｌ２、Ｌ３を異ならせることで、耐電圧の調整をすることができる。
検査用配線４３Ａ、４３Ｂは、検査用バンプ４６Ａ、４６Ｂ側を太くせず一定の基本幅Ｗ０で引き回し、配線面積を少なくすることで、検査用配線４３Ａ、４３Ｂ自体に帯電する電荷を抑制することができる。
ヒューズ部４７を有する検査用配線４３Ａ、４３Ｂは、第１バンプ４１の近くに延びている。しかしながら、検査用配線４３Ａ、４３Ｂに電荷があっても、電荷が第３バンプ４２に伝播される前に、ヒューズ部４７が電荷によってスパークする。その結果、第１バンプ４１へ静電気の伝播が生じる可能性が抑制され、静電気が配線２００を伝播して、図２に示す薄膜トランジスタＴｒを破壊してしまう可能性も抑制することができる。
（第３実施形態の第１変形例）
図１５は、第３実施形態の第１変形例におけるドライバＩＣの端子が載置される基板の接続電極及び配線を拡大して示す模式図である。なお、上述した第１実施形態、第２実施形態及び第２実施形態の各変形例のいずれかで説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
第２実施形態の第２変形例と同様に、第３実施形態の第１変形例におけるドライバＩＣは、図６に示す信号線駆動回路２３のドライバＩＣの内部で隣り合う接続端子３２を短絡させる内部配線３９を備えていない。第２実施形態の第２変形例と同様に、第３実施形態の第１変形例では、同じ列にある２つの接続端子３２のうち外側の１つの接続端子３２のみに第３バンプ４３ａ、４３ｂの両方が平面視で重なり合う。第２実施形態の第２変形例と同様に、第３実施形態においても検査用配線４３Ａ、４３Ｂ、４３Ｃ、４３Ｄがあることで、接続端子３２が片側に複数あっても１つ使用できれば、フェースダウン方式のドライバＩＣの４隅に近い、使用していない接続端子３２、３５と、ダミーバンプである第３バンプ４２、第４バンプ４５との電気的な接続状態を検出することができる。これにより、第１実施形態、第２実施形態及び第２実施形態の第１変形例と同様の作用効果を得ることができる。
第３実施形態の第１変形例の検査用配線４３Ａ、４３Ｂがヒューズ部４７を少なくとも１つ有している。具体的には、図１５に示すように、検査用配線４３Ａ、４３Ｂには、ヒューズ部４７がそれぞれ３つある。
ヒューズ部４７は、電荷が第３バンプ４２に伝播される前に、電荷によってスパークする。その結果、第１バンプ４１へ静電気の伝播が生じる可能性が抑制され、静電気が配線２００を伝播して、図２に示す薄膜トランジスタＴｒを破壊してしまう可能性も抑制することができる。
（第３実施形態の評価）
図１６は、第３実施形態の評価例について説明する説明図である。なお、上述した第３実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１６（ａ）に示す第１評価例は、検査用配線４３Ａを直線状にした模式的な検査用配線である。第１評価例のヒューズ部４７が３つ長さ方向に均等に配置されている。Ｗ０は、４０μｍであり、Ｗ１＝Ｗ２＝Ｗ３＝１０μｍである。Ｌ１＝Ｌ２＝Ｌ３＝１００μｍである。
図１６（ｂ）に示す第２評価例は、検査用配線４３Ａを直線状にした模式的な検査用配線である。第２評価例のヒューズ部４７がそれぞれ長さが異なるように配置されている。Ｗ０は、４０μｍであり、Ｗ１＝Ｗ２＝Ｗ３＝１０μｍである。Ｌ１＝２００μｍであり、Ｌ２＝１００μｍであり、Ｌ３＝２０μｍである。
図１６（ｃ）に示す第３評価例は、検査用配線４３Ａを直線状にした模式的な検査用配線である。第３評価例のヒューズ部４７が第２評価例のヒューズ部４７よりも幅が狭くなるように配置されている。Ｗ０は、４０μｍであり、Ｗ１＝Ｗ２＝Ｗ３＝５μｍである。Ｌ１＝２００μｍであり、Ｌ２＝１００μｍであり、Ｌ３＝２０μｍである。
次に、評価例１、２、３のそれぞれに、位置Ｘａと位置Ｘｂとの間に１．０ｋＶから電圧を印加して、印加後のヒューズ部４７の状態を顕微鏡観察をした。
評価例１は、位置Ｘａと位置Ｘｂとの間に５．０ｋＶが印加されても、ヒューズ部４７の破壊が起こらなかった。評価例１は、位置Ｘａと位置Ｘｂとの間に６．０ｋＶが印加されると、ヒューズ部４７の破壊が生じた。
評価例２は、位置Ｘａと位置Ｘｂとの間に２．５ｋＶが印加されても、ヒューズ部４７の破壊が起こらなかった。評価例２は、位置Ｘａと位置Ｘｂとの間に３．０ｋＶが印加されると、ヒューズ部４７の破壊が生じた。
評価例３は、位置Ｘａと位置Ｘｂとの間に１．２ｋＶが印加されても、ヒューズ部４７の破壊が起こらなかった。評価例３は、位置Ｘａと位置Ｘｂとの間に１．４ｋＶが印加されると、ヒューズ部４７の破壊が生じた。
以上より、検査用配線の複数のヒューズ部４７のうち、一部のヒューズ部４７の太さを他のヒューズ部の太さよりも細くすることで、破壊電圧を規定することができる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
例えば、上述した各実施形態の表示装置１は、液晶表示装置を説明したが、有機発光ダイオード（ＯＬＥＤ；Organic Light Emitting Diode）のような自発光体を点灯する表示装置にも適用することが可能である。また、図５に示す、走査線駆動回路２２のドライバＩＣが複数あってもよい。また、図５に示す配線１００が、表示領域２１の第２辺２１ｂの外側ではなく、表示領域２１の第４辺２１ｄの外側にあってもよい。また、図５に示す配線１００が、表示領域２１の第２辺２１ｂの外側に加えて、表示領域２１の第４辺２１ｄの外側にあってもよい。さらに、上述した各実施形態は、各構成要素を適宜組み合わせることが可能である。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１ 表示装置
２ 表示部
６ バックライト
２１ 表示領域
２１ａ 第１辺
２１ｂ 第２辺
２２ 走査線駆動回路
２３ 走査線駆動回路
２４ 走査線
２５ 信号線
３１、３２、３４、３５ 接続端子
３９ 内部配線
４１ 第１バンプ
４３Ａ、４３Ｂ、４３Ｃ、４３Ｄ 検査用配線
４８ 第２バンプ
４６Ａ、４６Ｂ、４６Ｃ、４６Ｄ 検査用バンプ
２９ｂ 額縁領域
６０ 画素基板
２００ 配線

Claims (8)

  1. 表示領域と、表示領域の周囲にある非表示領域とを備える基板と、
    複数の接続端子を備え、かつ前記非表示領域に向けて固定される第１面を有する、少なくとも１つのドライバＩＣと、
    前記表示領域へ信号を供給する第１配線と、
    前記第１配線と電気的にそれぞれ接続され、前記ドライバＩＣの長手方向に並ぶ複数の第１バンプと、
    外部へ入出力するための第２配線と、
    前記第２配線と電気的にそれぞれ接続される複数の第２バンプと、
    複数の検査用配線と、
    複数の前記検査用配線のそれぞれが接続される複数の検査用バンプと、を備え、
    前記ドライバＩＣの接続端子は、前記第１バンプ又は前記第２バンプと平面視で重なり合う複数の第１接続端子と、前記第１バンプ又は前記第２バンプと平面視で重なり合わない位置であって、かつ平面視で前記第１バンプの前記長手方向に並ぶ位置に配置され、前記第１配線に接続されない第２接続端子と、を含み、
    少なくとも１つの前記検査用配線が、少なくとも１つの前記第２接続端子との間に、接続用導電体を有しており、平面視で前記検査用配線が前記ドライバＩＣの外側に引き出されて、一端が前記検査用バンプに接続され、他端が前記第２接続端子に前記接続用導電体を介して電気的に接続され、
    前記検査用配線において、平面視で前記検査用配線の基本幅より一部の幅が狭くなる第１幅狭部が前記検査用バンプと、前記第２接続端子に接続する前記接続用導電体がある位置との間に少なくとも１つある、表示装置。
  2. 平面視で前記第１バンプに重なり合う前記複数の第１接続端子は、平面視で前記ドライバＩＣの長手方向の列が複数列となるように並んでおり、
    前記検査用配線が平面視で重なり合う前記第２接続端子は、前記ドライバＩＣの短手方向の内側にあり、かつ平面視で前記第１バンプに重なり合う第１接続端子の列に並んで配置されている、請求項１に記載の表示装置。
  3. 平面視で前記ドライバＩＣの長手方向にみて、前記第２接続端子、複数の第１接続端子、前記第２接続端子の順に並んでいる、請求項１又は２に記載の表示装置。
  4. 平面視で前記ドライバＩＣの長手方向にみて、複数の前記第２接続端子、複数の第１接続端子、複数の前記第２接続端子の順に並んでいる、請求項１又は２に記載の表示装置。
  5. 平面視で前記ドライバＩＣの長手方向にみて、前記第２接続端子が、前記第１接続端子よりも、前記ドライバＩＣの短手辺に近い、請求項１から４のいずれか１項に記載の表示装置。
  6. 平面視で４つの前記検査用配線が１つの前記ドライバＩＣの外側に引き出されており、前記第１幅狭部を有する検査用配線が前記第２バンプよりも前記第１バンプの近くまで延びている、請求項１から５のいずれか１項に記載の表示装置。
  7. ２つの前記検査用配線のそれぞれが隣り合う前記第２接続端子のそれぞれに平面視で重なり合うとともに、隣り合う前記第２接続端子が前記ドライバＩＣの内部で短絡している、請求項１から６のいずれか１項に記載の表示装置。
  8. ２つの前記検査用配線の両方が１つの前記第２接続端子に平面視で重なり合う、請求項１から６のいずれか１項に記載の表示装置。
JP2016073037A 2016-03-31 2016-03-31 表示装置 Active JP6594246B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016073037A JP6594246B2 (ja) 2016-03-31 2016-03-31 表示装置
US15/469,664 US10529744B2 (en) 2016-03-31 2017-03-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016073037A JP6594246B2 (ja) 2016-03-31 2016-03-31 表示装置

Publications (2)

Publication Number Publication Date
JP2017181984A JP2017181984A (ja) 2017-10-05
JP6594246B2 true JP6594246B2 (ja) 2019-10-23

Family

ID=59961914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016073037A Active JP6594246B2 (ja) 2016-03-31 2016-03-31 表示装置

Country Status (2)

Country Link
US (1) US10529744B2 (ja)
JP (1) JP6594246B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
TWI747303B (zh) * 2020-05-29 2021-11-21 友達光電股份有限公司 測試電極組及測試系統

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102329A (ja) * 1986-10-20 1988-05-07 Seiko Epson Corp 半導体集積回路素子実装方法
JPH0682802A (ja) * 1992-08-31 1994-03-25 Hitachi Ltd 液晶表示装置
JPH0864750A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置
JPH08110526A (ja) * 1994-10-07 1996-04-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板の集合基板
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
JP3989631B2 (ja) * 1998-08-31 2007-10-10 セイコーインスツル株式会社 半導体装置
JP2004006705A (ja) * 2002-04-08 2004-01-08 Seiko Instruments Inc 半導体装置の実装構造および回路基板
JP2004287032A (ja) * 2003-03-20 2004-10-14 Denso Corp 薄膜表示素子及び、薄膜表示素子への電圧印加方法
JP2006309161A (ja) * 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP4799952B2 (ja) 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
JP2009047877A (ja) * 2007-08-20 2009-03-05 Epson Imaging Devices Corp チップオングラス型表示モジュールおよびその実装検査方法
JP4992774B2 (ja) 2008-03-14 2012-08-08 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5239428B2 (ja) * 2008-03-19 2013-07-17 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR101491161B1 (ko) * 2008-12-09 2015-02-06 엘지이노텍 주식회사 액정패널과 드라이버 ｉｃ 간의 접속상태를 테스트 하는 방법 및 이를 이용한 액정표시장치
US8183765B2 (en) 2009-08-24 2012-05-22 Global Oled Technology Llc Controlling an electronic device using chiplets
KR101783953B1 (ko) * 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR102196093B1 (ko) * 2014-02-04 2020-12-31 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20170287939A1 (en) 2017-10-05
US10529744B2 (en) 2020-01-07
JP2017181984A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6603608B2 (ja) 表示装置
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
CN107924651B (zh) 显示装置
US11796878B2 (en) Active matrix substrate and display panel
CN110361900B (zh) 位置输入装置
KR101990115B1 (ko) 표시 장치
CN107924652B (zh) 显示装置
WO2018159395A1 (ja) 配線基板及び表示装置
JPWO2015178334A1 (ja) アクティブマトリクス基板および表示装置
JP6983006B2 (ja) 表示装置
CN110716357B (zh) 显示装置以及显示装置的基板
JP6268035B2 (ja) 液晶表示装置及び電子機器
JP5443144B2 (ja) 表示装置
JP6594246B2 (ja) 表示装置
US20220004067A1 (en) Display device
JP2004341216A (ja) 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器
JP3119357B2 (ja) 液晶表示装置
JP2014149322A (ja) 液晶表示パネル及び電子機器
JP2015118189A (ja) 液晶表示装置及び電子機器
JP6164554B2 (ja) 表示装置
JP2017009716A (ja) 表示装置
WO2019031298A1 (ja) 表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190924

R150 Certificate of patent or registration of utility model

Ref document number: 6594246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250