JP3989631B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを、基板上に配線する回路導体の端子電極上にフェースダウン実装する半導体装置に関わり、対向した電極間を接続する実装技術に関する。
【０００２】
【従来の技術】
従来のフェースダウン実装する半導体装置として、ＣＯＧ方式の液晶表示装置を例に挙げる。図８にＣＯＧ方式の液晶表示装置を示す。
表面に電極を形成した一対のガラス基板を相対向して、間隙に表示材料を封入して成る液晶表示素子３６において、上部透明ガラス基板が重ね合わされていない該上部透明ガラス基板周囲の駆動配線が形成された下部透明ガラス基板上に液晶駆動用半導体チップ３３が直接実装されている。半導体チップ３３と下部透明ガラス基板とは、対向する半導体チップ３３の下面と下部透明ガラス基板面のいずれか一方に形成された突起電極（バンプ）を介して電気的に接続されている。このような接続方式をフェースダウン方式という。
【０００３】
フェースダウン方式は、ＣＯＧ方式の液晶表示装置に限ったものではない。ポリイミド等のフレキシブル基板上に銅箔等の回路導体で形成する端子電極上に半導体チップを実装するＣＯＦ方式や、基板材質をガラエポ等の硬質基板に置き換えたＣＯＢ方式においても、フェースダウン方式で実装する例は多い。
フェースダウン方式の半導体装置において、半導体チップと回路基板上の端子電極間の接続状態を、接続抵抗測定により確認する手法がある。接続抵抗は、一定電流を流し込むところ（基板上の端子電極と半導体チップ下部の突起電極との間）で、界面現象のために生じる抵抗である。しかし接続抵抗値は通常１Ω来満であり、ＩＴＯ等の配線抵抗は小さくても１０Ω／□程度である事から、配線抵抗を取り除き、接続抵抗だけを測定する手法が必要となる。通常は配線抵抗を排除するために４端子法を用いる。４端子法であれば、電流印加端子と電圧測定端子とを分離する事により、配線抵抗の影響を取り除いた接続抵抗値を測定する事が可能である。この時、電圧測定端子に電流が流れ込まないよう電圧計の入力インピーダンスは高く保つ必要がある。
【０００４】
図６は上記４端子法により、接続抵抗を潮足するための基板上の端子電極パターン、及び半導体チップ内部のアルミ配線と該半導体チップ下部に形成する突起電極群の要部模式図である。左から２番目に位置する回路導体の配線は端子電極を中心に２方向に分岐しており、本例では該端子電極と突起電極間の接続抵抗の測定を行っている。半導体チップ下面に位置する３つの突起電極はそれぞれ半導体チップ内のアルミ配線２４により電気時に短絡している。
【０００５】
図７は上記端子電極パターンの引き出し電極２６ａ、２６ｂ、２６ｃ、２６ｄとフロープ等で導通をとり、電源と各測定器を組み合わせて接続する回路図である。前述の通り、電圧計３２の入力インピーダンスが高く保たれていれば、電圧測定用の回路に電流が流れないものと仮定できるため、回路導体の持つ配線抵抗は、電圧測定回路の電圧降下には寄与しなくなる。そのため電圧計３２は測定しようとしている突起電極と基板上の電極端子間の接続抵抗による電圧降下だけを測定する事になる。
【０００６】
以上説明したように、ＣＯＧ等に代表されるフェースダウン方式の半導体装置において、半導体チップ下部に位置する複数の突起電極を、チップ内配線により電気的に短絡させる。前記突起電極の内、測定しようとする突起電極と接する基板上の端子電極は２方向に分岐している。それぞれの配線からの引き出し端子と残りの短絡する突起電極と接する引き出し端子に、電源と電流計と電圧計を組み合わせて接続する事により、突起電極と端子電極間の接続抵抗を測定する事ができる。
【０００７】
半導体チップ実装後に突起電極と端子電極間の接続抵抗測定を行う事により、あらかじめ定める抵抗値よりも大きい場合、正常に実装されていないと判断する事ができる。半導体チップを取り除き、透明ガラス基板を洗浄した後、別の半導体チップの再実装を行えば、廃棄部材の削減につながる。また、不良品の検出に留まらず、複数の半導体チップが実装されている製品の修理時に、接続抵抗の測足を行う事により修理するべき半導体チップの判別が可能となる。更に接続状態を定量時に測る事ができるため、実装条件を定める隙にも大きく寄与する。
【０００８】
【発明が解決しようとする課題】
上記半導体装置において、半導体チップと基板間の接続状態を、基板上の端子電極と対向する半導体チップ下部の突起電極間の接続抵抗値により判断する事ができる。しかし、基板上の端子電極の配線抵抗を排除して接続抵抗のみを測定するために、前述の４端子法を用いる必要がある。
【０００９】
該手法により接続抵抗測定を行う際、半導体チップの複数の電極パッド間の導通をとり、基板上の配線パターンもそれに合わせた形状とする必要がある。そのため通常の半導体チップでは４端子法は使用できない。また、半導体チップの位置がずれて基板上に実装された不良品の検出のためには、顕微鏡を用いた外観検査を行う必要があるという間鹿点もある。
【００１０】
【課題を解決するための手段】
半導体チップ下部に位置する突起電極と対向する端子電極を複数に分割する。前記分割した端子電極から複数の配線パターンを引き出す。該引き出し配線の一つに電源と電流計を直列に接続する。別の引き出し配線に電圧計を直列に接続する。
【００１１】
また別の手段として、対向する端子電極を囲うようにして端子電極を形成する。それぞれの引き出し配線に、電源と電流検出手段を直列に接続する。
【００１２】
【発明の実施の形態】
以下実施例に基づき本願発明を説明する。
【００１３】
【実施例】
以下に本発明の実施例を図面に基づいて説明する。
（実施例１）
本発明の第１の実施例を図１と図２と図５に示す。図５（ａ）は半導体チップ１９を透明ガラス基板１８上に配線するＩＴＯ等の透明回路導体１６の端子電極上にフェースダウン実装するＣＯＧ方式の液晶表示装置の要部平面図である。半導体チップ１９は、一般的な構造の汎用液晶表示用ドライバーである。該半導体チップ１９の下面には正面積３５００μｍ²の突起電極が３０μｍ間隔で複数配置している。該突起電極群の内、半導体チップ１９右下コーナー部に位置する突起電極と対向する、透明ガラス基板１８上に配線する回路導体の端子電極は２本に分岐しており、２本の電極が同一の突起電極と接する。該端子電極からの引きだし線は更に２本に分岐する。また、透明ガラス基板上には回路導体のパターン２０、２１がある。
【００１４】
図５（ｂ）は、図６（ａ）のＡ−Ａ‘切断面における断面図である。半導体チップ１９の下面に形成された突起電極１７は、透明ガラス基板１８上に形成された透明端子電極と、異方性導電膜等の接続材料２２を介して電気的に接続している。図１は、図５（ａ）に示す半導体チップ１９の下部に位置する突起電極１７群の内、半導体チップ１９右下の突起電極と対向する端子電極形状の拡大図である。突起電極が対向する位置基板上の領域２に、回路導体１が配線されている。
【００１５】
ここで、前述の通り、突起電極と対向する端子電極は２本に分岐しており、２本の電極が同一の突起電極と摸する。
図２は上記端子電極パターンの引き出し電極３ａ、３ｂ、３ｃ、３ｄとフロープ等で導通をとり、電源８と電圧計７と電流計９を組み合わせ、接続する回路図である。
【００１６】
本実施例では、透明ガラス基板１３上の端子電極１６群の内、半導体チップ１９右下に位置する突起電極と対向する位置に前述の端子電極パターンを設けてある。該パターンからの複数の引き出し電極の内、電流を印加すると突起電極に電流が流れるような２組の端子電極（例えば３ａ，３ｄ）を選択して、電源６と電流計７を接続する。残り２本の引き出し電極３ｂ，３ｃに電圧計７を接続し、一定電流（例えば１ｍＡ程度）を流すと、電圧計７は端子電極１６と突起電極１７間の接続抵抗による電圧降下を示す。
【００１７】
上記電気回路はあくまでも一例であり、該電気回路と同様の効果を持つ電源８と各測定器７、９の配置の組合わせは多数存在する。例えば、電源６と電流計７を中央の端子電極３ｂ、３ｃに接続し、電圧計７を端の端子電極３ａ、３ｄに接続した場合でも、上記電気回路と同様の接続抵抗値の測定が可能である。また、接続抵抗測定用パターンの位置や数にも限定はなく、本例では半導体チップ１９右下に一つのパターンを設けたが、４角に４つのパターンを設けたり、上下の中央にこつのパターンを設けるなど、様々な配置が可能である。
【００１８】
また、本実施例のＣＯＧ方式の装置に限らず、図１のパターンを用いる事により、ポリイミド等のフレキシブル基板上に配線する鋼箔等の回路導体の端子電極上にフェースダウン実装するＣＯＦ方式や、基板材質をガラエポに置き換えたＣＯＢ方式の半導体装置においても、ＣＯＧ方式と同様に接続抵抗測定が可能である。
（実施例２）
本発明による第２の実施例を図３と図４と図５に示す。図５（ａ）の半導体チップ１９左下コーナー部に位置する突起電極と対向する透明ガラス基板１８上に配線する回路導体の端子電極を１５μｍ間隔で別の端子電極で囲うように形成する。それぞれの引き出し配線をガラス基板１８下端部まで伸ばす。
【００１９】
図３は、図５（ａ）に示す半導体チップ１９左下の突起電極と対向する端子電極形状の拡大図である。ここで、突起電極が対向する基板上の領域１１の周囲に回路導体１０を配置する。基板上前述の通り、端子電極１２ｂを別の端子電極１２ａで囲うように形成する。図４は上記端子電極パターンの引き出し電極１２ａ、１２ｂとプロープ等で導通をとり、電源１５と電流が流れると発光や発音や振動をする装置１４を組み合わせ、接続する回路図である。
【００２０】
上記液晶表示装置において、半導体チップが実装時に位置ずれを起こしたとする。突起電極を囲んでいる別の端子電極と該突起電極が接触すると、引き出し電極１２ａ、１２ｂと接続する発光装置１４が発光し、作業者に位置ずれを知らせる。本実施例の場合、対向する端子電極と該端子電極を囲む別の端子電極の間は１５μｍであるから、１５μｍ以上のずれが生じた場合に電流が流れる。
【００２１】
発光装置１４は電流が流れると変化を示す装置であれば、何を使用しても構わない。例えばブザーやメーター等に変更しても同様の効果を得る。また、該パターンの位置にも限定はなく、半導体チップ１９の下部に位置する突起電極１７と接続する端子電極群の内の一つを任意に選一定すればよい。
実施例１同様に、本実施例においてもＣＯＧ方式の装置とは限らない。前記パターンを用いる事により、ポリイミド等のフレキシブル基板上に配線する銅箔等の回路導体の端子電極上にフェースダウン実装するＣＯＦ方式や基板材質をガラエポに置き換えたＣＯＢ方式の半導体装置においてもＣＯＧ方式と同様に半導体チップの位置ずれの検出が可能である。
【００２２】
【発明の効果】
接続抵抗測定により、半導体チップと基板の接続状態を判断できる構造の半導体装置は既に存在する。しかし、従来構造では半導体チップの下部電極パッドの一部同士を短絡させた、接続抵抗測足用の特殊な半導体チップを用いる必要があった。実施例１の基板上の端子電極パターンであれば、半導体チップは特殊な構造である必要はなく、汎用の半導体チップと基板上の端子電極間の接続抵抗測定が可能である。
【００２３】
また、実施例２の対向する端子電極を囲むような端子形状からの引き出し端子に電源と発光等の装置を接続する事により、半導体チップの位置ずれを電気的に検出する事ができる。
本発明は、以上説明したように半導体チップを基板上に配線する回路導体の端子電極上にフエースダウン実装した半導体装置において、従来構造の半導体チップと基板上の端子電極間の接続抵抗測定と半導体チップの基板上への実装時の位置ずれの検出を可能とし、高歩留まりと高信頼性を確保する効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による接続抵抗測定用、端子電極パターン形状図
【図２】図１の端子電極パターンの引き出し電極に、電源と各測定器を組み合わせた向路図
【図３】本発明の第２の実施例による半導体チップ位置ずれ検出用端子電極パターン形状図
【図４】図２の端子電極パターンの引き出し電極に、電源と各測定器を組み合わせた回路図
【図５】半導体チップを基板上にフェースダウン実装した半導体装置の要部平面図及び断面図
【図６】４端子法により、接続抵抗を測定するための、基板上の端子電極パターン形状図
【図７】上記端子電極パターンの引き出し電極に、電源と各測定器を組み合わせた回路図
【図８】ＣＯＧ方式の液晶表示装置の１実施例の斜視図
【符号の説明】
１、１０、１６、２６ 基板上に配線する回路導体
２、１１、１７、２３ 半導体チップ下面に位置する突起電極が対向する、基板上の領域
３ａ、３ｂ、３ｃ、３ｄ、１２ａ、１２ｂ、２６ａ、２６ｂ、２６ｃ、２６ｄ基板上に配線する回路導体の端子電極
４ａ、４ｂ、２８ａ、２８ｂ、２８ｃ 半導体下部に位置する突起電極と基板上に配線する回路導体の端子電極間の接続抵抗
６ａ、５ｂ、５ｃ、５ｄ、２９ａ、２９ｂ、２９ｃ、２９ｄ 基板上に配線する回路導体の配線抵抗
７、３２ 電圧計
８、１６、３１ 電源
９、３０ 電流計
１３ 図３に示す基板上の回路導体のパターンを有する半導体装置
１４ 電流を検出する装置
１７、２３ 半導体チップ下面に位置する突起電極
１８ 透明ガラス基板
１９、３３ 半導体チップ
２０ 図３に示す基板上の回路導体のパターン
２１ 図１に示す基板上の回路導体のパターン
２２、３５ 異方性導電膜等の接続材
２４ 半導体チップ内のアルミ配線
２７ａ，２７ｂ アルミ配線の配線抵抗
３４ フレキシブル基板等の配線材
３６ 液晶表示素子

Claims (1)

1. 突起電極を有する半導体チップと、前記突起電極と接続する領域を持つ２本の透明回路導体が形成された基板と、を備え、
   前記２本の透明回路導体はそれぞれ電気的に独立して形成され、前記２本の透明回路導体のそれぞれは前記領域を挟むように形成された２つの引き出し電極を備えており、
   前記半導体チップが前記基板に実装されたときに前記２本の透明回路導体は同一の突起電極と前記領域で接し、それにより合わせて４つの前記引き出し電極が前記領域で電気的に接続することを特徴とする半導体装置。

Images