JP2000077459A - 半導体装置及びその検査方法 - Google Patents
半導体装置及びその検査方法Info
- Publication number
- JP2000077459A JP2000077459A JP24606598A JP24606598A JP2000077459A JP 2000077459 A JP2000077459 A JP 2000077459A JP 24606598 A JP24606598 A JP 24606598A JP 24606598 A JP24606598 A JP 24606598A JP 2000077459 A JP2000077459 A JP 2000077459A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- terminal electrode
- terminal
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 半導体チップの基板上の配線パターンの位置
合わせの検出容易な半導体装置の提供。 【解決手段】 半導体チップ下部に位置する突起電極と
対向する端子電極を複数に分割する。前記分割した端子
電極から複数の配線パターンを引き出す。該引き出し配
線の一つに電源と電流計を直列に接続する。別の引き出
し配線に電圧計を直列に接続する。 また別の手段とし
て、対向する端子電極を囲うようにして端子電極を形成
する。それぞれの引き出し配線に、電源と電流検出手段
を直列に接続する。
合わせの検出容易な半導体装置の提供。 【解決手段】 半導体チップ下部に位置する突起電極と
対向する端子電極を複数に分割する。前記分割した端子
電極から複数の配線パターンを引き出す。該引き出し配
線の一つに電源と電流計を直列に接続する。別の引き出
し配線に電圧計を直列に接続する。 また別の手段とし
て、対向する端子電極を囲うようにして端子電極を形成
する。それぞれの引き出し配線に、電源と電流検出手段
を直列に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを、
基板上に配線する回路導体の端子電極上にフェースダウ
ン実装する半導体装置に関わり、対向した電極間を接続
する実装技術に関する。
基板上に配線する回路導体の端子電極上にフェースダウ
ン実装する半導体装置に関わり、対向した電極間を接続
する実装技術に関する。
【０００２】
【従来の技術】従来のフェースダウン実装する半導体装
置として、ＣＯＧ方式の液晶表示装置を例に挙げる。図
８にＣＯＧ方式の液晶表示装置を示す。表面に電極を形
成した一対のガラス基板を相対向して、間隙に表示材料
を封入して成る液晶表示素子３６において、上部透明ガ
ラス基板が重ね合わされていない該上部透明ガラス基板
周囲の駆動配線が形成された下部透明ガラス基板上に液
晶駆動用半導体チップ３３が直接実装されている。半導
体チップ３３と下部透明ガラス基板とは、対向する半導
体チップ３３の下面と下部透明ガラス基板面のいずれか
一方に形成された突起電極（バンプ）を介して電気的に
接続されている。このような接続方式をフェースダウン
方式という。
置として、ＣＯＧ方式の液晶表示装置を例に挙げる。図
８にＣＯＧ方式の液晶表示装置を示す。表面に電極を形
成した一対のガラス基板を相対向して、間隙に表示材料
を封入して成る液晶表示素子３６において、上部透明ガ
ラス基板が重ね合わされていない該上部透明ガラス基板
周囲の駆動配線が形成された下部透明ガラス基板上に液
晶駆動用半導体チップ３３が直接実装されている。半導
体チップ３３と下部透明ガラス基板とは、対向する半導
体チップ３３の下面と下部透明ガラス基板面のいずれか
一方に形成された突起電極（バンプ）を介して電気的に
接続されている。このような接続方式をフェースダウン
方式という。
【０００３】フェースダウン方式は、ＣＯＧ方式の液晶
表示装置に限ったものではない。ポリイミド等のフレキ
シブル基板上に銅箔等の回路導体で形成する端子電極上
に半導体チップを実装するＣＯＦ方式や、基板材質をガ
ラエポ等の硬質基板に置き換えたＣＯＢ方式において
も、フェースダウン方式で実装する例は多い。フェース
ダウン方式の半導体装置において、半導体チップと回路
基板上の端子電極間の接続状態を、接続抵抗測定により
確認する手法がある。接続抵抗は、一定電流を流し込む
ところ（基板上の端子電極と半導体チップ下部の突起電
極との間）で、界面現象のために生じる抵抗である。し
かし接続抵抗値は通常１Ω来満であり、ＩＴＯ等の配線
抵抗は小さくても１０Ω／□程度である事から、配線抵
抗を取り除き、接続抵抗だけを測定する手法が必要とな
る。通常は配線抵抗を排除するために４端子法を用い
る。４端子法であれば、電流印加端子と電圧測定端子と
を分離する事により、配線抵抗の影響を取り除いた接続
抵抗値を測定する事が可能である。この時、電圧測定端
子に電流が流れ込まないよう電圧計の入力インピーダン
スは高く保つ必要がある。
表示装置に限ったものではない。ポリイミド等のフレキ
シブル基板上に銅箔等の回路導体で形成する端子電極上
に半導体チップを実装するＣＯＦ方式や、基板材質をガ
ラエポ等の硬質基板に置き換えたＣＯＢ方式において
も、フェースダウン方式で実装する例は多い。フェース
ダウン方式の半導体装置において、半導体チップと回路
基板上の端子電極間の接続状態を、接続抵抗測定により
確認する手法がある。接続抵抗は、一定電流を流し込む
ところ（基板上の端子電極と半導体チップ下部の突起電
極との間）で、界面現象のために生じる抵抗である。し
かし接続抵抗値は通常１Ω来満であり、ＩＴＯ等の配線
抵抗は小さくても１０Ω／□程度である事から、配線抵
抗を取り除き、接続抵抗だけを測定する手法が必要とな
る。通常は配線抵抗を排除するために４端子法を用い
る。４端子法であれば、電流印加端子と電圧測定端子と
を分離する事により、配線抵抗の影響を取り除いた接続
抵抗値を測定する事が可能である。この時、電圧測定端
子に電流が流れ込まないよう電圧計の入力インピーダン
スは高く保つ必要がある。
【０００４】図６は上記４端子法により、接続抵抗を潮
足するための基板上の端子電極パターン、及び半導体チ
ップ内部のアルミ配線と該半導体チップ下部に形成する
突起電極群の要部模式図である。左から２番目に位置す
る回路導体の配線は端子電極を中心に２方向に分岐して
おり、本例では該端子電極と突起電極間の接続抵抗の測
定を行っている。半導体チップ下面に位置する３つの突
起電極はそれぞれ半導体チップ内のアルミ配線２４によ
り電気時に短絡している。
足するための基板上の端子電極パターン、及び半導体チ
ップ内部のアルミ配線と該半導体チップ下部に形成する
突起電極群の要部模式図である。左から２番目に位置す
る回路導体の配線は端子電極を中心に２方向に分岐して
おり、本例では該端子電極と突起電極間の接続抵抗の測
定を行っている。半導体チップ下面に位置する３つの突
起電極はそれぞれ半導体チップ内のアルミ配線２４によ
り電気時に短絡している。
【０００５】図７は上記端子電極パターンの引き出し電
極２６ａ、２６ｂ、２６ｃ、２６ｄとフロープ等で導通
をとり、電源と各測定器を組み合わせて接続する回路図
である。前述の通り、電圧計３２の入力インピーダンス
が高く保たれていれば、電圧測定用の回路に電流が流れ
ないものと仮定できるため、回路導体の持つ配線抵抗
は、電圧測定回路の電圧降下には寄与しなくなる。その
ため電圧計３２は測定しようとしている突起電極と基板
上の電極端子間の接続抵抗による電圧降下だけを測定す
る事になる。
極２６ａ、２６ｂ、２６ｃ、２６ｄとフロープ等で導通
をとり、電源と各測定器を組み合わせて接続する回路図
である。前述の通り、電圧計３２の入力インピーダンス
が高く保たれていれば、電圧測定用の回路に電流が流れ
ないものと仮定できるため、回路導体の持つ配線抵抗
は、電圧測定回路の電圧降下には寄与しなくなる。その
ため電圧計３２は測定しようとしている突起電極と基板
上の電極端子間の接続抵抗による電圧降下だけを測定す
る事になる。
【０００６】以上説明したように、ＣＯＧ等に代表され
るフェースダウン方式の半導体装置において、半導体チ
ップ下部に位置する複数の突起電極を、チップ内配線に
より電気的に短絡させる。前記突起電極の内、測定しよ
うとする突起電極と接する基板上の端子電極は２方向に
分岐している。それぞれの配線からの引き出し端子と残
りの短絡する突起電極と接する引き出し端子に、電源と
電流計と電圧計を組み合わせて接続する事により、突起
電極と端子電極間の接続抵抗を測定する事ができる。
るフェースダウン方式の半導体装置において、半導体チ
ップ下部に位置する複数の突起電極を、チップ内配線に
より電気的に短絡させる。前記突起電極の内、測定しよ
うとする突起電極と接する基板上の端子電極は２方向に
分岐している。それぞれの配線からの引き出し端子と残
りの短絡する突起電極と接する引き出し端子に、電源と
電流計と電圧計を組み合わせて接続する事により、突起
電極と端子電極間の接続抵抗を測定する事ができる。
【０００７】半導体チップ実装後に突起電極と端子電極
間の接続抵抗測定を行う事により、あらかじめ定める抵
抗値よりも大きい場合、正常に実装されていないと判断
する事ができる。半導体チップを取り除き、透明ガラス
基板を洗浄した後、別の半導体チップの再実装を行え
ば、廃棄部材の削減につながる。また、不良品の検出に
留まらず、複数の半導体チップが実装されている製品の
修理時に、接続抵抗の測足を行う事により修理するべき
半導体チップの判別が可能となる。更に接続状態を定量
時に測る事ができるため、実装条件を定める隙にも大き
く寄与する。
間の接続抵抗測定を行う事により、あらかじめ定める抵
抗値よりも大きい場合、正常に実装されていないと判断
する事ができる。半導体チップを取り除き、透明ガラス
基板を洗浄した後、別の半導体チップの再実装を行え
ば、廃棄部材の削減につながる。また、不良品の検出に
留まらず、複数の半導体チップが実装されている製品の
修理時に、接続抵抗の測足を行う事により修理するべき
半導体チップの判別が可能となる。更に接続状態を定量
時に測る事ができるため、実装条件を定める隙にも大き
く寄与する。
【０００８】
【発明が解決しようとする課題】上記半導体装置におい
て、半導体チップと基板間の接続状態を、基板上の端子
電極と対向する半導体チップ下部の突起電極間の接続抵
抗値により判断する事ができる。しかし、基板上の端子
電極の配線抵抗を排除して接続抵抗のみを測定するため
に、前述の４端子法を用いる必要がある。
て、半導体チップと基板間の接続状態を、基板上の端子
電極と対向する半導体チップ下部の突起電極間の接続抵
抗値により判断する事ができる。しかし、基板上の端子
電極の配線抵抗を排除して接続抵抗のみを測定するため
に、前述の４端子法を用いる必要がある。
【０００９】該手法により接続抵抗測定を行う際、半導
体チップの複数の電極パッド間の導通をとり、基板上の
配線パターンもそれに合わせた形状とする必要がある。
そのため通常の半導体チップでは４端子法は使用できな
い。また、半導体チップの位置がずれて基板上に実装さ
れた不良品の検出のためには、顕微鏡を用いた外観検査
を行う必要があるという間鹿点もある。
体チップの複数の電極パッド間の導通をとり、基板上の
配線パターンもそれに合わせた形状とする必要がある。
そのため通常の半導体チップでは４端子法は使用できな
い。また、半導体チップの位置がずれて基板上に実装さ
れた不良品の検出のためには、顕微鏡を用いた外観検査
を行う必要があるという間鹿点もある。
【００１０】
【課題を解決するための手段】半導体チップ下部に位置
する突起電極と対向する端子電極を複数に分割する。前
記分割した端子電極から複数の配線パターンを引き出
す。該引き出し配線の一つに電源と電流計を直列に接続
する。別の引き出し配線に電圧計を直列に接続する。
する突起電極と対向する端子電極を複数に分割する。前
記分割した端子電極から複数の配線パターンを引き出
す。該引き出し配線の一つに電源と電流計を直列に接続
する。別の引き出し配線に電圧計を直列に接続する。
【００１１】また別の手段として、対向する端子電極を
囲うようにして端子電極を形成する。それぞれの引き出
し配線に、電源と電流検出手段を直列に接続する。
囲うようにして端子電極を形成する。それぞれの引き出
し配線に、電源と電流検出手段を直列に接続する。
【００１２】
【発明の実施の形態】以下実施例に基づき本願発明を説
明する。
明する。
【００１３】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。 （実施例１）本発明の第１の実施例を図１と図２と図５
に示す。図５（ａ）は半導体チップ１９を透明ガラス基
板１８上に配線するＩＴＯ等の透明回路導体１６の端子
電極上にフェースダウン実装するＣＯＧ方式の液晶表示
装置の要部平面図である。半導体チップ１９は、一般的
な構造の汎用液晶表示用ドライバーである。該半導体チ
ップ１９の下面には正面積３５００μｍ2の突起電極が
３０μｍ間隔で複数配置している。該突起電極群の内、
半導体チップ１９右下コーナー部に位置する突起電極と
対向する、透明ガラス基板１８上に配線する回路導体の
端子電極は２本に分岐しており、２本の電極が同一の突
起電極と接する。該端子電極からの引きだし線は更に２
本に分岐する。また、透明ガラス基板上には回路導体の
パターン２０、２１がある。
する。 （実施例１）本発明の第１の実施例を図１と図２と図５
に示す。図５（ａ）は半導体チップ１９を透明ガラス基
板１８上に配線するＩＴＯ等の透明回路導体１６の端子
電極上にフェースダウン実装するＣＯＧ方式の液晶表示
装置の要部平面図である。半導体チップ１９は、一般的
な構造の汎用液晶表示用ドライバーである。該半導体チ
ップ１９の下面には正面積３５００μｍ2の突起電極が
３０μｍ間隔で複数配置している。該突起電極群の内、
半導体チップ１９右下コーナー部に位置する突起電極と
対向する、透明ガラス基板１８上に配線する回路導体の
端子電極は２本に分岐しており、２本の電極が同一の突
起電極と接する。該端子電極からの引きだし線は更に２
本に分岐する。また、透明ガラス基板上には回路導体の
パターン２０、２１がある。
【００１４】図５（ｂ）は、図６（ａ）のＡ−Ａ‘切断
面における断面図である。半導体チップ１９の下面に形
成された突起電極１７は、透明ガラス基板１８上に形成
された透明端子電極と、異方性導電膜等の接続材料２２
を介して電気的に接続している。図１は、図５（ａ）に
示す半導体チップ１９の下部に位置する突起電極１７群
の内、半導体チップ１９右下の突起電極と対向する端子
電極形状の拡大図である。突起電極が対向する位置基板
上の領域２に、回路導体１が配線されている。
面における断面図である。半導体チップ１９の下面に形
成された突起電極１７は、透明ガラス基板１８上に形成
された透明端子電極と、異方性導電膜等の接続材料２２
を介して電気的に接続している。図１は、図５（ａ）に
示す半導体チップ１９の下部に位置する突起電極１７群
の内、半導体チップ１９右下の突起電極と対向する端子
電極形状の拡大図である。突起電極が対向する位置基板
上の領域２に、回路導体１が配線されている。
【００１５】ここで、前述の通り、突起電極と対向する
端子電極は２本に分岐しており、２本の電極が同一の突
起電極と摸する。図２は上記端子電極パターンの引き出
し電極３ａ、３ｂ、３ｃ、３ｄとフロープ等で導通をと
り、電源８と電圧計７と電流計９を組み合わせ、接続す
る回路図である。
端子電極は２本に分岐しており、２本の電極が同一の突
起電極と摸する。図２は上記端子電極パターンの引き出
し電極３ａ、３ｂ、３ｃ、３ｄとフロープ等で導通をと
り、電源８と電圧計７と電流計９を組み合わせ、接続す
る回路図である。
【００１６】本実施例では、透明ガラス基板１３上の端
子電極１６群の内、半導体チップ１９右下に位置する突
起電極と対向する位置に前述の端子電極パターンを設け
てある。該パターンからの複数の引き出し電極の内、電
流を印加すると突起電極に電流が流れるような２組の端
子電極（例えば３ａ，３ｄ）を選択して、電源６と電流
計７を接続する。残り２本の引き出し電極３ｂ，３ｃに
電圧計７を接続し、一定電流（例えば１ｍＡ程度）を流
すと、電圧計７は端子電極１６と突起電極１７間の接続
抵抗による電圧降下を示す。
子電極１６群の内、半導体チップ１９右下に位置する突
起電極と対向する位置に前述の端子電極パターンを設け
てある。該パターンからの複数の引き出し電極の内、電
流を印加すると突起電極に電流が流れるような２組の端
子電極（例えば３ａ，３ｄ）を選択して、電源６と電流
計７を接続する。残り２本の引き出し電極３ｂ，３ｃに
電圧計７を接続し、一定電流（例えば１ｍＡ程度）を流
すと、電圧計７は端子電極１６と突起電極１７間の接続
抵抗による電圧降下を示す。
【００１７】上記電気回路はあくまでも一例であり、該
電気回路と同様の効果を持つ電源８と各測定器７、９の
配置の組合わせは多数存在する。例えば、電源６と電流
計７を中央の端子電極３ｂ、３ｃに接続し、電圧計７を
端の端子電極３ａ、３ｄに接続した場合でも、上記電気
回路と同様の接続抵抗値の測定が可能である。また、接
続抵抗測定用パターンの位置や数にも限定はなく、本例
では半導体チップ１９右下に一つのパターンを設けた
が、４角に４つのパターンを設けたり、上下の中央にこ
つのパターンを設けるなど、様々な配置が可能である。
電気回路と同様の効果を持つ電源８と各測定器７、９の
配置の組合わせは多数存在する。例えば、電源６と電流
計７を中央の端子電極３ｂ、３ｃに接続し、電圧計７を
端の端子電極３ａ、３ｄに接続した場合でも、上記電気
回路と同様の接続抵抗値の測定が可能である。また、接
続抵抗測定用パターンの位置や数にも限定はなく、本例
では半導体チップ１９右下に一つのパターンを設けた
が、４角に４つのパターンを設けたり、上下の中央にこ
つのパターンを設けるなど、様々な配置が可能である。
【００１８】また、本実施例のＣＯＧ方式の装置に限ら
ず、図１のパターンを用いる事により、ポリイミド等の
フレキシブル基板上に配線する鋼箔等の回路導体の端子
電極上にフェースダウン実装するＣＯＦ方式や、基板材
質をガラエポに置き換えたＣＯＢ方式の半導体装置にお
いても、ＣＯＧ方式と同様に接続抵抗測定が可能であ
る。 （実施例２）本発明による第２の実施例を図３と図４と
図５に示す。図５（ａ）の半導体チップ１９左下コーナ
ー部に位置する突起電極と対向する透明ガラス基板１８
上に配線する回路導体の端子電極を１５μｍ間隔で別の
端子電極で囲うように形成する。それぞれの引き出し配
線をガラス基板１８下端部まで伸ばす。
ず、図１のパターンを用いる事により、ポリイミド等の
フレキシブル基板上に配線する鋼箔等の回路導体の端子
電極上にフェースダウン実装するＣＯＦ方式や、基板材
質をガラエポに置き換えたＣＯＢ方式の半導体装置にお
いても、ＣＯＧ方式と同様に接続抵抗測定が可能であ
る。 （実施例２）本発明による第２の実施例を図３と図４と
図５に示す。図５（ａ）の半導体チップ１９左下コーナ
ー部に位置する突起電極と対向する透明ガラス基板１８
上に配線する回路導体の端子電極を１５μｍ間隔で別の
端子電極で囲うように形成する。それぞれの引き出し配
線をガラス基板１８下端部まで伸ばす。
【００１９】図３は、図５（ａ）に示す半導体チップ１
９左下の突起電極と対向する端子電極形状の拡大図であ
る。ここで、突起電極が対向する基板上の領域１１の周
囲に回路導体１０を配置する。基板上前述の通り、端子
電極１２ｂを別の端子電極１２ａで囲うように形成す
る。図４は上記端子電極パターンの引き出し電極１２
ａ、１２ｂとプロープ等で導通をとり、電源１５と電流
が流れると発光や発音や振動をする装置１４を組み合わ
せ、接続する回路図である。
９左下の突起電極と対向する端子電極形状の拡大図であ
る。ここで、突起電極が対向する基板上の領域１１の周
囲に回路導体１０を配置する。基板上前述の通り、端子
電極１２ｂを別の端子電極１２ａで囲うように形成す
る。図４は上記端子電極パターンの引き出し電極１２
ａ、１２ｂとプロープ等で導通をとり、電源１５と電流
が流れると発光や発音や振動をする装置１４を組み合わ
せ、接続する回路図である。
【００２０】上記液晶表示装置において、半導体チップ
が実装時に位置ずれを起こしたとする。突起電極を囲ん
でいる別の端子電極と該突起電極が接触すると、引き出
し電極１２ａ、１２ｂと接続する発光装置１４が発光
し、作業者に位置ずれを知らせる。本実施例の場合、対
向する端子電極と該端子電極を囲む別の端子電極の間は
１５μｍであるから、１５μｍ以上のずれが生じた場合
に電流が流れる。
が実装時に位置ずれを起こしたとする。突起電極を囲ん
でいる別の端子電極と該突起電極が接触すると、引き出
し電極１２ａ、１２ｂと接続する発光装置１４が発光
し、作業者に位置ずれを知らせる。本実施例の場合、対
向する端子電極と該端子電極を囲む別の端子電極の間は
１５μｍであるから、１５μｍ以上のずれが生じた場合
に電流が流れる。
【００２１】発光装置１４は電流が流れると変化を示す
装置であれば、何を使用しても構わない。例えばブザー
やメーター等に変更しても同様の効果を得る。また、該
パターンの位置にも限定はなく、半導体チップ１９の下
部に位置する突起電極１７と接続する端子電極群の内の
一つを任意に選一定すればよい。実施例１同様に、本実
施例においてもＣＯＧ方式の装置とは限らない。前記パ
ターンを用いる事により、ポリイミド等のフレキシブル
基板上に配線する銅箔等の回路導体の端子電極上にフェ
ースダウン実装するＣＯＦ方式や基板材質をガラエポに
置き換えたＣＯＢ方式の半導体装置においてもＣＯＧ方
式と同様に半導体チップの位置ずれの検出が可能であ
る。
装置であれば、何を使用しても構わない。例えばブザー
やメーター等に変更しても同様の効果を得る。また、該
パターンの位置にも限定はなく、半導体チップ１９の下
部に位置する突起電極１７と接続する端子電極群の内の
一つを任意に選一定すればよい。実施例１同様に、本実
施例においてもＣＯＧ方式の装置とは限らない。前記パ
ターンを用いる事により、ポリイミド等のフレキシブル
基板上に配線する銅箔等の回路導体の端子電極上にフェ
ースダウン実装するＣＯＦ方式や基板材質をガラエポに
置き換えたＣＯＢ方式の半導体装置においてもＣＯＧ方
式と同様に半導体チップの位置ずれの検出が可能であ
る。
【００２２】
【発明の効果】接続抵抗測定により、半導体チップと基
板の接続状態を判断できる構造の半導体装置は既に存在
する。しかし、従来構造では半導体チップの下部電極パ
ッドの一部同士を短絡させた、接続抵抗測足用の特殊な
半導体チップを用いる必要があった。実施例１の基板上
の端子電極パターンであれば、半導体チップは特殊な構
造である必要はなく、汎用の半導体チップと基板上の端
子電極間の接続抵抗測定が可能である。
板の接続状態を判断できる構造の半導体装置は既に存在
する。しかし、従来構造では半導体チップの下部電極パ
ッドの一部同士を短絡させた、接続抵抗測足用の特殊な
半導体チップを用いる必要があった。実施例１の基板上
の端子電極パターンであれば、半導体チップは特殊な構
造である必要はなく、汎用の半導体チップと基板上の端
子電極間の接続抵抗測定が可能である。
【００２３】また、実施例２の対向する端子電極を囲む
ような端子形状からの引き出し端子に電源と発光等の装
置を接続する事により、半導体チップの位置ずれを電気
的に検出する事ができる。本発明は、以上説明したよう
に半導体チップを基板上に配線する回路導体の端子電極
上にフエースダウン実装した半導体装置において、従来
構造の半導体チップと基板上の端子電極間の接続抵抗測
定と半導体チップの基板上への実装時の位置ずれの検出
を可能とし、高歩留まりと高信頼性を確保する効果があ
る。
ような端子形状からの引き出し端子に電源と発光等の装
置を接続する事により、半導体チップの位置ずれを電気
的に検出する事ができる。本発明は、以上説明したよう
に半導体チップを基板上に配線する回路導体の端子電極
上にフエースダウン実装した半導体装置において、従来
構造の半導体チップと基板上の端子電極間の接続抵抗測
定と半導体チップの基板上への実装時の位置ずれの検出
を可能とし、高歩留まりと高信頼性を確保する効果があ
る。
【図１】本発明の第１の実施例による接続抵抗測定用、
端子電極パターン形状図
端子電極パターン形状図
【図２】図１の端子電極パターンの引き出し電極に、電
源と各測定器を組み合わせた向路図
源と各測定器を組み合わせた向路図
【図３】本発明の第２の実施例による半導体チップ位置
ずれ検出用端子電極パターン形状図
ずれ検出用端子電極パターン形状図
【図４】図２の端子電極パターンの引き出し電極に、電
源と各測定器を組み合わせた回路図
源と各測定器を組み合わせた回路図
【図５】半導体チップを基板上にフェースダウン実装し
た半導体装置の要部平面図及び断面図
た半導体装置の要部平面図及び断面図
【図６】４端子法により、接続抵抗を測定するための、
基板上の端子電極パターン形状図
基板上の端子電極パターン形状図
【図７】上記端子電極パターンの引き出し電極に、電源
と各測定器を組み合わせた回路図
と各測定器を組み合わせた回路図
【図８】ＣＯＧ方式の液晶表示装置の１実施例の斜視図
１、１０、１６、２６ 基板上に配線する回路導体 ２、１１、１７、２３ 半導体チップ下面に位置する
突起電極が対向する、基板上の領域 ３ａ、３ｂ、３ｃ、３ｄ、１２ａ、１２ｂ、２６ａ、２
６ｂ、２６ｃ、２６ｄ基板上に配線する回路導体の端子
電極 ４ａ、４ｂ、２８ａ、２８ｂ、２８ｃ 半導体下部に
位置する突起電極と基板上に配線する回路導体の端子電
極間の接続抵抗 ６ａ、５ｂ、５ｃ、５ｄ、２９ａ、２９ｂ、２９ｃ、２
９ｄ 基板上に配線する回路導体の配線抵抗 ７、３２ 電圧計 ８、１６、３１ 電源 ９、３０ 電流計 １３ 図３に示す基板上の回路導体のパターンを有す
る半導体装置 １４ 電流を検出する装置 １７、２３ 半導体チップ下面に位置する突起電極 １８ 透明ガラス基板 １９、３３ 半導体チップ ２０ 図３に示す基板上の回路導体のパターン ２１ 図１に示す基板上の回路導体のパターン ２２、３５ 異方性導電膜等の接続材 ２４ 半導体チップ内のアルミ配線 ２７ａ，２７ｂ アルミ配線の配線抵抗 ３４ フレキシブル基板等の配線材 ３６ 液晶表示素子
突起電極が対向する、基板上の領域 ３ａ、３ｂ、３ｃ、３ｄ、１２ａ、１２ｂ、２６ａ、２
６ｂ、２６ｃ、２６ｄ基板上に配線する回路導体の端子
電極 ４ａ、４ｂ、２８ａ、２８ｂ、２８ｃ 半導体下部に
位置する突起電極と基板上に配線する回路導体の端子電
極間の接続抵抗 ６ａ、５ｂ、５ｃ、５ｄ、２９ａ、２９ｂ、２９ｃ、２
９ｄ 基板上に配線する回路導体の配線抵抗 ７、３２ 電圧計 ８、１６、３１ 電源 ９、３０ 電流計 １３ 図３に示す基板上の回路導体のパターンを有す
る半導体装置 １４ 電流を検出する装置 １７、２３ 半導体チップ下面に位置する突起電極 １８ 透明ガラス基板 １９、３３ 半導体チップ ２０ 図３に示す基板上の回路導体のパターン ２１ 図１に示す基板上の回路導体のパターン ２２、３５ 異方性導電膜等の接続材 ２４ 半導体チップ内のアルミ配線 ２７ａ，２７ｂ アルミ配線の配線抵抗 ３４ フレキシブル基板等の配線材 ３６ 液晶表示素子
フロントページの続き (72)発明者 松平 努 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内 (72)発明者 荒井 聡 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内 Ｆターム(参考） 2H092 GA03 GA32 GA41 GA45 GA60 JB23 JB77 NA29 NA30 PA01 5E336 AA04 BB17 CC32 CC43 CC58 EE08 GG11 GG30 5F044 KK01 QQ02 QQ06 5G435 AA16 AA17 EE37 EE41 EE42 EE47 KK05 KK09
Claims (5)
- 【請求項１】 半導体チップの電極パッド上に形成する
複数の突起電極を、前記突起電極と対向する回路導体の
端子電極と位置合わせしてフェースダウン実装する半導
体装置において、 前記端子電極は、前記突起電極の１つと接する複数の端
子電極からなる事を特徴とする半導体装置。 - 【請求項２】 前記端子電極に接続された複数の配線を
有する事を特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体チップの電極パッド上に形成する
複数の突起電極を、突起電極と対向する回路導体の端子
電極と位置合わせしてフェースダウン実装する半導体装
置において、 前記対向する端子電極を囲む他の端子電極を有する事を
特徴とする半導体装置。 - 【請求項４】 複数の突起電極を有する半導体チップ
と、前記複数の突起電極の少なくとも１つの突起電極と
対向する複数の端子電極と、前記端子電極に接続された
複数の配線を有する半導体装置において、 前記複数の配線の一つに電源と電流計を直列に接続し、
これと異なる引き出し配線に電圧計を接続する事を特徴
とする半導体装置の検査方法。 - 【請求項５】 前記対向する端子電極と、前記囲む端子
電極の間に電源と電流検出手段を直列に接続する事を特
微とする請求項４記載の半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24606598A JP3989631B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24606598A JP3989631B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000077459A true JP2000077459A (ja) | 2000-03-14 |
| JP2000077459A5 JP2000077459A5 (ja) | 2005-10-27 |
| JP3989631B2 JP3989631B2 (ja) | 2007-10-10 |
Family
ID=17142952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24606598A Expired - Lifetime JP3989631B2 (ja) | 1998-08-31 | 1998-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3989631B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353757A (ja) * | 2004-06-09 | 2005-12-22 | Toshiba Matsushita Display Technology Co Ltd | 半導体装置及び接続抵抗測定方法 |
| JP2008158461A (ja) * | 2006-12-26 | 2008-07-10 | Optrex Corp | 光学表示装置 |
| JP2012134194A (ja) * | 2010-12-20 | 2012-07-12 | Nichia Chem Ind Ltd | 半導体素子用実装基板及びその実装基板を用いた半導体発光装置並びに半導体発光装置の製造方法 |
| KR20150146293A (ko) * | 2014-06-23 | 2015-12-31 | 삼성전기주식회사 | 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230326633A1 (en) * | 2022-04-08 | 2023-10-12 | Cyntec Co., Ltd. | Structure of resistor device and system for measuring resistance of same |
-
1998
- 1998-08-31 JP JP24606598A patent/JP3989631B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353757A (ja) * | 2004-06-09 | 2005-12-22 | Toshiba Matsushita Display Technology Co Ltd | 半導体装置及び接続抵抗測定方法 |
| JP2008158461A (ja) * | 2006-12-26 | 2008-07-10 | Optrex Corp | 光学表示装置 |
| JP2012134194A (ja) * | 2010-12-20 | 2012-07-12 | Nichia Chem Ind Ltd | 半導体素子用実装基板及びその実装基板を用いた半導体発光装置並びに半導体発光装置の製造方法 |
| KR20150146293A (ko) * | 2014-06-23 | 2015-12-31 | 삼성전기주식회사 | 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법 |
| JP2016009864A (ja) * | 2014-06-23 | 2016-01-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 回路基板および回路基板を用いた電子部品の配置状態の検査方法 |
| KR102297284B1 (ko) * | 2014-06-23 | 2021-09-02 | 삼성전기주식회사 | 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10529744B2 (en) | 2016-03-31 | 2020-01-07 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3989631B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7177594B2 (ja) | チップオンフィルムパッケージ、表示パネル、及び表示装置 | |
| EP1637893A1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
| JP2009282285A (ja) | 画像表示装置、およびその実装検査方法 | |
| JP5535707B2 (ja) | 表示装置及び表示装置の接続状況検査方法 | |
| JPH07109840B2 (ja) | 半導体ｉｃの試験装置及び試験方法 | |
| US10041989B2 (en) | Circuit board with inspection terminals | |
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| US9807872B2 (en) | Circuit board and display device | |
| JP2013182128A (ja) | 表示装置 | |
| CN104144557B (zh) | 电子设备的基板及包括该基板的电子设备 | |
| JP2000077459A (ja) | 半導体装置及びその検査方法 | |
| JP2010025765A (ja) | 検査用接触構造体 | |
| JP5797805B2 (ja) | 表示装置 | |
| JP2007212194A (ja) | 基板検査装置及び方法 | |
| JP5050394B2 (ja) | 基板検査装置及び基板検査方法 | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| JP2004259750A (ja) | 配線基板、接続配線基板及びその検査方法、電子装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP6259254B2 (ja) | 検査装置および検査方法 | |
| TW201000930A (en) | Device and procedure for contactless forming a contact of conductive structures, in particular of thin film transistor liquid crystal displays | |
| JP2012251811A (ja) | 電気的接続装置及びこれを用いる試験装置 | |
| JP2004361249A (ja) | 基板検査装置 | |
| JP4915776B2 (ja) | 基板検査装置及び基板検査方法 | |
| JP2008135623A (ja) | 配線基板及びその製造方法 | |
| JPS63226688A (ja) | 万線状導体の検査方法 | |
| JP2948802B2 (ja) | 電気接続用部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |