JP2012134194A - 半導体素子用実装基板及びその実装基板を用いた半導体発光装置並びに半導体発光装置の製造方法 - Google Patents

Abstract

【課題】 実装基板に設ける接合部材の接合状態を簡便かつ迅速に検査することが可能な半導体素子用実装基板及びその実装基板を用いた半導体発光装置並びに半導体発光装置の製造方法を提供することを目的とする。
【解決手段】
半導体素子が載置される支持基板と、支持基板の上に設けられ、半導体素子の第１電極及び第２電極が接続される第１ランド電極及び第２ランド電極と、を備えた半導体実装基板において、第１ランド電極に繋がる少なくとも２つのパッド電極を有する。
【選択図】 図１

Description

本発明は、半導体素子を実装する半導体素子用実装基板及びその実装基板を用いた半導体発光装置並びに半導体発光装置の製造方法に関する。

次世代光源として注目を集めている発光ダイオード（ＬＥＤ）は、既存の光源と比べてエネルギー節減効果が非常に優れていると共に、半永久的に使用することが可能であることから、バックライト用、自動車用、電光板用、交通信号灯用、その他一般照明灯用等の応用市場が産業全般に広がりつつある。

ＬＥＤを用いた発光装置として、配線を有する実装基板上に、半導体素子を実装して用いているものが知られている。近年、発光素子とほぼ同等のサイズを有するパッケージ、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）や、複数の発光素子を高密度で載置する面状発光装置の開発が進められており、実装基板の設計に対する要求は省スペース、狭ピッチ化へと変化している。また、配線の設計は電圧降下による電力損失を避けるため低抵抗化が求められている。

一方、ＬＥＤは、駆動時の印加電流の増大に伴って、多くの熱が発生する。ＬＥＤが発熱すると、出力、順電圧、ＷＰＥ（Ｗａｌｌ Ｐｌｕｇ Ｅｆｆｉｃｉｅｎｃｙ）等の特性が低下する。そのため、ＬＥＤの出力、信頼性を維持するために、この熱を低減させることが必要となる。

発光装置において、この熱を伝導する役割を持ち、放熱性を支配する構造の一つに、半導体素子と基板を接合する接合領域が挙げられる。この接合部材は、半導体素子を基板に接着、保持する役割や、半導体素子の電極と基板の配線とを接合する場合は電流経路としての役割も果たす。

接合部材の劣化は、放熱性の劣化を誘発する。これにより、ＬＥＤの温度が上昇し、性能の劣化を引き起こす。また、接合部材が電流経路としての役割を担う場合は、非発光となる問題も生じる。そのため、接合状態（接合部材の量、形状、厚み、密度、接合面積、比抵抗等）を確認することは重要であり、その結果をもとに信頼性等の合否の判断を行い、発光装置の品質を保障することが必要となってきている。

一般に、上記のような接合状態を検査する手法としては、破壊検査、非破壊検査の２種の手法が考えられる。破壊検査としては、走査電子顕微鏡（ＳＥＭ）等による断面観察がある。しかし、破壊検査は、抜き取り検査であるため、突発的な異常の検出は困難である。

一方、非破壊検査としては、Ｘ線顕微鏡や超音波顕微鏡を用いた検査、傾斜光学像を用いた接合部の観察による検査などがある。しかし、Ｘ線顕微鏡や超音波顕微鏡による検査は時間がかかるため、接合部位の全数検査は不可能と言われており、限られた測定を行うため、突発的な異常の検出には適さない。また、光学像による検査は、検査対象が光学観察で可能な部位に限定されるため、隠れた部位の検査は不可能である。そのため、接合部材の検査に適した評価技術や接合領域の設計の検討が求められている。

特許文献１に、接合状態の検査と接合性を補う機能をもつ半田ランドの構造が開示されている。チップ状電子部品を半田接合するためのランドを有するプリント配線基板であり、チップ状電子部品が片側の半田ランドに引き寄せられて垂直状態になる現象、いわゆるマンハッタン現象を避け、安定した半田付け性を確保する為に、半田ランドを凸形部を有する平面形状にして対向させた構造を提唱している。この凸形部の突起部分は、接合状態を確認するためのチェック端子用のチェッカーランドとして併用することができる。しかし、このチェッカーランドは、個々のランド電極や接合状態について確認することが困難であり、発光装置で用いられる多種多様なランド電極形状に対して対応していない。

特開平０７―３３６０３０

上記課題を克服するため、本発明は、実装基板に設ける接合部材の接合状態を簡便かつ迅速に検査することが可能な半導体素子用実装基板及び半導体発光装置並びに半導体発光装置の製造方法を提供することを目的とする。

上記目的を達成するために、本発明に係る半導体素子用実装基板は、半導体素子が載置される支持基板と、支持基板の上に設けられ、半導体素子の第１電極及び第２電極が接続される第１ランド電極及び第２ランド電極と、を備えた半導体実装基板において、第１ランド電極に繋がる少なくとも２つのパッド電極を有することを特徴とする。

また、本発明に係る半導体素子用実装基板は、少なくとも２つのパッド電極の各々と第１ランド電極とを繋ぐ配線を有し、第１ランド電極は前記少なくとも２つの配線によって挟み込まれるように配列されることが好ましい。

また、本発明に係る半導体素子用実装基板は、前記少なくとも２つのパッド電極は、少なくとも一部に粗面化された面、もしくは凹凸が形成された面を有することが好ましい。

本発明に係る半導体発光装置は、上記の半導体素子用実装基板に接合部材を介して半導体素子を実装したことを特徴とする。

本発明に係る半導体発光装置の製造方法は、上記の半導体素子用実装基板を準備する工程と、前記実装基板の前記第１ランド電極の上に、接合部材を介して半導体素子を実装する工程と、前記２つのパッド電極間の電気抵抗を測定する工程と、を有することを特徴とする。

本発明に係る半導体素子用実装基板は、半導体素子が接続される第１ランド電極及び第２ランド電極に繋がる少なくとも２つのパッド電極を備えることによって、２つのパッド電極を用いてランド電極又は接合部材の状態を電気的に簡便かつ迅速に測定することができる。つまり、ランド電極又は接合部材の抵抗値を測定可能な端子を持つことで、ランド電極又は接合部材の状態を検査することができる。

図１は、本発明の実施の形態１に係る半導体素子用実装基板の一例を示す概略平面図である。 図２は、半導体素子の一例を示す概略平面図である。 図３は、図２に示す半導体素子のＩ−Ｉ’線における概略断面図である。 図４は基板に図２に示す半導体素子を実装した半導体発光装置を示す概略断面図である。 接合部材の厚みに対する第１ランド電極の抵抗値を示すグラフである。 本発明の実施の形態２に係る実装基板を示す概略平面図である。

以下、本発明に係る半導体素子用実装基板、半導体発光装置を、実施の形態及び実施例を用いて説明する。だたし、本発明は、この実施の形態及び実施例に限定されない。

＜実施の形態１＞
図１は、本発明に係る半導体素子用実装基板の一例を示す概略平面図である。図２は、図１に示す実装基板に実装する半導体素子を示す概略平面図である。図３は、図２に示す半導体素子のＩ−Ｉ’線における概略断面図である。図４は、実装基板に半導体素子を実装した半導体発光装置の一例を示す概略断面図である。

本実施の形態の半導体素子用の実装基板１００は、半導体素子１１０を載置する支持基板１０８と、支持基板１０８の上に設けられる導電パターンと、を備えている。導電パターンは、実装する半導体素子１１０の電極パターンに対応している。
この実装基板１００に載置する半導体素子１１０は、窒化物半導体を用いた発光ダイオードを例に説明するが、本発明は半導体レーザなどの他の発光素子は勿論、後述する他の半導体素子にも適用できる。半導体素子１１０は、対向する一対の主面を有する透光性基板１１３の一方の主面上に、半導体層が形成され、さらに半導体層の表面に電極が形成されたものを用いる。また、半導体素子１１０は、電極形成面と対向する透光性基板側を主光取り出し面として配置する。具体的には、図３の半導体素子１１０では、透光性基板１１３の他方の主面が半導体素子１１０の上面を形成している。半導体素子１１０は、透光性基板１１３の一方の主面側に、ｎ側半導体層（第２半導体層）１１４、活性層１１５及びｐ側半導体層（第１半導体層）１１６を順に備える半導体層が積層されている。ｐ側半導体層１１６には、ｐ側電極（第１電極）１１１が設けられている。また、このｐ側半導体層１１６及び活性層１１５とｎ型半導体層１１４の一部が除去されてｎ側半導体層１１４が下面側に露出しており、その露出面にｎ側電極（第２電極）１１２が設けられている。また、半導体層及び電極の表面には、第１電極１１１と第２電極１１２の表面の一部を露出するように保護膜１１７が形成されている。図２に示す例では、電極形成面側において、第１電極１１１は、矩形の半導体素子１１０の中央部分を含み、当該半導体素子１１０の外縁近傍まで延在するように配置されている。第１電極１１１の外縁は、対向する一方の２辺が直線状に形成されている。さらに、対向する他方の２辺には、内側に凹状に切欠かれた切欠部１１１ａが形成されている。切欠部１１１ａは、対向する２辺の各々に複数形成してもよい。図１に示す例では、切欠部１１１ａは、対向する２辺の各々に３箇所ずつ、合計６つ形成されている。また、第２電極１１２は、第１電極１１１の切欠部１１１ａに沿って離間した位置に形成されている。

実装基板１００は、導電パターンの一部として、実装される半導体素子１１０の第１電極１１１及び第２電極１１２の各々に対応する第１ランド電極１０３及び第２ランド電極１０４を有している。第１ランド電極１０３は、矩形の半導体素子１１０を配置する素子配置領域１０７の中央部分を含み、さらに素子配置領域１０７の外縁近傍まで延在するように配置されている。第１ランド電極１０３は、素子配置領域１０７の外縁の対向する一方の２辺側が、後述する第１配線１０５を介して第１パッド電極１０１に接続されている。さらに、対向する他方の２辺側の外縁には、内側に凹状に切り欠かれた切欠部１０３ａが形成されている。第２ランド電極１０４は、第１ランド電極１０３の切欠部１０３ａに沿って離間した位置に形成されている。このような第１ランド電極１０３及び第２ランド電極１０４に、半導体素子１１０の第１電極１１１及び第２電極１１２が接合部材１１８を介して接続される。

実装基板１００には、支持基板１０８上に外部接続端子である第１パッド電極１０１と第２パッド電極１０２が形成され、各々、第１配線１０５及び第２配線１０６を通じて、第１ランド電極１０３及び第２ランド電極１０４と電気的に繋がっている。第２パッド電極１０２は、第２ランド電極１０４の数に応じて形成されており、図１に示す例では、対向する２辺に合計６つ作られている。各々の第２パッド電極１０２及び第２ランド電極１０４は、第２配線１０６を介して繋がっている。

上述した第１ランド電極１０３、第２ランド電極１０４、第１パッド電極１０１、第２パッド電極１０２、第１配線１０５及び第２配線１０６は、便宜上、場所に応じて個々に命名したものであって異部材を意味するものではない。これらは導電パターンに含まれるものである。本明細書では、第１ランド電極１０３と第１パッド電極１０１と第１配線１０５とから構成される部位を第１導電パターン、第２ランド電極１０４と第２パッド電極１０２と第２配線１０６とから構成される部位を第２導電パターンと称する。

本実施の形態の実装基板１００では、第１パッド電極１０１は複数形成され、各々の第１パッド電極１０１は、第１配線１０５を通じて１つの第１ランド電極１０３に繋がっている。すなわち、２つの第１パッド電極１０１からそれぞれ延びる第１配線１０５は、第１ランド電極１０３を挟むように接続され、電流経路を形成している。上記のとおり、第１ランド電極１０３は、素子配置領域１０７の中央部分を含み、素子配置領域１０７の大半を占めるように配置されている。このような実装基板において、第１ランド電極１０３に接続される２つの第１パッド電極１０１間の電気抵抗を測定することで、ランド電極の状態を評価することができ、膜厚、欠陥等の異常を検出することが可能となる。一方、この第１ランド電極１０３の上に導電性の接合部材１１８が設けられた状態において、第１ランド電極１０３に接続される２つの第１パッド電極１０１間の電気抵抗を測定することで、第１ランド電極や接合部材の状態を評価することができる。

図５は、半導体素子を実装した後の導電性の接合部材の厚みに対する第１導電パターンの抵抗値を示すグラフである。ランド電極１０３の材質と形状、及び接合部材１１８の材質に変更が無い場合、図５に示すように、接合部材の厚みが大きくなるに従い、第１導電パターンの抵抗値は減少し、接合部材の厚みは第１導電パターンの抵抗値に反比例している。特に、接合部材の厚みが１２μｍ以上の場合、第１導電パターンの抵抗値と接合部材の厚みに強い相関がある。このように、事前に導電パターンの抵抗値と接合部材の厚みとの相関を調べ、図５に示すような検量線を定めておく。そしてこの検量線をもとに、接合部材の厚みの変動を検出することができる。つまり、本実施の形態の半導体素子用実装基板は、接合部材の厚みの異常に対して、検出することが可能となっている。

導電パターンの抵抗値は、ランド電極１０３の面積や欠陥、接合部材の形状の変化、接合部材の比抵抗の変化等によっても抵抗値は変化する。本発明の実装基板を用いることで、上述したランド電極や接合部材の状態を評価することができる。

本実施の形態に係る半導体発光装置は、上述した半導体素子用実装基板の上に、接合部材を介して半導体素子が実装されてなる。半導体発光装置は、例えば、半導体素子として発光素子を用い、実装基板上に、半導体素子を覆う蛍光体若しくは蛍光体を含む樹脂等からなる蛍光体層で覆う構成としてもよい。

パッド電極１０１に測定用プローブ等を用い、表面の一部を切削、粗面化した形態を実現することにより、発光素子１１０や蛍光体層（図示せず）から出射される光の取り出し効率を上げることができる。また、熱伝導性が高い材料を用いたパッド電極を形成することで、放熱性を高める効果も有している。
以下、本実施の形態に係る半導体発光装置１２０の各構成について簡単に説明する。
（実装基板）
実装基板１００は、半導体素子１１０を固定するための部材である。実装基板１００は、支持基板１０８上に少なくとも実装面に導電パターンが施されている。

支持基板１０８の材料は、半導体素子１１０と熱膨張係数がほぼ等しく、熱伝導性が高いもの、例えばＡｌＮ、Ａｌ_２Ｏ_３、ＣｕＷ、ＣｕＭｏ、ＢＮ等が好ましい。このような材料を使用することにより、支持基板と半導体素子との間に発生する熱応力の影響を緩和し、放熱性を上げることができる。また、支持基板１０８の材料は、静電保護素子の機能を備えさせることもでき、安価でもあるシリコンとすることも好ましい。

（導電パターン）
導電パターンには、第１ランド電極１０３、第１パッド電極１０１、第１配線１０５を有する第１導電パターンと、第２ランド電極１０４、第２パッド電極１０２、第２配線１０６を有する第２導電パターン等が含まれる。導電パターンは、導電性を有しているものであれば特に限定されないが、Ａｕ、Ｐｔ、Ｒｈや銀白色の金属であるＡｌ、Ａｇ、それら合金等で構成することが好ましい。反射率の高い銀白色の金属を用いることにより、発光素子１１０や蛍光体層（図示せず）からの光が支持基板１０８と反対側に反射され、光取り出し効率が向上する。導電パターンの材料とする金属は、金属相互間の接着性の良さや濡れ性等を考慮して選択することが好ましい。さらに、放熱性を考慮して選択することが好ましい。

なお、第１配線１０５及び第２配線１０６と第１パッド電極１０１及び第２パッド電極１０２は、表面を粗面化したり、凹凸構造を形成したりすることにより光を散乱させる機能を持たせてもよい。つまり、プローブや冶具、エッチング、プレス等の加工プロセスを用いて、パッド電極の表面の一部を切削、加工することにより、パッド電極の表面によって光を散乱させ、発光素子１１０や蛍光体層（図示せず）からの出射光の取り出し効率を向上させることもできる。また、表面積を大きく形成することにより、放熱効果も向上する。

第１パッド電極１０１、第１配線１０５の大きさや形状は、測定のしやすさ、出力、配光、放熱性を考慮して、決定することが好ましい。

（接合部材）
接合部材１１８は、非導電性、導電性に限定されず、例えば、非導電性ペースト、Ａｕ、Ａｇ、Ｃｕ、Ａｌ等の金属又はこれらのいずれかを含む合金、ＡｕＳｎ、ＳｎＡｇＣｕ、ＡｕＳｉ、ＳｎＡｇＢｉ、ＳｎＡｇＢｉＣｕ、ＳｎＣｕ、ＳｎＢｉ、ＳｎＰｂ等の半田材料、異方性導電性ペースト、等を用いることができる。特に、半田を用いた接合部材が好ましい。半田材料を用いて接合する場合、第１パッド電極１０１及び第１配線１０５は、余分な半田材を逃がす効果がある。つまり、適量の半田で接合することができるとともに、半田量の過多から生じる不良を低減させ、安定した接合状態となる。

（半導体素子の載置）
実装基板への半導体素子の載置は、第１ランド電極１０３及び第２ランド電極１０４と半導体素子の第１電極１１１及び第２電極１１２が対面するように接続する場合、フリップチップ実装等の方法で実装される。即ち、実装基板の第１ランド電極１０３、第２ランド電極１０４に接合部材を介して半導体素子の第１電極１１１、第２電極１１２が対向する構造となり、この場合、接合部材としては導電性を有する材料を用いる。実装基板と半導体素子とを接合する工法は、接合部材に応じて適宜選択することができるが、例えば、超音波、熱、荷重、光、フラックス等を用いて接合することができる。一方、第１ランド電極及び第２ランド電極と第１電極及び第２電極が対面接続しない場合は、半導体素子を第１ランド電極もしくは第２ランド電極上に載置し、第１電極もしくは第２電極は、ワイヤボンディング等の手法を用い、第１ランド電極もしくは第２ランド電極と電気的接続を行う。

（電気抵抗の測定）
電気抵抗は、第１パッド電極１０１に測定端子を当て、測定を行う。抵抗値を把握することより、実装基板に設けるランド電極の状態および接合部材の状態（接合部材の量、形状、厚み、密度、接合面積、比抵抗等）を簡便かつ迅速に検査することが出来る。測定は、実装基板へ半導体素子を載置する前であっても、後であってもよい。

（半導体素子）
半導体素子１１０としては、発光ダイオード、レーザーダイオード等の発光素子やツェナーダイオード、バリスタ等の保護素子、その他電源等の制御調整機能を有する制御素子を用いることができる。例えば、発光ダイオードの場合、半導体素子１１０は、透光性基板に半導体材料を積層させてチップ化したものが好ましい。窒化物半導体を積層させるための基板の材料として、例えば、サファイア、スピネルなどの絶縁性基板等が好適に用いられる。
第１電極１１１及び第２電極１１２の材料は、導電性を有している材料であれば限定されないが、例えばＡｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｇ、Ａｌのいずれかの金属またはこれらの合金やそれらの組み合わせを利用することができる。特に、反射率の高いＡｇ、Ａｌを含むことが好ましい。反射率の高い金属から形成すると、電極によって遮られる光を反射して、基板側から効率よく取り出すことができる。

本実施形態において、半導体素子１１０は、第２電極１１２が第１電極１１１の間にあるように、それぞれの電極が交互に配置されている。これにより、実装基板１００に対して安定した実装ができるだけでなく、電極間を流れる電流の均一性を向上することができる。なお、半導体素子は、本形態に限定されず、様々な電極形状や配置のものを用いることができる。つまり、半導体素子の電極の配置として、半導体素子の同一面に形成されたものや、半導体素子の両面に形成されたもの、さらに電極の一部が半導体素子の側面に形成されたものがあるが、それらのすべてを用いることができる。

本件明細書では、１つの第１電極に対して、対応する１つの第１ランド電極が実装基板に設けられる場合について説明した。しかし、（ａ）複数の第１電極に対して、対応する複数の第１ランド電極が設けられる場合、（ｂ）複数の第１電極に対して、１つの第１ランド電極が設けられる場合、（ｃ）１つの第１電極に対して、複数の第１ランド電極が実装基板に設けられる場合にも本発明は適用できる。なお、（ａ）及び（ｃ）の場合には、複数の第１ランド電極のうち、少なくとも２つのランド電極の各々にパッド電極が１つずつ設けられる構成としてもよい。また、本明細書では、第１電極がｐ側半導体層に設けられるｐ側電極である場合について説明した。しかし、これらの構成において、ｐ側とｎ側を入れ替えた構成、即ち、本発明における第１電極がｎ側半導体層に設けられるｎ側電極である場合にも適用できる。
＜実施の形態２＞
図６は、本発明の実施の形態２に係る実装基板を示す概略平面図である。

本実施の形態の実装基板２００は、半導体素子１１０を載置する支持基板２０８と、支持基板の上に設けられる導電パターンと、を備えている。実装基板２００は、導電パターンの一部として、実装される半導体素子の第１電極１１１及び第２電極１１２の各々に対応する第１ランド電極２０３及び第２ランド電極２０４を有している。第１ランド電極２０３は、矩形の半導体素子を配置する素子配置領域２０７の中央部分を含み、当該素子配置領域の外縁近傍まで延在するように配置されている。第１ランド電極２０３は、外縁の対向する一方の２辺が直線状に形成され、第１配線２０５を介して第１パッド電極２０１に接続されている。第１配線２０５は、上記一方の対向する２辺の略中央に接続されている。さらに、対向する他方の２辺には、内側に凹状に切り欠かれた切欠部２０３ａが形成されている。第２ランド電極２０４は、第１ランド電極２０３の切欠部２０３ａに沿って離間した位置に形成されている。このような第１ランド電極２０３及び第２ランド電極２０４に、半導体素子の第１電極及び第２電極が接合部材を介して接続される。

実装基板２００には、支持基板上に第１パッド電極２０１と第２パッド電極２０２が形成され、各々、第１配線２０５及び第２配線２０６を通じて、第１ランド電極２０３及び第２ランド電極２０４に接続されている。第２配線２０６は、接続する第２ランド電極２０４の数に応じて枝分かれしている。つまり、第２配線２０６は、並列配線となっており、１つの第２パッド電極２０２から支持基板２０８の対向する２辺に沿って配線として延び、さらに各々の配線が３つの第２ランド電極２０４に向かって３本に枝分かれしている。

本実施の形態の実装基板２００では、第１パッド電極２０１は複数形成され、各々の第１パッド電極２０１は、第１配線２０５を通じて１つの第１ランド電極２０３に繋がっている。すなわち、２つの第１パッド電極２０１からそれぞれ延びる第１配線２０５は、第１ランド電極２０３を挟むように接続され、電流経路を形成している。

なお、図６に示すように、第１ランド電極２０３から離間した位置に第１パッド電極２０１’を設け、第１配線２０５’を介して第１ランド電極２０３に接続させてもよい。第１パッド電極２０１’及び第１配線２０５’は、外部電源と接続するための外部接続端子として併用することができる。このように第１パッド電極２０１’及び第１配線２０５’を配置することにより、測定に優れたパッド電極の配置を実現でき、ランド電極及び接合部材の状態を検査可能な実装基板を得ることができる。

本発明は、車載ライト、照明用光源、ＬＥＤディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に利用することができる。

１００ 半導体素子用実装基板
１０１、２０１ 第１パッド電極
１０２、２０２ 第２パッド電極
１０３、２０３ 第１ランド電極
１０４、２０４ 第２ランド電極
１０５、２０５ 第１配線
１０６、２０６ 第２配線
１０７ 素子載置領域
１０８、２０８ 支持基板
１１０ 半導体素子（発光素子）
１１１ 第１電極
１１２ 第２電極
１１３ 透光性基板
１１４ ｎ側半導体層（第２半導体層）
１１５ 活性層
１１６ ｐ側半導体層（第１半導体層）
１１７ 保護膜
１１８ 接合部材
１２０ 半導体発光装置

Claims (5)

1. 半導体素子が載置される支持基板と、
   前記支持基板の上に設けられ、前記半導体素子の第１電極及び第２電極が接続される第１ランド電極及び第２ランド電極と、
   を備えた半導体実装基板において、
   前記第１ランド電極に繋がる少なくとも２つのパッド電極
   を有することを特徴とする半導体素子用実装基板。
2. 前記少なくとも２つのパッド電極の各々と前記第１ランド電極とを繋ぐ配線を有し、前記第１ランド電極は前記少なくとも２つの配線によって挟み込まれるように配列されることを特徴とする請求項１に記載の半導体素子用実装基板。
3. 前記少なくとも２つのパッド電極は、少なくとも一部に粗面化された面、もしくは凹凸が形成された面を有することを特徴とする請求項１又は２に記載の半導体素子用実装基板。
4. 請求項１乃至３に記載の半導体素子用実装基板に接合部材を介して半導体素子を実装した半導体発光装置。
5. 請求項１乃至３に記載の半導体素子用実装基板を準備する工程と、
   前記実装基板の前記第１ランド電極の上に、接合部材を介して半導体素子を実装する工程と、
   前記２つのパッド電極間の電気抵抗を測定する工程と、
   を有することを特徴とする半導体発光装置の製造方法。

Images