JP4732642B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4732642B2 JP4732642B2 JP2001302289A JP2001302289A JP4732642B2 JP 4732642 B2 JP4732642 B2 JP 4732642B2 JP 2001302289 A JP2001302289 A JP 2001302289A JP 2001302289 A JP2001302289 A JP 2001302289A JP 4732642 B2 JP4732642 B2 JP 4732642B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- connection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの表面に他の半導体チップを重ね合わせて接続するチップオンチップ構造を有する半導体装置に関する。
【０００２】
【従来の技術】
複数の半導体チップを互いに接続して樹脂モールドしたマルチチップ型半導体装置がある。マルチチップ型半導体装置の形態の１つとして、個々の半導体チップの活性面を対向させて接続したチップオンチップ構造を有するものがある。このような構造の半導体装置において、活性面に内部接続用電極が形成された複数の半導体チップが、それぞれの内部接続用電極が接続（内部接続）されるように位置合わせして接続されている。
【０００３】
半導体チップの１つは外部取出用電極を備えており、この外部取出用電極はリードフレームなどの外部接続用部材に接続されている。外部接続用部材を介して、この半導体装置を他の配線基板などに接続できる。内部接続が良好になされている場合、外部接続用部材を端子として所定の入出力特性が得られる。
それぞれの半導体チップには内部接続用電極が多数設けられており、対応する内部接続用電極のすべてについて良好に接続されていないと、半導体装置として所定の入出力特性が得られず不良品となる。内部接続の状態の確認は、完成された半導体装置としてだけではなく、製造工程における中間検査としても行われる。中間検査において、内部接続が良好になされているか否かを確認するためには、外部取出用電極を介した電気特性の測定が行われる。すなわち、外部取出用電極のすべてに電気特性測定用のプローブをあて、所期の入出力特性を有するか否か、特定の組の外部取出用電極の間の導通状態などを測定することが行われていた。
【０００４】
【発明が解決しようとする課題】
ところが、内部接続の不良は、多くの場合、互いに接続される複数の半導体チップの活性面が、互いに平行に配されていないために生ずる。このような場合、活性面相互の間隔が広い部分で内部接続用電極が相互に接続されないか、または接続が不安定となることが多い。このような単純な原因による接続不良が生じていた場合でも、従来の半導体装置においては、すべての外部取出用電極にプローブをあてて、導通状態や入出力特性を調べなければならないため、検査に手間を要していた。
【０００５】
そこで、この発明の目的は、簡易に内部接続の状態の良否を判定することができる半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
半導体装置は、内部接続用電極（３）、および少なくとも１対の接続確認用電極対（４）を備えた第１の半導体チップ（１）と、上記第１の半導体チップに対向して接続され、上記第１の半導体チップの内部接続用電極に対応する内部接続用電極（５）、および上記接続確認用電極対の間を短絡する短絡用配線（６）を備えた第２の半導体チップ（２）とを含んでもよく、この場合、上記第１および第２の半導体チップとは離間して配置され、当該半導体装置の外部と接続するための外部接続部材（９）であって、上記接続確認用電極対を構成する各接続確認用電極にそれぞれ電気的に接続された第１および第２の外部接続部材を備えた外部接続部材をさらに含んでもよい。
上記の課題を解決するための請求項１記載の発明は、内部接続用電極（３）と、複数の接続確認用電極対（４）とを備えた第１の半導体チップ（１）と、上記第１の半導体チップとフリップチップ接続され、上記第１の半導体チップの内部接続用電極に対応する内部接続用電極（５）と、上記複数の接続確認用電極対の間をそれぞれ短絡する複数の短絡用配線（６）とを備えた第２の半導体チップ（２）とを含む半導体装置であって、上記第１および第２の半導体チップとは離間して配置され、当該半導体装置の外部と接続するための外部接続部材（９）であって、上記複数の接続確認用電極対を構成する各接続確認用電極にそれぞれ電気的に接続された第１および第２の外部接続部材を備えた複数の外部接続部材をさらに含むことを特徴とする半導体装置である。
【０００７】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。
接続確認用電極対は、短絡用配線が接続（接合）されていない場合に、電気的に絶縁された状態にある２つの電極を含むものとすることができる。第１および第２の半導体チップの内部接続用電極は、請求項６記載のように、突起（バンプ）として形成されたものであってもよい。この場合、請求項７記載のように、第１の半導体チップの内部接続用電極と接続確認用電極対とは、同じ高さの突起として構成することができ、第２の半導体チップの内部接続用電極と短絡用配線とは、同じ高さの突起として構成することができる。
【０００８】
接続確認用電極対は、いずれかの内部接続用電極に近接して配置されていることが好ましい。また、請求項８記載のように、第１の半導体チップに、少なくとも３対の接続確認用電極対が、互いに離間して配置されていることが好ましく、たとえば、第２の半導体チップの周縁部近傍に対応する位置に配されているものとすることができる。
この発明によれば、第１および第２の半導体チップの活性面（内部接続用電極が形成されている面）が、互いに平行に配されていた場合、すべての対応する内部接続用電極は良好に接続され、接続確認用電極対は短絡用配線と接続して短絡された状態となる。したがって、いずれの接続確認用電極対の間の電気抵抗も低い。
【０００９】
一方、第１および第２の半導体チップの活性面が互いに平行に配されていない場合、これら双方の活性面が最も広い部分の近傍にある内部接続用電極が良好に接続されていないことがある。また、双方の活性面が互いに離れた部分に接続確認用電極対があると、これらの接続確認用電極対は、短絡用配線と充分強固に接合（接触）されないか、または接触しない。したがって、このような状態の接続確認用電極対の間の電気抵抗は高いか、または導通がない。少なくとも３対の接続確認用電極対が、互いに離間して配置されている場合、双方の活性面の間隔が最も広い部分の近傍に、いずれかの接続確認用電極対が存在する確率が高い。
【００１０】
以上のことから、各接続確認用電極対の間の電気抵抗を調べることにより、双方の活性面が平行に配されているか否か推定することが可能である。すなわち、すべての接続確認用電極対について、電気抵抗が所定の値より低ければ、双方の活性面は平行であると考えられる。一方、いずれかの接続確認用電極対について、電気抵抗が所定の値より高いか、または導通がなければ、双方の活性面は平行でないと考えられる。接続確認用電極対がいずれかの内部接続用電極に近接して配されていた場合、電気抵抗が高い（導通がない）接続確認用電極対に近接した内部接続用電極にも、接続不良が生じている可能性が極めて高い。
【００１１】
したがって、このような半導体装置は、接続確認用電極対の間の電気抵抗を測定するだけで、内部接続用電極が良好に接続されているか否かを判定することができる。すなわち、このような半導体装置は、簡易に内部接続の状態の良否を判定することができる。また、電気抵抗が所定の値より高いかまたは導通がない接続確認用電極対の近傍で、双方の活性面の間隔が最も広くなっていると考えられるので、活性面のおよその傾斜方向も簡易に知ることができる。すべての接続確認用電極対の間の電気抵抗が所定の値より低い半導体装置についてのみ、必要により従来のように、すべて外部取出用電極にプローブをあて、より詳細な検査を行えばよい。
【００１２】
請求項９記載のように、第１の半導体チップは、さらに、外部接続部材に電気的に接続された外部取出用電極を含んでいてもよい。請求項１４記載のように、外部接続部材は、リードフレームであってもよく、この場合、リードフレームが、請求項１５記載のように、当該半導体装置の側方へ延びていてもよい。請求項１０記載のように、外部取出用電極の一部は、接続確認用電極対と１対１に接続された電気抵抗測定用電極対であってもよい。この場合、電気抵抗測定用電極対にプローブをあてて、接続確認用電極対の間の電気抵抗を測定することができる。接続確認用電極対は、第１および第２の半導体チップの間にあるので、直接、接続確認用電極対にプローブをあてることは困難である。これに対して、請求項１１記載のように、電気抵抗測定用電極対（外部取出用電極）が、第１の半導体チップにおいて、第２半導体チップが対向している領域以外の領域（第１および第２の半導体チップが対向しない部分）に配置されていると、電気抵抗測定用電極対に容易にプローブをあて電気抵抗を測定することができる。接続確認用電極対および短絡用配線は小さなものであり電気抵抗が低い。このため、正確な測定値を得るために、電気抵抗の測定は４端子（探針）法によることが好ましい。
【００１３】
半導体装置は、３つ以上の半導体チップを含んでいてもよい。たとえば、この半導体装置は、請求項２２記載のように、２つ以上の上記第２の半導体チップを含んでもよい。すなわち、１つの大きな半導体チップの上に、複数の小さな半導体チップが配置されていてもよい。この場合でも、同様の手法により簡易に内部接続の状態の良否を判定することができる。
請求項２記載の発明は、上記接続確認用電極対が、平面視において上記第２の半導体チップの周縁部に対応する上記第１の半導体チップ上の位置に配置されていることを特徴とする請求項１記載の半導体装置である。
請求項３記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において上記第２の半導体チップの角部近傍に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置である。
請求項４記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において上記第２の半導体チップの四辺の中央部に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置である。
請求項５記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において、上記第２の半導体チップの隣り合った２つの角部に対応する上記第１の半導体チップ上の位置と、上記第２の半導体チップの上記２つの角部を結ぶ辺に対向する辺の中央部に対応する上記第１の半導体チップ上の位置とに配されていることを特徴とする請求項２記載の半導体装置である。
【００１４】
第１の半導体チップの活性面と第２の半導体チップの活性面とが平行に配されていない場合、第２の半導体チップのいずれかの角部で、双方の活性面の間隔が最も広くなる。このように双方の活性面の間隔が最も広い部分に接続確認用電極対が存在すると、内部接続用電極同士の接続不良を高い確率で発見することができる。
接続確認用電極対は、第２の半導体チップの４つの角部近傍に対応する第１の半導体チップ上の位置に、それぞれ配されていることが好ましい。この場合、活性面がいずれの方向に傾いても、双方の活性面の間隔が最も広い部分の近傍には、必ず接続確認用電極対が存在することになる。これにより、内部接続用電極の接続不良をさらに高い確率で発見することができる。
【００１５】
第２の半導体チップの内部接続用電極は、平面視において、請求項１６記載のように、第２の半導体チップの周縁部近傍に設けられていてもよく、請求項１７記載のように、第２の半導体チップの周縁部近傍の領域、およびこの周縁部近傍の領域より内方の領域（内部）の双方に設けられていてもよい。たとえば、請求項１８記載のように、第２の半導体チップは、活性面を有していてもよく、この場合、上記内部接続用電極は、上記第２の半導体チップの上記活性面に設けられていてもよく、この場合、請求項１９記載のように、内部接続用電極は、第２の半導体チップの活性面のほぼ全面に渡って格子状に配列されていてもよい。
請求項１２記載の発明は、上記外部取出用電極と、上記外部接続部材とが、ボンディングワイヤにより接続されていることを特徴とする請求項９ないし１１のいずれか１項に記載の半導体装置である。
請求項１３記載の発明は、上記第１および第２の半導体チップ、上記ボンディングワイヤ、ならびに上記ボンディングワイヤと上記外部接続部材との接続部を含む領域を保護する封止樹脂をさらに含むことを特徴とする請求項１２記載の半導体装置である。
請求項２０記載の発明は、平面視において、上記第２の半導体チップが、上記第１の半導体チップより小さいことを特徴とする請求項１ないし１９のいずれか１項に記載の半導体装置である。
請求項２１記載の発明は、平面視において、上記第２の半導体チップが、上記第１の半導体チップの中央部に配されていることを特徴とする請求項２０に記載の半導体装置である。
【００１６】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の図解的な断面図である。
この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２とを、重ね合わせて接合した、いわゆるチップオンチップ(Chip-On-Chip)構造を有している。子チップ２は、親チップ１より小さく、親チップ１のほぼ中央部に配されている。
【００１７】
親チップ１および子チップ２の互いに対向する表面は、それぞれ、機能素子や配線などが形成された活性面１ａ，２ａとなっている。親チップ１の活性面１ａには、内部接続用電極３および接続確認用電極対４が設けられている。内部接続用電極３および接続確認用電極対４は、活性面１ａから同じ高さに突出したバンプ（突起）として構成されている。活性面１ａの周縁部近傍で、活性面２ａが対向していない部分には、外部取出用電極７が設けられている。
【００１８】
子チップ２の活性面２ａには、内部接続用電極３に対応する位置に内部接続用電極５が設けられており、接続確認用電極対４に対応する位置に短絡用配線６が設けられている。内部接続用電極５および短絡用配線６は、活性面２ａから同じ高さに突出したバンプとして構成されている。内部接続用電極３と内部接続用電極５とが接続され、接続確認用電極対４と短絡用配線６とが接続されている。
親チップ１の側方には、親チップ１と間隔をあけて、側方へ延びるリードフレーム９が配されている。外部取出用電極７とリードフレーム９とは、ボンディングワイヤ８により接続されている。親チップ１、子チップ２、ボンディングワイヤ８、およびボンディングワイヤ８とリードフレーム９との接続部を含む領域は、封止用樹脂１０で保護されている。
【００１９】
図２は、内部接続用電極３，５、接続確認用電極対４、および短絡用配線６の配置を示す図解的な平面図である。図２では、親チップ１と子チップ２とは、位置をずらして示している。
親チップ１および子チップ２は、平面視において矩形の形状を有している。内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、周縁部に沿って配列されている。内部接続用電極５は子チップ２の４辺に沿って配されている。短絡用配線６は、４つの短絡用配線６ａ〜６ｄを含んでおり、それぞれが子チップ２の４つの角部近傍に配されている。
【００２０】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した４対の接続確認用電極対４ａ〜４ｄを含んでおり、それぞれの接続確認用電極対４ａ〜４ｄは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ａ〜４ｄを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００２１】
子チップ２が親チップ１の所定の位置（図２に２点鎖線で示す。）に配されているとき、内部接続用電極３と内部接続用電極５とは、対応するもの同士がそれぞれ接続している。この場合、各接続確認用電極対４ａ〜４ｄについて、電極対を構成する各電極にまたがってそれぞれ短絡用配線６ａ〜６ｄが接合されて（接触して）いる。これにより、各接続確認用電極対４ａ〜４ｄは、電気的に短絡された状態となっている。接続確認用電極対４ａ〜４ｄは、短絡用配線６ａ〜６ｄが接合（接触）されていないときは、電気的に絶縁した状態にある。
【００２２】
外部取出用電極７の一部は、接続確認用電極対４ａ〜４ｄと１対１で接続された電気抵抗測定用電極対７ａ〜７ｄとなっている。すなわち、接続確認用電極対４ａ〜４ｄを構成する電極の一方は、電気抵抗測定用電極対７ａ〜７ｄを構成する電極の一方と接続されており、接続確認用電極対４ａ〜４ｄを構成する電極の他方は、電気抵抗測定用電極対７ａ〜７ｄを構成する電極の他方と接続されている。図２では、通常の外部取出用電極７（ボンディングワイヤ８を介してリードフレーム９に接続されているもの）は図示を省略している。
【００２３】
図３は、親チップ１と子チップ２との接続状態を示す図解的な側面図である。
内部接続用電極３と接続確認用電極対４とは同じ高さを有しており、内部接続用電極５と短絡用配線６とは同じ高さを有している。したがって、活性面１ａと活性面２ａとが平行な場合（図３（ａ））、内部接続用電極３と内部接続用電極５とが接触し、接続確認用電極対４と短絡用配線６とが接触した状態となる。ただし、対応する内部接続用電極３，５の平面内の位置合わせはされているものとする。たとえば、接続確認用電極対４ａと短絡用配線６ａとは、充分強固に接合（接触）されているので、電気抵抗測定用電極対７ａの間の電気抵抗を測定すると、充分に低い値が得られる。接続確認用電極対４ｂ〜４ｄと短絡用配線６ｂ〜６ｄとについても同様である。
【００２４】
図３（ｂ）は、活性面１ａと活性面２ａとが平行でない場合を示す。図３（ｂ）では、子チップ２全体が親チップ１に対して傾いた状態を示しているが、たとえば、親チップ１や子チップ２の厚さが均一でないために、活性面１ａと活性面２ａとが平行でない場合（親チップ１の下面と子チップ２の上面とが平行である場合を含む）でも同様である。
双方の活性面１ａ，２ａの間隔は、子チップ２において短絡用配線６ａ，６ｄ近傍の角部で最も狭く、短絡用配線６ｂ，６ｃ近傍の角部で最も広くなっている。この場合、接続確認用電極対４ａ，４ｄと短絡用配線６ａ，６ｄとは接触し、これらから一定の範囲内にある内部接続用電極３，５も互いに接触する。ところが、接続確認用電極対４ｂ，４ｃと短絡用配線６ｂ，６ｃとは接触せず、また、これらから一定の範囲内にある内部接続用電極３，５も互いに接触しない。このため、電気抵抗測定用電極対７ａ，７ｄの間の電気抵抗を測定すると、充分に低い値が得られるが、電気抵抗測定用電極対７ｂ，７ｃの間には導通が得られない。
【００２５】
このように、電気抵抗測定用電極対７ａ〜７ｄの間の電気抵抗を測定することにより、活性面１ａと活性面２ａとが平行であるか否かを推定することができる。すなわち、すべての電気抵抗測定用電極対７ａ〜７ｄの間の電気抵抗が低い場合は、活性面１ａと活性面２ａとは平行であると推定される。一方、電気抵抗測定用電極対７ａ〜７ｄのいずれかで導通が得られなかった場合、双方の活性面１ａ，２ａが平行ではなく、導通が得られなかった電気抵抗測定用電極対７ａないし７ｄが存在する部分の近傍で、最も間隔が広くなっていると推定される。
【００２６】
接続確認用電極対４ａないし４ｄの間に導通が得られた場合でも、抵抗値が高い場合は、接続確認用電極対４ａないし４ｄと短絡用配線６ａないし６ｄとが、充分強固に接合（接触）されていないので、活性面１ａと活性面２ａとが平行でないと推定される。抵抗値の大小の判断基準は、接続確認用電極対４ａ〜４ｄと短絡用配線６ａ〜６ｄとが、充分強固に接合（接触）されていた場合をもとにして定めることができる。
【００２７】
活性面１ａと活性面２ａとが平行でないと推定された場合、導通が得られなかったか、または抵抗値が高かった接続確認用電極対４ａないし４ｄだけでなく、その近傍の内部接続用電極３，５も接続されていないか、または充分強固に接合（接触）されていない可能性が極めて高い。したがって、接続確認用電極対４ａ〜４ｄの間の電気抵抗を測定するだけで、内部接続用電極３，５が良好に接続されているか否かを判定することができる。すなわち、このような半導体装置は、簡易に内部接続の状態の良否を判定することができる。
【００２８】
接続確認用電極対４および短絡用配線６は、小さなものであり電気抵抗が低いので、接続確認用電極対４（電気抵抗測定用電極対７）の間の電気抵抗は、４端子（探針）法で測定することが好ましい。たとえば、電気抵抗測定用電極対７において、接続確認用電極対４との間の配線の接続部に対して、より近い側に電圧測定用のプローブ（探針）をあて、より遠い側に通電用のプローブをあてて測定することができる。
【００２９】
また、電気抵抗が所定の値より高いか、または導通がなかった接続確認用電極対４ａないし４ｄの近傍で、双方の活性面の間隔が最も広くなっていると考えられるので、活性面１ａに対する活性面２ａのおよその傾斜方向も簡易に知ることができる。このような活性面２ａの傾斜の情報を、製造工程にフィードバックすることにより、不良品の数を低減することができる。
すべての接続確認用電極対４ａ〜４ｄの間の電気抵抗が所定の値より低い半導体装置についてのみ、必要により従来のように、すべて外部取出用電極７にプローブを当て、より詳細な試験を行えばよい。
【００３０】
双方の活性面１ａ，２ａの間隔が、たとえば、子チップ２において短絡用配線６ａ近傍の角部で最も狭く、短絡用配線６ｃ近傍の角部で最も広くなっている場合でも同様である。この場合、接続確認用電極対４ｃは短絡用配線６ｃと充分強固に接合（接触）されないか、または接触しないので、電気抵抗測定用電極対７ｃの間の電気抵抗は高いか、または導通が得られない。そして、接続確認用電極対４ｃおよび短絡用配線６ｃ近傍の内部接続用電極３，５に接続不良が生じていると判定することができる。
【００３１】
活性面１ａと活性面２ａとが平行でなかった場合、子チップ２の４つの角部の１つまたは２つで活性面１ａと活性面２ａとの間隔が最も広くなる。すなわち、子チップ２の辺の中央部近傍などで、活性面１ａと活性面２ａとの間隔が最も広くなることはあり得ない。また、本実施形態においては、親チップ１において、子チップ２の４つの角部近傍に対応する位置に、接続確認用電極対４ａ〜４ｄが配されている。したがって、双方の活性面１ａ，２ａの間隔が最も広い部分の近傍には、接続確認用電極対４ａ〜４ｄの少なくとも１つが、必ず存在することになる。これにより、内部接続用電極３，５の接続不良を高い確率で発見することができる。
【００３２】
図４は、本発明の第２の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。図２に示す構成要素と同じ構成要素の部分は、同じ参照符号を付して説明を省略する。図４では、親チップ１と子チップ２とは、位置をずらして示している。
内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、周縁部に沿って配列されている。短絡用配線６は、４つの短絡用配線６ｅ〜６ｈを含んでおり、それぞれが子チップ２の４辺の中央部に対向する位置に配されている。内部接続用電極５は、それ以外の部分に配されている。
【００３３】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した４対の接続確認用電極対４ｅ〜４ｈを含んでおり、それぞれの接続確認用電極対４ｅ〜４ｈは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ｅ〜４ｈを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００３４】
子チップ２が親チップ１の所定の位置（図４に２点鎖線で示す。）に配されているとき、接続確認用電極対４ｅ〜４ｈは、それぞれ短絡用配線６ｅ〜６ｈにより短絡されている。接続確認用電極対４ｅ〜４ｈは、短絡用配線６ｅ〜６ｈが接合（接触）されていないときは、電気的に絶縁した状態にある。
外部取出用電極７の一部は、接続確認用電極対４ｅ〜４ｈと１対１で接続された電気抵抗測定用電極対７ｅ〜７ｈとなっている。
【００３５】
第１の実施形態と同様に、この実施形態の半導体装置においても、接続確認用電極対４ｅ〜４ｈと短絡用配線６ｅ〜６ｈとの接合状態から、活性面１ａと活性面２ａとが平行であるか否かを推定することができる。電気抵抗測定用電極対７ｅ〜７ｈを介して、接続確認用電極対４ｅ〜４ｈの間の電気抵抗を測定することにより知ることができる。いずれかの、接続確認用電極対４ｅ〜４ｈの間の電気抵抗が高いか、または導通が得られなかった場合は、活性面１ａと活性面２ａとが平行でないと推定される。そして、その接続確認用電極対４ｅないし４ｈ近傍の内部接続用電極３，５は、接続が不良であると判定することができる。
【００３６】
子チップ２が、親チップ１に対して、１対の対辺の一方が下がり他方が上がるように傾く傾向がある場合、この実施形態の半導体装置により、内部接続用電極３，５の接続状態を好適に判定することができる。また、半導体装置の設計上、子チップ２の角部近傍に対応する親チップ１上の位置に、接続確認用電極対４を配することが困難な場合にも、このような構成にすることができる。
図５は、本発明の第３の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。図２に示す構成要素と同じ構成要素の部分は、同じ参照符号を付して説明を省略する。図５では、親チップ１と子チップ２とは、位置をずらして示している。
【００３７】
内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、子チップ２の周縁部に沿って配列されている。短絡用配線６は、３つの短絡用配線６ｉ〜６ｋを含んでいる。それらのうち２つ（短絡用配線６ｊ，６ｋ）が隣り合った角部近傍に配されており、他の１つ（短絡用配線６ｉ）がそれらの角部を結ぶ辺に対向する辺の中央部に対向する位置に配されている。内部接続用電極５は、それ以外の部分に配されている。
【００３８】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した３対の接続確認用電極対４ｉ〜４ｋを含んでおり、それぞれの接続確認用電極対４ｉ〜４ｋは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ｉ〜４ｋを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００３９】
子チップ２が親チップ１の所定の位置（図５に２点鎖線で示す。）に配されているとき、接続確認用電極対４ｉ〜４ｋは、それぞれ短絡用配線６ｉ〜６ｋにより短絡されている。接続確認用電極対４ｉ〜４ｋは、短絡用配線６ｉ〜６ｋが接合（接触）されていないときは、電気的に絶縁した状態にある。
外部取出用電極７の一部は、接続確認用電極対４ｉ〜４ｋと１対１で接続された電気抵抗測定用電極対７ｉ〜７ｋとなっている。
【００４０】
この実施形態の半導体装置においても、第１および第２の実施形態と同様、電気抵抗測定用電極対７ｉ〜７ｋ間の電気抵抗を測定することにより、内部接続用電極３，５の接続状態を判定することができる。この実施形態においては、電気抵抗を測定する接続確認用電極対４（電気抵抗測定用電極対７）が３対なので、さらに測定に要する時間を短くして、簡易に内部接続の状態の良否を判定することができる。
【００４１】
以上の実施形態においては、内部接続用電極５は、平面視において、子チップ２の周縁部近傍にのみ設けられていたが、内方にも設けられていてもよい。たとえば、内部接続用電極５は、子チップ２の活性面２ａのほぼ全面に渡って格子状に配列されていてもよい。
また、以上の実施形態においては、親チップ１の上には、１つの子チップ２のみが重ねて接続されていたが、２つ以上の子チップ２が重ねて接続されていてもよい。その場合でも、同様に各子チップ２ごとに、活性面１ａと活性面２ａとが平行であるか否かを推定し、内部接続の状態の良否を判定することができる。
【００４２】
接続確認用電極対４の数は、１対または２対であってもよい。この場合、少なくとも接続確認用電極対４が設けられている位置近傍での、内部接続用電極３，５の接続状態を判定することができる。また、接続確認用電極対４の数は、５対以上であってもよい。この場合、より正確に内部接続用電極３，５の接続状態を判定することができる。検査に要する時間と内部接続状態の判定の正確さとを考慮して、接続確認用電極対４の数を決定することができる。
【００４３】
直接、接続確認用電極対４の間の電気抵抗を測定可能な場合は、必ずしも、電気抵抗測定用電極対７ａ〜７ｋは設けなくてもよい。この場合、接続確認用電極対４が子チップ２（外部取出用電極７を有していない半導体チップ）に設けられており、短絡用配線６が親チップ１（外部取出用電極７を有する半導体チップ）に設けられていても良い。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の図解的な断面図である。
【図２】図１の半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【図３】親チップと子チップとの接続状態を示す図解的な側面図である。
【図４】本発明の第２の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【図５】本発明の第３の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【符号の説明】
１ 親チップ
２ 子チップ
３，５ 内部接続用電極
４ 接続確認用電極対
６ 短絡用配線
７ａ〜７ｋ 電気抵抗測定用電極対
【発明の属する技術分野】
本発明は、半導体チップの表面に他の半導体チップを重ね合わせて接続するチップオンチップ構造を有する半導体装置に関する。
【０００２】
【従来の技術】
複数の半導体チップを互いに接続して樹脂モールドしたマルチチップ型半導体装置がある。マルチチップ型半導体装置の形態の１つとして、個々の半導体チップの活性面を対向させて接続したチップオンチップ構造を有するものがある。このような構造の半導体装置において、活性面に内部接続用電極が形成された複数の半導体チップが、それぞれの内部接続用電極が接続（内部接続）されるように位置合わせして接続されている。
【０００３】
半導体チップの１つは外部取出用電極を備えており、この外部取出用電極はリードフレームなどの外部接続用部材に接続されている。外部接続用部材を介して、この半導体装置を他の配線基板などに接続できる。内部接続が良好になされている場合、外部接続用部材を端子として所定の入出力特性が得られる。
それぞれの半導体チップには内部接続用電極が多数設けられており、対応する内部接続用電極のすべてについて良好に接続されていないと、半導体装置として所定の入出力特性が得られず不良品となる。内部接続の状態の確認は、完成された半導体装置としてだけではなく、製造工程における中間検査としても行われる。中間検査において、内部接続が良好になされているか否かを確認するためには、外部取出用電極を介した電気特性の測定が行われる。すなわち、外部取出用電極のすべてに電気特性測定用のプローブをあて、所期の入出力特性を有するか否か、特定の組の外部取出用電極の間の導通状態などを測定することが行われていた。
【０００４】
【発明が解決しようとする課題】
ところが、内部接続の不良は、多くの場合、互いに接続される複数の半導体チップの活性面が、互いに平行に配されていないために生ずる。このような場合、活性面相互の間隔が広い部分で内部接続用電極が相互に接続されないか、または接続が不安定となることが多い。このような単純な原因による接続不良が生じていた場合でも、従来の半導体装置においては、すべての外部取出用電極にプローブをあてて、導通状態や入出力特性を調べなければならないため、検査に手間を要していた。
【０００５】
そこで、この発明の目的は、簡易に内部接続の状態の良否を判定することができる半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
半導体装置は、内部接続用電極（３）、および少なくとも１対の接続確認用電極対（４）を備えた第１の半導体チップ（１）と、上記第１の半導体チップに対向して接続され、上記第１の半導体チップの内部接続用電極に対応する内部接続用電極（５）、および上記接続確認用電極対の間を短絡する短絡用配線（６）を備えた第２の半導体チップ（２）とを含んでもよく、この場合、上記第１および第２の半導体チップとは離間して配置され、当該半導体装置の外部と接続するための外部接続部材（９）であって、上記接続確認用電極対を構成する各接続確認用電極にそれぞれ電気的に接続された第１および第２の外部接続部材を備えた外部接続部材をさらに含んでもよい。
上記の課題を解決するための請求項１記載の発明は、内部接続用電極（３）と、複数の接続確認用電極対（４）とを備えた第１の半導体チップ（１）と、上記第１の半導体チップとフリップチップ接続され、上記第１の半導体チップの内部接続用電極に対応する内部接続用電極（５）と、上記複数の接続確認用電極対の間をそれぞれ短絡する複数の短絡用配線（６）とを備えた第２の半導体チップ（２）とを含む半導体装置であって、上記第１および第２の半導体チップとは離間して配置され、当該半導体装置の外部と接続するための外部接続部材（９）であって、上記複数の接続確認用電極対を構成する各接続確認用電極にそれぞれ電気的に接続された第１および第２の外部接続部材を備えた複数の外部接続部材をさらに含むことを特徴とする半導体装置である。
【０００７】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。
接続確認用電極対は、短絡用配線が接続（接合）されていない場合に、電気的に絶縁された状態にある２つの電極を含むものとすることができる。第１および第２の半導体チップの内部接続用電極は、請求項６記載のように、突起（バンプ）として形成されたものであってもよい。この場合、請求項７記載のように、第１の半導体チップの内部接続用電極と接続確認用電極対とは、同じ高さの突起として構成することができ、第２の半導体チップの内部接続用電極と短絡用配線とは、同じ高さの突起として構成することができる。
【０００８】
接続確認用電極対は、いずれかの内部接続用電極に近接して配置されていることが好ましい。また、請求項８記載のように、第１の半導体チップに、少なくとも３対の接続確認用電極対が、互いに離間して配置されていることが好ましく、たとえば、第２の半導体チップの周縁部近傍に対応する位置に配されているものとすることができる。
この発明によれば、第１および第２の半導体チップの活性面（内部接続用電極が形成されている面）が、互いに平行に配されていた場合、すべての対応する内部接続用電極は良好に接続され、接続確認用電極対は短絡用配線と接続して短絡された状態となる。したがって、いずれの接続確認用電極対の間の電気抵抗も低い。
【０００９】
一方、第１および第２の半導体チップの活性面が互いに平行に配されていない場合、これら双方の活性面が最も広い部分の近傍にある内部接続用電極が良好に接続されていないことがある。また、双方の活性面が互いに離れた部分に接続確認用電極対があると、これらの接続確認用電極対は、短絡用配線と充分強固に接合（接触）されないか、または接触しない。したがって、このような状態の接続確認用電極対の間の電気抵抗は高いか、または導通がない。少なくとも３対の接続確認用電極対が、互いに離間して配置されている場合、双方の活性面の間隔が最も広い部分の近傍に、いずれかの接続確認用電極対が存在する確率が高い。
【００１０】
以上のことから、各接続確認用電極対の間の電気抵抗を調べることにより、双方の活性面が平行に配されているか否か推定することが可能である。すなわち、すべての接続確認用電極対について、電気抵抗が所定の値より低ければ、双方の活性面は平行であると考えられる。一方、いずれかの接続確認用電極対について、電気抵抗が所定の値より高いか、または導通がなければ、双方の活性面は平行でないと考えられる。接続確認用電極対がいずれかの内部接続用電極に近接して配されていた場合、電気抵抗が高い（導通がない）接続確認用電極対に近接した内部接続用電極にも、接続不良が生じている可能性が極めて高い。
【００１１】
したがって、このような半導体装置は、接続確認用電極対の間の電気抵抗を測定するだけで、内部接続用電極が良好に接続されているか否かを判定することができる。すなわち、このような半導体装置は、簡易に内部接続の状態の良否を判定することができる。また、電気抵抗が所定の値より高いかまたは導通がない接続確認用電極対の近傍で、双方の活性面の間隔が最も広くなっていると考えられるので、活性面のおよその傾斜方向も簡易に知ることができる。すべての接続確認用電極対の間の電気抵抗が所定の値より低い半導体装置についてのみ、必要により従来のように、すべて外部取出用電極にプローブをあて、より詳細な検査を行えばよい。
【００１２】
請求項９記載のように、第１の半導体チップは、さらに、外部接続部材に電気的に接続された外部取出用電極を含んでいてもよい。請求項１４記載のように、外部接続部材は、リードフレームであってもよく、この場合、リードフレームが、請求項１５記載のように、当該半導体装置の側方へ延びていてもよい。請求項１０記載のように、外部取出用電極の一部は、接続確認用電極対と１対１に接続された電気抵抗測定用電極対であってもよい。この場合、電気抵抗測定用電極対にプローブをあてて、接続確認用電極対の間の電気抵抗を測定することができる。接続確認用電極対は、第１および第２の半導体チップの間にあるので、直接、接続確認用電極対にプローブをあてることは困難である。これに対して、請求項１１記載のように、電気抵抗測定用電極対（外部取出用電極）が、第１の半導体チップにおいて、第２半導体チップが対向している領域以外の領域（第１および第２の半導体チップが対向しない部分）に配置されていると、電気抵抗測定用電極対に容易にプローブをあて電気抵抗を測定することができる。接続確認用電極対および短絡用配線は小さなものであり電気抵抗が低い。このため、正確な測定値を得るために、電気抵抗の測定は４端子（探針）法によることが好ましい。
【００１３】
半導体装置は、３つ以上の半導体チップを含んでいてもよい。たとえば、この半導体装置は、請求項２２記載のように、２つ以上の上記第２の半導体チップを含んでもよい。すなわち、１つの大きな半導体チップの上に、複数の小さな半導体チップが配置されていてもよい。この場合でも、同様の手法により簡易に内部接続の状態の良否を判定することができる。
請求項２記載の発明は、上記接続確認用電極対が、平面視において上記第２の半導体チップの周縁部に対応する上記第１の半導体チップ上の位置に配置されていることを特徴とする請求項１記載の半導体装置である。
請求項３記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において上記第２の半導体チップの角部近傍に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置である。
請求項４記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において上記第２の半導体チップの四辺の中央部に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置である。
請求項５記載の発明は、上記第２の半導体チップが平面視において矩形であり、上記接続確認用電極対が、平面視において、上記第２の半導体チップの隣り合った２つの角部に対応する上記第１の半導体チップ上の位置と、上記第２の半導体チップの上記２つの角部を結ぶ辺に対向する辺の中央部に対応する上記第１の半導体チップ上の位置とに配されていることを特徴とする請求項２記載の半導体装置である。
【００１４】
第１の半導体チップの活性面と第２の半導体チップの活性面とが平行に配されていない場合、第２の半導体チップのいずれかの角部で、双方の活性面の間隔が最も広くなる。このように双方の活性面の間隔が最も広い部分に接続確認用電極対が存在すると、内部接続用電極同士の接続不良を高い確率で発見することができる。
接続確認用電極対は、第２の半導体チップの４つの角部近傍に対応する第１の半導体チップ上の位置に、それぞれ配されていることが好ましい。この場合、活性面がいずれの方向に傾いても、双方の活性面の間隔が最も広い部分の近傍には、必ず接続確認用電極対が存在することになる。これにより、内部接続用電極の接続不良をさらに高い確率で発見することができる。
【００１５】
第２の半導体チップの内部接続用電極は、平面視において、請求項１６記載のように、第２の半導体チップの周縁部近傍に設けられていてもよく、請求項１７記載のように、第２の半導体チップの周縁部近傍の領域、およびこの周縁部近傍の領域より内方の領域（内部）の双方に設けられていてもよい。たとえば、請求項１８記載のように、第２の半導体チップは、活性面を有していてもよく、この場合、上記内部接続用電極は、上記第２の半導体チップの上記活性面に設けられていてもよく、この場合、請求項１９記載のように、内部接続用電極は、第２の半導体チップの活性面のほぼ全面に渡って格子状に配列されていてもよい。
請求項１２記載の発明は、上記外部取出用電極と、上記外部接続部材とが、ボンディングワイヤにより接続されていることを特徴とする請求項９ないし１１のいずれか１項に記載の半導体装置である。
請求項１３記載の発明は、上記第１および第２の半導体チップ、上記ボンディングワイヤ、ならびに上記ボンディングワイヤと上記外部接続部材との接続部を含む領域を保護する封止樹脂をさらに含むことを特徴とする請求項１２記載の半導体装置である。
請求項２０記載の発明は、平面視において、上記第２の半導体チップが、上記第１の半導体チップより小さいことを特徴とする請求項１ないし１９のいずれか１項に記載の半導体装置である。
請求項２１記載の発明は、平面視において、上記第２の半導体チップが、上記第１の半導体チップの中央部に配されていることを特徴とする請求項２０に記載の半導体装置である。
【００１６】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の図解的な断面図である。
この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２とを、重ね合わせて接合した、いわゆるチップオンチップ(Chip-On-Chip)構造を有している。子チップ２は、親チップ１より小さく、親チップ１のほぼ中央部に配されている。
【００１７】
親チップ１および子チップ２の互いに対向する表面は、それぞれ、機能素子や配線などが形成された活性面１ａ，２ａとなっている。親チップ１の活性面１ａには、内部接続用電極３および接続確認用電極対４が設けられている。内部接続用電極３および接続確認用電極対４は、活性面１ａから同じ高さに突出したバンプ（突起）として構成されている。活性面１ａの周縁部近傍で、活性面２ａが対向していない部分には、外部取出用電極７が設けられている。
【００１８】
子チップ２の活性面２ａには、内部接続用電極３に対応する位置に内部接続用電極５が設けられており、接続確認用電極対４に対応する位置に短絡用配線６が設けられている。内部接続用電極５および短絡用配線６は、活性面２ａから同じ高さに突出したバンプとして構成されている。内部接続用電極３と内部接続用電極５とが接続され、接続確認用電極対４と短絡用配線６とが接続されている。
親チップ１の側方には、親チップ１と間隔をあけて、側方へ延びるリードフレーム９が配されている。外部取出用電極７とリードフレーム９とは、ボンディングワイヤ８により接続されている。親チップ１、子チップ２、ボンディングワイヤ８、およびボンディングワイヤ８とリードフレーム９との接続部を含む領域は、封止用樹脂１０で保護されている。
【００１９】
図２は、内部接続用電極３，５、接続確認用電極対４、および短絡用配線６の配置を示す図解的な平面図である。図２では、親チップ１と子チップ２とは、位置をずらして示している。
親チップ１および子チップ２は、平面視において矩形の形状を有している。内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、周縁部に沿って配列されている。内部接続用電極５は子チップ２の４辺に沿って配されている。短絡用配線６は、４つの短絡用配線６ａ〜６ｄを含んでおり、それぞれが子チップ２の４つの角部近傍に配されている。
【００２０】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した４対の接続確認用電極対４ａ〜４ｄを含んでおり、それぞれの接続確認用電極対４ａ〜４ｄは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ａ〜４ｄを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００２１】
子チップ２が親チップ１の所定の位置（図２に２点鎖線で示す。）に配されているとき、内部接続用電極３と内部接続用電極５とは、対応するもの同士がそれぞれ接続している。この場合、各接続確認用電極対４ａ〜４ｄについて、電極対を構成する各電極にまたがってそれぞれ短絡用配線６ａ〜６ｄが接合されて（接触して）いる。これにより、各接続確認用電極対４ａ〜４ｄは、電気的に短絡された状態となっている。接続確認用電極対４ａ〜４ｄは、短絡用配線６ａ〜６ｄが接合（接触）されていないときは、電気的に絶縁した状態にある。
【００２２】
外部取出用電極７の一部は、接続確認用電極対４ａ〜４ｄと１対１で接続された電気抵抗測定用電極対７ａ〜７ｄとなっている。すなわち、接続確認用電極対４ａ〜４ｄを構成する電極の一方は、電気抵抗測定用電極対７ａ〜７ｄを構成する電極の一方と接続されており、接続確認用電極対４ａ〜４ｄを構成する電極の他方は、電気抵抗測定用電極対７ａ〜７ｄを構成する電極の他方と接続されている。図２では、通常の外部取出用電極７（ボンディングワイヤ８を介してリードフレーム９に接続されているもの）は図示を省略している。
【００２３】
図３は、親チップ１と子チップ２との接続状態を示す図解的な側面図である。
内部接続用電極３と接続確認用電極対４とは同じ高さを有しており、内部接続用電極５と短絡用配線６とは同じ高さを有している。したがって、活性面１ａと活性面２ａとが平行な場合（図３（ａ））、内部接続用電極３と内部接続用電極５とが接触し、接続確認用電極対４と短絡用配線６とが接触した状態となる。ただし、対応する内部接続用電極３，５の平面内の位置合わせはされているものとする。たとえば、接続確認用電極対４ａと短絡用配線６ａとは、充分強固に接合（接触）されているので、電気抵抗測定用電極対７ａの間の電気抵抗を測定すると、充分に低い値が得られる。接続確認用電極対４ｂ〜４ｄと短絡用配線６ｂ〜６ｄとについても同様である。
【００２４】
図３（ｂ）は、活性面１ａと活性面２ａとが平行でない場合を示す。図３（ｂ）では、子チップ２全体が親チップ１に対して傾いた状態を示しているが、たとえば、親チップ１や子チップ２の厚さが均一でないために、活性面１ａと活性面２ａとが平行でない場合（親チップ１の下面と子チップ２の上面とが平行である場合を含む）でも同様である。
双方の活性面１ａ，２ａの間隔は、子チップ２において短絡用配線６ａ，６ｄ近傍の角部で最も狭く、短絡用配線６ｂ，６ｃ近傍の角部で最も広くなっている。この場合、接続確認用電極対４ａ，４ｄと短絡用配線６ａ，６ｄとは接触し、これらから一定の範囲内にある内部接続用電極３，５も互いに接触する。ところが、接続確認用電極対４ｂ，４ｃと短絡用配線６ｂ，６ｃとは接触せず、また、これらから一定の範囲内にある内部接続用電極３，５も互いに接触しない。このため、電気抵抗測定用電極対７ａ，７ｄの間の電気抵抗を測定すると、充分に低い値が得られるが、電気抵抗測定用電極対７ｂ，７ｃの間には導通が得られない。
【００２５】
このように、電気抵抗測定用電極対７ａ〜７ｄの間の電気抵抗を測定することにより、活性面１ａと活性面２ａとが平行であるか否かを推定することができる。すなわち、すべての電気抵抗測定用電極対７ａ〜７ｄの間の電気抵抗が低い場合は、活性面１ａと活性面２ａとは平行であると推定される。一方、電気抵抗測定用電極対７ａ〜７ｄのいずれかで導通が得られなかった場合、双方の活性面１ａ，２ａが平行ではなく、導通が得られなかった電気抵抗測定用電極対７ａないし７ｄが存在する部分の近傍で、最も間隔が広くなっていると推定される。
【００２６】
接続確認用電極対４ａないし４ｄの間に導通が得られた場合でも、抵抗値が高い場合は、接続確認用電極対４ａないし４ｄと短絡用配線６ａないし６ｄとが、充分強固に接合（接触）されていないので、活性面１ａと活性面２ａとが平行でないと推定される。抵抗値の大小の判断基準は、接続確認用電極対４ａ〜４ｄと短絡用配線６ａ〜６ｄとが、充分強固に接合（接触）されていた場合をもとにして定めることができる。
【００２７】
活性面１ａと活性面２ａとが平行でないと推定された場合、導通が得られなかったか、または抵抗値が高かった接続確認用電極対４ａないし４ｄだけでなく、その近傍の内部接続用電極３，５も接続されていないか、または充分強固に接合（接触）されていない可能性が極めて高い。したがって、接続確認用電極対４ａ〜４ｄの間の電気抵抗を測定するだけで、内部接続用電極３，５が良好に接続されているか否かを判定することができる。すなわち、このような半導体装置は、簡易に内部接続の状態の良否を判定することができる。
【００２８】
接続確認用電極対４および短絡用配線６は、小さなものであり電気抵抗が低いので、接続確認用電極対４（電気抵抗測定用電極対７）の間の電気抵抗は、４端子（探針）法で測定することが好ましい。たとえば、電気抵抗測定用電極対７において、接続確認用電極対４との間の配線の接続部に対して、より近い側に電圧測定用のプローブ（探針）をあて、より遠い側に通電用のプローブをあてて測定することができる。
【００２９】
また、電気抵抗が所定の値より高いか、または導通がなかった接続確認用電極対４ａないし４ｄの近傍で、双方の活性面の間隔が最も広くなっていると考えられるので、活性面１ａに対する活性面２ａのおよその傾斜方向も簡易に知ることができる。このような活性面２ａの傾斜の情報を、製造工程にフィードバックすることにより、不良品の数を低減することができる。
すべての接続確認用電極対４ａ〜４ｄの間の電気抵抗が所定の値より低い半導体装置についてのみ、必要により従来のように、すべて外部取出用電極７にプローブを当て、より詳細な試験を行えばよい。
【００３０】
双方の活性面１ａ，２ａの間隔が、たとえば、子チップ２において短絡用配線６ａ近傍の角部で最も狭く、短絡用配線６ｃ近傍の角部で最も広くなっている場合でも同様である。この場合、接続確認用電極対４ｃは短絡用配線６ｃと充分強固に接合（接触）されないか、または接触しないので、電気抵抗測定用電極対７ｃの間の電気抵抗は高いか、または導通が得られない。そして、接続確認用電極対４ｃおよび短絡用配線６ｃ近傍の内部接続用電極３，５に接続不良が生じていると判定することができる。
【００３１】
活性面１ａと活性面２ａとが平行でなかった場合、子チップ２の４つの角部の１つまたは２つで活性面１ａと活性面２ａとの間隔が最も広くなる。すなわち、子チップ２の辺の中央部近傍などで、活性面１ａと活性面２ａとの間隔が最も広くなることはあり得ない。また、本実施形態においては、親チップ１において、子チップ２の４つの角部近傍に対応する位置に、接続確認用電極対４ａ〜４ｄが配されている。したがって、双方の活性面１ａ，２ａの間隔が最も広い部分の近傍には、接続確認用電極対４ａ〜４ｄの少なくとも１つが、必ず存在することになる。これにより、内部接続用電極３，５の接続不良を高い確率で発見することができる。
【００３２】
図４は、本発明の第２の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。図２に示す構成要素と同じ構成要素の部分は、同じ参照符号を付して説明を省略する。図４では、親チップ１と子チップ２とは、位置をずらして示している。
内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、周縁部に沿って配列されている。短絡用配線６は、４つの短絡用配線６ｅ〜６ｈを含んでおり、それぞれが子チップ２の４辺の中央部に対向する位置に配されている。内部接続用電極５は、それ以外の部分に配されている。
【００３３】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した４対の接続確認用電極対４ｅ〜４ｈを含んでおり、それぞれの接続確認用電極対４ｅ〜４ｈは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ｅ〜４ｈを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００３４】
子チップ２が親チップ１の所定の位置（図４に２点鎖線で示す。）に配されているとき、接続確認用電極対４ｅ〜４ｈは、それぞれ短絡用配線６ｅ〜６ｈにより短絡されている。接続確認用電極対４ｅ〜４ｈは、短絡用配線６ｅ〜６ｈが接合（接触）されていないときは、電気的に絶縁した状態にある。
外部取出用電極７の一部は、接続確認用電極対４ｅ〜４ｈと１対１で接続された電気抵抗測定用電極対７ｅ〜７ｈとなっている。
【００３５】
第１の実施形態と同様に、この実施形態の半導体装置においても、接続確認用電極対４ｅ〜４ｈと短絡用配線６ｅ〜６ｈとの接合状態から、活性面１ａと活性面２ａとが平行であるか否かを推定することができる。電気抵抗測定用電極対７ｅ〜７ｈを介して、接続確認用電極対４ｅ〜４ｈの間の電気抵抗を測定することにより知ることができる。いずれかの、接続確認用電極対４ｅ〜４ｈの間の電気抵抗が高いか、または導通が得られなかった場合は、活性面１ａと活性面２ａとが平行でないと推定される。そして、その接続確認用電極対４ｅないし４ｈ近傍の内部接続用電極３，５は、接続が不良であると判定することができる。
【００３６】
子チップ２が、親チップ１に対して、１対の対辺の一方が下がり他方が上がるように傾く傾向がある場合、この実施形態の半導体装置により、内部接続用電極３，５の接続状態を好適に判定することができる。また、半導体装置の設計上、子チップ２の角部近傍に対応する親チップ１上の位置に、接続確認用電極対４を配することが困難な場合にも、このような構成にすることができる。
図５は、本発明の第３の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。図２に示す構成要素と同じ構成要素の部分は、同じ参照符号を付して説明を省略する。図５では、親チップ１と子チップ２とは、位置をずらして示している。
【００３７】
内部接続用電極５および短絡用配線６は、子チップ２の周縁部近傍に、子チップ２の周縁部に沿って配列されている。短絡用配線６は、３つの短絡用配線６ｉ〜６ｋを含んでいる。それらのうち２つ（短絡用配線６ｊ，６ｋ）が隣り合った角部近傍に配されており、他の１つ（短絡用配線６ｉ）がそれらの角部を結ぶ辺に対向する辺の中央部に対向する位置に配されている。内部接続用電極５は、それ以外の部分に配されている。
【００３８】
内部接続用電極３および接続確認用電極対４は、親チップ１において、内部接続用電極５および短絡用配線６に、それぞれ対応するように配置されている。接続確認用電極対４は、互いに離間した３対の接続確認用電極対４ｉ〜４ｋを含んでおり、それぞれの接続確認用電極対４ｉ〜４ｋは、互いに近接した２つの電極を含んでいる。接続確認用電極対４ｉ〜４ｋを構成する電極および内部接続用電極３は、ほぼ等間隔で配列している。
【００３９】
子チップ２が親チップ１の所定の位置（図５に２点鎖線で示す。）に配されているとき、接続確認用電極対４ｉ〜４ｋは、それぞれ短絡用配線６ｉ〜６ｋにより短絡されている。接続確認用電極対４ｉ〜４ｋは、短絡用配線６ｉ〜６ｋが接合（接触）されていないときは、電気的に絶縁した状態にある。
外部取出用電極７の一部は、接続確認用電極対４ｉ〜４ｋと１対１で接続された電気抵抗測定用電極対７ｉ〜７ｋとなっている。
【００４０】
この実施形態の半導体装置においても、第１および第２の実施形態と同様、電気抵抗測定用電極対７ｉ〜７ｋ間の電気抵抗を測定することにより、内部接続用電極３，５の接続状態を判定することができる。この実施形態においては、電気抵抗を測定する接続確認用電極対４（電気抵抗測定用電極対７）が３対なので、さらに測定に要する時間を短くして、簡易に内部接続の状態の良否を判定することができる。
【００４１】
以上の実施形態においては、内部接続用電極５は、平面視において、子チップ２の周縁部近傍にのみ設けられていたが、内方にも設けられていてもよい。たとえば、内部接続用電極５は、子チップ２の活性面２ａのほぼ全面に渡って格子状に配列されていてもよい。
また、以上の実施形態においては、親チップ１の上には、１つの子チップ２のみが重ねて接続されていたが、２つ以上の子チップ２が重ねて接続されていてもよい。その場合でも、同様に各子チップ２ごとに、活性面１ａと活性面２ａとが平行であるか否かを推定し、内部接続の状態の良否を判定することができる。
【００４２】
接続確認用電極対４の数は、１対または２対であってもよい。この場合、少なくとも接続確認用電極対４が設けられている位置近傍での、内部接続用電極３，５の接続状態を判定することができる。また、接続確認用電極対４の数は、５対以上であってもよい。この場合、より正確に内部接続用電極３，５の接続状態を判定することができる。検査に要する時間と内部接続状態の判定の正確さとを考慮して、接続確認用電極対４の数を決定することができる。
【００４３】
直接、接続確認用電極対４の間の電気抵抗を測定可能な場合は、必ずしも、電気抵抗測定用電極対７ａ〜７ｋは設けなくてもよい。この場合、接続確認用電極対４が子チップ２（外部取出用電極７を有していない半導体チップ）に設けられており、短絡用配線６が親チップ１（外部取出用電極７を有する半導体チップ）に設けられていても良い。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の図解的な断面図である。
【図２】図１の半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【図３】親チップと子チップとの接続状態を示す図解的な側面図である。
【図４】本発明の第２の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【図５】本発明の第３の実施形態に係る半導体装置における、内部接続用電極、接続確認用電極対、および短絡用配線の配置を示す図解的な平面図である。
【符号の説明】
１ 親チップ
２ 子チップ
３，５ 内部接続用電極
４ 接続確認用電極対
６ 短絡用配線
７ａ〜７ｋ 電気抵抗測定用電極対
Claims (22)
- 内部接続用電極と、複数の接続確認用電極対とを備えた第１の半導体チップと、
上記第１の半導体チップとフリップチップ接続され、上記第１の半導体チップの内部接続用電極に対応する内部接続用電極と、上記複数の接続確認用電極対の間をそれぞれ短絡する複数の短絡用配線とを備えた第２の半導体チップとを含む半導体装置であって、
上記第１および第２の半導体チップとは離間して配置され、当該半導体装置の外部と接続するための外部接続部材であって、上記複数の接続確認用電極対を構成する各接続確認用電極にそれぞれ電気的に接続された第１および第２の外部接続部材を備えた複数の外部接続部材をさらに含むことを特徴とする半導体装置。 - 上記接続確認用電極対が、平面視において上記第２の半導体チップの周縁部に対応する上記第１の半導体チップ上の位置に配置されていることを特徴とする請求項１記載の半導体装置。
- 上記第２の半導体チップが平面視において矩形であり、
上記接続確認用電極対が、平面視において上記第２の半導体チップの角部近傍に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置。 - 上記第２の半導体チップが平面視において矩形であり、
上記接続確認用電極対が、平面視において上記第２の半導体チップの四辺の中央部に対応する上記第１の半導体チップ上の位置に配されていることを特徴とする請求項２記載の半導体装置。 - 上記第２の半導体チップが平面視において矩形であり、
上記接続確認用電極対が、平面視において、上記第２の半導体チップの隣り合った２つの角部に対応する上記第１の半導体チップ上の位置と、上記第２の半導体チップの上記２つの角部を結ぶ辺に対向する辺の中央部に対応する上記第１の半導体チップ上の位置とに配されていることを特徴とする請求項２記載の半導体装置。 - 上記第１および第２の半導体チップの上記内部接続用電極が、突起として形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
- 上記第１の半導体チップの上記内部接続用電極と、上記接続確認用電極対とが、同じ高さの突起として形成されており、
上記第２の半導体チップの上記内部接続用電極と、上記短絡用配線とが、同じ高さの突起として形成されていることを特徴とする請求項６記載の半導体装置。 - 上記第１の半導体チップに、少なくとも３対の上記接続確認用電極が、互いに離間して配置されていることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
- 上記第１の半導体チップが、上記外部接続部材に電気的に接続された外部取出用電極をさらに備えたことを特徴とする請求項１ないし８のいずれか１項に記載の半導体装置。
- 上記外部取出用電極の一部が、上記接続確認用電極対と１対１に接続された電気抵抗測定用電極対であることを特徴とする請求項９記載の半導体装置。
- 上記電気抵抗測定用電極対が、上記第１の半導体チップにおいて、上記第２半導体チップが対向している領域以外の領域に形成されていることを特徴とする請求項１０記載の半導体装置。
- 上記外部取出用電極と、上記外部接続部材とが、ボンディングワイヤにより接続されていることを特徴とする請求項９ないし１１のいずれか１項に記載の半導体装置。
- 上記第１および第２の半導体チップ、上記ボンディングワイヤ、ならびに上記ボンディングワイヤと上記外部接続部材との接続部を含む領域を保護する封止樹脂をさらに含むことを特徴とする請求項１２記載の半導体装置。
- 上記外部接続部材が、リードフレームであることを特徴とする請求項１ないし１３のいずれか１項に記載の半導体装置。
- 上記リードフレームが、当該半導体装置の側方へ延びていることを特徴とする請求項１４に記載の半導体装置。
- 上記第２の半導体チップの上記内部接続用電極が、平面視において、上記第２の半導体チップの周縁部近傍に設けられていることを特徴とする請求項１ないし１５のいずれか１項に記載の半導体装置。
- 上記第２の半導体チップの上記内部接続用電極が、平面視において、上記第２の半導体チップの周縁部近傍の領域、および上記周縁部近傍の領域より内方の領域の双方に設けられていることを特徴とする請求項１ないし１５のいずれか１項に記載の半導体装置。
- 上記第２の半導体チップが、活性面を有し、
上記内部接続用電極が、上記第２の半導体チップの上記活性面に設けられていることを特徴とする請求項１ないし１７のいずれか１項に記載の半導体装置。 - 上記内部接続用電極が、上記第２の半導体チップの上記活性面の全面に渡って格子状に配列されていることを特徴とする請求項１８に記載の半導体装置。
- 平面視において、上記第２の半導体チップが、上記第１の半導体チップより小さいことを特徴とする請求項１ないし１９のいずれか１項に記載の半導体装置。
- 平面視において、上記第２の半導体チップが、上記第１の半導体チップの中央部に配されていることを特徴とする請求項２０に記載の半導体装置。
- ２つ以上の上記第２の半導体チップを含むことを特徴とする請求項１ないし２１のいずれか１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302289A JP4732642B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
| US10/255,958 US6815832B2 (en) | 2001-09-28 | 2002-09-27 | Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302289A JP4732642B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110085A JP2003110085A (ja) | 2003-04-11 |
| JP4732642B2 true JP4732642B2 (ja) | 2011-07-27 |
Family
ID=19122556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302289A Expired - Fee Related JP4732642B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4732642B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001004709A (ja) * | 1999-06-17 | 2001-01-12 | Rohm Co Ltd | 複合基板体およびその検査方法 |
| JP2001135778A (ja) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | 半導体装置 |
| JP2001176939A (ja) * | 1999-12-14 | 2001-06-29 | Matsushita Electric Ind Co Ltd | フリップチップ実装評価装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135546A (ja) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | 半導体装置 |
| JPH0737951A (ja) * | 1993-07-23 | 1995-02-07 | Mega Chips:Kk | 半導体装置，半導体検査装置，およびその検査方法 |
| JP2885283B2 (ja) * | 1996-12-27 | 1999-04-19 | 日本電気株式会社 | フリップチップ接続用回路素子 |
-
2001
- 2001-09-28 JP JP2001302289A patent/JP4732642B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001004709A (ja) * | 1999-06-17 | 2001-01-12 | Rohm Co Ltd | 複合基板体およびその検査方法 |
| JP2001135778A (ja) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | 半導体装置 |
| JP2001176939A (ja) * | 1999-12-14 | 2001-06-29 | Matsushita Electric Ind Co Ltd | フリップチップ実装評価装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003110085A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101364410B1 (ko) | 칩 크랙 검출 구조를 갖는 반도체 디바이스 | |
| US20110204357A1 (en) | Semiconductor device and penetrating electrode testing method | |
| JP4246835B2 (ja) | 半導体集積装置 | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| JP4732642B2 (ja) | 半導体装置 | |
| JP3870067B2 (ja) | 半導体装置 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| US6815832B2 (en) | Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes | |
| JP3989631B2 (ja) | 半導体装置 | |
| JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
| KR20210065263A (ko) | 반도체 테스트 장치 및 그 테스트 방법 | |
| JPH0349409Y2 (ja) | ||
| US20240133944A1 (en) | Semiconductor device and inspection method for semiconductor device | |
| JPH08250620A (ja) | 半導体装置 | |
| TWI305273B (en) | A test assembly for testing a ball grid array package device | |
| JP2024051858A (ja) | 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ | |
| JP2024062542A (ja) | 半導体装置および半導体装置の検査方法 | |
| JPH0519010A (ja) | 樹脂封止半導体評価用チツプ | |
| JP2003139820A (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP3978142B2 (ja) | 検査用基板 | |
| JPH0618559A (ja) | プローブカード | |
| JPH05198614A (ja) | 半導体チップ，回路基板およびフェースダウンボンディング方法 | |
| JPH1012764A (ja) | 電子部品用パッケージ本体 | |
| JPH02164058A (ja) | Ｉｃパッケージ | |
| JPH05333111A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4732642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |