JP2013171942A - 発光装置、led装置、及び表示装置 - Google Patents

発光装置、led装置、及び表示装置 Download PDF

Info

Publication number
JP2013171942A
JP2013171942A JP2012034285A JP2012034285A JP2013171942A JP 2013171942 A JP2013171942 A JP 2013171942A JP 2012034285 A JP2012034285 A JP 2012034285A JP 2012034285 A JP2012034285 A JP 2012034285A JP 2013171942 A JP2013171942 A JP 2013171942A
Authority
JP
Japan
Prior art keywords
crystal semiconductor
light emitting
single crystal
semiconductor thin
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012034285A
Other languages
English (en)
Inventor
Hironori Furuta
裕典 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2012034285A priority Critical patent/JP2013171942A/ja
Publication of JP2013171942A publication Critical patent/JP2013171942A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】画素として単結晶半導体薄膜発光素子を用いて表示パネルを構成した場合、表示パネルの画素数が多くなると、半導体薄膜内の結晶欠陥、製造プロセスでの欠陥等の要因により、表示パネルとしての不良率が高くなる。
【解決手段】LEDアレイ基板57と、この基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビア53,54と、表面上に形成された有機平坦化膜58と、裏面側に形成されて貫通ビアと電気的に接続する裏面電極55,56と、平坦化層上に固定された複数の単結晶半導体薄膜LED50と、単結晶半導体薄膜LED50の電極と前記貫通ビア53,54とを電気的に接続する配線61,62とを備え、貫通ビアの全て或いは一部が、それぞれ所定の単結晶半導体薄膜LED50の電極と電気的に接続した構成のLEDアレイ12を用いて表示パネルを形成する。
【選択図】図6

Description

本発明は、単結晶薄膜半導体発光素子を用いた発光装置、LED装置、及び表示装置に関する。
従来、薄型表示装置として、LED等のバックライトにより照射された光を液晶パネル及び偏光板により遮断して画像を表示する液晶方式と、自己発光型のプラズマ方式がある。しかしながらこれらの方式では、輝度、コントラスト、動作速度、視野角、消費電力、小型化、高精細化などの点で課題が残されている。
これらの課題を解消する新たな表示方式として、有機エレクトロルミネッセンス(有機EL)を用いる方法や、単結晶発光ダイオード(Light Emitting Diode:LED)を用いる方法が提案されている。これらの方式は、両方法共に自己発光型の発光素子を用いているため、輝度、コントラスト、動作速度、視野角、消費電力において優れており、液晶方式、プラズマ方式と比較して小型化、軽量化が期待される。
有機EL方式では、印刷技術による発光素子の形成が可能で、高精細の表示装置が可能となる。また、材料により発光波長を変更することが可能なことから、赤(R)、緑(G)、青(B)の各色の発光部を2次元に高精細に配列することによりフルカラーの表示装置が可能となる。しかしながら有機ELでは、単結晶LEDと比較して発光効率が悪く、発光素子の寿命についても単結晶LEDに比べて劣るといった課題がある。
単結晶LED方式では、一般的に1画素当たり1つのLEDモジュールを用いて表示装置を形成しており、それらを基板に実装してフルカラーの表示装置を形成した場合、有機EL方式と比較して高精細化の面で劣っていた。
以上の問題点を解消する一方法として、母材基板上に単結晶半導体薄膜層を形成し、母材基板から剥離し、別基板に単結晶半導体薄膜発光素子を張り付けることにより、表示装置を形成することが提案されている。各単結晶半導体薄膜発光素子は半導体製造プロセスで形成されるため、フォトリソ精度での高密度化が可能となる。また、発光素子が単結晶LEDであるため、優れた発光効率、高寿命を実現することが可能となる(例えば、特許文献1参照)。
特開2010−56488号公報(第5頁、図1)
しかしながら、上記した文献による従来の表示装置の構成では、画素数が増加すると1基板上に存在するLEDの個数が増えることになるが、この個数増加に伴って、半導体薄膜内の結晶欠陥、製造プロセスでの欠陥等の要因により、表示パネルとしての不良率が高くなる。例えば、1つのLEDの不良率が10−6であった場合、このLEDによって画素数が192×108の表示パネルを構成した場合、表示パネルとしての不良率は約2.1%となり、更に、フルハイビジョン(画素数(1920×1080))の表示パネルを構成した場合、不良率が約87.4%となってしまう。
本発明による発光装置は、
基板と、前記基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビアと、前記表面上に形成された平坦化層と、前記裏面側に形成されて前記貫通ビアと電気的に接続する裏面電極と、前記平坦化層上に固定された複数の単結晶半導体薄膜発光素子と、前記単結晶半導体薄膜発光素子の電極と前記貫通ビアとを電気的に接続する配線とを備え、
前記貫通ビアの全て或いは一部が、それぞれ所定の前記単結晶半導体薄膜発光素子の電極と電気的に接続したことを特徴とする。
本発明による表示装置は、
基板と、前記基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビアと、前記表面上に形成された平坦化層と、前記裏面側に形成されて前記貫通ビアと電気的に接続する裏面電極と、前記平坦化層上に固定された複数の単結晶半導体薄膜発光素子と、前記単結晶半導体薄膜発光素子の電極と前記貫通ビアとを電気的に接続する配線とを備え、
前記貫通ビアの全て或いは一部がそれぞれ所定の前記単結晶半導体薄膜発光素子の電極と電気的に接続した複数の発光装置と、前記複数の発光装置を格子状に複数配列して形成した表示パネルと、前記複数の発光装置の各裏面電極と電気的に接続された駆動端子を備えて前記表示パネルを駆動する駆動回路とを備え、
前記表示パネルの全ての前記単結晶半導体薄膜発光素子の配列ピッチを均一にしたことを特徴とする。
本発明による発光装置を複数配置して表示パネルを形成することにより、この表示パネルの全単結晶半導体薄膜発光素子の配列ピッチを均一に形成することが可能となり、これにより、表示パネルとしての不良率を改善することが可能となる。
本発明による実施の形態1の表示装置の構成を概略的に示す要部構成である。 図1の概略的なA−A断面図である。 実施の形態1における、LEDアレイの平面図である。 図3と同方向から透視したLEDアレイの背面(裏面)の構成を示す裏面構成図である。 図3のB−B断面図である。 単結晶半導体薄膜LEDの平面図である。 図6におけるC−C断面図である。 単結晶半導体薄膜LEDを配列したLEDアレイの製造工程を示す製造工程図であり、(a)〜(e)は、それぞれ各製造工程を示している。 LEDアレイを格子状に配列して形成される表示パネルの、隣接する4つのLEDアレイの配置関係を示す配置図である。 表示装置の回路図であり、LEDアレイに格子状に配列された単結晶半導体薄膜LEDをダイオード記号で表わしている。 本発明による実施の形態2のLEDアレイの平面図である。 図11のD−D断面図である。 本発明による実施の形態3のLEDアレイの平面図である。 図13のE−E断面図である。 別の実施例として、表示パネルに互いに異なる単結晶薄膜半導体LEDを列毎に順次繰り返し配列した構成図である。 比較例としてのLEDアレイの説明に供する図であり、(a)は、その接続用パッドを配置した構成を示し、(b)は、複数配列して構成した表示パネルを示している。
実施の形態1.
図1は、本発明による実施の形態1の表示装置の構成を概略的に示す要部構成であり、図2は、図1の概略的なA−A断面図である。尚、図2で、単結晶半導体薄膜LED50の構成については省いている。
これ等の図に示すように、表示装置1は、プリント基板等の実装基板11と、所定の隙間を介して縦(矢印Y方向)・横(矢印X方向)に格子状に複数の発光装置としてのLEDアレイ12を配列して実装基板11上に配備される表示パネル10、実装基板11に備えられた駆動回路14a,14b等を備えている。実装基板11上には、駆動回路14aの駆動端子20a(図10参照)との接続のための縦配線群15と駆動回路14bの駆動端子20b(図10参照)との接続のための横配線群16とが、交差部において互いに電気的に接続しないように形成されている。
後述するように、各LEDアレイ12には、縦にm行、横にn列(ここではm=5、n=5の例を示している)、格子状に複数の単結晶半導体薄膜発光素子としての単結晶半導体薄膜LED50が形成され、後述するように、これらの単結晶半導体薄膜LED50にそれぞれ形成された第1裏面電極55(図4参照)が、例えば図2に示すように、縦配線群15(ここでは5配線からなる)の縦配線15〜15に電気的に接続するようにマイクロバンプ法等により実装されている。同様に、これらの単結晶半導体薄膜LED50にそれぞれ形成された第2裏面電極56(図4参照)が、横配線群16(5配線からなる)の横配線16〜16に電気的に接続するようにマイクロバンプ法等により実装されている。これにより、後述するように駆動回路14a,14bと各LEDアレイ12の単結晶半導体薄膜LED50とが電気的に接続される。
図3は、縦にm行、横にn列(ここではm=8、n=5の例を示している)、格子状に複数の単結晶半導体薄膜LED50が形成されLEDアレイ12の平面図であり、図4は、図3と同方向から透視したLEDアレイ12の背面(裏面)の構成を示す裏面構成図であり、図5は、図3のB−B断面図である。
図5に示すように、LEDアレイ12の基板としてのLEDアレイ基板57は、ここでは厚さT1(ここでは400μm)のSiであり、その上面には膜厚T2(ここでは2μm)の平坦化層としての有機平坦化膜58が形成され、更に有機平坦化膜58の上面には、膜厚3μm、100μm四方の単結晶半導体薄膜LED50が、図3に示すように、縦(矢印Y1方向)・横(矢印X1方向)に格子状に、互いに所定のピッチP(ここでは150μm)を保って、複数配置されている。従って、ここでは隣接する単結晶半導体LED50間には50μmの隙間が形成される。
LEDアレイ基板57及び有機平坦化膜58には、これらを貫通する直径D1(ここでは20μm)のAl、Cu、Au等の導体からなる貫通ビア53、54が、図3に示すように、単結晶半導体薄膜LED50と重ならないように、単結晶半導体薄膜LED50とは異なる領域に形成されている。
図3に示すように、2次元に格子状に配列された単結晶半導体薄膜LED50を有するLEDアレイ12には、矢印X1方向において、各列の単結晶半導体薄膜LED50にそれぞれ隣接して配置され、矢印Y1方向に延在するn(n=5)本の第1配線61と、矢印Y1方向において、各行の単結晶半導体薄膜LED50にそれぞれ隣接して配置され、矢印X1方向に延在するm(m=8)本の第2配線62とが互いに電気的に絶縁された状態で格子状に形成されている。
各第1配線61には、対応する行の各単結晶半導体薄膜LED50に形成された後述する第1の電極としてのアノード電極23と電気的に接続するための分岐配線61aが形成され、また各第2配線62には、対応する列の各単結晶半導体薄膜LED50に形成された後述する第2の電極としてのカソード電極24と電気的に接続するための分岐配線62aが形成されている。
矢印X1方向に配列されたn(n=5)個の第1貫通ビア53は、ここでは、各第1配線61の一方の端部(矢印Y1方向の端部)近傍と交差する位置に形成され、対応する第1配線61、更には対応する列の各単結晶半導体薄膜LED50のアノード電極23と、図4、図5に示すように、LEDアレイ12の背面(裏面)に、対応してここでは連続的に形成されたAl、Cu、Au等の第2裏面電極55とを電気的に接続している。
同様に、矢印Y1方向に配列されたm(m=8)個の第2貫通ビア54は、ここでは、各第2配線62の一方の端部(矢印X1とは反対方向の端部)近傍と交差する位置に配置され、対応する第2配線62、更には対応する行の各単結晶半導体薄膜LED50のカソード電極24と、図4に示すようにLEDアレイ12の背面(裏面)に、対応してここでは連続的に形成されたAl、Cu、Au等の第2裏面電極56とを電気的に接続している。
従って、ここでは、第1配線61、第2配線62、第1貫通ビア53、及び第2貫通ビア54の多くは、隣接する単結晶半導体薄膜LED50間の隙間(ここでは50μm)を利用して形成されている。
図6は、単結晶半導体薄膜LED50の平面図であり、図7は、図6におけるC−C断面図である。
同図に示すように、単結晶半導体薄膜LED50は、100μm四方のカソード層22上に、L字状のカソード電極24と50μm四方の発光部21が形成されており、この発光部21は、カソード層22上に、下から順にNクラッド層31、活性層32、Pクラッド層33、そしてアノード電極23を積層して形成している。このアノード電極23は、Pクラッド層33上において島状に形成されている。
発光部21において、アノード電極23からカソード層22までの膜厚T3は、例えばここでは2μmに形成され、アノード電極23からカソード電極24に電流を流すことにより、活性層32が発光する構成となっている。
図8は、縦にm行、横にn列(ここではm=4、n=4の例を示している)、単結晶半導体薄膜LED50を配列したLEDアレイ12の製造工程を示す製造工程図である。この製造工程図を参照しながら、LEDアレイ12の製造工程について、以下に説明する。
まず同図(a)に示すように、GaAs、AlGaAs、AlGaInP、GaP、GaN、InGaN、AlN、AlGaN等の単結晶半導体薄膜層150を、GaAs、Si、サファイア、GaN、ZnO等の母材基板101上に犠牲層102を挟んで、有機金属化学気相成長結晶成長(MOCVD法)等により形成した後に、同図(b)に示すように、単結晶半導体薄膜層150をウェットエッチング法又はドライエッチング法により、島状に且つ犠牲層102を露出するように、分離エッチングする。
尚、ここでは、この分離エッチングの段階で、各島状部分には、すでに図6、図7で説明した発光部21、アノード電極23、及びカソード電極24等が形成されているものとする。従って、以後、この島状部分を単結晶半導体薄膜LED50と称す。
次に、同図(c)に示すように、母材基板101及び単結晶半導体薄膜LED50に対し、犠牲層102を選択的にエッチングすることにより、各単結晶半導体薄膜LED50を母材基板101から剥離する。次に、同図(d)に示すように、母材基板101から剥離した各単結晶半導体薄膜LED50をLEDアレイ基板57の所定位置に対峙させ、LEDアレイ基板57上に形成された有機平坦化膜58に分子間力よって張り付ける。尚、このとき、LEDアレイ基板57に形成された貫通ビア53,54と各単結晶半導体薄膜LED50とが互いに重ならないように、各配置関係が予め考慮されているものである。
この際、LEDアレイ基板57の単結晶半導体薄膜LED50が張られる領域は、有機素材の有機平坦化膜58により、5nm以下の平坦化が行なわれている。単結晶半導体薄膜LED50を張り合わせた後に、前記したような横配線61及び縦配線62(図3参照)を形成することにより、同図(e)に示すようにLEDアレイ12を形成する。
尚、ここでは、分離エッチングを行う段階で、単結晶半導体薄膜層150に発光部21、アノード電極23、及びカソード電極24等が形成されているものとしたが、これに限定されるものではなく、例えば、単結晶半導体薄膜層150をLEDアレイ基板57に張り合わせた後に、これらの発光部21、アノード電極23、及びカソード電極24等を形成するようにしてもよい。
図9は、以上のようにして製造されたLEDアレイ12(ここでは、単結晶半導体薄膜LED50を、縦にm行、横にn列(m=5、n=5)、配列した例を示している)を格子状に配列して形成される表示パネル10の、隣接する4つのLEDアレイ12の配置関係を示す配置図である。
同図に示すように、各LEDアレイ12における、矢印X方向の単結晶半導体薄膜LED50の配列ピッチPX1と、同方向における隣接するLED12の隣接する単結晶半導体薄膜LED50間の距離PX2とが同一となるように配置し、同様にして、各LED12における、矢印Y方向の単結晶半導体薄膜LED50の配列ピッチPY1と、同方向における隣接するLED12の隣接する単結晶半導体薄膜LED50間の距離PY2とが同一となるように配置している。
このように、隣接するLEDアレイ12を、各LEDアレイ12の単結晶半導体薄膜LED50の配列ピッチに合わせて複数配置することにより、配置されたLEDアレイ12によって構成される表示パネル10の全ての単結晶半導体薄膜LED50が、縦・横において所定のピッチで配列されることになる。
図9に示す各LEDアレイ12における、第1配線61、第2配線62、第1貫通ビア53、及び第2貫通ビア54は、例えば、図3で説明したように形成されており、図3に示すLEDアレイ12を、m=5、n=5(例えば点線で示す位置で分離して単結晶半導体薄膜LED50を5列、5行に配列)で構成し、同図の矢印X1、Y1方向を、図9の矢印X、Y方向に合わせて4つ配置した構成とみなすことができる。
図1に示す表示装置1の表示パネル10は、以上のような構成のLEDアレイ12を、縦(矢印Y方向)にM(M=4)行、横(矢印X方向)にN(N=7)列、上記した所定の間隔を介して格子状に配列したものである。
従って図2に示すように、縦配線群15の各配線15〜15は、それぞれ対応する列に配置されたLEDアレイ12の第1裏面電極55と電気的に接続し、同様に、横配線群16の各配線16〜16は、それぞれ対応する行に配置されたLEDアレイ12の第2裏面電極56と電気的に接続する。
これにより、実装基板11上に配置された表示パネル10の全てのLEDアレイ12の全ての単結晶半導体薄膜LED50は、同じ列に配置された単結晶半導体薄膜LED50の全てのアノード電極23(図3)が縦配線群15の対応する配線によって駆動回路14aの対応する駆動端子20a(図10)に電気的に接続し、また同じ行に配置された単結晶半導体薄膜LED50の全てのカソード電極24(図3)が横配線群16の対応する配線によって駆動回路14bの対応する駆動端子20b(図10)に電気的に接続する。
図10は、以上のように構成された表示装置1の回路図であり、LEDアレイ12に格子状に配列された単結晶半導体薄膜LED50をダイオード記号で表わしている。尚、ここでは、単結晶半導体薄膜LED50を縦にm行、横にn列配列したLEDアレイ12を、更に縦にM行、横にN列配列した表示パネル10を駆動する回路例を示している。
駆動回路14aの駆動端子20aに接続するa〜an・Nまでの(n×N)本の縦配線は、それぞれ対応する列に配列された単結晶半導体薄膜LED50のアノード電極に接続され、駆動回路14bの駆動端子20bに接続するb〜bm・Mまでの(m×M)本の横配線は、それぞれ対応する行に配列された単結晶半導体薄膜LED50のカソード電極に接続されている。例えば図1の表示装置1の場合、LEDアレイ12が4行(M=4)、7列(N=7)配列されて表示パネルを構成し、各LEDアレイ12には、単結晶半導体薄膜LED50が5列(m=5)、5行(n=5)配列され、縦配線a〜an・Nの数(n×N)が35、横配線b〜bm・Mの数(m×M)が20となる。
以上のような回路構成において、例えば駆動回路14bにおいて、横配線b〜bm・Mを順次グランドに接続する矢印方向のスキャン処理を繰り返し、これに同期して、駆動回路14aにて、縦配線a〜an・Nの選択した配線に所定電圧を印加することによって、全ての単結晶半導体薄膜LED50のうち、所望の単結晶半導体薄膜LED50を順次発光させることにより、任意のパターンを、表示装置の表示パネルで表現することが可能となる。
以上のように、本実施の形態のLEDアレイ12によれば、LEDアレイ基板57に貫通ビア53,54を設けることにより、単結晶半導体薄膜LED50をLEDアレイ基板57の表面側の同一平面上に縦・横所定のピッチで配列し、他のLEDアレイや駆動回路との接続のための端子をLEDアレイ基板57の裏面側に配列することができるため、このLEDアレイ12を複数配列して形成した表示パネル10上の全単結晶半導体薄膜LED50を、同一平面状に、縦・横所定のピッチで均一に配列することが可能となる。これにより、歩留まりが高いサイズでLEDアレイを構成し、表示パネル10を構成することにより、表示装置の歩留まりを向上させることが可能となる。
例えば、不良率が10−6の単結晶半導体薄膜LEDで、画素数が192(m)×108(n)のLEDアレイを形成した場合、このLEDアレイの不良率は約2.1%となるが、この段階で選択した良品のLEDアレイのみを用いて更にフルハイビジョン(画素数(1920×1080))の表示パネルを構成した場合、この表示パネルの不良率も同程度に抑えることが可能となる。一方、同じ不良率の単結晶半導体薄膜LEDでそのままフルハイビジョンの表示パネルを構成した場合、前記したようにその不良率は、87.4%となる。
図16は、比較例としてのLEDアレイ601の説明に供する図である。同図(a)は、LEDアレイ基板に貫通ビアを備えずに、LEDアレイ基板の表面側の単結晶半導体薄膜LED550が配列された同一平面上に、他のLEDアレイや駆動回路との接続のための接続用パッド511,512を配置したLEDアレイ601の構成を示している。同図(b)は、このLEDアレイ601を、複数(ここでは4つ)配列して構成した表示パネルを示している。同図(b)に示すように、接続用パッド511,512がLEDアレイ基板の表面側に形成されている表示パネルでは、これらの接続用パッドによって配列領域の制約を受けるため、表示パネルの複数のLEDアレイ601の全単結晶半導体薄膜LED550を、同一平面状に、縦・横所定のピッチで均一に配列することが不可能となる。
以上のように、LEDアレイに貫通ビアを設けることによって、LEDアレイ基板の表面側から、接続パッド等の所定以上の面積を必要をする要素を排除できるため、表示パネルの複数のLEDアレイの全単結晶半導体薄膜LEDを、同一平面状に、縦・横所定のピッチで均一に配列することができる。
実施の形態2.
図11は、本発明による実施の形態2のLEDアレイ212の平面図であり、図12は、図11のD−D断面図である。
このLEDアレイを採用する表示装置が、前記した図1に示す実施の形態1の表示装置と主に異なる点は、LEDアレイ212の構成の一部である。従って、このLEDアレイを採用する表示装置が、前記した実施の形態1の表示装置1(図1)と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、本実施の形態の表示装置の要部構成は、LEDアレイ212の構成以外において図1に示す実施の形態1の表示装置1の要部構成と共通するため、必要に応じて実施の形態1の図を参照する。
本実施の形態のLEDアレイ212では、前記した実施の形態1のLEDアレイ12(図3参照)より単結晶半導体薄膜LED50の配列密度を高めた場合を想定し、ここでは100μm四方の単結晶半導体薄膜LED50をピッチP(=115μm)で格子状に配列している。従って、単結晶半導体薄膜LED50間の隙間(=15μm)が第1貫通ビア254の直径D1(=20μm)よりも小さくなっている。
従って、本実施の形態では、図12の断面図に示すように、第1貫通ビア253が第1配線61と電気的に接続する部分を除いて、第1貫通ビア253上に有機平坦化膜58を形成し、必然的に重なる第1貫通ビア253と単結晶半導体薄膜LED50と間に有機平坦化膜58が介在するように、且つ単結晶半導体薄膜LED50の発光部21(図6参照)が第1貫通ビア253と重ならないように構成している。
単結晶半導体薄膜LED50と第1貫通ビア253の配置関係について図12の断面図を参照して説明したが、単結晶半導体薄膜LED50と第2貫通ビア254の配置関係も同様に、必然的に重なる第2貫通ビア254と単結晶半導体薄膜LED50と間に有機平坦化膜58が介在するように、且つ単結晶半導体薄膜LED50の発光部21(図6参照)が第2貫通ビア254と重ならないように構成している。
以上のように構成されたLEDアレイ212は、前記した実施の形態1でのLEDアレイ12と同様に、図1に示す表示装置の表示パネルとして実装基板11上に配置されることによって、回路構成が図10で示す構成となる。従って、LEDアレイ212を採用して構成する表示装置についてのここでの詳細な説明は省略する。尚、各単結晶半導体薄膜LEDにおいて、実際に発光に関与する発光部21の下の構造が同一となるため、発光部下の構造による反射等の影響によって、発光状態がばらつくのを防ぐことができる。
以上のように、本実施の形態のLEDアレイによれば、発光部が貫通ビアと重なるのをさけながら単結晶半導体薄膜LEDの集積度を上げることができるため、実施の形態1と同様の効果を得ることが出来るのに加え、発光品質(特に均一性)を保ちながら実施の形態1で説明したLEDアレイより、より高精細化した表示装置を提供できる。
実施の形態3.
図13は、本発明による実施の形態3のLEDアレイ312の平面図であり、図14は、図13のE−E断面図である。
このLEDアレイを採用する表示装置が、前記した図1に示す実施の形態1の表示装置と主に異なる点は、LEDアレイ312の構成の一部である。従って、このLEDアレイを採用する表示装置が、前記した実施の形態1の表示装置1(図1)と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、本実施の形態の表示装置の要部構成は、LEDアレイ312の構成以外において図1に示す実施の形態1の表示装置1の要部構成と共通するため、必要に応じて実施の形態1の図を参照する。
本実施の形態のLEDアレイ312では、前記した実施の形態2のLEDアレイ212より単結晶半導体薄膜LED50の配列密度を更に高めた場合を想定し、ここでは25μm四方の発光部21をピッチP(=40μm)で格子状に配列している。従って、発光部21間の隙間(=15μm)が貫通ビア355の直径D1(=20μm)よりも小さくなっている。このような場合、必然的に発光部21と貫通ビア355は、有機平坦化膜58を介して重なることになる。
従って、本実施の形態では、図14の断面図に示すように、全ての発光部21の下部に貫通ビア355が位置するように形成し、全ての第1配線61と、各第1配線61に対応する所定の貫通ビア355間には、これらを電気的に接続する貫通ビア接続配線357が有機平坦化膜58に形成され、同じく、全ての第2配線62と、各第2配線62に対応する所定の貫通ビア355間には、これらを電気的に接続する貫通ビア接続配線357が有機平坦化膜58に形成されている。尚、ここでは、第1配線61、第2配線62、及び貫通ビア接続配線357が配線に相当する。
例えば、第1配線61は、図13、図14に示すように、矢印Y1方向端部の行に配列された発光部下に形成された貫通ビア355に1つおきに接続され、他方で、図示しない反対方向端部の行に配列された発光部下に形成された貫通ビア355に残りの第1配線61が1つおきに接続され、同様に、第2配線62は、図13に示すように、矢印X1と反対方向の端部の列に配列された発光部下に形成された貫通ビア355に1つおきに接続され、他方で、図示しない反対方向端部の列に配列された発光部下に形成された貫通ビア355に残りの第2配線61が1つおきに接続されている。
図14に示すように、LEDアレイ基板57の裏面には絶縁層としての裏面絶縁膜360が形成されており、貫通ビア接続配線357によって、第1配線61又は第2配線62と接続されている貫通ビア355に対しては、裏面絶縁膜に穴をあけて第2裏面電極56を形成している。
以上のように構成されたLEDアレイ312は、前記した実施の形態1でのLEDアレイ12と同様に、図1に示す表示装置の表示パネルとして実装基板11上に配置されることによって、回路構成が図10で示す構成となる。従って、LEDアレイ312を採用して構成する表示装置についてのここでの詳細な説明は省略する。尚、各単結晶半導体薄膜LEDにおいて、実際に発光に関与する発光部の下の構造が同一となるため、発光部下の構造による反射等の影響によって、発光状態がばらつくのを防ぐことができる。
以上のように、本実施の形態のLEDアレイによれば、発光部を貫通ビアと重ねることによって単結晶半導体薄膜LEDの集積度を上げることができるため、実施の形態1と同様の効果を得ることが出来るのに加え、発光品質(特に均一性)を保ちながら実施の形態2で説明したLEDアレイより、より高精細化した表示装置を提供できる。
尚、前記した各実施の形態では、LEDアレイとして同一の単結晶半導体薄膜LEDを格子状に配列した例を示したが、これに限定されるものではなく、例えば図15に示すLEDアレイ412のように、互いに異なる単結晶薄膜半導体LED501,502,503を列毎に順次繰り返し配列した構成としても良く、例えば単結晶薄膜半導体LED501の発光色をレッド、単結晶薄膜半導体LED502の発光色をグリーン、単結晶薄膜半導体LED503の発光色をブルーとすることによって、カラー表示が可能となる。
また、前記した各実施の形態では、発光素子としてLEDを例にして説明したが、これに限定されるものではなく、例えばレーザーダイオードとしてもよい。更に前記した各実施の形態では、平坦化膜を有機膜で形成した例を示したが、これに限定されるものではなく無機の平坦化膜としても良いなど、種々の態様を取りえるものである。
1 表示装置、 10 表示パネル、 11 実装基板、 12 LEDアレイ、 14a 駆動回路、 14b 駆動回路、 15 縦配線群、 16 横配線群、 20a 駆動端子、 20b 駆動端子、 21 発光部、 22 カソード層、 23 アノード電極、 24 カソード電極、 31 Nクラッド層、 32 活性層、 33 Pクラッド層、 50 単結晶半導体薄膜LED、 53 第1貫通ビア、 54 第2貫通ビア、 55 第1裏面電極、 56 第2裏面電極、 57 LEDアレイ基板、 58 有機平坦化膜、 61 第1配線、 61a 分岐配線、 62 第2配線、 62a 分岐配線、 101 母材基板、 102 犠牲層、 150 単結晶半導体薄膜層、 212 LEDアレイ、 253 第1貫通ビア、 254 第2貫通ビア、 312 LEDアレイ、 355 貫通ビア、 357 貫通ビア接続配線、 360 裏面絶縁膜、 412 LEDアレイ、 501 単結晶薄膜半導体LED、 502 単結晶薄膜半導体LED、 503 単結晶薄膜半導体LED。


Claims (10)

  1. 基板と、
    前記基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビアと、
    前記表面上に形成された平坦化層と、
    前記裏面側に形成されて前記貫通ビアと電気的に接続する裏面電極と、
    前記平坦化層上に固定された複数の単結晶半導体薄膜発光素子と、
    前記単結晶半導体薄膜発光素子の電極と前記貫通ビアとを電気的に接続する配線と
    を備え、
    前記貫通ビアの全て或いは一部が、それぞれ所定の前記単結晶半導体薄膜発光素子の電極と電気的に接続したことを特徴とする発光装置。
  2. 前記貫通ビアは、前記表面の、前記単結晶半導体薄膜発光素子が固定された領域と異なる領域に形成され、前記平坦化層の表面まで貫通したことを特徴とする請求項1記載の発光装置。
  3. 前記貫通ビアは、前記表面の、前記単結晶半導体薄膜発光素子の発光部が存在する領域と異なる領域に形成されたことを特徴とする請求項1記載の発光装置。
  4. 前記貫通ビアは、前記表面の、前記単結晶半導体薄膜発光素子の発光部が存在する全ての領域に対峙して形成され、前記裏面側において、前記単結晶半導体の電極に電気的に接続した前記貫通ビアのみに前記裏面電極が形成され、その他の前記貫通ビアは絶縁層で覆われていることを特徴とする請求項1記載の発光装置。
  5. 前記平坦化層上に2種類以上の単結晶半導体薄膜発光素子が配置されていることを特徴とする請求項1乃至請求項4の何れかに記載の発光装置
  6. 前記単結晶半導体発光素子は、前記平坦化層上に格子状にm(整数)行、n(整数)列配列されてそれぞれが第1の電極と第2の電極を備え、
    前記配線は、
    それぞれが、同列に配置された各前記単結晶半導体発光素子の前記第1の電極と、対応する前記貫通ビアとを電気的に接続するn本の第1の配線と、
    それぞれが、同行に配置された各前記単結晶半導体発光素子の前記第2の電極と、対応する前記貫通ビアとを電気的に接続するm本の第2の配線と
    を有することを特徴とする請求項1乃至5の何れかに記載の発光装置。
  7. 前記単結晶半導体発光素子は、母材基板上に犠牲層を介して形成され、該母材基板から剥離されたものであることを特徴とする請求項1乃至6の何れかに記載の発光装置。
  8. 前記前記単結晶半導体発光素子は、表面の凹凸が5nm以下に平坦化された前記平坦化層上に分子間力により張り付けられたこをと特徴とする請求項1乃至7の何れかに記載の発光装置。
  9. 基板と、
    前記基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビアと、
    前記表面上に形成された平坦化層と、
    前記裏面側に形成されて前記貫通ビアと電気的に接続する裏面電極と、
    前記平坦化層上に固定された複数の単結晶半導体薄膜LEDと、
    前記単結晶半導体薄膜LEDの電極と前記貫通ビアとを電気的に接続する配線と
    を備え、
    前記貫通ビアの全て或いは一部が、それぞれ所定の前記単結晶半導体薄膜LEDの電極と電気的に接続したことを特徴とするLED装置。
  10. 基板と、
    前記基板の所定位置に、表面から裏面に亘って貫通して導体で形成された複数の貫通ビアと、
    前記表面上に形成された平坦化層と、
    前記裏面側に形成されて前記貫通ビアと電気的に接続する裏面電極と、
    前記平坦化層上に固定された複数の単結晶半導体薄膜発光素子と、
    前記単結晶半導体薄膜発光素子の電極と前記貫通ビアとを電気的に接続する配線と
    を備え、
    前記貫通ビアの全て或いは一部がそれぞれ所定の前記単結晶半導体薄膜発光素子の電極と電気的に接続した複数の発光装置と、
    前記複数の発光装置を格子状に複数配列して形成した表示パネルと、
    前記複数の発光装置の各裏面電極と電気的に接続された駆動端子を備えて前記表示パネルを駆動する駆動回路と
    を備え、前記表示パネルの全ての前記単結晶半導体薄膜発光素子の配列ピッチを均一にしたことを特徴とする表示装置。





JP2012034285A 2012-02-20 2012-02-20 発光装置、led装置、及び表示装置 Pending JP2013171942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012034285A JP2013171942A (ja) 2012-02-20 2012-02-20 発光装置、led装置、及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034285A JP2013171942A (ja) 2012-02-20 2012-02-20 発光装置、led装置、及び表示装置

Publications (1)

Publication Number Publication Date
JP2013171942A true JP2013171942A (ja) 2013-09-02

Family

ID=49265723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034285A Pending JP2013171942A (ja) 2012-02-20 2012-02-20 発光装置、led装置、及び表示装置

Country Status (1)

Country Link
JP (1) JP2013171942A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105830215A (zh) * 2013-12-20 2016-08-03 欧司朗光电半导体有限公司 光电子的半导体组件和用于机动车辆的自适应前照灯
WO2018234119A1 (de) * 2017-06-20 2018-12-27 Osram Opto Semiconductors Gmbh Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
WO2020256272A3 (ko) * 2020-04-23 2021-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20220029078A1 (en) * 2020-07-27 2022-01-27 Oki Electric Industry Co., Ltd. Light emitting device, light emitting element film, light emitting display, and method of manufacturing light emitting device
JP7481363B2 (ja) 2019-05-14 2024-05-10 ソウル バイオシス カンパニー リミテッド 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262999A (ja) * 1995-03-27 1996-10-11 Sanyo Electric Co Ltd Led表示用基板及びled表示器
JPH11174998A (ja) * 1997-12-08 1999-07-02 Rohm Co Ltd 表示装置、およびこれが実装されたマザーボード
JP2001313181A (ja) * 2000-05-01 2001-11-09 Sony Corp 表示装置及びその製造方法
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2008211146A (ja) * 2007-02-28 2008-09-11 Oki Data Corp 情報表示装置
JP2008218674A (ja) * 2007-03-02 2008-09-18 Toyoda Gosei Co Ltd Led発光表示装置
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262999A (ja) * 1995-03-27 1996-10-11 Sanyo Electric Co Ltd Led表示用基板及びled表示器
JPH11174998A (ja) * 1997-12-08 1999-07-02 Rohm Co Ltd 表示装置、およびこれが実装されたマザーボード
JP2001313181A (ja) * 2000-05-01 2001-11-09 Sony Corp 表示装置及びその製造方法
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2008211146A (ja) * 2007-02-28 2008-09-11 Oki Data Corp 情報表示装置
JP2008218674A (ja) * 2007-03-02 2008-09-18 Toyoda Gosei Co Ltd Led発光表示装置
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105830215A (zh) * 2013-12-20 2016-08-03 欧司朗光电半导体有限公司 光电子的半导体组件和用于机动车辆的自适应前照灯
KR20160100947A (ko) * 2013-12-20 2016-08-24 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 컴포넌트 및 자동차용 어댑티브 헤드라이트
JP2017502515A (ja) * 2013-12-20 2017-01-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体部品と、自動車用のアダプティブヘッドライト
US9964270B2 (en) 2013-12-20 2018-05-08 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and adaptive headlight for a motor vehicle
CN105830215B (zh) * 2013-12-20 2018-10-12 欧司朗光电半导体有限公司 光电子的半导体组件和用于机动车辆的自适应前照灯
KR102193174B1 (ko) 2013-12-20 2020-12-18 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 컴포넌트 및 자동차용 어댑티브 헤드라이트
WO2018234119A1 (de) * 2017-06-20 2018-12-27 Osram Opto Semiconductors Gmbh Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
US11164850B2 (en) * 2017-06-20 2021-11-02 Osram Opto Semiconductors Gmbh Arrangement comprising a plurality of lighting modules and method for producing an arrangement comprising a plurality of lighting modules
JP7481363B2 (ja) 2019-05-14 2024-05-10 ソウル バイオシス カンパニー リミテッド 表示装置
WO2020256272A3 (ko) * 2020-04-23 2021-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20220029078A1 (en) * 2020-07-27 2022-01-27 Oki Electric Industry Co., Ltd. Light emitting device, light emitting element film, light emitting display, and method of manufacturing light emitting device
EP3945574A1 (en) 2020-07-27 2022-02-02 Oki Electric Industry Co., Ltd. Light emitting device, light emitting element film, light emitting display, and method of manufacturing light emitting device

Similar Documents

Publication Publication Date Title
US11942457B2 (en) Display device using semiconductor light emitting element
US11031525B2 (en) Micro light emitting diode chip and display panel having a backplane and a plurality of sub-pixels regions
KR100926963B1 (ko) 화상표시장치 및 그 제조방법
US11239122B2 (en) Display module with improved electrical test and manufacturing method of the display module
US8476826B2 (en) Manufacturing method of display device and display device
US10720086B2 (en) Display device using semiconductor light-emitting diode
JP5597362B2 (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
JP7457255B2 (ja) 画像表示装置の製造方法および画像表示装置
KR20200026845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
JP6612565B2 (ja) ディスプレイパネル、表示装置およびディスプレイパネルの製造方法
JP2019091032A (ja) Ledディスプレイ装置
WO2021000384A1 (zh) 一种Micro-LED芯片转移方法及显示装置
US10658423B2 (en) Method of manufacturing light emitting device
US12015103B2 (en) Micro light emitting diode display panel with option of choosing to emit light both or respectively of light-emitting regions
JP2010161221A (ja) 実装基板の製造方法、実装基板および発光装置
US10381400B2 (en) Method of manufacturing light emitting device
JP2013171942A (ja) 発光装置、led装置、及び表示装置
US20220278082A1 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
WO2021020393A1 (ja) 画像表示装置の製造方法および画像表示装置
KR20220079170A (ko) 발광 소자 및 표시 장치
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
US20210265522A1 (en) Micro led transfer method and display device using same
US11735569B2 (en) Light emitting device module and display apparatus having the same
KR20200030378A (ko) 멀티 픽셀 엘이디 패키지
US20230327063A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150113