JP2013541195A - 多層ビア積層構造 - Google Patents

多層ビア積層構造 Download PDF

Info

Publication number
JP2013541195A
JP2013541195A JP2013527451A JP2013527451A JP2013541195A JP 2013541195 A JP2013541195 A JP 2013541195A JP 2013527451 A JP2013527451 A JP 2013527451A JP 2013527451 A JP2013527451 A JP 2013527451A JP 2013541195 A JP2013541195 A JP 2013541195A
Authority
JP
Japan
Prior art keywords
multilayer
metal layer
opening
hole wall
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013527451A
Other languages
English (en)
Other versions
JP5600808B2 (ja
Inventor
之光 ▲楊▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2013541195A publication Critical patent/JP2013541195A/ja
Application granted granted Critical
Publication of JP5600808B2 publication Critical patent/JP5600808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

軟性半導体又は軟性多層基板に適用される多層ビア積層構造を提供する。かかる多層ビア積層構造は、金属層と、第一誘電層の第一開口の上に形成される第一ビア金属層と、第二誘電層及び第二誘電層の第二開口の上に形成される第二ビア金属層とを備える。第一、第二ビア金属層はそれぞれ第一、第二底部、第一、第二上端部及び第一、第二斜孔壁を備える。第一、第二斜孔壁はそれぞれ第一上端及び下端を備える。第二斜孔壁の第二上端には第一底部の幾何対称中心に一番近い一点が金属層に対する垂直線は、第一斜孔壁に置かれる。又は、第二下端には第一底部の幾何対称中心に一番近い一点が金属層に対する垂直線は、第一斜孔壁に置かれる。

Description

本発明は、多層ビア積層構造に関し、特に軟性半導体又は軟性多層基板に適用される多層ビア積層構造に関する。
多層基板は、パッケージング基板、プリント回路基板、軟性パッケージング基板及び軟性回路基板等を製造する分野に用いられ、高密度システムへの整合は現在電子製品の小型化において必然の勢いである。特に、現在、業界ではもっと軽くて、もっと薄くて、柔軟性がもっと良い軟性集積回路及び軟性多層基板に対する研究開発にいつも投入している。一層広範囲に応用される各種類の軟性電子製品の製造は、様々な製品にもっと効果的応用されるだけでなく、同時に商品の小型化の授与にももっと満たすことができる。軟性多層基板の厚さが薄いほど、集積回路及び多層基板の路線密度(routing density)に対する要求も一層高い。
図１を参照すると、従来の技術であるスタックビア(Stacked VIA)技術によって多層ベリード・ビア（BuriedVia Hole）を形成した多層ビア積層構造であって、集積回路及び多層基板の路線密度を高める方法である。図１に示したように、多層ビア積層構造は集積回路又は多層基板で、違い層に位置された金属層１０、２０及び３０(金属線路又はパッド層)を全部垂直されるように対応する位置に設置し、誘電層80及び90をそれぞれ製造した後、金属層１０、２０の位置に垂直されるビアを形成し、ビア(breakover)金属材料を埋め入れて、ビア金属６０、７０を形成するが、違い層に位置された金属層１０、２０及び３０(金属線路又はパッド層)の電気的接続に用いられる。これは路線密度を効果的に縮められる技術であって、特に、硬性集積回路及び多層基板に適用され、軟性集積回路及び軟性多層基板には適用できない。主にこの多層ビア構造のスタック特徴のため、たくさんの金属材料が密集する区域に設置されて、ほとんど柔軟性を備えなくなって、この技術を軟性集積回路及び軟性多層基板の製造に応用すると、こんな従来の技術によって製造されたスタックビアが屈曲される時、屈曲動作は構造的破壊を起こし易い。
図２を参照すると、また一つの従来の技術であるスタックビア(Stacked VIA)技術によってブラインドホール(盲孔)を形成した多層ビア積層構造であって、集積回路及び多層基板の路線密度を高める方法である。この方法は集積回路又は多層基板で違い層に位置している金属層１０又は２０(金属線路又はパッド層)を全部垂直されるように対応する位置に設置し，それぞれ誘電層８０又は９０を利用して他の層と離れるようにし、単一垂直ビアを利用して一貫させる。その後、蝕刻法（エッチング）又は沈積法によって図２に示したビア金属６０を形成して、金属層１０、２０が電気的に接続できるようにする。この多層ビア積層構造も同様に硬性集積回路及び多層基板だけに適用され、主にこの多層ビア積層構造のスタック特徴のため、たくさんの金属材料が密集する区域に設置されるため、ほとんど柔軟性を備えなくなり、従って、軟性集積回路及び軟性多層基板に適用できない。
図３を参照すると、また一つの従来の技術であるスタックビア技術によってブラインドホールを形成し、斜孔壁を備える多層ビア積層構造である。図２に示した多層ビア積層構造と類似しているが、この方法は集積回路又は多層基板で違い層に位置している金属層10又は20(金属線路又はパッド層)を全部垂直されるように対応する位置に設置し、それぞれ誘電層80又は90を利用して他の層と離れるようにし、やはり、単一垂直ビアを利用して一貫させる。また蝕刻法又は沈積法によって図３に示したビア金属60を形成して金属層10、20をして電気的接続ができるようにする。ただ、この積層構造の案内孔(guide hole)の案内孔壁は全部一定の角度を持っている斜孔壁である。しかし、この積層構造の金属層20、60(ホールパッド(Hole pad)として用いられる)は面積が大きいため、路線密度が小さくなる。
図４を参照すると、従来の技術であるスタッガードビア(Staggered VIA)技術によって多層ベリード・ビアを形成した多層ビア積層構造である。図４に示した多層ビア積層構造は、先ずビア金属６０を金属層１０に形成すると同時に、誘電層８０の表面で金属層１０外縁へ伸ばされた一定の面積の特定区域にもビア金属６０を形成する。続いて、誘電層９０を形成し、上記特定区域の位置でその誘電層に対して開口した後、上記特定区域にビア金属７０をまた形成し、そして図４に示したように、ビア金属７０のビア金属外縁の垂直線９９も通りに上述した特定区域に置かれるが、即に、一般的な方法は、ビア金属７０をしてできるだけビア金属６０の上述した特定区域以外の部分と重なれないようにする。こんな構造は現在によって一番普遍的で、用途が一番広い多層ビア積層構造である。 しかし、これは図３に示したスタックビア技術のように集積回路及び多層基板のサイズを縮める幅が大きくない。従って、集積回路及び多層基板の路線密度(routing density)を高める方面で必然な制限を受ける。特に、上記のような現在の軟性集積回路及び軟性多層基板に対するもっと難題な要求を満たしにくい。しかし、スタックビア技術に比べると、比較的に柔軟性を備える。
本発明の主な目的は、もっと薄くて、路線密度がもっと高くて、柔軟性がもっと良い多層ビア積層構造、従って軟性半導体又は軟性多層基板に適応できる多層ビア積層構造を提供することである。そして、本発明の多層ビア積層構造の高密度路線の特徴も一般的なパッケージング基板又はプリント回路基板にも適応できる。
上記目的を達成するために、本発明の多層ビア積層構造は、金属層と、第一誘電層と、第一ビア金属層と、第二誘電層と、第二ビア金属層とを含む。第一誘電層は金属層を被覆し、上記金属層の上方に第一開口を備える。第一ビア金属層は、上記第一開口及び上記第一誘電層の上に形成され、第一底部、第一誘電層の上に位置する第一上端部及び第一斜斜孔壁を備える。第一斜孔壁は、第一上端部と接合する第一上端及び第一底部と接合する第一下端を備える。そして、第一底部は幾何対称中心を備える。第二誘電層は第一ビア金属層を被覆し、第一ビア金属層の第一上端部及び第一斜孔壁の上方に第二開口を備える。第二ビア金属層は第二開口及び第二誘電層の上に形成され、第二底部、第二誘電層の上に位置する第二上端部及び第二斜孔壁を備える。第二斜孔壁は、第二上端部と接合する第二上端及び第二底部と接合する第二下端を備える。第二上端には第一底部の幾何対称中心に一番近い一点が金属層に対する垂直線は、第一斜孔壁に置かれる。又は、第二下端には第一底部の幾何対称中心に一番近い一点が金属層に対する垂直線は、第一斜孔壁に置かれる。
本発明で提供する多層ビア積層構造は、軟性半導体又は軟性多層基板の多層ビア積層構造が要求するもっと薄くて、もっとよい柔軟性を満たすだけでなく、同時に、軟性集積回路及び軟性多層基板の路線密度をもっと高めることができる。
従来の技術であるスタックビア(Stacked VIA)技術によって多層ベリード・ビア（BuriedVia Hole）を形成した多層ビア積層構造を示す。 従来の技術であるスタックビア(Stacked VIA) 技術によって 躍層孔(盲孔)を形成した多層ビア積層構造を示す。 従来の技術であるまた一つスタックビア技術によって躍層孔を形成し、斜孔壁を備えた多層ビア積層構造を示す。 従来の技術であるスタッガードビア(Staggered VIA) 技術によって多層ベリード・ビアを形成した多層ビア積層構造を示す。 本発明の第一実施例における多層ビア積層構造を示す。 本発明の第二実施例における多層ビア積層構造を示す。 本発明の比較例における多層ビア積層構造を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。 本発明の第二実施例における多層ビア積層構造の製造方法を示す。
以下、本発明における多層ビア積層構造の具体的な実施方式に対して、図面を参照して詳しく説明する。
図５を参照すると、本発明の第一実施例における多層ビア積層構造を示す。本発明の第一実施例における多層ビア積層構造は、金属層１００と、第一誘電層２０２と、第一ビア金属層１０２と、第二誘電層２０４と、第二ビア金属層１０４とを含む。図５に示したように、金属層１００は軟性半導体回路又は軟性多層基板の金属線路又はパッド層として用いられる。第一誘電層２０２は金属層１００を被覆し、金属層１００の上方に第一開口を備える。第一ビア金属層１０２は第一開口及び第一誘電層２０２の上に形成される。第一ビア金属層１０２は第一底部１０２−１と、第一上端部１０２−２と、第一斜孔壁１０２−３とを備える。図５に示したように、第一底部１０２−１は第一開口の位置に位置し、幾何対称中心を備え、その幾何対称中心は対称の軸又は円心であることができ、これは第一底部１０２−１の形によって決まれる。第一上端部１０２−２は第一誘電層２０２の上に形成される。第一斜孔壁１０２−３は第一上端及び第一下端を備える。第一上端は第一上端部１０２−２と接合され、その第一下端は第一底部１０２−１とに接合される。第二誘電層２０４は第一ビア金属層１０２を被覆し、図５に示したように、第一ビア金属層１０２の第一上端部１０２−２の上方に第二開口を備える。第二ビア金属層１０４は第二開口及び第二誘電層２０４の上に形成される。第二ビア金属層１０４は第二底部１０４−１と、第二上端部１０４−２と、第二斜孔壁１０４−３とを備える。第二底部１０４−１は第二開口の位置に形成される。第二上端部１０４−２は第二誘電層２０４に形成される。第二斜孔壁１０４−３は第二上端及び第二下端を備える。第二上端と第二上端部１０４−２は接合される。第二下端と第二底部１０４−１は接合される。
第一ビア金属層１０２が備える第一上端部１０２−２は、後で形成される第二ビア金属層１０４の位置までに一層伸ばされて、第二底部１０４−１と接合するようにする。即に、いわゆる交錯型多層ビア積層構造である。しかし、従来の技術との一番違いところは、第二ビア金属層１０４の第二上端には、第一底部１０２−１の幾何中心１１０に一番近い一点が金属層１００に対する垂直線１１２は、第一斜孔壁１０２−３に置かれる。言い換えると、見下ろす角度から見る時、第一ビア金属層１０２と第二ビア金属層１０４の一部が重なれる。
図６を参照すると、本発明の第二実施例における多層ビア積層構造を示す。本発明の第二実施例は、上述した本発明の第一実施例における構造と類似しているが、第二誘電層２０４が備えた第二開口は、図６に示したように、第一ビア金属層１０２の第一上端部１０２−２ 及び第一斜孔壁１０２−３上部に位置されて、第一上端部１０２−２の一部と第一斜孔壁１０２−３の一部が露出される。
従って、第二ビア金属層１０４が備える第二底部１０４−１の第二下端では、第一底部１０２−１の幾何中心１１０に一番近い一点が金属層１００に対する垂直線１１４は、第一斜孔壁１０２−３に置かれる。言い換えると、見下ろす角度から見る時、第一ビア金属層１０２と第二ビア金属層１０４が重なれる部分は、第一実施例で重なれる部分より大きい。
図７を参照すると、本発明の比較例における多層ビア積層構造を示す。この比較例は上述した本発明における第一実施例、第二実施例と類似しているが、違いところは、第二ビア金属層１０４が備える第二底部１０４−１の第二下端の中では、金属層１００の幾何中心１１０に一番近い第二下端の一点が金属層１００に対する垂直線１１４は、第一ビア金属層１０２の第一底部１０２−１に置かれる。言い換えると、見下ろす角度から見る時、この比較における第一ビア金属層１０２と第二ビア金属層１０４とが重なれる部分は、本発明における第一実施例、第二実施例で重なれる部分より大きくて、図２、図３で示した従来の技術におけるスタックビアは柔軟性が良くない。
上述した図５、図６及び図７に示した本発明の実施例及び比較例を比較すると、本発明における多層ビア積層構造はスタッガードビア積層構造を維持しながら、軟性集積回路及び軟性多層基板の柔軟性の要求に適用できて、集積回路及び多層基板の厚さをもっと薄くするだけでなく、集積回路及び多層基板の路線密度をもっと高めることができる。そして、一方的に路線密度の高めを追求しながら、スタックの特徴のためたくさんの金属材料を密集されている区域に設置するために、柔軟性を兼備できなくなり、従って、軟性集積回路及び軟性多層基板に適用できない従来の技術におけるスタックビア積層構造とは違う。
図８ａから図８ｈを参照すると、本発明の第二実施例における多層ビア積層構造の製造方法を示す。
図８ａに示したように、軟性集積回路又は軟性多層基板の誘電層２００の上に金属層１００を形成する。
図８ｂに示したように、金属層１００に第一誘電層２０２を形成して、金属層１００を被覆する。
図８ｃに示したように、金属層１００の上方に第一開口を形成する。第一開口を形成する方式としては、電子光食刻法(Photolithography)又は光学レーザ穴あけ(laser drilling)工程を採用することができる。本発明は、電子光食刻法又は光学レーザ穴あけ工程に対してはどんな制限もないし、ただ、開口の確度を掌握することが出来ればよいが、例えば、上述した光学顕微解像度、被写界深度について、その開口を十分に定義することができ、平たいでない位置でも光学レーザ穴あけエネルギー、解像度が十分で正確に開口できればよい。
図８ｄに示したように、金属剥離プロセス(Metal Lift Off)として、ネガ型フォトレジストをえらんだ場合を例として挙げると、誘電層２０２の表面に少なくともフォトレジスト層２０３を塗布する。フォトレジスト層２０３を塗布した後、第一ビア金属層１０２の予定の位置のフォトレジスト層２０３−１以外のフォトレジスト層２０３に対して露出した後、現象剤(Developer)で予定の位置に位置するフォトレジスト層２０３−１を除去することができる。
続いて、図８ｅに示したように、フォトレジスト層２０３及びその上部の第一ビア金属層１０２と同時に形成された金属層を除去すると、第一開口及び周りで先決的な区域範囲内で、第一底部と、第一上端部と、第一斜孔壁とを備える第一ビア金属層１０２を形成する製作が完成される。しかし、本発明は、第一ビア金属層１０２を形成する方法に対してはどんな制限もないし、本発明者が実際の実験で得た結果、位置が正確で、形も正確し、厚さも均一な金属層を形成しようとすると、金属剥離工程が好ましい。
図８ｆに示したように、第二誘電層２０４を形成して、第一ビア金属層１０２を被覆する。第一ビア金属層１０２の形が凹んでいるため、形成された第二誘電層２０４の形も類似な、凹んでいる形で形成される。
図８ｇに示したように、第一ビア金属層１０２の第一上端部及び第一斜孔壁の上方に第二開口を形成する。第二開口を形成する方式としては、電子光食刻法（フォトリソグラフィー）又は光学レーザ穴あけ工程を採用することができる。本発明は、電子光食刻法又は光学レーザ穴あけ工程に対してはどんな制限もないし、ただ、開口の確度を掌握することが出来ればよいが、例えば、上述した光学顕微解像度、被写界深度について、その開口を十分に定義することができ、平たいでない位置でも光学レーザ穴あけエネルギー、解像度が十分で正確に開口できればよい。
図８ｈに示したように、第二開口及び周りで先決的な区域範囲内で、第二底部と、第二上端部と、第二斜孔壁とを備える第二ビア金属層１０４を形成する。第二ビア金属層１０４の第二下端には第一底部１０２−１の幾何中心１１０に一番近い一点が金属層１００に対する垂直線１１４は、第一斜孔壁に置かれる。そして、第二ビア金属層１０４を形成する方法は上述した第一ビア金属層１０２を形成する方法と同じであることができ、金属剥離工程(Metal Lift Off)であることができる。しかし、本発明は、第二ビア金属層１０４を形成する方法に対してはどんな制限もないし、本発明者が実際の実験で得た結果、金属層を形成する様々な工程で金属剥離プロセスが好ましい。特に、第二開口の底部は図８gに示したように、平たい底面でなくてあるが、平たいでない底面に位置が正確で、形も正確し、厚さが均一な第二ビア金属層１０４を形成しようとすると、金属剥離工程を採用することが好ましい。上記で、本発明の第二実施例の製造に対して説明したが、本発明の第一実施例も同じ方法で製造することができ、注意する点は、第二開口を決めた位置が違い。
合わせて言うと、本発明における多層ビア積層構造は、軟性半導体又は軟性多層基板が要求するもっと薄くて、もっと良い柔軟性を満たされる多層ビア積層構造であって、同時に、軟性集積回路及び軟性多層基板の路線密度をもっと高めることができる。
上記のように、本発明は、好ましい実施例で上記のように説明したが、これは本発明を制限することではなくて、本発明が属する技術分野で通常の知識を持っている技術者が本発明の構想と範囲を離脱しない範囲で、様々な変更と変化の可能性があるため、本発明の保護の範囲は以下の特許請求の範囲に確定された範囲を基準とする。
１０ 金属層
２０ 金属層
３０ 金属層
６０ ビア金属
７０ ビア金属
８０ 誘電層
９０ 誘電層
９９ ビア金属外縁の垂直線
１００ 金属層
１０２ 第一ビア金属層
１０２−１ 第一底部
１０２−２ 第一上端部
１０２−３ 第一斜孔壁
１０４ 第二ビア金属層
１０４−１ 第二底部
１０４−２ 第二上端部
１０４−３ 第二斜孔壁
１１０ 第一底部幾何中心
１１２ 第二上端垂直線
１１４ 第二下端垂直線
２０２ 第一誘電層
２０４ 第二誘電層
２０４−１ 除去の第二誘電層

Claims (16)

  1. 多層ビア積層構造であって、
    金属層と、
    上記金属層を被覆し、上記金属層の上方に第一開口を備える第一誘電層と、
    上記第一開口及び上記第一誘電層の上に形成されて、第一底部、上記第一誘電層の上に位置する第一上端部及び第一斜孔壁を備え、上記第一斜孔壁は、上記第一上端部と接合する第一上端及び上記第一底部と接合する第一下端を備え、上記第一底部は、幾何対称中心を備える第一ビア金属層と、
    上記第一ビア金属層を被覆し、上記第一ビア金属層の上記第一上端部及び上記第一斜孔壁の上方に第二開口を備える第二誘電層と、
    上記第二開口及び上記第二誘電層の上に形成されて、第二底部と、上記第二誘電層の上に位置する第二上端部と、第二斜孔壁とを備え、上記第二斜孔壁は、上記第二上端部と接合する第二上端及び上記第二底部と接合する第二下端を備え、上記第二上端には上記第一底部の上記幾何対称中心に一番近い一点が上記金属層に対する垂直線は、第一斜孔壁に置かれる第二ビア金属層とを含むことを特徴とする多層ビア積層構造。
  2. 上記第二ビア金属層は金属剥離工程によって形成されると共に、上記第二底部、上記第二上端部と、上記第二斜孔壁とを形成することを特徴とする請求項１に記載の多層ビア積層構造。
  3. 上記第二開口は電子光食刻法工程によって形成されることを特徴とする請求項１に記載の多層ビア積層構造。
  4. 上記第二開口は光学レーザ穴あけ工程によって形成されることを特徴とする請求項１に記載の多層ビア積層構造。
  5. 上記第一ビア金属層は金属剥離工程によって形成されると共に、上記第一底部と、上記第一上端部と、上記第一斜孔壁とを形成することを特徴とする請求項１に記載の多層ビア積層構造。
  6. 上記第一開口は電子光食刻法工程によって形成されることを特徴とする請求項１に記載の多層ビア積層構造。
  7. 上記第一開口は光学レーザ穴あけ工程によって形成されることを特徴とする請求項１に記載の多層ビア積層構造。
  8. 上記多層ビア積層構造は、軟性多層基板又は軟性半導体回路に用いられることを特徴とする請求項１に記載の多層ビア積層構造。
  9. 多層ビア積層構造であって、
    金属層と、
    上記金属層を被覆し、上記金属層の上方に第一開口を備える第一誘電層と、
    上記第一開口及び上記第一誘電層の上に形成されて、第一底部、上記第一誘電層の上に位置する第一上端部及び第一斜孔壁を備え、上記第一斜孔壁は、上記第一上端部と接合する第一上端及び上記第一底部と接合する第一下端を備え、上記第一底部は、幾何対称中心を備える第一ビア金属層と、
    上記第一ビア金属層を被覆し、上記第一ビア金属層の上記第一上端部及び上記第一斜孔壁の上方に第二開口を備える第二誘電層と、
    上記第二開口及び上記第二誘電層の上に形成されて、第二底部と、上記第二誘電層の上に位置する第二上端部と、第二斜孔壁とを備え、上記第二斜孔壁は、上記第二上端部と接合する第二上端及び上記第二底部と接合する第二下端を備え、上記第二下端には第一底部の幾何対称中心に一番近い一点が上記金属層に対する垂直線は、第一斜孔壁に置かれる第二ビア金属層とを含むことを特徴とする多層ビア積層構造。
  10. 上記第二ビア金属層は金属剥離工程によって形成されると共に、上記第二底部と、上記第二上端部と、上記第二斜孔壁とを形成することを特徴とする請求項９に記載の多層ビア積層構造。
  11. 上記第二開口は電子光食刻法工程によって形成されることを特徴とする請求項９に記載の多層ビア積層構造。
  12. 上記第二開口は光学レーザ穴あけ工程によって形成されることを特徴とする請求項９に記載の多層ビア積層構造。
  13. 上記第一ビア金属層は金属剥離工程によって形成されると共に、上記第一底部と、上記第一上端部と、上記第一斜孔壁とを形成することを特徴とする請求項９に記載の多層ビア積層構造。
  14. 上記第一開口は電子光食刻法工程によって形成されることを特徴とする請求項９に記載の多層ビア積層構造。
  15. 上記第一開口は光学レーザ穴あけ工程によって形成されることを特徴とする請求項９に記載の多層ビア積層構造。
  16. 上記多層ビア積層構造は、軟性多層基板又は軟性半導体回路に用いられることを特徴とする請求項９に記載の多層ビア積層構造。
JP2013527451A 2010-09-13 2011-03-07 多層ビア積層構造 Active JP5600808B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010289085.1 2010-09-13
CN201010289085.1A CN102404935B (zh) 2010-09-13 2010-09-13 多层导通孔叠层结构
PCT/CN2011/071549 WO2012034383A1 (zh) 2010-09-13 2011-03-07 多层导通孔叠层结构

Publications (2)

Publication Number Publication Date
JP2013541195A true JP2013541195A (ja) 2013-11-07
JP5600808B2 JP5600808B2 (ja) 2014-10-01

Family

ID=45830966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527451A Active JP5600808B2 (ja) 2010-09-13 2011-03-07 多層ビア積層構造

Country Status (5)

Country Link
EP (1) EP2618372A4 (ja)
JP (1) JP5600808B2 (ja)
KR (1) KR101439089B1 (ja)
CN (1) CN102404935B (ja)
WO (1) WO2012034383A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147282A (ja) * 2016-02-15 2017-08-24 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法
JP2019008211A (ja) * 2017-06-27 2019-01-17 大日本印刷株式会社 表示素子実装基板及び表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149797B1 (ko) * 2014-01-10 2020-08-31 삼성전기주식회사 기판 및 그 제조 방법
CN109216268B (zh) * 2018-09-21 2021-04-16 德淮半导体有限公司 制造半导体装置的方法
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
TWI705747B (zh) * 2019-08-30 2020-09-21 嘉聯益科技股份有限公司 多層軟性電路板及其製造方法
CN113225941B (zh) * 2021-05-12 2023-02-07 四川锐宏电子科技有限公司 盲孔多层高密度电路板制备工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227795A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> ヴィアホール形成法
JPH0837376A (ja) * 1994-07-21 1996-02-06 Fujitsu Ltd 多層回路基板の製造方法
WO2007007857A1 (ja) * 2005-07-07 2007-01-18 Ibiden Co., Ltd. 多層プリント配線板
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
WO2011122246A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227795A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> ヴィアホール形成法
JPH0837376A (ja) * 1994-07-21 1996-02-06 Fujitsu Ltd 多層回路基板の製造方法
WO2007007857A1 (ja) * 2005-07-07 2007-01-18 Ibiden Co., Ltd. 多層プリント配線板
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
WO2011122246A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147282A (ja) * 2016-02-15 2017-08-24 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法
JP2019008211A (ja) * 2017-06-27 2019-01-17 大日本印刷株式会社 表示素子実装基板及び表示装置
JP7173653B2 (ja) 2017-06-27 2022-11-16 ソニーグループ株式会社 表示素子実装基板及び表示装置

Also Published As

Publication number Publication date
CN102404935B (zh) 2014-07-02
KR101439089B1 (ko) 2014-09-11
KR20130051455A (ko) 2013-05-20
CN102404935A (zh) 2012-04-04
JP5600808B2 (ja) 2014-10-01
WO2012034383A1 (zh) 2012-03-22
EP2618372A1 (en) 2013-07-24
EP2618372A4 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
JP5600808B2 (ja) 多層ビア積層構造
US9899235B2 (en) Fabrication method of packaging substrate
TW201427527A (zh) 多層基板
JP2008010783A (ja) 薄膜デバイス
JP2012074443A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI556703B (zh) 多層基板及其製造方法
JP2007129178A (ja) ソルダーマスクを形成する方法とソルダーマスクを有する配線基板
US8405223B2 (en) Multi-layer via structure
JP3687204B2 (ja) 多層配線パターン形成方法
JP2008227309A (ja) 配線基板およびその製造方法
JP6778585B2 (ja) 配線回路基板およびその製造方法
US9398704B2 (en) Manufacturing method of metal structure of flexible multi-layer substrate
TWI468093B (zh) 多層基板之導孔結構及其製造方法
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
US20110297430A1 (en) Wiring substrate and manufacturing method thereof
WO2010060286A1 (zh) 多层基板的导孔结构及其制造方法
JP2010135461A (ja) 電子部品実装用フィルムキャリアテープの製造方法
US9215810B2 (en) Wiring base plate and method for manufacturing the same
JP2009117600A (ja) バンプ付き回路配線板の製造方法
CN107680942B (zh) 线路载板及其制作方法
JP2005183818A (ja) 回路基板およびその製造方法
JP2008085237A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
KR20070043137A (ko) 플렉서블 회로기판의 제조방법
TW201929630A (zh) 薄型化埋入式線路卷式製造方法
JP2006179622A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5600808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250