JP2007129178A - ソルダーマスクを形成する方法とソルダーマスクを有する配線基板 - Google Patents
ソルダーマスクを形成する方法とソルダーマスクを有する配線基板 Download PDFInfo
- Publication number
- JP2007129178A JP2007129178A JP2006078797A JP2006078797A JP2007129178A JP 2007129178 A JP2007129178 A JP 2007129178A JP 2006078797 A JP2006078797 A JP 2006078797A JP 2006078797 A JP2006078797 A JP 2006078797A JP 2007129178 A JP2007129178 A JP 2007129178A
- Authority
- JP
- Japan
- Prior art keywords
- solder mask
- region
- sub
- base layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Plates And Materials Therefor (AREA)
Abstract
【解決手段】配線基板300上のベース層310の表面にソルダーマスクを形成することに適しており、そのうち、前記表面が第1領域A1および第2領域A2ならびに前記表面上に配線パターンを有する前記配線基板を含むものであり、前記方法が以下のステップ:スクリーン印刷プロセスを実行することにより前記第1領域中の前記ベース層の前記表面上に第1サブソルダーマスク330aを形成すること;およびインクジェットプロセスを実行することにより前記第2領域中の前記ベース層の前記表面上に第2サブソルダーマスク330b形成することを包括するものである。
【選択図】図4
Description
1.インクジェット印刷プロセスが高い配線密度を有する配線基板の領域上にソルダーマスクを形成するために用いられるので、配線基板の配線パターンおよびソルダーマスク間のギャップが低減する。その結果、この発明は、高い配線密度を備える配線基板上にソルダーマスク層を形成するのに適したものとなる。
2.スクリーン印刷プロセスまたはフォトリソグラフィックプロセスがインクジェット印刷プロセスと一緒に使用されて配線基板上にソルダーマスクを形成するため、この発明は、高い配線密度を備える配線基板上にソルダーマスクを形成する速度を向上させることができ、配線基板の生産性を向上させ、全体的な製造コストを低減する。
<第1実施例>
図2(A)と図3(A)と図4(A)とは、この発明の第1実施例にかかるソルダーマスクを形成する方法を示す平面図である。図2(B)は、図2(A)のX−X′線に沿って示す要部断面図である。図3(B)は、図3(A)のX−X′線に沿って示す要部断面図である。図4(B)は、図4(A)のX−X′線に沿って示す要部断面図である。図2(A)と図2(B)とにおいて、配線基板300は、ベース層310と、ベース層310の表面310a上に配置された配線パターン320とを含む。ベース層310は、例えば、単一な絶縁層であるか、または複数のパターン化導電層および少なくとも1つの絶縁層を互いの上に代わる代わる積み上げられたものからなる。配線パターン320は、複数のパッド322と複数の導電トレース324とを含む。パッド322は、外部電子デバイスへの導電手段を支持ならびに提供するために使われるとともに、導電トレース324は、信号電流を伝送するために使われる。
<第2実施例>
次に、別な実施形態が配線基板上にソルダーマスクを形成するプロセスの説明に使用される。図6(A),図7(A),図8(A),図9(A)は、この発明の第2実施例にかかるサブソルダーマスクを形成する方法を示す平面図である。図6(B)は、図6(A)のY−Y′線に沿って示した要部断面図である。図7(B)は、図7(A)のY−Y′線に沿って示した要部断面図である。図8(B)は、図8(A)のY−Y′線に沿って示した要部断面図である。図9(B)は、図9(A)のY−Y′線に沿って示した要部断面図である。図6(A)と図6(B)とにおいて、配線基板400は、図2(A)の配線基板300に類似した構造を有している。配線基板400は、ベース層410と、ベース層410の表面410a上に配置された配線パターン420とを含む。ベース層410をパターン化するプロセスは、第1実施例で使われたプロセスと同一であるから、改めて説明しない。配線パターン420は、複数のパッド422と複数の導電トレース424とを含む。第2実施例では、図6(A)に点線で表示されたジャンクション(junction)Iがベース層410の表面410aを低い配線密度を備える第1領域A1と高い配線密度を備える第2領域A2とに分けている。配線パターン420のパッド422は、第2領域A2に位置し、高い配線密度を備えている。
310,410 ベース層
310a,410a 表面
320,420 配線パターン
322,422 パッド
324,324 導電トレース
332,432 開口
330a,430a 第1サブソルダーマスク
330b、430b 第2サブソルダーマスク
A1 第1領域
A2 第2領域
I ジャンクション(junction)
d2,d3 ギャップ
Claims (12)
- ソルダーマスクを形成する方法であって、配線基板上のベース層の表面にソルダーマスクを形成することに適しており、そのうち、前記表面が第1領域および第2領域ならびに前記表面上に配線パターンを有する前記配線基板を含むものであり、前記方法が以下のステップ:
スクリーン印刷プロセスを実行することにより前記第1領域中の前記ベース層の前記表面上に第1サブソルダーマスクを形成すること;および
インクジェットプロセスを実行することにより前記第2領域中の前記ベース層の前記表面上に第2サブソルダーマスク形成すること;
を包括するものであることを特徴とする方法。 - 請求項1の前記方法であって、そのうち、前記第2サブソルダーマスクが第1領域および第2領域間のジャンクション(junction)中で既に形成された前記第1サブソルダーマスクと部分的にオーバーラップするように形成されるものであることを特徴とする方法。
- 請求項1の前記方法であって、そのうち、前記第1サブソルダーマスクが第1領域および第2領域間のジャンクション中で既に形成された前記第2サブソルダーマスクと部分的にオーバーラップするように形成されるものであることを特徴とする方法。
- ソルダーマスクを形成する方法であって、配線基板上のベース層の表面にソルダーマスクを形成することに適しており、そのうち、前記表面が第1領域および第2領域ならびに前記表面上に配線パターンを有する前記配線基板を含むものであり、前記方法が以下のステップ:
フォトリソグラフィープロセスを実行することにより前記第1領域中の前記ベース層の前記表面上に第1サブソルダーマスクを形成すること;および
インクジェットプロセスを実行することにより前記第2領域中の前記ベース層の前記表面上に第2サブソルダーマスク形成すること;
を包括するものであることを特徴とする方法。 - 請求項4の前記方法であって、そのうち、前記第2サブソルダーマスクが第1領域および第2領域間のジャンクション中で既に形成された前記第1サブソルダーマスクと部分的にオーバーラップするように形成されるものであることを特徴とする方法。
- 請求項4の前記方法であって、そのうち、前記第1サブソルダーマスクが第1領域および第2領域間のジャンクション中で既に形成された前記第2サブソルダーマスクと部分的にオーバーラップするように形成されるものであることを特徴とする方法。
- その上に形成されたソルダーマスクを有する配線基板であって:
第1領域および第2領域に分割された表面を有するベース層;
前記ベース層の前記表面上に配置された配線パターン;
前記第1領域中の前記ベース層の前記表面上に配置された第1サブソルダーマスク;および
前記第2領域中の前記ベース層の前記表面上に配置された第2サブソルダーマスクであり、前記第2サブソルダーマスクが前記第1領域および前記第2領域間のジャンクション(junction)中で前記第1サブソルダーマスクと部分的にオーバーラップするもの;
を包括するものであることを特徴とする配線基板。 - 請求項7の前記配線基板であって、そのうち、前記第1サブソルダーマスクが前記第1領域中の前記配線パターンの一部をカバーするものであることを特徴とする配線基板。
- 請求項7の前記配線基板であって、そのうち、前記第2サブソルダーマスクが前記第2領域中の前記配線パターンの一部を露出するものであることを特徴とする配線基板。
- 請求項7の前記配線基板であって、そのうち、前記第1領域内の前記配線パターンの前記領域が前記第2領域内の配線パターンの前記領域よりも小さい配線密度を有するものであること特徴とする配線基板。
- 請求項7の前記配線基板であって、そのうち、前記第1サブソルダーマスクが前記第2サブソルダーマスクよりも大きい厚さを有するものであることを特徴とする配線基板。
- 請求項7の前記配線基板であって、そのうち、前記第1サブソルダーマスクが前記第2サブソルダーマスクよりも小さい厚さを有するものであることを特徴とする配線基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094138042A TWI288590B (en) | 2005-10-31 | 2005-10-31 | Method of forming solder mask and circuit board with solder mask |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129178A true JP2007129178A (ja) | 2007-05-24 |
Family
ID=37996808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006078797A Pending JP2007129178A (ja) | 2005-10-31 | 2006-03-22 | ソルダーマスクを形成する方法とソルダーマスクを有する配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7520755B2 (ja) |
JP (1) | JP2007129178A (ja) |
TW (1) | TWI288590B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267693A (ja) * | 2009-05-13 | 2010-11-25 | Toray Ind Inc | ソルダーレジストの形成方法及び回路基板 |
JP2012033882A (ja) * | 2010-07-29 | 2012-02-16 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
JP2012104625A (ja) * | 2010-11-10 | 2012-05-31 | Nec Corp | 多層配線体の構造および製造方法 |
JP2013074027A (ja) * | 2011-09-27 | 2013-04-22 | Sekisui Chem Co Ltd | 電子部品の製造方法 |
KR101364538B1 (ko) | 2007-12-12 | 2014-02-18 | 삼성전자주식회사 | 적어도 2종의 전자 부품들의 실장 방법 및 실장 장치 |
WO2016178269A1 (ja) * | 2015-05-01 | 2016-11-10 | 株式会社メイコー | プリント配線基板の製造方法及びプリント配線基板 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5339968B2 (ja) * | 2009-03-04 | 2013-11-13 | パナソニック株式会社 | 実装構造体及びモータ |
DE102011011748A1 (de) * | 2011-02-18 | 2012-08-23 | Benteler Automobiltechnik Gmbh | Verfahren zum Verlöten von Bauelementen |
CN103229605B (zh) | 2011-07-25 | 2016-06-08 | 日本特殊陶业株式会社 | 布线基板 |
JP5762376B2 (ja) * | 2012-09-21 | 2015-08-12 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP2016012702A (ja) * | 2014-06-30 | 2016-01-21 | ファナック株式会社 | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 |
CN104302110B (zh) * | 2014-10-13 | 2017-07-04 | 广东依顿电子科技股份有限公司 | 一种键盘电路板的生产方法 |
CN110121243A (zh) * | 2018-02-05 | 2019-08-13 | 深圳市五株科技股份有限公司 | 印刷电路板及其加工方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0141868A1 (en) * | 1982-04-01 | 1985-05-22 | Inc. M & T Chemicals | High resolution phototransparency image forming with photopolymers |
US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
JPS60201694A (ja) | 1984-03-27 | 1985-10-12 | 松下電器産業株式会社 | プリント基板の製造方法 |
JPH06105827B2 (ja) | 1992-05-19 | 1994-12-21 | イビデン株式会社 | プリント配線板 |
JPH08204316A (ja) | 1995-01-27 | 1996-08-09 | Matsushita Electric Works Ltd | プリント配線板、及びその製造方法 |
JP2002299807A (ja) | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 回路基板及びその製造方法 |
US6841413B2 (en) * | 2002-01-07 | 2005-01-11 | Intel Corporation | Thinned die integrated circuit package |
JP4150626B2 (ja) | 2003-04-16 | 2008-09-17 | アルプス電気株式会社 | 配線基材およびそれを備えた電気機器並びにスイッチ装置 |
JP4198514B2 (ja) | 2003-04-23 | 2008-12-17 | 新光電気工業株式会社 | 無電解めっき方法 |
-
2005
- 2005-10-31 TW TW094138042A patent/TWI288590B/zh active
-
2006
- 2006-02-07 US US11/307,425 patent/US7520755B2/en active Active
- 2006-03-22 JP JP2006078797A patent/JP2007129178A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364538B1 (ko) | 2007-12-12 | 2014-02-18 | 삼성전자주식회사 | 적어도 2종의 전자 부품들의 실장 방법 및 실장 장치 |
JP2010267693A (ja) * | 2009-05-13 | 2010-11-25 | Toray Ind Inc | ソルダーレジストの形成方法及び回路基板 |
JP2012033882A (ja) * | 2010-07-29 | 2012-02-16 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
JP2012104625A (ja) * | 2010-11-10 | 2012-05-31 | Nec Corp | 多層配線体の構造および製造方法 |
JP2013074027A (ja) * | 2011-09-27 | 2013-04-22 | Sekisui Chem Co Ltd | 電子部品の製造方法 |
WO2016178269A1 (ja) * | 2015-05-01 | 2016-11-10 | 株式会社メイコー | プリント配線基板の製造方法及びプリント配線基板 |
JP6085393B1 (ja) * | 2015-05-01 | 2017-02-22 | 株式会社メイコー | プリント配線基板の製造方法及びプリント配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US7520755B2 (en) | 2009-04-21 |
US20070099123A1 (en) | 2007-05-03 |
TW200718317A (en) | 2007-05-01 |
TWI288590B (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007129178A (ja) | ソルダーマスクを形成する方法とソルダーマスクを有する配線基板 | |
JP2008140886A (ja) | 配線基板及びその製造方法 | |
CN105338740A (zh) | 印刷电路板及其制造方法 | |
WO2016181706A1 (ja) | 電子回路モジュール | |
JP5600808B2 (ja) | 多層ビア積層構造 | |
US20080223612A1 (en) | Wiring substrate and manufacturing method thereof | |
JP7249852B2 (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP5426567B2 (ja) | プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル | |
US20060265870A1 (en) | Printed circuit board and printed circuit board manufacturing method | |
JP5640613B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2005175185A (ja) | フレキシブル配線基板 | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US8720053B2 (en) | Process of fabricating a circuit board | |
US20240008176A1 (en) | Wiring substrate | |
JP2019110250A (ja) | 配線基板及びその製造方法 | |
JP2005353751A (ja) | プリント配線基板 | |
JP2630097B2 (ja) | 多層印刷配線板の製造方法 | |
US11917756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US10825599B2 (en) | Carrier structure | |
JP2011061035A (ja) | 半導体装置の製造方法及びマスク | |
JP3932689B2 (ja) | Tab用フィルムキャリアテープ | |
JPWO2016185607A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP2005223091A (ja) | エッチング方法およびそれを用いた回路装置の製造方法 | |
KR20220165454A (ko) | Pcb 기판을 포함하는 반도체 패키지 제조 방법 | |
JP2022175396A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |