JP2010267693A - ソルダーレジストの形成方法及び回路基板 - Google Patents

ソルダーレジストの形成方法及び回路基板 Download PDF

Info

Publication number
JP2010267693A
JP2010267693A JP2009116254A JP2009116254A JP2010267693A JP 2010267693 A JP2010267693 A JP 2010267693A JP 2009116254 A JP2009116254 A JP 2009116254A JP 2009116254 A JP2009116254 A JP 2009116254A JP 2010267693 A JP2010267693 A JP 2010267693A
Authority
JP
Japan
Prior art keywords
solder resist
resist layer
circuit board
film
bleed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009116254A
Other languages
English (en)
Other versions
JP2010267693A5 (ja
Inventor
Kazuya Nishioka
和也 西岡
Futoshi Okuyama
太 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2009116254A priority Critical patent/JP2010267693A/ja
Publication of JP2010267693A publication Critical patent/JP2010267693A/ja
Publication of JP2010267693A5 publication Critical patent/JP2010267693A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】ソルダーレジストの物性によらずソルダーレジストのブリード領域を小さくし、接合不良の生じない回路基板を得るための方法を提供すること。
【解決手段】回路基板の金属配線上に第1のソルダーレジスト層と第2のソルダーレジスト層を重ねて形成するソルダーレジスト層の形成方法であって、第1のソルダーレジスト層が端部において金属配線間にブリードしており、第2のソルダーレジスト層の端部が、前記第1のソルダーレジスト層の端部よりも金属配線が露出している側に位置するように形成することを特徴とするソルダーレジスト層の形成方法。
【選択図】 図2

Description

本発明は、半導体素子等を搭載する電子回路基板に用いられる回路基板およびその製造方法に関する。
エレクトロニクス製品の軽量化、小型化に伴い、プリント回路基板のパターニングの高精度化が求められている。中でも可撓性フィルム基板は、その可撓性ゆえに三次元配線ができ、エレクトロニクス製品の小型化に適していることから需要が拡大している。このような可撓性フィルム基板上の回路パターンは、絶縁性の確保のため、電子部品接続部分(インナーリード部分)および外部端子との接続部分(アウターリード部分)を除いて、ソルダーレジストで被覆される必要がある。ソルダーレジストは、光硬化型ソルダーレジストと熱硬化型ソルダーレジストの2種類に大別されるが、微細回路パターンの被覆用途としては、高い絶縁信頼性を発現する熱硬化型ソルダーレジストが広く用いられている。
熱硬化型ソルダーレジストによるソルダーレジスト層の形成には、一般的にスクリーン印刷法が用いられる。スクリーン印刷法では、ソルダーレジストの主剤および硬化剤と希釈溶剤とを混合攪拌して得られた高粘度ペースト状のソルダーレジストが、パターン形成されたスクリーンメッシュ上から回路パターン上へスキージにより押し出され、回路パターン上にパターン印刷される。パターン印刷されたソルダーレジストは乾燥され、次いで熱硬化される。
この工程の中で、印刷後、乾燥によりソルダーレジストの流動性が無くなるまでの間に、流動性を持ったソルダーレジストの最外周部が、毛細管現象により回路パターンの配線間に流れ出る「ブリード」が生じることがある。ブリードがICや電子部品の接合領域に達すると、これらの接合の際に接合不良となるおそれがある。一般的にソルダーレジストの粘度やチキソ性を上げることでブリードは抑制されるが、ソルダーレジストの粘度やチキソ性を上げると、印刷時にムラや気泡が発生し易くなる問題がある。
比較的流動性が低いソルダーレジストを使用する場合、回路パターン上にソルダーレジストをスクリーン印刷した後、ソルダーレジストへ送風することによりブリードを抑制する提案がある(特許文献1参照)。さらに、他にブリードを抑制する方法として、ソルダーレジストの最外周部と回路パターンの配線を斜めに交差させる方法や(特許文献2参照)、ソルダーレジストの塗布後に20℃以下の雰囲気で乾燥させる方法(特許文献3参照)などが提案されている。
特開2006−156573号公報 特開2006−173173号公報 特開2006−245355号公報
しかしながら、従来の提案はソルダーレジストの物性や回路パターンに対する制約が大きく、汎用的に利用できるものではなかった。また、回路パターンが微細化し、配線間のスペースが狭くなると、ブリード量が多くなりやすく、従来の提案ではブリードを十分に抑えることができなかった。
本発明はかかる課題を解決し、用いられるソルダーレジストの物性によらずソルダーレジストのブリード領域を小さくし、接合不良の生じない回路基板を得るための方法を提供することを目的とする。
すなわち本発明は、回路基板の金属配線上に第1のソルダーレジスト層と第2のソルダーレジスト層を重ねて形成するソルダーレジスト層の形成方法であって、第1のソルダーレジスト層が端部において金属配線間にブリードしており、第2のソルダーレジスト層の端部が、前記第1のソルダーレジスト層の端部よりも金属配線が露出している側に位置するように形成することを特徴とするソルダーレジスト層の形成方法である。
本発明によれば、用いられるソルダーレジストの物性によらずブリード領域を小さくすることができる。これにより、ブリードしたソルダーレジストによるICや電子部品接合不良を回避することができる。
回路パターン上に形成された第1のソルダーレジスト層端部の部分概略図 第2のソルダーレジスト層の端部が第1のソルダーレジスト層の端部よりも配線が露出した側へ形成された状態の部分概略図。 第2のソルダーレジスト層が第1のソルダーレジスト層の端部を覆うように部分的に形成された状態の部分概略図。 第2のソルダーレジスト層の端部が第1のソルダーレジスト層の端部よりも配線が露出していない側へ形成された状態の部分概略図。 第1のソルダーレジスト層と第2のソルダーレジスト層をそれぞれ異なるスクリーン版を用いてスクリーン印刷で形成する概略図。 第2のソルダーレジスト層の端部が第1のソルダーレジスト層の端部よりも配線が露出した側で、第1のソルダーレジスト層のブリード部分の上に形成された状態のインナーリード部分の概略図。 第2のソルダーレジスト層の端部が第1のソルダーレジスト層の端部よりも配線が露出した側で、第1のソルダーレジスト層のブリード部分を越えた部分に形成された状態のインナーリード部分の概略図。 第2のソルダーレジスト層の端部が第1のソルダーレジスト層の端部よりも配線が被覆された側に形成された状態のインナーリード部分の概略図。
本発明の回路基板は、可撓性フィルムの少なくとも片面に回路パターンが形成されている。そして該回路パターン上にソルダーレジスト層が2層以上に分けて形成されている。
本発明において、回路パターン保護のためのソルダーレジスト層の形成方法はスクリーン印刷、フォトリソ、インクジェットなどがあるが、効率的で安定した方法であるスクリーン印刷が好ましい。スクリーン版にはステンレスメッシュ、テトロンメッシュ、ハニカムメッシュ、メタルマスク、αメッシュなどが使用できる。印刷性、寸法精度の良いステンレスメッシュが好適に用いられる。
本発明では、ソルダーレジスト層は少なくとも2層形成される。以下、回路パターン上に最初に形成されるソルダーレジスト層を「第1のソルダーレジスト層」、その上に形成されるソルダーレジスト層を「第2のソルダーレジスト層」とする。第2のソルダーレジスト層上にさらに第3、第4・・のソルダーレジスト層が形成されることも差し支えない。
本発明において「ブリードする」とは、回路パターン上に形成されたソルダーレジスト層の最外周部が、毛細管現象により回路パターンの配線間に流れ出ることをいう。また、本発明において「ブリード領域」とは、配線を覆うソルダーレジスト層の端部からブリードしたソルダーレジストの先端までの領域をいう。ここで、「配線を覆うソルダーレジスト層の端部」は、ソルダーレジスト層を多層に形成した場合は、配線の最も外側まで覆っているソルダーレジスト層の端部を指す。さらに、「ソルダーレジスト層の端部」というときには配線を覆っている部分の端部を指し、ブリード領域は含めない。以下、本発明によりブリード領域を少なくできる理由について説明する。
第1のソルダーレジスト層は回路パターン上に直接形成されるため、その端部4から配線間にブリードする(図1)。そこで、第2のソルダーレジスト層を、その端部7が前記第1のソルダーレジスト層の端部4よりも金属配線が露出している側に位置するように形成する(図2)。第2のソルダーレジスト層の端部では、先にブリードしたソルダーレジストによりすでに配線間が埋まっているため、新たなブリードはほとんど起こらない。これにより、ブリード領域5を小さくすることができる。
このように、本発明はソルダーレジスト層を複数層形成し、それぞれの層の端部の位置を調整することにより見かけ上のブリード領域を小さくするものである。このような方法には以下のような利点がある。
まず、本発明の方法は用いるソルダーレジストの粘性やチキソ性に影響を受けることがない。したがって、どのようなソルダーレジストを用いても効果が得られる。
それから、ブリード領域を小さくできるということは、ICなどの電子部品との接合不良の生じない回路基板を得ることにつながる。つまり、ブリード領域5がICなどの実装領域3に達することは前記の通り好ましくない。そこで、第1のソルダーレジスト層を形成する領域を、本来形成すべき領域に比べて少し小さく留めておくことで、ブリード領域5がICなどの実装領域3に達しないように調整する。その上で第2のソルダーレジスト層を上記のように形成すれば、ソルダーレジスト層で覆うべき部分を過不足なく覆いつつ、ICや電子部品接合部にはブリードのない、接合信頼性に優れた回路基板を提供することができる。
また、本発明の方法は、ブリード量が多くなりやすい微細パターンをソルダーレジストで覆う場合に特に好ましく用いられる。
第2のソルダーレジスト層は、その端部が第1のソルダーレジスト層の端部よりも金属配線が露出している側に位置するように形成されていればよい。したがって、第2のソルダーレジスト層の端部がブリード領域の外側に位置してもよい。この場合、第2のソルダーレジスト層端部からのブリードが懸念されるが、第2のソルダーレジストのブリード量は第1のソルダーレジストのブリード量と比較して少ない。これは、第2のソルダーレジストは下部に第1のソルダーレジスト層があることで流動性が悪くなっている為であると推測される。ただし、第2のソルダーレジスト層の端部が第1のソルダーレジストがブリードした先端より100μmを超えて離れると、このような効果は失われることがある。そのため、第2のソルダーレジスト層の端部は、第1のソルダーレジストがブリードした先端を超えている場合には、該先端より100μm以内にあることが好ましい。
また、第2のソルダーレジストのブリードの影響を最小にするためには、第2のソルダーレジスト層の端部が第1のソルダーレジストがブリードした範囲内に位置するように形成することが好ましい。さらに、第2のソルダーレジスト層の端部を第1のソルダーレジストがブリードした先端に合わせると、ブリード領域をほぼなくすことができるため特に好ましい。
また、第2のソルダーレジスト層は第1のソルダーレジスト層を全て被覆するように形成される必要はなく、少なくとも第1のソルダーレジスト層の端部を含み、第1のソルダーレジスト層のブリード領域の一部または全部を被覆するように形成されていればよい(図3)。
各ソルダーレジスト層の端部を上記のように調整するのは、スクリーン印刷法の場合は、例えばスクリーン版の開口領域を調整することで達成できる。スクリーン版の開口端部がソルダーレジスト層の端部とほぼ一致するからである。
ソルダーレジストのブリード量は金属配線の膜厚やピッチ、断面形状の影響を受けて増減する。一般的にCOF(Chip on Film)基板などでは、通常、インナーリード部とアウターリード部で配線ピッチが異なり、配線の向いている方向も様々である。また、配線膜厚も品種により異なることが多い。そのため、インナーリード部とアウターリード部のそれぞれのブリード領域に合わせて最適な位置に第2のソルダーレジスト層を形成するためには、第1のソルダーレジスト層と第2のソルダーレジスト層を異なるスクリーン版を用いてスクリーン印刷により形成することが好ましい。例えば、第2のソルダーレジスト層を形成するために用いるスクリーン版として、配線ピッチが微細でブリード量が相対的に多くなりやすいインナーリード部での開口部が、アウターリード部での開口部よりも大きくなるようなものを用いることが好ましい(図5)。
本発明には一般的なエポキシ系、ポリイミド系、ウレタン系などの熱硬化型ソルダーレジストが用いられる。第1のソルダーレジスト層には絶縁信頼性が優れているポリイミド系やウレタン系が特に好んで用いられる。第2のソルダーレジスト層も同様の理由でポリイミド系やウレタン系が好ましく、第1のソルダーレジストと同種のものであることが特に好ましい。ただし、第1のソルダーレジスト層で絶縁信頼性が確保できていれば、第2のソルダーレジスト層は多少絶縁性に劣るものを用いてもよい。例えば、第2のソルダーレジストには位置精度が要求されることから、高い位置精度が得られる感光型のソルダーレジストを用いることも可能である。
第1のソルダーレジスト層の形成後、第2のソルダーレジスト層を形成する前に第1のソルダーレジスト層を乾燥させる必要がある。この時点で第1のソルダーレジスト層を完全に硬化させてもよいが、作業効率やコスト面からは、この時点では硬化させずに第2のソルダーレジスト層を形成し、2層のソルダーレジスト層を同時に硬化させるのが好ましい。なお、乾燥とはソルダーレジスト中の溶媒を揮発させて除去する工程であり、通常、70〜100℃の範囲で1分〜10分行われる。また、硬化とはより高温での処理によりソルダーレジストを架橋して固める工程であり、通常、100〜150℃の範囲で60分〜120分行われる。第2のソルダーレジストの形成後は、乾燥工程を経てから硬化を行ってもよいし、いきなり硬化温度にして乾燥と硬化を同時に行ってもよい。
また、第1のソルダーレジスト層の形成後、第2のソルダーレジスト層を形成する前に他の工程を行うこともできる。例えば、本方法をリール・トゥ・リールのフィルム回路基板に対し適用している場合には、第1のソルダーレジスト層を形成した後に一度フィルムを巻き取ってから、改めてフィルムを巻き出し、第2のソルダーレジスト層を形成することが可能である。このように、例えば工程管理上各ソルダーレジスト層の形成を別工程としなければならない場合であっても本発明の方法が適用できる。
ソルダーレジスト層の厚さには特に制限はないが、基板の屈曲性を損なわないことから5〜50μmであることが好ましい。ここでソルダーレジスト層の厚さとは、複数層が形成された部分においては全層の合計の厚さをいう。より好ましくは5〜20μmである。各層ごとの厚さには特に制限はなく、同じ厚さであっても異なっていてもよい。
次に、本発明を適用できる回路基板のうち、可撓性フィルム基板を高位置精度で製造する好ましい方法について説明する。このような可撓性フィルム基板は、補強板に剥離可能な有機物層を介して可撓性フィルムを貼り合わせて回路パターン及びソルダーレジスト層を形成する方法により製造されることが、高い寸法精度が得られるため好ましい。
本発明に用いられる補強板としては、ソーダライムガラス、ホウケイ酸系ガラスおよび石英ガラスなどの無機ガラス類、アルミナ、窒化シリコンおよびジルコニアなどのセラミックス、ステンレススチール、インバー合金およびチタンなどの金属ならびにガラス繊維補強樹脂を有する板などが挙げられる。これらの中でも、線膨張係数や吸湿膨張係数が小さいものが好ましく、その中でも、適当な可撓性が得られやすい点で、無機ガラス類と金属が好ましく、特に無機ガラス類が好ましい。
剥離可能な有機物層としては、例えば、アクリル系またはウレタン系の再剥離剤と呼ばれる粘着剤を挙げることができる。また、低温領域で粘着力が減少するもの、紫外線照射で粘着力が減少するものや、加熱処理で粘着力が減少するものも好適に用いられる。また、タック性があるシリコーン樹脂またはエポキシ系樹脂を使用することもできる。これらの中でも紫外線照射で粘着力が減少するものは粘着力の変化が大きく好ましい。紫外線照射で粘着力が減少するものの例としては、2液架橋型のアクリル系粘着剤が挙げられる。また、低温領域で粘着力が減少するものの例としては、結晶状態と非結晶状態間を可逆的に変化するアクリル系粘着剤が挙げられる。剥離可能な有機物層は、回路基板の加工中は十分な接着力があり、回路基板の剥離時は容易に剥離でき、回路基板に歪みを生じさせないために、弱粘着から中粘着と呼ばれる領域の粘着力のものが好ましい。
剥離可能な有機物層の厚みは、平坦性を確保し接着力にムラが生じないようにするため、0.1μm以上であることが好ましく、0.3μm以上であることがさらに好ましい。一方、剥離可能な有機物層の厚みが厚くなると有機物層の可撓性フィルム基板への投錨性がよくなるために粘着力が強くなるが、弱粘着から中粘着の領域を確保するためには、20μm以下であることが好ましく、10μm以下であることがさらに好ましい。また剥離可能な有機物層と補強板との粘着力の方が、剥離可能な有機物層と可撓性フィルム基板との粘着力よりも大きいことが好ましい。このように両側の粘着力を制御する方法として、例えば、粘着剤の熟成を利用する方法がある。すなわち、粘着力を強くする側に粘着剤を塗布してから、空気を遮断した状態で所定の期間架橋を進行させることで、粘着力が低下した表面を得ることができる。
本発明において補強板と可撓性フィルム基板の剥離力は、剥離可能な有機物層を介して補強板と貼り合わせた1cm幅の可撓性フィルム基板を剥離するときの180°方向ピール強度で測定される。剥離力を測定するときの剥離速度は300mm/分とする。本発明において、上述の剥離角を最適な範囲内に制御するためには、剥離力が0.098N/mから98N/mの範囲であることが好ましい。
本発明における可撓性フィルムとしては、プラスチックフィルム、例えば、ポリカーボネート、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどのフィルムを使用することができる。中でもポリイミドフィルムは、耐熱性に優れるとともに耐薬品性にも優れているので好適に使用される。また、低誘電損失など電気的特性が優れている点や低吸湿性の点で、液晶ポリマーが好適に採用される。可撓性のガラス繊維補強樹脂板を使用することも可能である。また、これらのフィルムが積層されていてもよい。上記ガラス繊維補強樹脂板の樹脂としては、例えば、エポキシ、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド(共)重合樹脂、ポリアミド、ポリイミドなどが挙げられる。
可撓性フィルムの厚さは、軽量化、小型化、あるいは微細なビアホール形成のためには薄い方が好ましく、一方、機械的強度を確保するためや平坦性を維持するためには厚い方が好ましい点から、4μmから125μmの範囲が好ましい。
回路板の可撓性フィルム上に形成される回路パターンは、抵抗値が小さい銅膜を主体として形成されていることが好ましく、サブトラクティブ法、セミアディティブ法、フルアディティブ法など公知の技術が採用できる。さらに、はんだ接合のための錫めっき、金めっきを施すこともできる。
次に、本発明の回路基板の製造方法の一例を説明するが、本発明は、これに限定されるものではない。
補強板である厚さ1.1mmの無機ガラス類からなる板に、スピンコーター、ブレードコーター、ロールコーター、バーコーター、ダイコーター、スクリーン印刷などを用いて、剥離可能な有機物を塗布する。間欠的に送られてくる枚葉基板に均一に塗布するためには、ダイコーターの使用が好ましい。剥離可能な有機物を塗布後、加熱乾燥や真空乾燥などにより乾燥し、厚みが2μmの剥離可能な有機物層を得る。塗布した剥離可能な有機物層上に、離型フィルム(ポリエステルフィルム上にシリコーン樹脂層を設けた)からなる空気遮断用フィルムを貼り合わせて1週間、室温で放置する。この期間は、熟成と呼ばれ、剥離可能な有機物の架橋が進行して、徐々に粘着力が低下する。放置期間や保管温度は、所望の粘着力が得られるように選択される。空気遮断用フィルムを貼り合わせる代わりに、窒素雰囲気中や真空中で保管することもできる。剥離可能な有機物を長尺フィルム基体に塗布、乾燥後、補強板に転写することも可能である。
続いて、可撓性フィルムである厚さ38μmのプラスチックフィルムを準備する。無機ガラス類からなる基板上の空気遮断用フィルムを剥がして、プラスチックフィルムを無機ガラス類からなる基板に貼り合わせる。プラスチックフィルムの片面または両面に金属膜(貼り合わせ面においては回路パターンであってもよい)があらかじめ形成されていても良い。プラスチックフィルムは、あらかじめ所定の大きさのカットシートにしておいて貼り付けても良いし、長尺ロールから巻きだしながら、貼り付けと切断をしてもよい。
そして、プラスチックフィルムの貼り合わせ面とは反対側の面に回路パターンを形成する。プラスチックフィルムの貼り合わせ面とは反対側の面に1〜10μmの厚さの金属膜が設けられている場合には、サブトラクティブ法によって回路パターン、搬送領域の補強パターンを形成する。すなわち、金属膜上にフォトレジスト膜を塗布し、これを乾燥し、回路パターンおよび補強パターンに対応したフォトマスクを介してフォトレジスト膜を露光する。露光パターンを現像し、金属膜の露出部分をエッチングして、回路パターンを形成する。その後、フォトレジスト膜を剥離する。
セミアディティブ法を用いる場合は、プラスチックフィルムの貼り合わせ面とは反対側の面に0.05〜1μmの厚さの金属膜を全面に設けておき、該金属膜上にフォトレジスト膜を塗布し、これを乾燥し、回路パターンおよび補強パターンに対応したフォトマスクを介してフォトレジスト膜を露光する。露光パターンを現像し、金属膜の露出部分に電気めっきにて金属膜を析出させ、回路パターンを形成する。その後、フォトレジスト膜を剥離し、最初に設けておいた金属膜をエッチングする。
フルアディティブ法を用いる場合は、プラスチックフィルムの貼り合わせ面とは反対側の面にパラジウム、ニッケルやクロムなどの触媒付与処理をし、乾燥する。ここで言う触媒とは、そのままではめっき成長の核としては働かないが、活性化処理をすることでめっき成長の核となるものである。次いで、フォトレジスト膜を塗布し、これを乾燥し、回路パターンおよび補強パターンに対応したフォトマスクを介してフォトレジスト膜を露光する。露光パターンを現像し、露出部分の触媒に活性化処理をしてから、無電解めっき液に浸漬し、金属膜を析出させ、回路パターンを形成する。
回路パターンを形成する金属膜は、抵抗値が低い点で銅であることが好ましい。また、サブトラクティブ法、セミアディティブ法においては、銅膜とプラスチックフィルムとの接着強度を大きくするために、ニッケル、クロム、チタンおよびこれらの合金から選ばれた薄膜を銅膜とプラスチックフィルムとの間に形成することが好ましい。必要に応じて、上記のように形成した金属膜パターン上に、金、ニッケル、錫などのめっきを施す。
続いて、第1のソルダーレジスト層をスクリーン印刷により形成し、乾燥する。次に第2のソルダーレジスト層をスクリーン印刷により形成し、乾燥する。そして第1のソルダーレジスト層と第2のソルダーレジスト層の硬化のための熱処理を行う。以上の方法により、本発明の回路基板を製造することができる。
以下、実施例を挙げて本発明をさらに具体的に説明するが、本発明はこれらに限定されるものではない。また、ブリード量は以下の部分を測定した。
<ブリード量測定方法>
金属配線上に形成されたソルダーレジスト層の端部と、該金属配線間に毛細管現象でブリードしたソルダーレジストの先端の距離を、ブリード量とした。各実施例、比較例ごとに、回路基板上の回路パターン20ピースを無作為に選択し、各ピースのインナーリード部の4辺について1箇所ずつのブリード量を測定し、各辺ごとに20点の平均を取った。
実施例1
厚さ38μm、幅400mmの長尺ポリイミドフィルム(“カプトン”150EN 東レデュポン(株)製)の片面に、スパッタリングにより、10nmのNi80Cr20層、100nmの銅層をこの順で積層して、スパッタ膜付きポリイミドフィルムを用意した。
厚さ1.1mm、370mm×470mmのソーダライムガラスに、ダイコーターで、有機物層として紫外線硬化型アクリル系の粘着剤“SKダイン”SW−22(綜研科学(株)製)と硬化剤L45(綜研科学(株)製)を50:1で混合したものを塗布し、80℃で2分乾燥した。乾燥後の有機物層厚みを2μmとした。次いで、有機物層に、ポリエステルフィルム上に離型容易なシリコーン樹脂層を設けたフィルムで構成される空気遮断用フィルムを貼り付けて(ソーダライムガラス/有機物層/シリコーン樹脂層/ポリエステルフィルムの構成)1週間、常温で静置した。
次に、空気遮断用フィルムを剥がしつつ、ガラス補強板の有機物層が形成されている側に、予め23℃、50%RHで24時間保存したスパッタ膜付きポリイミドフィルムを370mm×470mmに切り取り、23℃、50%RHの温湿度環境下で貼り付けた。その後、ガラス基板側から紫外線を5000mJ/cm照射し、有機物層を硬化させた。
次いで、銅層上にポジ型フォトレジストをスリットダイにて塗布して80℃で10分間乾燥した。次に、フォトマスクを介してフォトレジストを露光後、フォトレジストを現像して、めっき膜が不要な部分に厚さ17μmのレジスト層を形成した。次いで、銅膜を電極として電解めっきを行った。電解めっき液は、硫酸銅めっき液とした。厚さ11μmの銅めっき膜を形成後、フォトレジストをフォトレジスト剥離液で剥離し、続いて塩化鉄水溶液によるソフトエッチングにてレジスト層の下にあった銅層およびニッケル−クロム合金膜を除去した。引き続き、銅めっき膜上に、無電解めっきで厚さ0.4μmの錫層を形成し、回路パターンを得た。形成した回路パターンは、インナーリードとアウターリードを有する、幅約40mm、縦約25mmのCOFテストパターンであり、370mm×470mmのポリイミドフィルムに7列、18行の126ピース配列した。
回路パターンが形成されたポリイミドフィルム上の、各々のユニット中央部を中心とした、インナーリード部およびアウターリード部を除く40mm×20mmの領域に、NPR3300(日本ポリテック(株)製)をスクリーン印刷し、100℃で5分間乾燥して第1のソルダーレジスト層とした。このとき、ソルダーレジストにより被覆されている部分と金属配線が露出している部分の境界におけるインナーリード部の金属配線のピッチは38μmで、配線幅が10μm、スペースが28μmであった。第1のソルダーレジスト層の形成に用いたスクリーン版は325メッシュ、線径28μmのステンレスメッシュである。第1のソルダーレジスト層のブリード量はインナーリード部4辺とも120μmだった。
次に、NPR3300(日本ポリテック(株)製)を上記、第1のソルダーレジスト層の上にスクリーン印刷し、100℃で5分乾燥して第1のソルダーレジスト層とした。次いで、120℃で90分間保持して第1のソルダーレジスト層と第2のソルダーレジスト層の両方を熱硬化させた。第2のソルダーレジスト層の形成に用いたスクリーン版は、325メッシュ、線径28μmのステンレスメッシュであって、インナーリード部4辺全てにおいて、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約60μmの位置に形成できるように、開口部を設計したものである(図6のパターン)。
得られた回路基板の第1のソルダーレジスト層と第2のソルダーレジスト層を合わせた厚みは15μmであり、ブリード量は60μmであった。
実施例2
第2のソルダーレジスト層の形成に用いたスクリーン版を、325メッシュ、線径28μmのステンレスメッシュであって、インナーリード部4辺全てにおいて、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約100μmの位置に形成できるように、開口部を設計したものに変更したこと以外は実施例1と同様の方法で回路基板を得た(図6のパターン)。
得られた回路基板の第1のソルダーレジスト層と第2のソルダーレジスト層を合わせた厚みは15μmであり、ブリード量は20μmであった。
実施例3
第2のソルダーレジスト層の形成に用いたスクリーン版を、325メッシュ、線径28μmのステンレスメッシュであって、インナーリード部4辺全てにおいて、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約160μmの位置に形成できるように、開口部を設計したものに変更したこと以外は実施例1と同様の方法で回路基板を得た(図7のパターン)。
得られた回路基板の第1のソルダーレジスト層と第2のソルダーレジスト層を合わせた厚みは15μmであり、ブリード量は75μmであった。
実施例4
第2のソルダーレジスト層の形成に用いたスクリーン版を、325メッシュ、線径28μmのステンレスメッシュであって、インナーリード部4辺全てにおいて、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約260μmの位置に形成できるように、開口部を設計したものに変更したこと以外は実施例1と同様の方法で回路基板を得た(図7のパターン)。
得られた回路基板の第1のソルダーレジスト層と第2のソルダーレジスト層を合わせた厚みは15μmであり、ブリード量は100μmであった。
実施例5
第1のソルダーレジスト層の形成に250メッシュ、線径25μmのステンレスメッシュを使用し、第2のソルダーレジスト層の形成に400メッシュ、線径18μmのステンレスメッシュを使用したこと以外は実施例1と同様の方法で回路基板を得た。
得られた回路基板の第1と第2を合わせたソルダーレジスト層の厚みは13μmであり、ブリード量は60μmであった。
実施例6
実施例1と同様の方法で第1のソルダーレジスト層を形成した回路基板を得た。この回路基板のアウターリード部の配線ピッチは66μmで、配線幅33μm、スペース33μmであった。アウターリード部における第1のソルダーレジストのブリード量は100μmであった。続いて、第2のソルダーレジスト層の形成に用いたスクリーン版を、325メッシュ、線径28μmのステンレスメッシュであって、インナーリード部4辺全てにおいて、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約80μmの位置に形成でき、かつ、アウターリード部において、第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が露出している側へ約60μmの位置に形成できるように、開口部を設計したものに変更したこと以外は実施例1と同様の方法で回路基板を得た。得られた回路基板の第1のソルダーレジスト層と第2のソルダーレジスト層を合わせた厚みは15μmであり、インナーリード部とアウターリード部におけるブリード量はどちらも40μmであった。
比較例1
スクリーン版として200メッシュ、線径40μmのステンレスメッシュを使用し、ソルダーレジスト層を1層のみ形成したこと以外は実施例1と同様の方法で回路基板を得た。
得られた回路基板のソルダーレジスト層の厚みは11μmであり、ブリード量は120μmであった。
比較例2
第2のソルダーレジスト層の端部を第1のソルダーレジスト層の端部より金属配線が被覆されている側へ60μmの位置に形成したこと以外は実施例1と同様の方法で回路基板を得た(図8のパターン)。
得られた回路基板の第1と第2を合わせたソルダーレジスト層の厚みは15μmであり、ブリード量は120μmであった。
本発明は、半導体素子等を搭載する電子回路基板全般に利用することができる。特にパターンの微細化が進むTAB(Tape Automated Bonding)やCOF(Chip on Film)に最適である。本発明で得られた回路基板は主に液晶ディスプレイパネルや携帯電話の駆動ドライバとして使用される。
1 金属配線
2 第1のソルダーレジスト層
3 電子部品実装部分
4 第1のソルダーレジスト層の端部
5 ブリード量
6 第2のソルダーレジスト層
7 第2のソルダーレジスト層の端部
8 第1のソルダーレジスト層形成に用いるスクリーン版の端部
9 第2のソルダーレジスト層形成に用いるスクリーン版の端部
10 第1のソルダーレジスト層のブリード部分
11 第1のソルダーレジスト層の端部
12 第2のソルダーレジスト層の端部

Claims (5)

  1. 回路基板の金属配線上に第1のソルダーレジスト層と第2のソルダーレジスト層を重ねて形成するソルダーレジスト層の形成方法であって、第1のソルダーレジスト層が端部において金属配線間にブリードしており、第2のソルダーレジスト層の端部が、前記第1のソルダーレジスト層の端部よりも金属配線が露出している側に位置するように形成することを特徴とするソルダーレジスト層の形成方法。
  2. 第2のソルダーレジスト層の端部の少なくとも一部が、前記第1のソルダーレジスト層がブリードした領域内に存在するように形成する請求項1記載のソルダーレジスト層の形成方法。
  3. 第1と第2のソルダーレジスト層をそれぞれ異なるスクリーン版を用いてスクリーン印刷により形成する請求項1または2記載のソルダーレジスト層の形成方法。
  4. 請求項1〜3のいずれか記載の方法でソルダーレジスト層が形成されている回路基板。
  5. ソルダーレジスト層で覆われた金属配線を有する回路基板であって、前記回路基板の金属配線間にソルダーレジストがブリードしている領域が存在し、該ブリード領域の少なくとも一部において、ソルダーレジストが重ねて形成されていることを特徴とする回路基板。
JP2009116254A 2009-05-13 2009-05-13 ソルダーレジストの形成方法及び回路基板 Pending JP2010267693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116254A JP2010267693A (ja) 2009-05-13 2009-05-13 ソルダーレジストの形成方法及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116254A JP2010267693A (ja) 2009-05-13 2009-05-13 ソルダーレジストの形成方法及び回路基板

Publications (2)

Publication Number Publication Date
JP2010267693A true JP2010267693A (ja) 2010-11-25
JP2010267693A5 JP2010267693A5 (ja) 2012-05-17

Family

ID=43364444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116254A Pending JP2010267693A (ja) 2009-05-13 2009-05-13 ソルダーレジストの形成方法及び回路基板

Country Status (1)

Country Link
JP (1) JP2010267693A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614294A (ja) * 1984-06-18 1986-01-10 松下電器産業株式会社 プリント基板の製造方法
JPS61110490A (ja) * 1984-11-02 1986-05-28 松下電器産業株式会社 プリント基板へのレジスト膜形成方法
JPS63271997A (ja) * 1987-04-28 1988-11-09 Ibiden Co Ltd プリント配線板
JPH04106996A (ja) * 1990-08-24 1992-04-08 Seiko Epson Corp 回路基板
JPH05191021A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd プリント配線板
JPH06252550A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH06318777A (ja) * 1993-04-30 1994-11-15 Cmk Corp プリント配線板の製造方法
JPH09312463A (ja) * 1996-05-22 1997-12-02 Ajinomoto Co Inc パターンの形成方法
JP2003060332A (ja) * 2001-08-10 2003-02-28 Ibiden Co Ltd 配線基板の製造方法
JP2007129178A (ja) * 2005-10-31 2007-05-24 Kinko Denshi Kofun Yugenkoshi ソルダーマスクを形成する方法とソルダーマスクを有する配線基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614294A (ja) * 1984-06-18 1986-01-10 松下電器産業株式会社 プリント基板の製造方法
JPS61110490A (ja) * 1984-11-02 1986-05-28 松下電器産業株式会社 プリント基板へのレジスト膜形成方法
JPS63271997A (ja) * 1987-04-28 1988-11-09 Ibiden Co Ltd プリント配線板
JPH04106996A (ja) * 1990-08-24 1992-04-08 Seiko Epson Corp 回路基板
JPH05191021A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd プリント配線板
JPH06252550A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH06318777A (ja) * 1993-04-30 1994-11-15 Cmk Corp プリント配線板の製造方法
JPH09312463A (ja) * 1996-05-22 1997-12-02 Ajinomoto Co Inc パターンの形成方法
JP2003060332A (ja) * 2001-08-10 2003-02-28 Ibiden Co Ltd 配線基板の製造方法
JP2007129178A (ja) * 2005-10-31 2007-05-24 Kinko Denshi Kofun Yugenkoshi ソルダーマスクを形成する方法とソルダーマスクを有する配線基板

Similar Documents

Publication Publication Date Title
TW200305235A (en) Releasing layer transfer film and laminate film
JP2007013018A (ja) 配線回路基板
JP2008300881A (ja) 回路基板用部材およびそれを用いた電子部品実装回路基板の製造方法
JP4973122B2 (ja) 回路基板用部材および回路基板の製造方法
JP4260098B2 (ja) プラズマディスプレイ用プリント配線基板およびその製造方法
JP4178869B2 (ja) 回路基板用部材および回路基板の製造方法
JP2010267693A (ja) ソルダーレジストの形成方法及び回路基板
JP3760363B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2008243899A (ja) 回路基板の製造方法および回路基板
JP2006216888A (ja) 回路基板用材料とそれを用いた回路基板の製造方法
JP4006970B2 (ja) 両面回路基板の製造方法
JP2003273493A (ja) 回路基板の製造方法及び回路基板用部材
JP4314834B2 (ja) 回路基板の製造方法および回路基板用部材
JP2003101193A (ja) 回路基板の製造方法
JP4075652B2 (ja) 半導体装置の製造方法
JP3945341B2 (ja) 回路基板用部材
JP4158659B2 (ja) 電子部品実装回路基板の製造方法
JP4211413B2 (ja) 回路基板用部材
JP3808226B2 (ja) 電子部品実装用フィルムキャリアテープ
JP4862238B2 (ja) 回路基板の製造方法
JP2003101192A (ja) 回路基板の製造方法
JP4006971B2 (ja) 回路基板の製造方法
JP2005079375A (ja) 回路基板用部材およびその製造方法
JP2007194324A (ja) 回路基板用部材およびその製造方法
JP2004265913A (ja) 回路基板用部材および回路基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20120328

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20120328

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20130307

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130326

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130806

Free format text: JAPANESE INTERMEDIATE CODE: A02