KR101439089B1 - 다층 쓰루홀 적층 구조체 - Google Patents

다층 쓰루홀 적층 구조체 Download PDF

Info

Publication number
KR101439089B1
KR101439089B1 KR1020127031655A KR20127031655A KR101439089B1 KR 101439089 B1 KR101439089 B1 KR 101439089B1 KR 1020127031655 A KR1020127031655 A KR 1020127031655A KR 20127031655 A KR20127031655 A KR 20127031655A KR 101439089 B1 KR101439089 B1 KR 101439089B1
Authority
KR
South Korea
Prior art keywords
metal layer
dielectric layer
layer
surface portion
opening
Prior art date
Application number
KR1020127031655A
Other languages
English (en)
Other versions
KR20130051455A (ko
Inventor
양치광
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20130051455A publication Critical patent/KR20130051455A/ko
Application granted granted Critical
Publication of KR101439089B1 publication Critical patent/KR101439089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

금속층, 제1유전층의 제1개구 상에 형성된 제1 비아 금속층, 제2유전층의 제2개구 상에 형성된 제 2 비아 금속층을 포함하는 다층 비아 적층구조체가 개시된다. 제1 및 제2 비아 금속층은 각각 제1 및 제2 기저부, 제1 및 제2 상면부, 제 1 및 제 2 경사벽을 포함한다. 제 1 및 제 2 경사벽은 각각 제 1 및 제 2 상단, 제 1 및 제 2 하단을 포함한다. 제 2 상단은 제 1 기저부의 기하학적 중심에 가장 가까운 지점을 포함한다. 상기 지점의 수직 투영부는 제 1 경사벽과 만난다. 또는, 상기 기하학적 중심에 가장 가까운 제 2 하단의 지점은 수직 투영부를 갖는다. 상기 수직 투영부는 상기 금속층에 수직이며, 상기 제 1 경사벽과 만난다.

Description

다층 쓰루홀 적층 구조체{MULTI-LAYER THROUGH-HOLE STACKED LAYER STRUCTURE}
본 발명은 다층 비아 적층구조체에 관한 것으로, 특히 플렉시블(flexible) 반도체 또는 플렉시블 다층기판에 적용하는 다층 비아 적층구조체에 관한 것이다.
다층기판(multi layer substrate)은 패키징 기판(package substrate), 인쇄회로기판(printed circuit board), 플렉시블 패키징 기판(flexible package substrate) 및 플렉시블 인쇄회로(flexible printed circuit) 등을 제조하는 데에 사용될 수 있고, 고밀도 시스템으로의 정합은 현재 전자제품 소형화에 있어서 필연적인 추세이다. 특히, 업계에서는 여러 가지의 플렉시블하고 벤더블(flexible and bendable)한 전자 제품을 제조하기 위하여, 더 가볍고 더 얇으며 더 플렉시블한 반도체 소자 또는 플렉시블 다층기판에 대한 연구개발이 꾸준히 이루어지고 있다. 이러한 플렉시블 반도체 디바이스 또는 플렉시블 다층 기판은 플렉시블하고 벤더블한 여러 가지 전자 제품들에 더욱 효과적으로 적용될 수 있고, 전자 제품의 소형화 필요성을 충족시킬 수 있다. 플렉시블 다층기판의 두께가 얇을수록, 집적회로 및 다층기판의 라우팅 밀도(routing density)에 대한 요구도 더욱 높아진다.
도 1은 종래 기술에 따른 다층 비아 적층구조체를 도시한 도면이다. 도 1을 참조하면, 다층 비아 적층구조체는 종래 기술의 스택 비아(Stacked via) 기술에 따른 집적 회로 및 다층 기판의 라우팅 밀도를 높이기 위해 형성된 다층 베리드 비아(buried vias)를 구비한다. 도 1에 도시한 바와 같이, 스택 비아 적층구조체의 개념은, 집적회로 또는 다층기판에서 서로 다른 층에 위치한 금속층(금속선 또는 본드 패드)(10, 20, 30)을 모두 동일한 수직 위치 상에 위치시키는 것이다. 각 유전층(dielectric layers, 80, 90)을 형성한 이후, 금속층(10, 20)의 위치에 수직인 비아를 형성한다. 이후, 도전성 금속 물질이 비아 금속(60, 70)을 형성하기 위해 제공되어 더 높거나 낮은 다른 금속층(10, 20, 30)(금속 배선 또는 본드 패드)을 전기적으로 접속시킨다. 이는 집적 회로 및 다층기판의 라우팅 밀도를 감소시키는 효과적인 기술이다. 그러나 이런 기술은 경성(hard) 집적회로 및 경성(hard) 기판에 적용될 수 있을 뿐, 플렉시블 집적회로 및 플렉시블 다층기판에는 적용될 수 없다. 이러한 스택 비아 적층구조체의 특성은 비아 영역(via area)에 많은 양의 금속 물질이 수렴되도록(gather)하고, 따라서 이러한 스택 비아 적층구조체가 거의 유연성을 갖지 못하게 되는 주된 이유가 된다. 만약 종래 기술에 따른 스택드 비아 적층구조체가 플렉시블 집적 회로 및 플렉시블 다층 기판에 적용된다면, 벤딩 동작(action)이 스택 비아 적층구조체를 쉽게 손상시킬 수 있다.
도 2를 참조하면, 종래 기술에 따른 스택드 비아 기술에 따라, 집적회로 및 다층기판의 라우팅 밀도를 향상시키기 위해 형성된 크로스-층 비아(cross-layer via)를 구비한 다층 비아 적층구조체를 도시하고 있다. 스택드 비아 적층구조체의 개념 또한 서로 다른 층의 금속층(금속선 또는 본드 패드)(10, 20)을 동일 수직 위치에 위치시키는 것이다. 각각의 유전층(dielectric layers, 80, 90)이 금속층(10, 20)을 절연(insulate)시키기 위해 형성된다. 하나의 수직 비아가 상기 모든 층들을 관통하도록 형성된다. 이후, 도 2에 도시된 비아 금속(60)이 식각 공정(etching process) 또는 빌드업 공정(build up process)에 의해 형성되어 다른 금속층(10, 20)을 전기적으로 접속시킨다. 그러나 이런 기술은 단지 경성(hard) 집적회로 및 경성(hard) 다층기판에만 적용될 수 있다. 이러한 스택드 비아 적층구조체의 특성(property)은 비아 영역(via area)에 많은 양의 금속 물질이 집결되도록 하므로 스택드 비아 적층구조체는 유연성(flexibility)을 거의 가지지 못한다. 따라서 이러한 스택드 비아 적층구조체는 플렉시블 집적회로 및 플렉시블 다층기판에 적용되지 못한다.
도 3을 참조하면, 경사벽(inclined wall)을 구비하고, 또 다른 종래 기술의 스택드 비아 기술에 따라 형성된 크로스-층 비아(cross-layer via)를 구비한 다층 비아 적층구조체를 도시하고 있다. 도 2에 도시된 종래기술과 유사하게, 스택드 비아 적층구조체의 개념은, 서로 다른 층의 금속층(금속선 또는 본드 패드)(10, 20)을 대략 동일 수직 위치에 위치시키는 것이다. 각각의 유전층(dielectric layers, 80, 90)은 금속층(10, 20)을 다른 금속으로부터 절연시키기 위해 사용된다. 하나의 수직 비아가 상기 전 층들을 관통하여 형성된다. 이후, 도 3에 도시된 바와 같이, 식각 공정(etching process) 또는 빌드업 공정(build up process)에 의해 비아 금속(60)을 형성하여 서로 다른 금속층(10, 20)을 전기적으로 접속시킨다. 그러나, 단일의 수직 비아의 벽(wall)은 기울어져 있어야 하고 반드시 특정한 각도를 가져야 한다. 결과적으로, 다층 기판 내의 금속층(본드 패드)(20, 60)으로 채워진 영역은 더 커지게 되고, 그 결과 낮은 라우팅 밀도를 초래하게 된다.
도 4를 참조하면, 종래 기술인 엇갈림 비아(staggered via) 기술에 따라 형성된 다층 베리드 비아(multi-layer buried vias)를 구비한 다층 비아 적층구조체가 도시되어 있다. 도 4에 도시한 바와 같이, 다층 비아 적층 구조체는, 먼저 비아 금속(60)이 금속층(10) 상에 형성되고, 유전층(80)의 표면 상에 (비아 금속(70)과의 접속을 위한) 특정 위치(certain position)와 특정 영역(certain area)을 갖도록 외부로 확장된다. 이어서, 유전층(90)이 형성되고, 개구(open)가 상기 특정 영역에 형성되며, 비아 금속(70)이 상기 특정 영역에 형성된다. 도 4에 도시한 바와 같이, 비아 금속(70)의 단부(edge)을 통과하는 수직선(vertical line, 99)이 상술한 비아 금속(60)의 특정 영역과 만난다. 이는 상술한 특정 영역을 제외하고, 비아 금속(70)이 비아 금속(60)과 가능한한 겹치지 않도록 하는 종래기술의 일반적인 배열이다. 이러한 종래 기술에 의한 구조체는 현재 가장 보편적이고, 널리 쓰이고 있지만, 이는 도 3에 도시된 스택드 비아 적층 구조체만큼 집적회로 및 다층기판의 크기를 많이 감소시킬 수는 없다. 따라서, 이러한 다층 비아 적층구조체는 집적회로 및 다층기판의 라우팅 밀도를 줄이기에는 여전히 본질적인 한계를 가지고 있다. 비록 이러한 다층 비아 적층구조체의 유연성(flexibility)이 스택드 비아 적층구조체의 유연성보다 더 좋음에도 불구하고, 종래 기술의 스태거드 비아 기술의 범위는 오늘날 플렉시블 집적 회로와 플렉시블 다층 기판에 대한 라우팅 밀도의 요구를 더 이상 만족시킬 수 없다.
따라서, 상술한 종래 기술의 문제점을 해결하고, 한계를 극복하여 플렉시블 집적 회로 및 플렉시블 다층 기판의 라우팅 밀도를 증가시키면서, 집적 회로 및 플렉시블 다층 기판에 대한 더 얇고 더 플렉시블한 요구사항을 충족시킬 수 있는 다층 비아 적층구조체를 개발할 필요가 있다.
본 발명의 목적은, 플렉시블 반도체 소자 또는 플렉시블 다층 기판에 적용할 수 있는, 더 얇고 더 플렉시블하며, 더 높은 라우팅 밀도를 갖는 다층 비아 적층구조체를 제공하는 것이다. 또한, 본 발명의 더 높은 라우팅 밀도의 특성은 일반적인 패키징 기판(package substrate) 또는 인쇄 회로 보드에도 유용할 수 있다.
본 발명에 의한 다층 비아 적층구조체는 금속층(metal layer), 제 1 유전층(a first dielectric layer), 제 1 비아 금속층(a first via metal layer), 제 2 유전층(a second dielectriclayer), 및 제 2 비아 금속층(a second via metal layer)를 포함한다. 제 1 유전층은 금속층을 피복하고, 금속층 상부에 제 1 개구(a first open)를 구비한다. 제 1 비아 금속층은 제 1 개구 내 및 제 1 유전층 상에 형성되고, 제 1 기저부(a first bottom), 제 1 유전층 상에 형성된 제 1 상면부(a first top portion), 및 제 1 경사벽(a first inclined wall)을 포함한다. 상기 제 1 경사벽은, 제 1 상면부에 연결되는 제 1 상단(a first top edge), 제 1 기저부에 연결된 제 1 하단(a first bottom edge)을 포함하고, 제 1 기저부는 기하학적 중심(geometric center)을 갖는다. 제 2 유전층은 제 1 비아 금속층을 피복하고, 제 1 비아 금속층의 제 1 상면부 및 제 1경사벽 상부에 형성된 제 2 개구(a second open)를 구비한다. 제 2 비아 금속층은 제 2 개구 및 제 2 유전층 상에 형성되고, 제 2 기저부(a second bottom), 제 2 유전층 상에 형성된 제 2상면부, 및 제 2 경사벽(a second inclined wall)을 포함한다. 제 2 경사벽은 제 2 상면부에 연결된 제 2 상단(a second top edge)과, 제 2 기저부에 연결된 제 2 하단을 포함한다. 주의할 것은, 제 2 상단은 기하학적 중심에 가장 가까운 지점(point)를 갖는다는 것이다. 금속층에 수직인 상기 지점의 수직 투영부(projection)는 제 1 경사벽과 만난다. 또는, 제 2 하단은 기하학적 중심에 가장 가까운 지점을 갖는다. 또한, 금속층에 수직인 상기 지점의 수직 투영부는 제 1 경사벽과 만난다.
도 1은 종래 기술의 스택 비아 기술에 따라 형성된 다층 베리드 비아를 구비한 다층 비아 적층구조체를 도시한 도면이다.
도 2는 종래 기술의 스택 비아 기술에 따라 형성된 크로스-층 비아(블라인드 비아, blind vias)를 구비한 다층 비아 적층구조체를 도시한 도면이다.
도 3은 또 다른 종래 기술의 스택 비아 기술에 따라 형성되고 경사벽이 구비된 크로스-층 비아를 포함하는 다층 비아 적층구조체를 도시한 도면이다.
도 4는 종래 기술의 엇갈림 비아(스태거드 비아)에 따라 형성된 다층 베리드 비아를 구비한 다층 비아 적층구조체를 도시한 도면이다.
도 5는 본 발명의 제 1실시예에 따른 다층 비아 적층구조체를 도시한 도면이다.
도 6은 본 발명의 제 2실시예에 따른 다층 비아 적층구조체를 도시한 도면이다.
도 7은 본 발명의 비교 실시예에 따른 다층 비아 적층구조체를 도시한 도면이다.
도 8a 내지 도 8h는 본 발명의 제 2실시예에 따른 다층 비아 적층구조체를 개략적으로 제조하는 방법에 대한 흐름도이다.
도 5는 본 발명의 제 1실시예에 따른 다층 비아 적층구조체를 도시한 도면이다. 도 5를 참조하면, 본 발명의 제 1실시예에 따른 다층 비아 적층 구조체는 금속층(100), 제 1 유전층(202), 제 1 비아 금속층(102), 제 2 유전층(204) 및 제 2 비아 금속층(104)을 포함한다. 도 5에 도시된 바와 같이, 금속층(100)은 플렉시블한 반도체 회로(flexible semiconductor circuit) 또는 플렉시블한 다층 기판의 금속 배선(metal line) 또는 본드 패드(bond pad)로 사용된다. 제 1 유전층(202)은 금속층(100)을 피복하며, 금속층(100) 상에 제 1 개구(a first open)를 구비한다. 제 1 비아 금속층(102)은 제 1 개구 내 및 제 1 유전층(202) 상에 형성된다. 제 1 비아 금속층(102)은 제 1기저부(bottom portion, 102-1), 제 1 상면부(top portion, 102-2) 및 제 1 경사벽(inclined wall, 102-3)을 포함한다. 도면에 도시된 바와 같이, 제 1기저부(102-1)는 제 1 개구의 위치에 형성되며, 기하학적 중심(geometric center)을 갖는다. 기하학적 중심은, 제 1기저부(102-1)의 형상에 따라 대칭선(symmetry line) 또는 원의 중심일 수 있다. 제 1 상면부(102-2)는 제 1 유전층(202) 상에 형성된다. 제 1 경사벽(102-3)은 제 1 상단(a first top edge) 및 제 1 하단(a first bottom edge)을 갖는다. 제 1 상단은 제 1 상면부(102-2)에 연결된다. 제 1 하단은 제 1 기저부(102-1)에 연결된다.
제 2 유전층(204)은 제 1 비아 금속층을 피복한다. 제 1 비아 금속층(102)의 형상(appearance)이 함몰되어(hollow)있기 때문에, 그 위에 형성된 제 2 유전층(204)의 형상 또한 유사하게 함몰되어 있다. 도면에 도시된 바와 같이, 제 2 개구는 제 1 비아 금속층(102)의 제 1 상면부(102-2) 상에 형성된다. 제 2 비아 금속층은 제 2 개구 내 및 제 2 유전층 (204) 상에 형성된다. 제 2 비아 금속층은 제 2 기저부(104-1), 제 2 상면부(104-2), 제 2 경사벽(104-3)을 포함한다. 제 2 기저부(104-1)는 제 2 개구의 위치에 형성된다. 제 2 상면부(104-2)는 제 2 유전층(2040) 상에 형성된다. 제 2 경사벽(104-3)은 제 2 상단 및 제 2 하단을 포함한다. 제 2 상단은 제 2 상면부(104-2)에 연결된다. 제 2 하단은 제 2 기저부(104-1)에 연결된다.
제 1 비아 금속층(102)의 제 1 상면부(102-2)는, 엇갈림 다층 비아 적층구조체(staggered multi-layer via structure) 형성시 주지된 위치-이후 제 2 비아 금속층(104)이 소정 방식으로(predeterminedly) 형성되고 제 2기저부(104-1)와의 접합을 위해 마련되는 위치-를 포함하도록 회부로 확장된다. 본 발명과 종래 기술의 중요한 차이점은, 제 2 비아 금속층(104)의 제 2 상단이 제 1 기저부(102-1)의 기하학적 중심(110)에 가장 근접한 지점(point)을 갖는다는 것이다. 상기 지점의 수직 투영부(vertical projection, 112)는 금속층(100)에 수직이고, 제 1 경사벽(102-3)과 만난다. 즉, 상부에서 보면, 제 1 비아 금속층(102)과 제 2 비아 금속층(104)이 서로 일부 중첩되어(partially overlapped) 있다.
도 6은 본 발명의 제 2실시예에 따른 다층 비아 적층 구조체를 도시한 도면이다. 도 6을 참조하면, 본 발명의 제 2실시예에 따른 적층구조체는 제 1실시예에 따른 적층 구조체와 유사하다. 그러나, 도면에 도시된 바와 같이, 제 2 유전층(204)의 제 2 개구는 제 1 상면부(102-2) 및 제 1 경사벽(102-3) 상에 존재한다. 제 2 개구는 제 1 상면부(102-2)의 일부 및 제 1 경사벽(102-3)의 일부를 노출시킨다. 따라서, 제 2 유전층(204)의 제 2 기저부(104-1)의 제 2 하단은 제 1 기저부(102-1)의 기하학적 중심(110)에서 가장 근접한 지점을 갖는다. 상기 지점의 수직 투영부(114)은 금속층(100)에 수직이고, 제 1 경사벽(102-3)과 만난다. 즉, 상부에서 보면, 제 1실시예에 비해 제 1 비아 금속층(102)과 제 2 비아 금속층(104)이 서로 더 많이 중첩되어 있다.
도 7은 본 발명의 비교 실시예에 따른 다층 비아 적층구조체를 도시한 도면이다. 도 7을 참조하면, 비교 실시예의 적층 구조체는 제 1실시예 및 제 2실시예에서의 적층 구조체와 유사하다. 그러나, 비교 실시예와 제 1및 제 2실시예와의 중요한 차이점은: 제 2 비아 금속층(104)의 제 2 기저부(104-1)의 제 2하단이 제 1 기저부(102-1)의 기하학적 중심(110)에 가장 근접한 지점을 갖는다는 것이다. 하지만, 상기 지점-금속층(100)에 수직인 지점-의 수직 투영부(114)는 제 1기저부(102-1)와는 만나지만, 제 1 경사벽(102-3)과는 만나지 않는다. 즉, 상부에서 보면, 본 비교 실시예의 경우 제 1 비아금속층(102)과 제 2 비아 금속층(104)이 제 1 및 제 2실시예에 비해 보다 많이 서로 중첩되어 있다. 비교 실시예에 따른 다층 비아 적층구조체는 오히려 도 2 및 도 3에 도시된 종래 기술에 따른 스택 다층 비아 적층구와 유사하다. 따라서, 비교 실시예의 다층 비아 적층구조체의 유연성(flexibility)은 그렇게 양호하지는 않다.
도 5와 도 6에 도시된 본 발명의 실시예와 도 7에 도시된 비교 실시예를 비교해봄으로써, 본 발명에 따른 다층 비아 적층구조체가 스태그 비아 적층 구조체(staggered via structure)- 이러한 적층 구조체는 플렉시블 집적 회로 및 플렉시블 다층 기판의 유연성에 대한 요구를 충족시킴-를 유지하면서도, 플렉시블 집적 회로 및 플렉시블 다층 기판의 두께가 보다 얇게 되도록 할 뿐만 아니라, 플렉시블 집적 회로 및 플렉시블 다층 기판의 라우팅 밀도를 더욱 증대시킨다. 또한, 본 발명에 따른 다층 비아 적층구조체는 종래 기술에 따른 스택 비아 적층구조체-스택 비아 특성으로 인해 단지 일방적으로 라우팅 밀도를 향상시키기 위해 많은 양의 금속 물질(metal material)이 비아 영역(via area)에 형성되고 모이는 적층구조체-와는 상이하다. 따라서, 종래 기술에 따른 스택 비아 적층구조체는 거의 유연성이 없고, 결과적으로 플렉시블 집적 회로 및 플렉시블 다층 기판에 적용할 수 없다.
도 8a 내지 도 8h는, 본 발명의 제 2실시예에 따른 다층 비아 적층구조체의 제조 방법에 대한 흐름도(flow chart)를 개략적으로(in profile) 도시한 것이다.
도 8a에 도시된 바와 같이, 금속층(100)이 플렉시블 집적 회로 및 플렉시블 다층 기판의 유전층(200) 상에 형성된다.
도 8b에 도시된 바와 같이, 제 1 유전층(202)이 금속층(100) 상에 형성되어 금속층(100)을 피복한다.
도 8c에 도시된 바와 같이, 금속층(100) 상부에 제 1 개구가 형성된다. 제 1 개구는 리소그래피 공정(lithography process) 또는 광학 레이저 드릴링(optical laser drilling)에 의해 형성될 수 있지만, 분해능(resolution)에 관한 한 피사계 심도가 제 1개구 및 에너지를 확정하기에 충분히 양호하고, 광학 레이저 드릴링의 해상도가 평탄하지 않은 층의 표면에 제 1개구를 형성하기에 충분히 양호하다면, 본 발명은 리소그래피 공정이나 광학 레이저 드릴링에 대하여 어떤 특별한 제한도 없다.
도 8d에 도시된 바와 같이, 금속 리프트 오프 공정(metal lift off process)에 사용된 네거티브 포토레지스트(negative hotoresist)를 예로 들면, 적어도 하나의 포토레지스트층(photoresist layer, 203)이 제 1 유전층(202) 상에 증착된다. 포토레지스트층-제 1 비아 금속층(102)으로 예정된 위치(perdermined position)에 있는 포토레지스트층(203-1)은 제외함-에 대해 포토리소그래피 공정이 진행된 이후, 상기 예정된 위치에 있는 포토레지스트층(203-1)을 제거하기 위해, 현상액(developer)이 사용된다. 이후 제 1 비아 금속층(102)이 형성된다.
이어서 도 8e를 참조하면, 포토레지스트층(203)과 그 상부에 형성된 금속층이 제거된 후, 제 1 비아금속층(102)이 형성됨과 동시에 소정 영역(predetermined area)에 제 1 비아 금속층(102)의 제 1 개구, 제 1 기저부, 제 1 상면부 및 제 1 경사벽이 형성된다. 본 발명은 제 1 비아 금속층(102)의 형성 방법에 있어서, 특별한 제한을 갖지 않는다. 그럼에도 불구하고, 발명자에 의해 수행된 실제 실험 결과, 정확한 위치와 정확한 형상 및 고른(even) 두께를 갖는 금속층을 형성하기 위해 메탈 리프트 오프 공정이 바람직하다.
도 8f에 도시된 바와 같이, 제 2 유전층(204)은 제 1 비아 금속층(102)을 피복하도록 형성된다. 제 1 비아 금속층(102)의 형상이 함몰(hollow)되어 있기 때문에, 제 2 유전층(204) 또한 유사하게 움푹 파여져 있다.
도 8g에 도시된 바와 같이, 제 1 비아 금속층(102)의 제 1 상면부와 제 1 경사벽 상부에 제 2 개구가 형성된다. 제 2 개구는 리소그래피 공정(lithography process)이나 광학 레이져 드릴링(optical laser drilling)에 의해 형성될 수 있지만, 해상도(resolution)에 관한 한 피사계 심도가 제 1개구 및 에너지를 확정하기에 충분히 양호하고, 광학 레이저 드릴링의 해상도가 평탄하지 않은 층의 표면에 제 1개구를 형성하기에 충분히 양호하다면, 본 발명은 리소그래피 공정이나 광학 레이저 드릴링에 대하여 어떤 특별한 제한도 없다.
도 8h에 도시된 바와 같이, 제 2 개구 내 및 제 2 개구 주변의 소정 영역에, 제 2 비아 금속층(104)의 제 2 개구, 제 2 기저부, 제 2 상면부 및 제 2 경사벽이 형성될 수 있다. 제 2 비아 금속층(104)의 제 2하단 지점-제 1 기저부(102-1)의 기하학적 중심에서 가장 가까운 지점-은 수직 투영부(114)를 갖는다. 수직 투영부(114)는 제 1경사벽과 만난다. 한편, 제 2 비아 금속층(104)의 형성 방법은 제 1 비아 금속층(102)의 형성에서와 같이, 메탈 리프트 오프 공정이 사용될 수 있다. 본 발명은 제2 비아 금속층의(104) 형성 방법에 있어서, 특별한 제한을 갖지 않는다. 그럼에도 불구하고, 발명자에 의해 수행된 실제 실험 결과, 모든 공정 중에서 메탈 리프트 오프 공정이 바람직하며, 특히 도 8g에 도시된 것과 같이 제 2 개구의 기저부 표면이 평평하지 않은(uneven) 경우 메탈 리프트 오프 공정이 바람직하다. 정확한 위치, 정확한 형상 및 고른 두께를 갖는 제 2 비아 금속층(104)을 형성하기 위해, 메탈 리프트 오프 공정이 바람직하다. 상기에서 본 발명의 제 2실시예에 따른 다층 비아 적층 구조체의 제조 방법에 대하여 예시적으로 설명하였지만, 동일한 제조 방법이 본 발명의 제 1실시예에도 적용될 수 있다. 주의할 것은, 제 2 개구의 결정 위치가 제 1 실시예와 다르다는 것이다.
결론적으로, 본 발명에 따른 다층 비아 적층구조체는 플렉시블 집적회로와 플렉시블 다층 기판에 대해 요구되는 보다 얇고 플렉시블한 요구를 충족시킬 수 있을 뿐만 아니라 동시에 플렉시블 집적회로 및 플렉시블 다층 기판의 라우팅 밀도를 증가 시킨다.
본 발명이 속하는 기술 분야의 통상의 기술자에 의해 이해될 수 있는 것과 같이, 상술한 본 발명의 바람직한 실시예는 본 발명을 제한하기 위한 것이라기 보다는 예시적으로 설명하기 위한 것이다. 첨부된 특허청구범위의 정신 및 범위 내에서, 상기 실시예는 다양한 변경(carious modifications)을 포함하며 유사한 배열(similar arrangements)이 포함되고, 청구항의 범위는 모든 변경 사항과 유사한 구조를 포함하도록 최대한 넓게 해석되어야 한다.

Claims (16)

  1. 금속층;
    상기 금속층을 피복하며, 상기 금속층 상부에 제 1 개구를 구비한 제 1 유전층；
    상기 제 1 개구 내 및 상기 제 1 유전층 상에 형성되며, 제 1 기저부, 상기 제 1 유전층 상에 형성된 제 1 상면부 및 제 1 경사벽-상기 제 1 경사벽은 상기 제 1 상면부에 연결되는 제 1 상단 및 상기 제 1 기저부에 연결되는 제 1 하단을 포함하고, 상기 제 1 기저부는 기하학적 중심을 가짐-을 포함하는 제 1 비아 금속층;
    상기 제 1 비아 금속층을 피복하며, 제 2 개구-상기 제 1 비아 금속층의 상기 제 1 상면부와 상기 제 1경사벽의 상부에 있는 제 2개구-를 구비한 제 2 유전층；및
    상기 제 2 개구 내 및 상기 제 2 유전층 상에 형성되며, 제 2 기저부, 상기 제 2 유전층 상에 형성된 제 2 상면부 및 제 2 경사벽-상기 제 2 경사벽은 상기 제 2 상면부에 연결되는 제 2 상단 및 상기 제 2 기저부에 연결되는 제 2하단을 포함하고, 상기 제 2 상단은 상기 제1 기저부의 상기 기하학적 중심에 가장 근접한(closest) 지점(point)을 가지며, 상기 지점의 수직 투영부(a vertical projection)는 상기 금속층에 수직이고 상기 제 1 경사벽과 만남-을 포함하는 제 2 비아 금속층을 포함하는 다층 비아 적층구조체.
  2. 제 1항에 있어서,
    상기 제 2 비아 금속층이 금속 리프트 오프 공정(metal lift off process)에 의해 형성되어 상기 제 2 기저부, 상기 제 2 상면부 및 상기 제 2 경사벽이 동시에 형성되는 것을 특징으로 하는 다층 비아 적층구조체.
  3. 제 1항에 있어서,
    상기 제 1 비아 금속층이 금속 리프트 오프 공정에 의해 형성되어 상기 제 1 기저부, 상기 제 1 상면부 및 상기 제 1 경사벽이 동시에 형성되는 것을 특징으로 하는 다층 비아 적층구조체.
  4. 제 1항에 있어서,
    상기 다층 비아 적층구조체는 플렉시블 다층 기판 또는 플렉시블 반도체 회로에 적용되는 것을 특징으로 하는 다층 비아 적층구조체.
  5. 금속층;
    상기 금속층을 피복하며, 상기 금속층 상부에 제 1 개구를 구비한 제 1 유전층；
    상기 제 1 개구 내 및 상기 제 1 유전층 상에 형성되며, 제 1 기저부, 상기 제 1 유전층 상에 형성된 제 1 상면부 및 제 1 경사벽-상기 제 1 경사벽은 상기 제 1 상면부에 연결되는 제 1 상단 및 상기 제 1 기저부에 연결되는 제 1 하단을 포함하고, 상기 제 1 기저부는 기하학적 중심을 가짐-을 포함하는 제 1 비아 금속층;
    상기 제 1 비아 금속층을 피복하고, 제 2개구-상기 제 1 비아 금속층의 상기 제 1 상면부 및 상기 제 1 경사벽의 상부에 있는 제 2개구-를 구비한 제 2 유전층；및
    상기 제 2 개구 내 및 상기 제 2 유전층 상에 형성되며, 제 2 기저부, 상기 제 2 유전층 상에 형성된 제 2 상면부 및 제 2 경사벽-상기 제 2 경사벽은 상기 제 2 상면부에 연결되는 제 2 상단 및 상기 제 2 기저부에 연결되는 제 2 하단을 포함하고, 여기서 상기 제 2 하단은 상기 제1 기저부의 상기 기하학적 중심에 가장 근접한(closest) 지점(point)을 가지며, 상기 지점의 수직 투영부(a vertical projection)는 상기 금속층에 수직이고 상기 제 1 경사벽과 만남-을 포함하는 제 2 비아 금속층을 포함하는 다층 비아 적층구조체.
  6. 제 5항에 있어서,
    상기 제 2 비아 금속층이 금속 리프트 오프 공정에 의해 형성되어 상기 제 2 기저부, 상기 제 2 상면부 및 상기 제 2 경사벽이 동시에 형성되는 것을 특징으로 하는 다층 비아 적층구조체.
  7. 제 5항에 있어서,
    상기 제 1 비아 금속층이 금속 리프트 오프 공정에 의해 형성되어 상기 제 1 기저부, 상기 제 1 상면부 및 상기 제 1 경사벽이 동시에 형성되는 것을 특징으로 하는 다층 비아 적층구조체.
  8. 제 5항에 있어서,
    상기 다층 비아 적층구조체는 플렉시블 다층 기판 또는 플렉시블 반도체 회로에 적용되는 것을 특징으로 하는 다층 비아 적층구조체.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020127031655A 2010-09-13 2011-03-07 다층 쓰루홀 적층 구조체 KR101439089B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010289085.1 2010-09-13
CN201010289085.1A CN102404935B (zh) 2010-09-13 2010-09-13 多层导通孔叠层结构
PCT/CN2011/071549 WO2012034383A1 (zh) 2010-09-13 2011-03-07 多层导通孔叠层结构

Publications (2)

Publication Number Publication Date
KR20130051455A KR20130051455A (ko) 2013-05-20
KR101439089B1 true KR101439089B1 (ko) 2014-09-11

Family

ID=45830966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031655A KR101439089B1 (ko) 2010-09-13 2011-03-07 다층 쓰루홀 적층 구조체

Country Status (5)

Country Link
EP (1) EP2618372A4 (ko)
JP (1) JP5600808B2 (ko)
KR (1) KR101439089B1 (ko)
CN (1) CN102404935B (ko)
WO (1) WO2012034383A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149797B1 (ko) * 2014-01-10 2020-08-31 삼성전기주식회사 기판 및 그 제조 방법
JP6621679B2 (ja) * 2016-02-15 2019-12-18 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法
JP7173653B2 (ja) * 2017-06-27 2022-11-16 ソニーグループ株式会社 表示素子実装基板及び表示装置
CN109216268B (zh) * 2018-09-21 2021-04-16 德淮半导体有限公司 制造半导体装置的方法
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
TWI705747B (zh) * 2019-08-30 2020-09-21 嘉聯益科技股份有限公司 多層軟性電路板及其製造方法
CN113225941B (zh) * 2021-05-12 2023-02-07 四川锐宏电子科技有限公司 盲孔多层高密度电路板制备工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227795A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> ヴィアホール形成法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227795A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> ヴィアホール形成法

Also Published As

Publication number Publication date
JP2013541195A (ja) 2013-11-07
CN102404935B (zh) 2014-07-02
KR20130051455A (ko) 2013-05-20
CN102404935A (zh) 2012-04-04
JP5600808B2 (ja) 2014-10-01
WO2012034383A1 (zh) 2012-03-22
EP2618372A1 (en) 2013-07-24
EP2618372A4 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
KR101439089B1 (ko) 다층 쓰루홀 적층 구조체
CN102573280B (zh) 多层布线基板及制造多层布线基板的方法
US9899235B2 (en) Fabrication method of packaging substrate
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
TWI449480B (zh) 多層配線基板
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
TW201407733A (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR101253401B1 (ko) 본딩용 패드의 제조 방법
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
US7393720B2 (en) Method for fabricating electrical interconnect structure
US8405223B2 (en) Multi-layer via structure
US9173291B2 (en) Circuit board and method for manufacturing the same
CN102293072A (zh) 线路板及其制造方法
TW201637160A (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
JP5699937B2 (ja) ノイズ抑制テープ
KR101061801B1 (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
JP7249852B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
JP4793156B2 (ja) ビルドアッププリント配線板
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
JP5784384B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 6