以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
図1に示されるように、本実施の形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、ガラスエポキシからなる樹脂コア基板11と、樹脂コア基板11のコア主面12(図1では上面)上に形成される第1ビルドアップ層31と、樹脂コア基板11のコア裏面13(図1では下面)上に形成される第2ビルドアップ層32とからなる。
樹脂コア基板11における複数個所には厚さ方向に貫通するスルーホール用孔15が形成されており、スルーホール用孔15内にはスルーホール導体16が形成されている。スルーホール導体16は、樹脂コア基板11のコア主面12側とコア裏面13側とを接続している。また、樹脂コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成される領域は、ICチップ21を搭載可能なICチップ搭載領域23である。また、樹脂層間絶縁層33内には複数のビア導体43が形成され、樹脂層間絶縁層35内にも複数のビア導体43が形成されている。各ビア導体43は、導体層41,42及び端子パッド44を相互に電気的に接続している。
樹脂コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有している。樹脂層間絶縁層34内には複数のビア導体43が形成され、樹脂層間絶縁層36内にも複数のビア導体43が形成されている。樹脂層間絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
樹脂コア基板11は、縦25mm×横25mm×厚さ0.9mmの平面視略矩形板状であり、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。なお、収容穴部90は、四隅に面取り寸法0.1mm以上2.0mm以下の面取り部を有している。そして、収容穴部90内には、セラミックコンデンサ101(電子部品)が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、コンデンサ裏面103をコア主面12と同じ側に向け、かつ、コンデンサ主面102をコア裏面13と同じ側に向けた状態で収容されている。
本実施の形態のセラミックコンデンサ101は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視略矩形板状である。セラミックコンデンサ101は、樹脂コア基板11において前記ICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。
図1に示されるように、収容穴部90の内面と、セラミックコンデンサ101のコンデンサ側面106との隙間は、高分子材料(本実施の形態ではエポキシ等の熱硬化性樹脂)からなる樹脂充填材92によって埋められている。この樹脂充填材92は、セラミックコンデンサ101を樹脂コア基板11に固定する機能を有している。樹脂充填材92は、セラミックコンデンサ101との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Cu等の金属粉が添加されても良い。
以下、本実施の形態のセラミックコンデンサ101の構成について詳述する。図2はセラミックコンデンサ101の断面図であり、図3はコンデンサ主面102側から見たセラミックコンデンサ101の平面図である。
図2及び図3に示されるセラミックコンデンサ101は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ101を構成するコンデンサ本体104は、1つのコンデンサ主面102(図2では上面)、1つのコンデンサ裏面103(図2では下面)及び4つのコンデンサ側面106を有している。コンデンサ本体104は、電源用内部電極層141、グランド用内部電極層142及びセラミック誘電体層105(セラミック絶縁層)を積層して多層化した構造を有する電極積層部107と、電極積層部107の積層方向の外面を覆うように設けられた2つのカバー層部108とを備えている。
電極積層部107において、セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。つまり、電源用内部電極層141とグランド用内部電極層142とは、セラミック誘電体層105を介して電気的に絶縁されている。また、電源用内部電極層141及びグランド用内部電極層142は、セラミック誘電体層105の積層方向においてセラミック誘電体層105を介して交互に配置されている。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成されたメタライズ導体である。なお、内部電極層141,142の層数は約100層程度となっている。
コンデンサ本体104には、多数のビア130が形成されている。これらのビア130は、コンデンサ本体104をその厚さ方向(積層方向)に貫通するとともに、コンデンサ本体104の全面にわたって格子状(アレイ状)に配置されている。各ビア130内には、コンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132(ビア電極)が、ニッケルを主材料として形成されている。なお本実施の形態において、ビア130の直径は約100μmに設定されているため、ビア導体131,132の直径も約100μmに設定されている。
各電源用コンデンサ内ビア導体131は、電極積層部107の積層方向に延びて各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している(図2参照)。各グランド用コンデンサ内ビア導体132は、電極積層部107の積層方向に延びて各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している(図2参照)。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。なお、図3及び図4では、説明の便宜上、コンデンサ内ビア導体131,132を5列×5列で図示したが、実際にはさらに多くの列が存在している。また、電極積層部107における複数の内部電極層141,142において、各ビア導体131,132が貫通する領域にクリアランスホール133,134が一層おきに設けられている。
詳しくは、図2、図4及び図5に示されるように、内部電極層141にはビア導体132が貫通する領域にクリアランスホール133が形成されており、内部電極層141とビア導体132とは電気的に絶縁されている。また同様に、内部電極層142にはビア導体131が貫通する領域にクリアランスホール134が形成されており、内部電極層142とビア導体131とは電気的に絶縁されている。クリアランスホール133,134内における内部電極層141,142とビア導体131,132との間には、セラミック誘電体層105が介在している。
カバー層部108は、コンデンサ本体104の表層部にて露出するよう配置されている。すなわち、上側のカバー層部108は、電極積層部107の上端面を覆うように設けられ、下側のカバー層部108は、電極積層部107の下端面を覆うように設けられている。各カバー層部108は、複数のセラミック絶縁層150と、それらセラミック絶縁層150の間に介在される複数の段差補正用絶縁層151(段差補正層)とを有している。具体的には、本実施の形態のカバー層部108は、4層のセラミック絶縁層150と3層の段差補正用絶縁層151とを積層した構造となっている。各セラミック絶縁層150は、電極積層部107におけるセラミック誘電体層105と同じ材料(具体的には、チタン酸バリウム)を用い、電極積層部107のセラミック誘電体層105よりも厚く形成されている。なお、本実施の形態において、セラミック誘電体層105の厚さは3μm程度であり、セラミック絶縁層150の厚さは20μm程度である。
本実施の形態の段差補正用絶縁層151は、セラミック絶縁層150と同様に、チタン酸バリウムを主材料として形成されたセラミック層(絶縁層)である。各段差補正用絶縁層151は、内部電極層141,142に形成されているクリアランスホール133,134に対応した幅を有し、コンデンサ内ビア導体131,132の外周部に接続されている。より詳しくは、各段差補正用絶縁層151は、クリアランスホール133,134とほぼ等しい直径を有する円板状に形成され、コンデンサ内ビア導体131,132の周囲となる位置に配置されている。つまり、各段差補正用絶縁層151は、クリアランスホール133,134に対して電極積層部107の積層方向に重なる位置に配置されている。
コンデンサ主面102となるカバー層部108の上面上には、複数の主面側電源用表層電極111と複数の主面側グランド用表層電極112とが設けられている。主面側電源用表層電極111は、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用表層電極112は、グランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。
コンデンサ裏面103となるカバー層部108の下面上には、複数の裏面側電源用表層電極121と複数の裏面側グランド用表層電極122とが設けられている。裏面側電源用表層電極121は、電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用表層電極122は、グランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用表層電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141に導通しており、グランド用表層電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142に導通している。
各表層電極111,112,121,122は、ニッケルを主材料として形成された円形の島状電極であり、銅めっき層152によって全体的に被覆されている(図5参照)。各表層電極111,112,121,122の厚みは10μm〜20μm、直径は約300μmに設定されている。さらに、各表層電極111,112,121,122の銅めっき層152の表面は粗化されており、銅めっき層152の表面の算術平均粗さRaは0.2μm〜0.4μmに設定されている。なお、「算術平均粗さRa」とは、JIS B0601で定義されている算術平均粗さRaである。算術平均粗さRaの測定方法はJIS B0651に準じるものとする。
コンデンサ主面102側において、各表層電極111,112上には、それぞれ突起状導体50が凸設されている。これら突起状導体50は、コンデンサ内ビア導体131,132と対応する位置に設けられている。各突起状導体50は、銅めっきによって形成された円柱状導体(銅ポスト)である。即ち、突起状導体50は、各表層電極111,112の銅めっき層152と同じ金属材料である銅を主体として円柱状に形成されている。各突起状導体50の直径は、各表層電極111,112の直径(約300μm)よりも小さく、かつ、コンデンサ内ビア導体131,132の直径(約100μm)よりも大きく設定されており、本実施の形態では約250μmに設定されている。また、突起状導体50の高さは、150μm〜200μmに設定されている。さらに、各突起状導体50の表面は粗化されている。突起状導体50の表面の算術平均粗さRaは、0.4μm〜0.6μmに設定されている。
図1に示されるように、コンデンサ主面102側にある表層電極111,112は、突起状導体50、ビア導体43、導体層42、BGA用パッド48及びはんだバンプ49を介して、図示しないマザーボードが有する電極に対して電気的に接続される。一方、コンデンサ裏面103側にある表層電極121,122は、ビア導体43、導体層42、端子パッド44、はんだバンプ45及びICチップの面接続端子22を介して、ICチップ21に電気的に接続される。
例えば、マザーボード側から表層電極111,112を介して通電を行い、電源用内部電極層141−グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がコンデンサとして機能する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
本実施の形態のセラミックコンデンサ101は、以下のように作製される。即ち、厚さが5μm程度(焼成後では約3μm)であるセラミックの第1グリーンシートを形成するとともに、厚さが30μm程度(焼成後では約20μm)であるセラミックの第2グリーンシートを形成する。そして、第1グリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。また、第2グリーンシートに段差補正用セラミックペーストをスクリーン印刷して乾燥させる。これにより、後に段差補正用絶縁層151となる段差補正用絶縁部が形成される。
次に、電極積層部107に対応する部位では、電源用内部電極部が形成された第1グリーンシートとグランド用内部電極部が形成された第1グリーンシートとを交互に積層する。また、カバー層部108に対応する部位では、段差補正用絶縁部が形成された第2グリーンシートを積層する(カバー層部形成工程)。なおここで、段差補正用絶縁部は、後にビア導体131,132が形成される位置の周囲に配置される。そして、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
さらに、レーザ加工機を用いてグリーンシート積層体にビア130を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビア130内に充填する。次に、カバー層部108の表面となるグリーンシート積層体の上面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にてビア130内の導体部上端面を覆うように主面側電源用表層電極111及び主面側グランド用表層電極112を形成する(表層電極形成工程)。また、グリーンシート積層体の下面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にてビア130内の導体部下端面を覆うように裏面側電源用表層電極121及び裏面側グランド用表層電極122を形成する。
この後、グリーンシート積層体の乾燥を行い、各表層電極111,112,121,122をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104Aとなる。なお、このセラミック焼結体104Aは、コンデンサ本体104となるべき製品領域155が平面方向に沿って縦横に複数配列され、それら製品領域155を分割するためのブレイク溝156が形成された多数個取り用セラミック基板である(図6参照)。
次に、得られたセラミック焼結体104Aが有する各表層電極111,112,121,122に対して電解銅めっき(厚さ18μm程度)を行う。その結果、各表層電極111,112,121,122の上に光沢のある銅めっき層152が形成される。なお、各表層電極111,112,121,122は、その表面がコンデンサ主面102に対して凸状に湾曲した形状となっている(図7等参照)。
次に、図7に示されるように、セラミック焼結体104Aのコンデンサ主面102上に、感光性を有する厚さ200μmのネガ型フォトレジストフィルム180(めっきレジスト用ドライフィルム)をラミネートする(フィルム設置工程)。ここでは、波長が405nmの光線に対して感度を持つものを用いる。
そして、図8に示す直描露光機201を用いて、フォトレジストフィルム180をラミネートしたセラミック焼結体104Aのコンデンサ主面102に対してレーザ202を走査しながら照射し、フォトレジストフィルム180を露光する(露光工程)。直描露光機201は、波長が405nmの青紫色レーザ202を照射する光源203、セラミック焼結体104Aを固定するためのX−Yステージ204、水平方向のX方向及びY方向にX−Yステージ204を移動させる駆動装置205、セラミック焼結体104Aの寸法ばらつきを検出するためのCCDカメラ206、CCDカメラ206や光源203、駆動装置205を制御するための制御装置207などを備える。
制御装置207は、セラミック焼結体104Aの四隅に記されたマーキング158(図6参照)をCCDカメラ206で撮影し、それらマーキング158の位置を検出することによりセラミック焼結体104Aの平面方向における寸法をX方向、Y方向ごとに測定する。制御装置207は、セラミック焼結体104Aの寸法ばらつきに応じて駆動装置205を駆動してX−Yステージ204を移動させる。これにより、レーザ202の照射点が走査され露光が行われる。なお、X−Yステージ駆動方式以外の走査方式、例えば、レーザ光自体を移動させる方法を採用しても勿論よい。
上述した直描露光機201によりフォトレジストフィルム180の露光を行う際には、図9に示されるように、突起状導体50を形成するための形成予定領域R1の外側領域R2を感光させるべくレーザ202が入射される。そして、そのレーザ202は、表層電極111,112に当たって反射する。ここで、表層電極111,112の電極表面115は凸状に形成されており、形成予定領域R1の外側領域R2に対応する電極表面115がコンデンサ主面102に対して形成予定領域R1の外側に向かって傾斜するよう形成されている。このため、レーザ202は、形成予定領域R1側(フィルム180の未感光部側)には反射せずに、形成予定領域R1の反対側にある外側領域R2(フィルム180の感光部側)に向かって確実に反射する。
さらに、図10に示されるように、直接露光工程によって露光されたフォトレジストフィルム180を現像して、表層電極111,112を露出させる開口部182(内径250μm)を有するめっきレジスト181(厚さ200μm)を形成する(現像工程)。
そして、図11に示されるように、めっきレジスト181を介して表層電極111,112上に対する電解銅めっきを行う(導体形成工程)。さらに、コンデンサ主面102上のめっきレジスト181を除去する(剥離工程)。その結果、図5に示されるように、表層電極111,112上に、高さ150μm以上200μm以下の突起状導体50が形成される。その後、セラミック焼結体104Aのブレイク溝156で各製品領域155を分割することにより、複数個のセラミックコンデンサ101が完成する。
本発明者らは、上記の製造方法において、カバー層部108における段差補正用絶縁層151の層数(0層〜4層の段差補正量)を変えてセラミックコンデンサ101(サンプルA〜E)を作製し、段差補正用絶縁層151の効果を確認した。なおここでは、コンデンサ主面102に形成される表層電極111,112の電極表面115の傾斜度合と、めっきレジスト181の剥離後において突起状導体50の側面に残るフィルム残渣の有無とを確認した。その確認結果を表1に示している。
電極表面115の傾斜度合の確認方法としては、セラミックコンデンサ101において、突起状導体50の中心を通るように切断してその切断面の断面研磨を行う。そして、図12に示されるように、突起状導体50の外周部分(突起状導体50の外周面と電極表面115との接点)において、レーザ202の入射光と電極表面115の法線L1とのなす角度θを測定した。ここで、電極表面115の法線L1が突起状導体50側となる場合を負の角度、突起状導体50の反対側となる場合を正の角度としている。なお、サンプルA〜Eのそれぞれのセラミックコンデンサ101について20個の平均値として角度θを求めている。また、フィルム残渣の有無についても20個のセラミックコンデンサ101を観察し、フィルム残渣の割合を確認した。
段差補正用絶縁層151を形成しないセラミックコンデンサ101(サンプルA)では、表層電極111,112の電極表面115が凹むため、突起状導体50の外周部分において、レーザ202と電極表面115の法線L1とのなす角度θは−11°となっている。つまり、コンデンサ主面102に対して電極表面115が突起状導体50側に傾斜している。このため、フォトレジストフィルム180の露光を行う際に、レーザ202は、フィルム180の未感光部側である形成予定領域R1側に反射してしまう。この場合、本来フィルム180の未感光部となるべき形成予定領域R1が部分的に感光し、突起状導体50の側面に凹凸が生じてしまう。この結果、剥離工程後に、めっきレジスト181の一部が突起状導体50の側面に残ってしまう。
具体的には、表1に示されるように、サンプルAのセラミックコンデンサ101では、20個中の19個(95%)において突起状導体50の側面にフィルム残渣があることが確認された。また、サンプルBのセラミックコンデンサ101では、カバー層部108において1層の段差補正用絶縁層151を形成したことにより法線L1の角度θが−7°と小さくなり、フィルム残渣の割合も20個中13個(65%)と減少した。さらに、サンプルCのセラミックコンデンサ101では、2層の段差補正用絶縁層151を形成したことにより、法線L1の角度θが−3°と小さくなり、フィルム残渣の割合も20個中5個(25%)と減少した。
3層以上の段差補正用絶縁層151を形成したサンプルD,Eのセラミックコンデンサ101では、レーザ202と電極表面115の法線L1とのなす角度θは正の角度(2°,5°)となっている。つまり、コンデンサ主面102に対して電極表面115が突起状導体50の反対側に傾斜している。このため、フォトレジストフィルム180の露光を行う際に、レーザ202は、形成予定領域R1の外側領域R2(フィルム180の感光部側)に反射する。この結果、めっきレジスト181の開口部182の側面に凹凸がなく、その開口部182内に突起状導体50をパターン形成することができる。従って、突起状導体50の側面にはフィルム残渣が残ることがなく、フィルム残渣の割合は0%になる。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態におけるセラミックコンデンサ101のカバー層部108は、コンデンサ内ビア導体131,132の周囲となる位置のセラミック絶縁層150間に段差補正用絶縁層151が介在された状態で形成されている。この場合、カバー層部108において、コンデンサ内ビア導体131,132の周囲となる表面を凹みのない形状とすることができる。そして、各表層電極111,112は、カバー層部108の表面にニッケルペーストを印刷して形成される。従って、各表層電極111,112の電極表面115を凸状に形成することができる。また、露光工程では、フォトレジストフィルム180において、突起状導体50の形成予定領域R1の外側領域R2にレーザ202が入射され、その外側領域R2が感光される。このとき、外側領域R2を感光させたレーザ202は表層電極111,112で反射する。ここで、表層電極111,112の電極表面115は凸状形状であり、レーザ202はその傾斜面に当たって向きを変える。このレーザ202は、形成予定領域R1側(フィルム180の未感光部側)には反射せずに、形成予定領域R1の反対側にある外側領域R2側(フィルムの感光部側)に向かって確実に反射する。従って、現像工程においてフォトレジストフィルム180を現像してめっきレジスト181を形成すると、突起状導体50の形成予定領域R1に、凹凸がない滑らかな側面を有する開口部182を設けることができる。そして、そのめっきレジスト181を介して露出する表層電極111,112に対してめっきを施すと、開口部182の側面には凹凸がないため、その側面にめっき層が噛み込むことなく突起状導体50を形成することができる。よって、めっきレジスト181の剥離工程では、突起状導体50の側面にめっきレジスト181を残すことなく確実に除去することができる。
(2)本実施の形態の配線基板10では、コア主面12及びコア裏面13を有する樹脂コア基板11内にセラミックコンデンサ101が収納されている。セラミックコンデンサ101は、突起状導体50の側面のレジスト残渣が除去されているので、基板内蔵時において突起状導体50の粗化処理を確実に行うことができる。この結果、配線基板10を構成する樹脂層間絶縁層34や樹脂充填材92との密着性を十分に確保することができる。また、耐水性が劣るめっきレジスト181が突起状導体50の側面に残らないので、その部分からの水分の浸入が回避され、配線基板10の耐水性を確保することができる。
(3)本実施の形態の配線基板10では、電子部品としてビアアレイタイプのセラミックコンデンサ101が内蔵されている。このセラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。このようにすると、コンデンサ101におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすい。さらに、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
(4)本実施の形態のセラミックコンデンサ101では、電極積層部107における複数の内部電極層141,142において、コンデンサ内ビア導体131,132が貫通する領域にクリアランスホール133,134が一層おきに設けられている。従って、電極積層部107におけるコンデンサ内ビア導体131,132の周囲では、内部電極層141,142の層数が半分になり、その部分だけ厚さが薄く形成される。本実施の形態のセラミックコンデンサ101では、カバー層部108において、クリアランスホール133,134と略等しい直径を有する段差補正用絶縁層151が設けられ、その段差補正用絶縁層151は、クリアランスホール133,134に対して電極積層部107の積層方向に重なる位置に配置されている。この段差補正用絶縁層151により、電極積層部107においてクリアランスホール133,134を設けたことによる厚みの差を確実に抑制することができる。
(5)本実施の形態の配線基板10では、セラミックコンデンサ101がICチップ搭載領域23に搭載されたICチップ21の直下に配置されるため、セラミックコンデンサ101とICチップ21とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ101によるICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ICチップ21とセラミックコンデンサ101との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
(6)本実施の形態の配線基板10では、ICチップ搭載領域23がセラミックコンデンサ101の真上の領域内に位置しているため、ICチップ搭載領域23に搭載されるICチップ21は高剛性で熱膨張率が小さいセラミックコンデンサ101によって支持される。よって、ICチップ搭載領域23においては、第1ビルドアップ層31が変形しにくくなるため、ICチップ搭載領域23に搭載されるICチップ21をより安定的に支持できる。従って、大きな熱応力に起因するICチップ21のクラックや接続不良を防止することができる。ゆえに、ICチップ21として、熱膨張差による応力(歪)が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい10mm角以上の大型のICチップや、脆いとされるLow−k(低誘電率)のICチップを用いることができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態のセラミックコンデンサ101において、各表層電極111,112,121,122は、円形の島状電極であったが、表層電極111,112,121,122の形状は適宜変更することができる。例えば、図13に示されるセラミックコンデンサ101Aのように、電源用表層電極111を円形の島状電極として形成し、グランド用表層電極112Aを島状電極よりも面積が大きいプレーン電極として形成してもよい。なお、グランド用表層電極112Aは、各表層電極111を取り囲むように形成されており、各表層電極111と表層電極112Aとの間には、所定の幅を有する円環状のクリアランス116が設けられている。図14に示されるように、このセラミックコンデンサ101Aにおいても、複数の電源用コンデンサ内ビア導体131及び複数のグランド用コンデンサ内ビア導体132がアレイ状に設けられている。そして、電源用コンデンサ内ビア導体131の端面に表層電極111が接続され、複数のグランド用コンデンサ内ビア導体132の端面に表層電極112Aが接続されている。また、各表層電極111上及び表層電極112A上には、それぞれ突起状導体50が突設されている。これら突起状導体50は、コンデンサ内ビア導体131,132と対応する位置に設けられている。
・上記実施の形態のセラミックコンデンサ101では、カバー層部108に設けられる段差補正用絶縁層151を全て同じ層数(3層)で形成していた。これに対して、図14のセラミックコンデンサ101Aでは、表層電極111(島状電極)に対応する段差補正用絶縁層151よりも表層電極112A(プレーン電極)に対応する段差補正用絶縁層151の層数を多くしている。具体的には、表層電極111に対応する段差補正用絶縁層151を2層とし、表層電極112Aに対応する段差補正用絶縁層151を3層としてカバー層部108を形成している。ここで、島状電極の表層電極111は凸状に形成され易く、プレーン電極の表層電極112Aは島状電極よりも平坦状に形成され易い。この理由を以下に説明する。
すなわち、表層電極形成工程では、各表層電極111,112Aを形成すべき箇所がメッシュ部となっているメッシュマスクを準備し、そのメッシュマスクをグリーンシート積層体の上面上に重ね合わせて配置する。そして、メッシュマスクを配置した状態で、メッシュマスクの上面にニッケルペーストを供給した後、スキージの移動によってニッケルペーストを刷り込むようにする。この結果、メッシュマスクのメッシュ部を介してグリーンシート積層体の上面に各表層電極111,112Aがパターン形成される。このように表層電極111,112Aをパターン形成する場合、メッシュマスクにおけるメッシュ部が他の部位よりも柔らかくなっているため、ペースト印刷時には、スキージによりメッシュ部が凹む。特に、表層電極112Aのメッシュ部は、表層電極111のメッシュ部よりも面積が大きいため凹む量が大きくなる。従って、プレーン状電極の表層電極112Aは、中央部側が比較的薄く印刷される。一方、島状電極の表層電極111は、メッシュ部の面積が小さいため、凹み量が小さくなり比較的均一な厚さで印刷される。さらに、ペースト印刷後にメッシュマスクをグリーンシート積層体から引き離す際には、メッシュマスク側のメッシュ部の端部にペーストが付着して残り、表層電極111,112Aにおける端部のペースト量が減ってしまう。以上のことから、プレーン状電極の表層電極112Aよりも島状電極の表層電極111の方が凸状に形成され易くなる。従って、島状電極に対応する段差補正用絶縁層151よりもプレーン電極に対応する段差補正用絶縁層151の層数を多くすることにより、パターン形状の異なる表層電極111と表層電極112Aにおいて、凸状の電極表面115を確実に形成することができる。
なお、段差補正用絶縁層151の層数を変更する以外に、図15に示されるセラミックコンデンサ101Bのように、段差補正用絶縁層151,115Aの厚さを変更してもよい。具体的には、島状電極の表層電極111に対応する段差補正用絶縁層151よりもプレーン電極の表層電極112Aに対応する段差補正用絶縁層151Aを厚く形成する。また例えば、島状電極の表層電極111に対応する段差補正用絶縁層151よりもプレーン電極の表層電極112Aに対応する段差補正用絶縁層151Aの面積を大きく形成してもよい。このようにしても、パターン形状の異なる表層電極111と表層電極112Aにおいて、凸状の電極表面115を確実に形成することができる。この場合、突起状導体50の形成時において、レーザ202が形成予定領域R1の外側領域R2に反射するようにフォトレジストフィルム180の露光を確実に行うことができ、側面に凹凸がない突起状導体50をパターン形成することができる。
・上記実施の形態では、段差補正層としてセラミック絶縁層150と同じ材料からなる段差補正用絶縁層151を形成していたが、これに限定されるものではない。例えば、内部電極層141,142と同じメタライズ導体(金属層)からなる段差補正用導体層を段差補正層としてもよい。また、カバー層部108における段差補正用絶縁層151は、コンデンサ内ビア導体131,132の外周部に接続されていたが、ビア導体131,132の周囲に設けられるものであればよく、ビア導体131,132に接続されなくてもよい。
・上記実施の形態の配線基板10では、樹脂コア基板11内にセラミックコンデンサ101,101A,101Bが収容されていたが、これに限定されるものではない。図16に示される配線基板10Aのように、樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層310(配線積層部)内にセラミックコンデンサ101Cを収容してもよい。この配線基板10Aにおける第1ビルドアップ層310は、樹脂層間絶縁層30及び導体層42を交互に積層することで形成されている。セラミックコンデンサ101Cは、上記実施の形態のセラミックコンデンサ101,101A,101Bなどよりも薄く形成されている。また、セラミックコンデンサ101Cでは、コンデンサ主面102側の表層電極111,112に加え、コンデンサ裏面103側の表層電極121,122にも突起状導体50が形成されている。
・上記実施の形態では、波長が405nmの青紫色レーザ202を照射して露光工程を行うものであったが、これに限定されるものではない。具体的には、波長が355nmの紫外線レーザや波長が365nm−436nmの水銀ショートアークランプなどを光源として露光工程を行ってもよい。このような光源を用いて直接露光を行う場合でも入射光が比較的強くなるが、表層電極111,112の電極表面115を凸状形状とすることで、反射光が外側領域R2側(フィルムの感光部側)に向かって確実に反射する。この結果、上記実施の形態と同様の効果を得ることができる。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
(1)手段1において、前記カバー層部形成工程で形成される前記段差補正層はセラミック絶縁層であることを特徴とする電子部品の製造方法。
(2)手段1において、前記カバー層部形成工程で形成される前記段差補正層は、前記内部電極層と同じ金属層であることを特徴とする電子部品の製造方法。
(3)手段1において、前記表層電極は、島状電極と、前記島状電極よりも面積が大きいプレーン電極とを有し、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の面積を大きくしたことを特徴とする電子部品の製造方法。
(4)手段1において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールと略等しい直径を有することを特徴とする電子部品の製造方法。
(5)手段1において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールに対して前記電極積層部の積層方向に重なる位置に配置されることを特徴とする電子部品の製造方法。
(6)手段1において、前記導体形成工程では、100μm以上の厚さを有する前記突起状導体を形成することを特徴とする電子部品の製造方法。