TWI462237B - 佈線基板之製造方法，半導體裝置之製造方法及佈線基板 - Google Patents

佈線基板之製造方法，半導體裝置之製造方法及佈線基板 Download PDF

Info

Publication number
TWI462237B
TWI462237B TW097112856A TW97112856A TWI462237B TW I462237 B TWI462237 B TW I462237B TW 097112856 A TW097112856 A TW 097112856A TW 97112856 A TW97112856 A TW 97112856A TW I462237 B TWI462237 B TW I462237B
Authority
TW
Taiwan
Prior art keywords
layer
electrode pad
insulating layer
wiring substrate
opening
Prior art date
Application number
TW097112856A
Other languages
English (en)
Other versions
TW200843045A (en
Inventor
Kobayashi Kazuhiro
Nakamura Junichi
Kaneko Kentaro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200843045A publication Critical patent/TW200843045A/zh
Application granted granted Critical
Publication of TWI462237B publication Critical patent/TWI462237B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

佈線基板之製造方法，半導體裝置之製造方法及佈線基板
本發明係有關於一種佈線基板之製造方法、一種半導體裝置之製造方法及該佈線基板，以及更特別地，是有關於一種構成用以增加多層基板之一電極墊形成部的可靠性之佈線基板的製造方法、一種半導體裝置之製造方法及該佈線基板。
例如，已知有一種在基板上形成複數個電極、然後形成一具有與該等電極相通之孔的防焊層、以一熱處理(回流)熔化一在該等孔之每一孔的開口上所放置之焊球且接合該因而熔化之焊球至該孔中之電極及在該防焊層之一表面上以一突出狀態形成一焊料凸塊之製造方法做為形成一用以連接一裸晶至一基板或連接一封裝基板至一母板之BGA(球柵陣列)球的方法中之一。
另一方面，亦已發展一種具有在多層基板上安裝之裸晶的封裝，其中減少該裸晶之尺寸及增加整合度(例如，見專利文件1)。
圖1顯示一傳統佈線基板之結構的實施例。在圖1所示之佈線基板的結構中，以一第一絕緣層12覆蓋一電極墊10之外周圍及以一第二絕緣層13覆蓋該電極墊10之上表面方式配置複數層，以及一從該電極墊10之上表面的中心向上延伸之介層14穿過該第二絕緣層13及因而連接至在上部之一佈線部16。該電極墊10具有一種結構，其 中配置一金層17及一鎳層18，且以從該第一絕緣層12暴露該金層17之一表面及該介層14連接至該鎳層18之方式來提供它們。
再者，在某些情況中，經由一焊料凸塊在該電極墊10上安裝一半導體晶片，以及在其它情況中使一焊球或一插針接合至該電極墊10。因此，在一具有多層結構之佈線基板中，使用該電極墊10做為一裸晶裝載墊或一外部連接墊。
[專利文件1]
日本專利第3635219號(JP-A-2000-323613)。
然而，在圖1所示之佈線基板中，該電極墊10之外周圍係相對平滑。因此，對該第一絕緣層12有小的黏著。當經由一回流處理來實施加熱時，根據該第一絕緣層12與該電極墊10間之熱膨脹的差異而有可能施加一熱應力，導致與該電極墊10之外周圍接觸的邊界部分的剝離產生及該第一絕緣層12之一部分的破損。
再者，在與該電極墊10之一角落部分(B部分)的外周圍接觸之第一絕緣層12的部分因該回流處理之加熱而斷裂之情況中，可能發生從該電極墊10之一角落部分(A部分)朝該第二絕緣層13產生一裂縫20的問題。
此外，在放大該裂縫20之情況中，有可能切斷在該第二絕緣層13上所提供之佈線部16。
因此，考量該等情況，本發明之一目的係要提供可解決 該等問題之一種佈線基板之製造方法、一種半導體裝置之製造方法及該佈線基板。
為了解決該等問題，本發明具有下面手段。
依據本發明之第一態樣，提供一種佈線基板之製造方法，包括：一第一步驟，形成一第一絕緣層於一支撐基板上；一第二步驟，形成一用以暴露該支撐基板之開口於該第一絕緣層上；一第三步驟，形成一電極墊於該開口上，該電極墊具有一從該第一絕緣層上所提供之開口朝周圍方向突出之突出部；一第四步驟，形成一第二絕緣層於該第一絕緣層上，在該第一絕緣層上形成有該電極墊；一第五步驟，形成一電性連接至該電極墊之佈線層於該第二絕緣層上；以及一第六步驟，移除該支撐基板，以暴露該電極墊。
依據本發明之第二態樣，提供一種佈線基板之製造方法，包括：一第一步驟，形成一光阻於一支撐基板上；一第二步驟，形成一用以暴露該支撐基板之開口於該光阻上；一第三步驟，形成一電極墊於該開口上，該電極墊具有一從該光阻上所提供之開口朝周圍方向突出之突出部；一第四步驟，移除該光阻； 一第五步驟，形成一絕緣層，以覆蓋該電極墊之一表面；一第六步驟，形成一電性連接至該電極墊之佈線層於該絕緣層之一表面上；以及一第七步驟，移除該支撐基板，以暴露該電極墊。
依據本發明之第三態樣，提供一佈線基板之製造方法，進一步包括：在該第一絕緣層之開口上實施一粗化處理的步驟。
依據本發明之第四態樣，提供一佈線基板之製造方法，進一步包括：移除該光阻及然後在該電極之表面上實施一粗化處理的步驟。
依據本發明之第五態樣，提供如該第一態樣之一佈線基板之製造方法，其中該支撐基板係由一金屬所形成；該第三步驟包括在該支撐基板與該電極墊間形成一具有相同於該支撐基板之型態的金屬層之步驟，以及該第六步驟用以移除該支撐基板及以該電極墊之一暴露表面構成一凹部之方式移除該金屬層。
依據本發明之第六態樣，提供如該第二態樣之一佈線基板之製造方法，其中該支撐基板係由一金屬所形成；該第三步驟包括在該支撐基板與該電極墊間形成一具有相同於該支撐基板之型態的金屬層之步驟，以及該第七步驟用以移除該支撐基板及以該電極墊之一暴 露表面構成一凹部之方式移除該金屬層。
依據本發明之第七態樣，提供一種使用如該第一態樣至第六態樣中任何一態樣之佈線基板之製造方法來製造一半導體裝置之方法，包括下列步驟：經由一焊料凸塊安裝一半導體晶片於該電極墊上。
依據本發明之第八態樣，提供一種佈線基板，包括：一電極墊；以及一絕緣層，配置用以覆蓋該電極墊之一表面，其中在該電極墊上形成一突出部，該突出部在該絕緣層所包圍之該電極墊的一表面側上從外周圍朝周圍方向突出。
依據本發明之第九態樣，提供如第八態樣之佈線基板，其中以與該絕緣層之一表面成凹形之方式形成一在該電極墊之另一表面側的暴露表面；以及在該絕緣層之該表面上形成一凹部。
依據本發明之第十態樣，提供如第八或第九態樣之佈線基板，其中該絕緣層包括：一第一絕緣層，具有一上面形成有該電極墊之開口；一第二絕緣層，配置在該電極墊之一表面及該第一絕緣層之一表面上，以及其中使該電極墊之突出部突出至該開口之外部，以便將該突出部提供於該第一絕緣層與該第二絕緣層間。
依據本發明，可阻止在該絕緣層上所產生之裂縫從該電 極墊之外周圍的角落部分經由該突出部前進，其中該突出部從該絕緣層所包圍之電極墊的外周圍朝周圍方向突出，藉以防止該佈線層因該裂縫而斷開。
下面將參考圖式以描述用以實施本發明之最佳模式。
[第一實施例]
圖2係顯示一應用依據本發明之一佈線基板的第一實施例之半導體裝置的縱向剖面圖。如圖2所示，一半導體裝置100具有此一結構：例如在一佈線基板120上覆晶安裝一半導體晶片110。該佈線基板120具有一配置有複數個佈線層及複數個絕緣層之多層結構，以及具有一種結構，其中依據該實施例在垂直方向上配置具有佈線層之一第一層122、一第二層124、一第三層126及一第四層128之個別絕緣層。此外，該第一層122具有一種結構，其中在一第一電極墊130上配置一第一絕緣層121及一第二絕緣層123。該等絕緣層之每一絕緣層係由一絕緣樹脂(例如，一環氧樹脂或一聚醯亞胺樹脂)所形成。
在上面要實施焊接之該第一絕緣層121及該第四層128之絕緣層可以由一做為一防焊層之絕緣樹脂所形成(由一丙烯酸樹脂或一環氧樹脂所形成)。此外，在該半導體裝置100中，可以在該半導體晶片110與該佈線基板120間填充一具有絕緣特性之底部填充樹脂。
在最上層之第一層122具有該第一電極墊130及一介層134，其中該半導體晶片110之一端覆晶連接至該第一電 極墊130及該介層134。此外，在該第一層122下方所提供之第二層124具有連接至該介層134之一佈線層140及一介層142。再者，在該第二層124下方所提供之第三層126具有連接至該介層142之一佈線層150及一介層152。此外，在該第三層126下方所提供之第四層128具有一連接至該介層152之第二電極墊160。
並且，該第一層122具有形成用以包圍該第一電極墊130之外周圍的第一絕緣層121，以及在該第一絕緣層121與該第二絕緣層123間形成一突出部132，其中該突出部132在該第一電極墊130之一表面側上從外周圍朝徑向(周圍方向)突出。該突出部132之形成係採取一L形狀，其中如從側面觀看該L形狀從該第一電極墊130之外周圍以直角彎曲(亦即，該突出部132具有一有帽狀物之蕈形形狀，該帽狀物之上表面係彎曲的)，以及該L型部可阻止在該第一絕緣層121中之裂縫的前進。此外，該第一電極墊130之另一表面側係一從該第一絕緣層121暴露之暴露表面，以及一焊料凸塊180連接至該第一電極墊130之另一表面側。
該第一電極墊130具有一3-層結構，其中配置對焊料具有高接合特性之金、鎳及銅層170、172及174。於是，在該第一電極墊130之另一表面側上暴露該金層170之表面。
該突出部132如下面所述係由該銅層174所形成，以及在該銅層174上實施電解電鍍之步驟時係與該第一電極 墊130整體形成。此外，從該佈線基板120之上表面側(一半導體晶片安裝側)暴露該金層170，以及該半導體晶片110之焊料凸塊180連接至該金層170。
該半導體晶片110之該端經由該焊料凸塊180焊接至該金層170及因而電性連接至該第一電極墊130。該焊料凸塊180係藉由在該第一電極墊130上放置一焊球及實施一回流(一熱處理)所形成。
在該第一絕緣層121與該第二絕緣層123間之界面的整個周圍上形成該突出部132，其中該突出部132在該第一電極墊130之一表面側上從外周圍朝徑向(周圍方向)突出。該突出部132係形成具有大於該第一電極墊130之外徑的直徑。在該實施例中，如果該第一電極墊130例如具有約70至100μm之介層直徑及約5μm之厚度，則該突出部132係以與該第一絕緣層121重疊之範圍為約2至10μm(適當為5μm)及厚度為約2至10μm(適當為5μm)之方式所形成。
該突出部132在該第一電極墊130之一表面側上從外周圍朝徑向突出，以便該突出部132阻擋因該回流處理所造成之熱應力的前進方向，及例如沿著該第一絕緣層121與該第二絕緣層123間之界面的方向上吸收該熱應力。因此，縱使產生剝離，以致於使覆蓋該第一電極墊130之外周圍的該第一絕緣層121之一部分斷裂，可防止在該第二絕緣層123上產生裂縫。
該第一電極墊130可以具有一種結構，其中以使該金層 170暴露至該佈線基板120之表面的方式配置該金層170及該鎳層172。此外，對於該第一電極墊130，亦可使用金/鈀/鎳、錫/鎳、及錫-銀(錫與銀之合金)及錫來取代該金層170及該鎳層172。再者，該第一電極墊130可以只由該等金屬所形成。此外，不用說可使用該等金屬之每一金屬而沒有限制及該等個別金屬之組合係不受限於該組合。
將參考圖3A至3N以描述在該半導體裝置100中所使用之佈線基板120的製造方法。圖3A至3N係用以說明依據該第一實施例之佈線基板120的製造方法(第一至第十四)之視圖。在圖3A至3N中，在面向下方向上配置該等個別層，其中在該佈線基板120之下表面上提供該第一電極墊130(垂直相反於圖2所示之疊層結構的方向)。
在圖3A中，首先，準備一由具有一預定厚度之一平銅板或一銅箔所形成之支撐基板200。在該支撐基板200之上表面上疊合一樹脂膜(例如，一環氧樹脂或一聚醯亞胺樹脂)成為一防鍍層，以便形成該第一絕緣層121。
在圖3B中，提供一用以形成一第一電極墊之開口220，以便暴露該支撐基板200之一部分至該第一絕緣層121。該開口220之內徑對應於該第一電極墊130之外徑。在該第一絕緣層121由一熱固性樹脂所形成之情況中，以一雷射光束形成該開口220。在該第一絕緣層121係由一感光樹脂所形成之情況中，以微影技術形成該開口220。
在圖3C中，實施一粗化處理，以粗化該第一絕緣層121 之表面及該開口220之內壁。較佳，以該粗化處理所獲得表面粗糙度應該設定成例如具有Ra=約0.25至0.75μm。
在圖3D中，該支撐基板200係用以做為一饋電層，以實施電解電鍍，以便在該開口220中之該支撐基板200上沉積金，以形成金層170，以及再者，在該金層170之表面上沉積鎳，以配置該鎳層172。
此外，在圖3E中，該支撐基板200係用以做為該饋電層，以實施電解銅電鍍，以便在該開口220中之該鎳層172上沉積銅，以配置該銅層174。結果，形成具有一包括該金層170、該鎳層172及該銅層174之3-層結構的第一電極墊130。
該銅層174具有一以該電解銅電鍍配置在該開口220中之圓柱形部174a、一經由銅之成長從該第一絕緣層121之上表面向上隆起之隆起部174b及一從該隆起部174b朝徑向(周圍方向)突出且在該第一絕緣層121之上表面上所形成之凸緣部174c(構成該突出部132)。使該第一絕緣層121之表面及該開口220之內壁經歷該粗化處理，以便可增加該圓柱形部174a及該凸緣部174c之黏著及可防止因熱應力所產生之剝離。
在該銅層174中之該隆起部174b之高度及該凸緣部174c之水平方向上的突出長度可根據該電解銅電鍍所需時間設定成具有任意尺寸。此外，因為該隆起部174b之上表面根據銅之沉積的程度而具有不同形狀，所以它是一平面、一曲面或一具有凹凸部之波狀面，以及為了方便說 明，在該實施例中，它是採用一曲面。
在圖3F中，在該第一絕緣層121之表面及該電極墊130之表面上疊合一樹脂膜(例如，一環氧樹脂或一聚醯亞胺樹脂)，以便形成該第二絕緣層123。
在圖3G中，在該第二絕緣層123上照射一雷射光束，例如以暴露該第一電極墊130之表面的一部分(該銅層174之隆起部174b)之方式形成一介層孔260。
在圖3H中，藉由非電解銅電鍍在該第二絕緣層123之一表面、該介層孔260之內表面及該銅層174之經由該介層孔260所暴露之上表面上形成一種子層282。對於一形成該種子層282之方法，可以使用另一薄膜形成方法(一濺鍍方法或一CVD方法)或者可以形成一不同於銅之導電金屬。隨後，在該第二絕緣層123之表面(上表面)上疊合一乾膜光阻270成為一防鍍層。然後，在該乾膜光阻270上實施圖案化(曝光及顯影)，以形成一用以形成一佈線圖案之開口280，其中經由該開口280暴露該種子層282之一部分。可以應用一液態光阻來取代該乾膜光阻270。
在圖3I中，藉由饋電該種子層282來實施電解銅電鍍，以便在該用以形成一佈線圖案之開口280中之介層孔260及種子層282上沉積銅，以形成該介層134及該佈線圖案層140。
在圖3J中，從該第二絕緣層123移除該乾膜光阻270及除了在該佈線圖案層140下方所提供之種子層282之外的其它種子層282。結果，在該第二絕緣層123上留下該 佈線圖案層140。在圖3J及後繼圖式中，未顯示該種子層282。
在圖3K中，在該第二絕緣層123及該佈線圖案層140之表面上實施一粗化處理及然後疊合一包含一為主要成分之環氧樹脂的膜狀所謂增層樹脂284(可相應於所需硬度或彈性來適當地改變一填充物之含量)，以形成該第二層124之絕緣層。之後，照射一雷射光束，例如以暴露該佈線圖案層140之表面的一部分之方式形成一介層孔290。
接著，重複圖3G至3K之步驟，以形成該第二層124之介層142及該第三層126之佈線圖案層150。此外，在配置至少四絕緣及佈線層之情況中，較佳應該相應地重複圖3G至3K之步驟。
在圖3L中，在該第三層126之絕緣層的表面(上表面)上以銅非電解電鍍形成一種子層314，以及隨後，疊合一乾膜光阻300做為一防鍍層。可以應用一液態光阻以取代該乾膜光阻300。此外，對於一形成該種子層314之方法，可以使用一不同於該非電解銅電鍍之薄膜形成方法或可以以一不同於銅之導電金屬來形成該種子層314。
然後，在該乾膜光阻300上實施圖案化(曝光及顯影)，以暴露該種子層314之一部分的方式形成一用以形成一第二電極墊之開口310。接下來，藉由饋電該種子層314來實施電解銅電鍍，以在一介層孔312及該開口310中沉積銅，藉此形成該介層152及該第二電極墊160。
在圖3M中，移除該乾膜光阻300及除了在該第二電極墊160下方所提供之種子層314之外的其它種子層314。在圖3M及後繼圖式中所實施之步驟中，將銅合併於在該第二電極墊160下方所提供之種子層314中。因此，省略該種子層314。
接著，將一防焊層320施加至該第三層126之絕緣層的表面(上表面)及因而形成該第四層128之絕緣層，以及然後，以暴露該第二電極墊160之一部分方式形成一開口330。
在圖3N中，藉由濕式蝕刻移除該支撐基板200，以便獲得該佈線基板120。對於該支撐基板200，亦可允許在垂直方向上黏貼兩個支撐基板200及在該兩個支撐基板200之上及下表面側的兩個表面上配置該佈線基板120。在該情況中，將該兩個支撐基板200分割成兩個部分及藉由濕式蝕刻移除該兩個支撐基板200。
然後，如圖2所示，將一焊球放置在該佈線基板120之第一電極墊130上及實施一回流，以便使該半導體晶片110之每一端經由該焊料凸塊180連接至該電極墊130及因而在該佈線基板120上安裝該半導體晶片110。適當地選擇在該佈線基板120上安裝該半導體晶片110之步驟。例如，具有下面情況：依據顧客之需求將該半導體晶片110安裝在該佈線基板120上及在該佈線基板120所要送達之顧客處將該半導體晶片110安裝在該佈線基板120上。
此外，可以以打線接合取代該焊料凸塊180以在該佈線基板120上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板120上安裝該半導體晶片110。
此外，在一回流中因該焊料凸塊180之形成而產生一熱應力之情況中，因為在該第一電極墊130之一表面側上從外周圍朝徑向(周圍方向)突出形成該突出部132，所以該突出部132阻擋該熱應力之前進方向及在沿著該第一絕緣層121與該第二絕緣層123間之界面的方向上吸收該熱應力。因此，在依據該第一實施例之佈線基板120中，可防止在該第二絕緣層123上產生裂縫。
圖4係顯示該第一實施例之變形的圖式。如圖4所示，在該變形中，在相反於該第一實施例之情況的垂直方向上使用該佈線基板120。更特別地，經由該焊料凸塊180在該第二電極墊160上安裝該半導體晶片110及經由一焊球之回流在該第一電極墊130上形成一焊料凸塊340。
在如圖2及4所示之佈線基板120中可以在該第一電極墊130或該第二電極墊160上安裝該半導體晶片110。
在該變形中，在該第二電極墊160上可以提供一配置有金及鎳層之電鍍層(以使該金層暴露至一表面之方式)。此外，亦可使用金/鈀/鎳、錫/鎳、及錫-銀(錫與銀之合金)及錫來取代該金層170及該鎳層172。再者，該第一電極墊130可以只由該等金屬所形成。此外，每一金屬固然不受限於該等金屬但是該等金屬係可被使用的，以及該等個 別金屬之組合係不受限於該組合。
再者，在該變形中，亦可在圖3M之步驟中藉由裝載該半導體晶片110至該佈線基板120上及然後移除該支撐基板200以完成該半導體裝置。
並且，在該變形中，可以在該半導體晶片110與該佈線基板120間填充一具有絕緣特性之底部填充樹脂。
此外，可以以打線接合取代焊料凸塊180以在該佈線基板120上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板120上安裝該半導體晶片110。
[第二實施例]
圖5係顯示一應用該佈線基板之第二實施例的半導體裝置之縱向剖面圖。在圖5中，相同於圖1之部分具有相同元件符號，因而將省略其敘述。
如圖5所示，在一依據該第二實施例之用於一半導體裝置400之佈線基板420中，形成一電極開口(一凹部)430，其中使一第一電極墊130之一表面(在一金層170側上之端面)離一第一絕緣層121之一表面成凹形。因此，以一在該電極開口430中所插入之焊球藉由實施一回流(一熱處理)在該金層170上形成一焊料凸塊180。在依據該第二實施例之半導體裝置400中，在一半導體晶片110與該佈線基板420間可以填充一具有絕緣特性之底部填充樹脂。
將參考圖6A至60以描述半導體裝置400中所使用之佈 線基板420的製造方法。圖6A至60係用以說明依據該第二實施例之佈線基板420之製造方法(第一至第十五)的圖式。在圖6A至60中，在面向下方向上配置該等個別層，其中在該佈線基板420之下表面上提供該第一電極墊130(垂直相反於圖5所示之疊層結構的方向)。
圖6A至6C所示之步驟相同於依據該第一步驟之圖3A至3C的步驟。在圖6A中，準備一由具有預定厚度之平銅板或銅箔所形成之支撐基板200，以及在該支撐基板200之上表面上疊合一樹脂膜(例如，一環氧樹脂或一聚醯亞胺樹脂)成為一防鍍層，以便形成該第一絕緣層121。
在圖6B中，形成一用以形成一第一電極墊之開口220，以便暴露該支撐基板200之一部分至該第一絕緣層121(以一雷射光束或微影技術)。該開口220之內徑對應於該第一電極墊130之外徑。
在圖6C中，實施一粗化處理，以粗化該第一絕緣層121之表面及該開口220之內壁。較佳，以該粗化處理所獲得表面粗糙度應該設定成例如具有Ra=約0.25至0.75μm。
在圖6D中，該支撐基板200係用以做為一用於該開口220之內部的饋電層，以實施電解銅電鍍，以便在該開口220中之該支撐基板200上沉積銅，以形成一銅層440。
在圖6E中，該支撐基板200係用以做為該饋電層，以實施電解電鍍，以便在該開口220中之該銅層440上沉積金，以形成該金層170，以及再者，在該金層170之表面上沉積鎳，以配置一鎳層172。
再者，在圖6F中，該支撐基板200係用以做為該饋電層，以實施該電解電鍍，以便為了形成一第一電極墊在該開口220中之該鎳層172上沉積銅，以配置一銅層174。該銅層174具有一以該電解銅電鍍配置在該開口220中之圓柱形部174a、一經由銅之成長從該第一絕緣層121之上表面向上隆起之隆起部174b及一從該隆起部174b朝徑向(周圍方向)突出且在該第一絕緣層121之上表面上所形成之凸緣部174c(構成該突出部132)。
在該銅層174中之該隆起部174b之高度及該凸緣部174c之水平方向上的突出長度可根據該電解銅電鍍所需時間設定成具有任意尺寸。
因為在圖6G至6N所示之步驟中配置每一絕緣層及每一佈線層及實施相同於依據該第一實施例之圖3F至3M所示之步驟的處理，所以省略其敘述。
在圖60中，藉由濕式蝕刻移除該支撐基板200及亦移除該銅層440，以便獲得該佈線基板420。在依據該第二實施例之佈線基板420中，移除該銅層440，以便在一下表面側(一晶片安裝側)上形成與該第一絕緣層121之表面成為凹形之電極開口430。
對於該支撐基板200，亦可允許在垂直方向上黏貼兩個支撐基板200及在該兩個支撐基板200之上及下表面側的兩個表面上配置該佈線基板420。在該情況中，將該兩個支撐基板200分割成兩個部分及藉由濕式蝕刻移除該兩個支撐基板200。
然後，如圖5所示，將一焊球放置在該電極開口430之金層170上及實施一回流，以便使該半導體晶片110之每一端經由該焊料凸塊180連接至該第一電極墊130及因而在該佈線基板420上安裝該半導體晶片110。適當地選擇在該佈線基板420上安裝該半導體晶片110之步驟。例如，具有下面情況：依據顧客之需求將該半導體晶片110安裝在該佈線基板420上及在該佈線基板420所要送達之顧客處將該半導體晶片110安裝在該佈線基板420上。
因此，在依據該第二實施例之佈線基板420中，在該下表面側(該晶片安裝側)上形成與該第一絕緣層121之表面成凹形之電極開口430。因此，當要安裝該半導體晶片110時，藉由在該電極開口430上實施一回流(一熱處理)以將該焊料凸塊180接合至該第一電極墊130之金層170側。結果，使該焊料凸塊180可靠地接合至該第一電極墊130及亦藉由該電極開口430之周邊部分增加徑向上之接合強度。
此外，可以以打線接合取代該焊料凸塊180以在該佈線基板420上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板420上安裝該半導體晶片110。
並且，在該第二實施例中，在一回流中因該焊料凸塊180之形成而產生一熱應力之情況中，因為在整個周圍上朝徑向(周圍方向)突出形成從該第一電極墊130之外周圍所突出之突出部132，所以該突出部132阻擋該熱應力 之前進方向及在沿著該第一絕緣層121與該第二絕緣層123間之界面的方向上吸收該熱應力。因此，在依據該第二實施例之佈線基板420中，可以相同於該第一實施例之方式防止在該第二絕緣層123上產生裂縫。
圖7係顯示該第二實施例之變形的圖式，如圖7所示，在該變形中，在相反於該第二實施例之情況的垂直方向上使用該佈線基板420。更特別地，經由該焊料凸塊180在一第二電極墊160上安裝該半導體晶片110及經由一焊球之回流在該第一電極墊130上形成一焊料凸塊340。在此情況中，該焊料凸塊340在徑向上具有因該電極開口430之周邊部分而增加之接合強度。
在如圖5及7所示之佈線基板420中可以在該第一電極墊130或該第二電極墊160上安裝該半導體晶片110。
在該變形中，在該第二電極墊160上可以提供一配置有金及鎳層之電鍍層(以使該金層暴露至一表面之方式)。此外，亦可使用金/鈀/鎳、錫/鎳、及錫-銀(錫與銀之合金)及錫來取代該金層170及該鎳層172。再者，該第一電極墊130可以只由該等金屬所形成。此外，每一金屬固然不受限於該等金屬但是該等金屬係可被使用的，以及該等個別金屬之組合係不受限於該組合。
再者，在該變形中，亦可在圖6N之步驟中藉由裝載該半導體晶片110至該佈線基板420上，及然後移除該支撐基板200以完成該半導體裝置。
並且，在該變形中，可以在該半導體晶片110與該佈線 基板420間填充一具有絕緣特性之底部填充樹脂。
此外，可以以打線接合取代焊料凸塊180以在該佈線基板420上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板420上安裝該半導體晶片110。
[第三實施例]
圖8係顯示一應用該佈線基板之第三實施例的半導體裝置之縱向剖面圖。在圖8中，相同於圖1之部分具有相同元件符號，因而將省略其敘述。
如圖8所示，在一依據該第三實施例之用於一半導體裝置500之佈線基板520中，一第一層122之絕緣層只形成一層。在依據該第三實施例之半導體裝置500中，在該半導體晶片110與該佈線基板520間可以填充一具有絕緣特性之底部填充樹脂。
將參考圖9A至9O以描述於該半導體裝置500中所使用之佈線基板520的製造方法。圖9A至9O係用以說明依據該第三實施例之佈線基板520之製造方法(第一至第十五)的視圖。在圖9A至9O中，在面向下方向上配置該等個別層，其中在該佈線基板520之下表面上提供一第一電極墊130(垂直相反於圖5所示之疊層結構的方向)。
在圖9A中，準備一由具有一預定厚度之平銅板或銅箔所形成之支撐基板200，以及在該支撐基板200之上表面上疊合一樹脂膜(光阻)210(例如，一環氧樹脂或一聚醯亞胺樹脂)成為一防鍍層。
在圖9B中，形成一用以暴露該支撐基板200之一部分至該樹脂膜210之開口220(以微影技術)。該開口220之內徑對應於該第一電極墊130之外徑。
在圖9C中，該支撐基板200係用以做為一饋電層，以實施電解電鍍，以便在該開口220中之該支撐基板200上沉積金，以形成一金層170，以及再者，在該金層170之表面上沉積鎳，以配置一鎳層172。
再者，在圖9D中，該支撐基板200係用以做為該饋電層，以實施電解電鍍，以便在該開口220中之該鎳層172上沉積銅，以配置一銅層174，藉以形成該第一電極墊130。該銅層174具有一以該電解銅電鍍配置在該開口220中之圓柱形部174a、一經由銅之成長從該樹脂膜210之上表面向上隆起之隆起部174b及一從該隆起部174b朝徑向(周圍方向)突出且在該樹脂膜210之上表面(在該開口220之上端的周邊部分)上所形成之凸緣部174c。該凸緣部174c具有比該圓柱形部174a之上端的外周圍大之直徑且構成一突出部132。
在該銅層174中之該隆起部174b之高度及該凸緣部174c之水平方向上的突出長度可根據該電解銅電鍍所需時間設定成具有任意尺寸。
在圖9E中，從該支撐基板200移除該樹脂膜210，以便在該支撐基板200上留下該第一電極墊130。
在圖9F中，在該支撐基板200及該電極墊130之表面上實施一粗化處理，以粗化該支撐基板200及該電極墊 130之表面。較佳，以該粗化處理所獲得表面粗糙度應該設定成例如具有Ra=約0.25至0.75μm。
在圖9G中，在該支撐基板200及該電極墊130之經歷該粗化處理之表面上疊合一樹脂膜230(例如，一環氧樹脂或一聚醯亞胺樹脂)，以及因而形成該第一層122之絕緣層。藉由使用一真空疊層方法或一真空型熱壓在該支撐基板200及該電極墊130之表面上疊合該樹脂膜230。基於此理由，藉由以一真空裝置對該支撐基板200及該第一電極墊130之上表面及外周圍表面施壓以接合該樹脂膜230。結果，以黏附狀態在該第一電極墊130中之突出部132的下側疊合該樹脂膜230而沒有空隙，以便可防止空隙之產生。此外，粗化該支撐基板200及該第一電極墊130之表面。因此，可增加該樹脂膜230對該電極墊130之黏著，以便可防止因熱應力而產生剝離。
在圖9H中，在該第一層122之絕緣層(該樹脂膜230)上照射一雷射光束，以例如以暴露該第一電極墊130之表面的一部分(該銅層174之隆起部174b)之方式形成一介層孔260。
在圖9I中，藉由非電解銅電鍍在該第一層122之絕緣層的一表面、該介層孔260之內表面及該銅層174之經由該介層孔260所暴露之上表面上形成一種子層282。對於一形成該種子層282之方法，可以使用另一薄膜形成方法(一濺鍍方法或一CVD方法)或者可以形成一不同於銅之導電金屬。隨後，在該種子層282之表面(上表面)上疊合一乾膜光阻270成為一防鍍層。然後，在該乾膜光阻270 上實施圖案化(曝光及顯影)，以形成一用以形成一佈線圖案之開口280，其中經由該開口280暴露該種子層282之一部分。可以應用一液態光阻來取代該乾膜光阻270。
在圖9J中，藉由饋電該種子層282來實施電解銅電鍍，以便在該開口280中之介層孔260及種子層282上沉積銅，以形成一介層134及一佈線圖案層140。
在圖9K中，移除該乾膜光阻270及除了在該佈線圖案層140下方所提供之種子層282之外的其它種子層282。結果，在該第一層122之絕緣層上留下該佈線圖案層140。在圖9K及後繼圖式中，未顯示該種子層282。
在圖9L中，在該第一層122之絕緣層及該佈線圖案層140之表面上實施一粗化處理及然後疊合一包含一為主要成分之環氧樹脂的膜狀所謂增層樹脂284(可相應於所需硬度或彈性來適當地改變一填充物之含量)，以形成一第二層124之絕緣層。之後，照射一雷射光束，以例如以暴露該佈緣圖案層140之表面的一部分之方式形成一介層孔290。
接著，重複圖9H至9L之步驟，以形成該第二層124之一介層142及一第三層126之一佈線圖案層150。此外，在配置至少四絕緣及佈線層之情況中，較佳應該相應地重複圖9H至9L之步驟。
在圖9M中，在該第三層126之絕緣層的表面(上表面)上以銅非電解電鍍形成一種子層314，以及隨後，疊合一乾膜光阻300做為一防鍍層。可以應用一液態光阻以取代 該乾膜光阻300。此外，對於一形成該種子層314之方法，可以使用一不同於該非電解銅電鍍之薄膜形成方法或可以以一不同於銅之導電金屬來形成該種子層314。
然後，在該乾膜光阻300上實施圖案化(曝光及顯影)，以暴露該種子層314之一部分的方式形成一用以形成一第二電極墊之開口310。接下來，藉由饋電該種子層314來實施電解銅電鍍，以在一介層孔312及該開口310中沉積銅，藉此形成一介層152及一第二電極墊160。
在圖9N中，移除該乾膜光阻300及除了在該第二電極墊160下方所提供之種子層314之外的其它種子層314。在圖9N及後繼圖式中所實施之步驟中，將銅合併於在該第二電極墊160下方所提供之種子層314中。因此，省略該種子層314。
接著，在該第三層126之絕緣層的表面(上表面)上疊合一防焊層320及因而形成一第四層128之絕緣層，以及然後，以暴露該第二電極墊160之一部分方式形成一開口330。
在圖9O中，藉由濕式蝕刻移除該支撐基板200，以便獲得該佈線基板520。對於該支撐基板200，亦可允許在垂直方向上黏貼兩個支撐基板200及在該兩個支撐基板200之上及下表面側的兩個表面上配置該佈線基板520。在該情況中，將該兩個支撐基板200分割成兩個部分及藉由濕式蝕刻移除該兩個支撐基板200。
然後，如圖8所示，將一焊球放置在該佈線基板520之 第一電極墊130上及實施一回流，以便使該半導體晶片110之每一端經由一焊料凸塊180連接至該電極墊130及因而在該佈線基板520上安裝該半導體晶片110。適當地選擇在該佈線基板520上安裝該半導體晶片110之步驟。例如，具有下面情況：依據顧客之需求將該半導體晶片110安裝在該佈線基板520上及在該佈線基板520所要送達之顧客處將該半導體晶片110安裝在該佈線基板520上。
並且，在該第三實施例中，在一回流中因該焊料凸塊180之形成而產生一熱應力之情況中，因為在該第一電極墊130之一表面側上從外周圍朝徑向(周圍方向)突出形成該突出部132，所以該突出部132阻擋該熱應力之前進方向。因此，可防止在該第一層122之絕緣層上產生裂縫。
此外，可以以打線接合取代該焊料凸塊180以在該佈線基板520上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板520上安裝該半導體晶片110。
圖10係顯示該第三實施例之變形的圖式。如圖10所示，在該變形中，在相反於該第三實施例之情況的垂直方向上使用該佈線基板520。更特別地，經由該焊料凸塊180在該第二電極墊160上安裝該半導體晶片110及經由一焊球之回流在該第一電極墊130上形成一焊料凸塊340。
在如圖8及10所示之佈線基板520中可以在該第一電極墊130或該第二電極墊160上安裝該半導體晶片110。
在該變形中，在該第二電極墊160上可以提供一配置有金及鎳層之電鍍層(以使該金層暴露至一表面之方式)。此外，亦可使用金/鈀/鎳、錫/鎳、及錫-銀(錫與銀之合金)及錫來取代該金層170及該鎳層172。再者，該第一電極墊130可以只由該等金屬所形成。此外，每一金屬固然不受限於該等金屬但是該等金屬係可被使用的，以及該等個別金屬之組合係不受限於該組合。
再者，在該變形中，亦可在圖9N之步驟中藉由裝載該半導體晶片110至該佈線基板520上及然後移除該支撐基板200以完成該半導體裝置。
並且，在該變形中，可以在該半導體晶片110與該佈線基板520間填充一具有絕緣特性之底部填充樹脂。
此外，可以以打線接合取代焊料凸塊180以在該佈線基板520上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板520上安裝該半導體晶片110。
[第四實施例]
圖11係顯示一應用該佈線基板之第四實施例的半導體裝置之縱向剖面圖。在圖11中，相同於該等實施例之每一實施例的部分具有相同元件符號，因而將省略其敘述。
如圖11所示，在一依據該第四實施例之用於一半導體裝置600的佈線基板620中，形成一電極開口(一凹部)430，其中使一第一電極墊130之一表面(在一金層170側上之端面)與一第一層122之一表面成凹形。因此，以 一在該電極開口430中所插入之焊球藉由實施一回流(一熱處理)在該金層170上形成一焊料凸塊180。在依據該第四實施例之半導體裝置600中，在一半導體晶片110與該佈線基板620間可以填充一具有絕緣特性之底部填充樹脂。
雖然該半導體裝置600中所使用之佈線基板620的製造方法相同於依據該第三實施例之圖9A至9O所示之步驟，但是不同之處在於：在圖9C之步驟中將該銅層配置在該支撐基板200上及在圖9O之步驟中一起移除該銅層與該支撐基板200。
於是，在該第四實施例中，該支撐基板200在圖9C之步驟中係用以做為一用於一開口220之內部的饋電層，以實施電解銅電鍍，以便在該開口220中之該支撐基板200上沉積銅，以形成一銅層440(見圖6D)。隨後，該支撐基板200係用以做為該饋電層，以實施電解電鍍，以便在該開口220中之該銅層440上沉積金，以形成該金層170，以及再者，在該金層170之表面上沉積鎳，以配置一鎳層172。再者，該支撐基板200係用以做為該饋電層，以實施該電解電鍍，以便為了形成一第一電極墊在該開口220中之該鎳層172上沉積銅，以配置一銅層174。
此外，在圖9O之步驟中，藉由濕式蝕刻移除該支撐基板200及亦移除該銅層440，以便獲得該佈線基板620。在該佈線基板620中，移除該銅層440，以便在一下表面側(一晶片安裝側)上形成與該第一層122之表面成凹形 之電極開口430(見圖60)。
並且，在該第四實施例中，對於該支撐基板200，亦可允許在垂直方向上黏貼兩個支撐基板200及在該兩個支撐基板200之上及下表面側的兩個表面上配置該佈線基板620。在該情況中，將該兩個支撐基板200分割成兩個部分及藉由濕式蝕刻移除該兩個支撐基板200。
然後，如圖11所示，將一焊球放置在該電極開口430之金層170上及實施一回流，以便使該半導體晶片110之每一端經由該焊料凸塊180連接至該第一電極墊130及因而在該佈線基板620上安裝該半導體晶片110。適當地選擇在該佈線基板620上安裝該半導體晶片110之步驟。例如，具有下面情況：依據顧客之需求將該半導體晶片110安裝在該佈線基板620上及在該佈線基板620所要送達之顧客處將該半導體晶片110安裝在該佈線基板620上。
在依據該第四實施例之佈線基板620中，在該下表面側(該晶片安裝側)上形成與該第一層122之表面成凹形之電極開口430。因此，當要安裝該半導體晶片110時，藉由在該電極開口430上實施一回流(一熱處理)以將該焊料凸塊180接合至該第一電極墊130之金層170側。結果，使該焊料凸塊180可靠地接合至該第一電極墊130及亦藉由該電極開口430之周邊部分增加徑向上之接合強度。
並且，在該第四實施例中，在一回流中因該焊料凸塊180之形成而產生一熱應力之情況中，因為在整個周圍上 朝徑向(周圍方向)突出形成在該第一電極墊130之一表面側上從外周圍所突出之突出部132，所以該突出部132阻擋該熱應力之前進方向。因此，可防止在該第一層122之絕緣層上產生裂縫。
此外，可以以打線接合取代焊料凸塊180以在該佈線基板620上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板620上安裝該半導體晶片110。
圖12係顯示該第四實施例之變形的圖式。如圖12所示，在該變形中，在相反於該第四實施例之情況的垂直方向上使用該佈線基板620。更特別地，經由該焊料凸塊180在一第二電極墊160上安裝該半導體晶片110及經由一焊球之回流在該第一電極墊130上形成一焊料凸塊340。在此情況中，因為形成該電極開口430，所以該焊料凸塊340具有與該第一層122之表面成凹形之電極開口(凹部)430的周邊部分而增加在徑向上之接合強度。
在如圖11及12所示之佈線基板620中可以在該第一電極墊130或該第二電極墊160上安裝該半導體晶片110。
在該變形中，在該第二電極墊160上可以提供一配置有金及鎳層之電鍍層(以使該金層暴露至一表面之方式)。此外，亦可使用金/鈀/鎳、錫/鎳、及錫-銀(錫與銀之合金)及錫來取代該金層170及該鎳層172。再者，該第一電極墊130可以只由該等金屬所形成。此外，每一金屬固然不受限於該等金屬但是該金屬係可被使用的，以及該等個別 金屬之組合不受限於該組合。
再者，在該變形中，亦可移除該支撐基板200前所實施之步驟中藉由裝載該半導體晶片110至該佈線基板620上及然後移除該支撐基板200以完成該半導體裝置。
並且，在該變形中，可以在該半導體晶片110與該佈線基板620間填充一具有絕緣特性之底部填充樹脂。
此外，可以以打線接合取代焊料凸塊180以在該佈線基板620上安裝該半導體晶片110。再者，可以藉由焊接一插針來取代該焊料凸塊180以在該佈線基板620上安裝該半導體晶片110。
當然除了一用於半導體晶片裝載之電極墊之外，依據本發明之電極墊還可應用至一用於外部連接之電極墊(例如，BGA(球柵陣列)、PGA(針柵陣列)或LGA(平面柵格陣列))。
此外，除了具有形成該焊料凸塊180之結構的半導體裝置之外，本發明還可應用至一具有下面結構之半導體裝置：將一電子零件裝載至一基板上或在一基板上形成一佈線圖案。因此，當然本發明亦可例如應用至一要經由一焊料凸塊接合至一基板之覆晶或一多層基板或一經由一焊料凸塊接合一電路板之中介層(interposer)。
10‧‧‧電極墊
12‧‧‧第一絕緣層
13‧‧‧第二絕緣層
14‧‧‧介層
16‧‧‧佈線部
17‧‧‧金層
18‧‧‧鎳層
20‧‧‧裂縫
100‧‧‧半導體裝置
110‧‧‧半導體晶片
120‧‧‧佈線基板
121‧‧‧第一絕緣層
122‧‧‧第一層
123‧‧‧第二絕緣層
124‧‧‧第二層
126‧‧‧第三層
128‧‧‧第四層
130‧‧‧第一電極墊
132‧‧‧突出部
134‧‧‧介層
140‧‧‧佈線層
142‧‧‧介層
150‧‧‧佈線層
152‧‧‧介層
160‧‧‧第二電極墊
170‧‧‧金層
172‧‧‧鎳層
174‧‧‧銅層
174a‧‧‧圓柱形部
174b‧‧‧隆起部
174c‧‧‧凸緣部
180‧‧‧焊料凸塊
200‧‧‧支撐基板
210‧‧‧樹脂膜
220‧‧‧開口
230‧‧‧樹脂膜
260‧‧‧介層孔
270‧‧‧乾膜光阻
280‧‧‧開口
282‧‧‧種子層
284‧‧‧膜狀所謂增層樹脂
290‧‧‧介層孔
300‧‧‧乾膜光阻
310‧‧‧開口
312‧‧‧介層孔
314‧‧‧種子層
320‧‧‧防焊層
330‧‧‧開口
340‧‧‧焊料凸塊
400‧‧‧半導體裝置
420‧‧‧佈線基板
430‧‧‧電極開口
440‧‧‧銅層
500‧‧‧半導體裝置
520‧‧‧佈線基板
600‧‧‧半導體裝置
620‧‧‧佈線基板
圖1係顯示一傳統佈線基板之結構的實施例之視圖。
圖2係顯示一應用依據本發明之一佈線基板的第一實施例之半導體裝置的縱向剖面圖。
圖3A係用以說明一依據該第一實施例之佈線基板的製造方法(第一)之視圖。
圖3B係用以說明一依據該第一實施例之佈線基板的製造方法(第二)之視圖。
圖3C係用以說明一依據該第一實施例之佈線基板的製造方法(第三)之視圖。
圖3D係用以說明一依據該第一實施例之佈線基板的製造方法(第四)之視圖。
圖3E係用以說明一依據該第一實施例之佈線基板的製造方法(第五)之視圖。
圖3F係用以說明一依據該第一實施例之佈線基板的製造方法(第六)之視圖。
圖3G係用以說明一依據該第一實施例之佈線基板的製造方法(第七)之視圖。
圖3H係用以說明一依據該第一實施例之佈線基板的製造方法(第八)之視圖。
圖3I係用以說明一依據該第一實施例之佈線基板的製造方法(第九)之視圖。
圖3J係用以說明一依據該第一實施例之佈線基板的製造方法(第十)之視圖。
圖3K係用以說明一依據該第一實施例之佈線基板的製造方法(第十一)之視圖。
圖3L係用以說明一依據該第一實施例之佈線基板的製造方法(第十二)之視圖。
圖3M係用以說明一依據該第一實施例之佈線基板的製造方法(第十三)之視圖。
圖3N係用以說明一依據該第一實施例之佈線基板的製造方法(第十四)之圖式。
圖4係顯示該第一實施例之變形的視圖。
圖5係顯示一應用該佈線基板之第二實施例的半導體裝置之縱向剖面圖。
圖6A係用以說明一依據該第二實施例之佈線基板的製造方法(第一)之視圖。
圖6B係用以說明一依據該第二實施例之佈線基板的製造方法(第二)之視圖。
圖6C係用以說明一依據該第二實施例之佈線基板的製造方法(第三)之視圖。
圖6D係用以說明一依據該第二實施例之佈線基板的製造方法(第四)之視圖。
圖6E係用以說明一依據該第二實施例之佈線基板的製造方法(第五)之視圖。
圖6F係用以說明一依據該第二實施例之佈線基板的製造方法(第六)之視圖。
圖6G係用以說明一依據該第二實施例之佈線基板的製造方法(第七)之視圖。
圖6H係用以說明一依據該第二實施例之佈線基板的製造方法(第八)之視圖。
圖6I係用以說明一依據該第二實施例之佈線基板的製 造方法(第九)之視圖。
圖6J係用以說明一依據該第二實施例之佈線基板的製造方法(第十)之視圖。
圖6K係用以說明一依據該第二實施例之佈線基板的製造方法(第十一)之視圖。
圖6L係用以說明一依據該第二實施例之佈線基板的製造方法(第十二)之視圖。
圖6M係用以說明一依據該第二實施例之佈線基板的製造方法(第十三)之視圖。
圖6N係用以說明一依據該第二實施例之佈線基板的製造方法(第十四)之視圖。
圖60係用以說明一依據該第二實施例之佈線基板的製造方法(第十五)之視圖。
圖7係顯示該第二實施例之變形的視圖。
圖8係顯示一應用該佈線基板之第三實施例的半導體裝置之縱向剖面圖。
圖9A係用以說明一依據該第三實施例之佈線基板的製造方法(第一)之視圖。
圖9B係用以說明一依據該第三實施例之佈線基板的製造方法(第二)之視圖。
圖9C係用以說明一依據該第三實施例之佈線基板的製造方法(第三)之視圖。
圖9D係用以說明一依據該第三實施例之佈線基板的製造方法(第四)之視圖。
圖9E係用以說明一依據該第三實施例之佈線基板的製造方法(第五)之視圖。
圖9F係用以說明一依據該第三實施例之佈線基板的製造方法(第六)之視圖。
圖9G係用以說明一依據該第三實施例之佈線基板的製造方法(第七)之視圖。
圖9H係用以說明一依據該第三實施例之佈線基板的製造方法(第八)之視圖。
圖9I係用以說明一依據該第三實施例之佈線基板的製造方法(第九)之視圖。
圖9J係用以說明一依據該第三實施例之佈線基板的製造方法(第十)之視圖。
圖9K係用以說明一依據該第三實施例之佈線基板的製造方法(第十一)之視圖。
圖9L係用以說明一依據該第三實施例之佈線基板的製造方法(第十二)之視圖。
圖9M係用以說明一依據該第三實施例之佈線基板的製造方法(第十三)之視圖。
圖9N係用以說明一依據該第三實施例之佈線基板的製造方法(第十四)之視圖。
圖9O係用以說明一依據該第三實施例之佈線基板的製造方法(第十五)之視圖。
圖10係顯示該第三實施例之變形的視圖。
圖11係顯示一應用該佈線基板之第四實施例的半導體 裝置之縱向剖面圖。
圖12係顯示該第四實施例之變形的視圖。
100‧‧‧半導體裝置
110‧‧‧半導體晶片
120‧‧‧佈線基板
121‧‧‧第一絕緣層
122‧‧‧第一層
123‧‧‧第二絕緣層
124‧‧‧第二層
126‧‧‧第三層
128‧‧‧第四層
130‧‧‧第一電極墊
132‧‧‧突出部
134‧‧‧介層
140‧‧‧佈線層
142‧‧‧介層
150‧‧‧佈線層
152‧‧‧介層
160‧‧‧第二電極墊
170‧‧‧金層
172‧‧‧鎳層
174‧‧‧銅層
180‧‧‧焊料凸塊

Claims (9)

  1. 一種佈線基板之製造方法，其特徵在於，包括：第一步驟，於支撐基板上形成第一絕緣層；第二步驟，於上述第一絕緣層上形成使上述支撐基板露出之第一開口；第三步驟，藉由將金屬所構成之上述支撐基板作為饋電層之電解電鍍，在設置於上述第一絕緣層之上述第一開口內沉積電極墊之圓柱形部，並進一步繼續進行電解電鍍而形成隆起部及突出部，該隆起部係沉積於較上述圓柱形部上方且較上述第一絕緣層之上表面朝上方隆起，該突出部係從上述隆起部之外周圍朝上述第一開口之周圍方向突出；第四步驟，於設置有上述電極墊之上述第一絕緣層上形成第二絕緣層；第五步驟，於上述第二絕緣層上形成用以使上述電極墊之上述隆起部露出之第二開口；第六步驟，於上述第二開口及上述第二絕緣層上形成電性連接至上述電極墊之上述隆起部之佈線層；以及第七步驟，移除上述支撐基板，使上述電極墊之上述圓柱形部及上述第一絕緣層露出。
  2. 一種佈線基板之製造方法，其特徵在於，包括：第一步驟，於支撐基板上形成光阻；第二步驟，於上述光阻上形成使上述支撐基板露出之第一開口； 第三步驟，藉由將金屬所構成之上述支撐基板作為饋電層之電解電鍍，在設置於上述光阻之上述第一開口內沉積電極墊之圓柱形部，並進一步繼續進行電解電鍍而形成隆起部及突出部，該隆起部係沉積於較上述圓柱形部上方且較上述光阻之上表面朝上方隆起，該突出部係從上述隆起部之外周圍朝上述第一開口之周圍方向突出；第四步驟，剝離上述光阻；第五步驟，以覆蓋上述電極墊表面之方式形成絕緣層；第六步驟，於上述絕緣層上形成用以使上述電極墊之上述隆起部露出之第二開口；第七步驟，於上述第二開口及上述絕緣層之表面上形成電性連接至上述電極墊之上述隆起部之佈線層；以及第八步驟，移除上述支撐基板，使上述電極墊之上述圓柱形部及上述絕緣層露出。
  3. 如申請專利範圍第1項之佈線基板之製造方法，其中，包括：在上述第一絕緣層之上述第一開口進行粗化處理的步驟。
  4. 如申請專利範圍第2項之佈線基板之製造方法，其中，包括：於剝離上述光阻後，在上述電極墊之表面進行粗化處理的步驟。
  5. 如申請專利範圍第1項之佈線基板之製造方法，其中， 上述第三步驟包括在上述支撐基板上疊層一金屬層，並進一步在上述一金屬層與上述圓柱形部之間疊層另一金屬層之步驟；該一金屬層係由與上述支撐基板相同的金屬所構成；該另一金屬層係由與上述支撐基板不同的金屬所構成；上述第七步驟包括移除上述支撐基板，並進一步以使疊層於上述電極墊之上述圓柱形部之上述另一金屬層的露出面形成凹部之方式，選擇性地移除上述一金屬層之步驟。
  6. 如申請專利範圍第2項之佈線基板之製造方法，其中，上述第三步驟包括在上述支撐基板上疊層一金屬層，並進一步在上述一金屬層與上述圓柱形部之間疊層另一金屬層之步驟；該一金屬層係由與上述支撐基板相同的金屬所構成；該另一金屬層係由與上述支撐基板不同的金屬所構成；上述第八步驟包括移除上述支撐基板，並進一步以使疊層於上述電極墊之上述圓柱形部之上述另一金屬層的露出面形成凹部之方式，選擇性地移除上述一金屬層之步驟。
  7. 一種半導體裝置之製造方法，其係使用上述申請專利範圍第1至6項中任一項所記載之佈線基板之製造方法者，其特徵在於，其包括：經由焊料凸塊將半導體晶片安裝於上述電極墊上之步 驟。
  8. 一種佈線基板，其包括：電極墊；以及以覆蓋上述電極墊表面之方式所疊層之一層絕緣層；其特徵在於，上述電極墊包括：圓柱形部，形成於上述絕緣層之開口內；隆起部，以較上述圓柱形部朝上方隆起之方式形成；突出部，從上述隆起部之外周圍朝上述開口之周圍方向突出；且上述圓柱形部、上述隆起部、上述突出部係由相同金屬形成為一體，上述絕緣層至少覆蓋上述圓柱形部之側面、以及上述突出部之表面。
  9. 如申請專利範圍第8項之佈線基板，其中，上述電極墊之另一表面側的露出面係形成於較上述絕緣層之表面凹陷的位置上，並在上述絕緣層之表面上形成凹部。
TW097112856A 2007-04-13 2008-04-09 佈線基板之製造方法，半導體裝置之製造方法及佈線基板 TWI462237B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105965A JP4881211B2 (ja) 2007-04-13 2007-04-13 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
TW200843045A TW200843045A (en) 2008-11-01
TWI462237B true TWI462237B (zh) 2014-11-21

Family

ID=39871381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112856A TWI462237B (zh) 2007-04-13 2008-04-09 佈線基板之製造方法，半導體裝置之製造方法及佈線基板

Country Status (5)

Country Link
US (2) US7915088B2 (zh)
JP (1) JP4881211B2 (zh)
KR (1) KR20080092851A (zh)
CN (1) CN101286456B (zh)
TW (1) TWI462237B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
TWI421992B (zh) * 2009-08-05 2014-01-01 Unimicron Technology Corp 封裝基板及其製法
JP5649805B2 (ja) * 2009-08-12 2015-01-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP4823375B1 (ja) * 2010-05-28 2011-11-24 株式会社東芝 電子機器
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI384922B (zh) * 2010-10-22 2013-02-01 Inventec Corp 電路板的電子零組件佈局方法及其電路板結構
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
JP5273749B2 (ja) * 2011-03-09 2013-08-28 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線板の製造方法
WO2012132880A1 (ja) 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
US8624323B2 (en) * 2011-05-31 2014-01-07 International Business Machines Corporation BEOL structures incorporating active devices and mechanical strength
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR101932727B1 (ko) * 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
TWI551199B (zh) 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR20160080965A (ko) 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2017022213A (ja) * 2015-07-08 2017-01-26 凸版印刷株式会社 プリント配線基板
CN105025652B (zh) * 2015-07-28 2018-06-08 苏州斯尔特微电子有限公司 一种电子印刷电路板
CN105007689B (zh) * 2015-07-28 2018-09-28 苏州斯尔特微电子有限公司 一种电子印刷电路板
CN105025651B (zh) * 2015-07-28 2018-09-14 苏州斯尔特微电子有限公司 一种手机摄像头用印刷电路板
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN106960798B (zh) * 2016-01-08 2019-05-24 恒劲科技股份有限公司 封装基板的制作方法
TWI566309B (zh) * 2016-01-08 2017-01-11 恆勁科技股份有限公司 封裝基板之製作方法
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
WO2017187747A1 (ja) * 2016-04-28 2017-11-02 株式会社村田製作所 弾性波装置
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
KR102542573B1 (ko) * 2018-09-13 2023-06-13 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法
KR102551352B1 (ko) * 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR20210120532A (ko) 2020-03-27 2021-10-07 삼성전자주식회사 반도체 패키지
US12094772B2 (en) * 2021-01-15 2024-09-17 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507214A (en) * 2003-08-13 2005-02-16 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2005244108A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板、及び配線基板の製造方法
TW200610457A (en) * 1998-12-16 2006-03-16 Ibiden Co Ltd Conductive connecting pin and package board
TW200625559A (en) * 2004-07-07 2006-07-16 Nec Corp Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4135839A1 (de) * 1991-10-31 1993-05-06 Huels Troisdorf Ag, 5210 Troisdorf, De Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JPH10209163A (ja) * 1997-01-21 1998-08-07 Citizen Watch Co Ltd 半導体装置およびその製造方法
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
US6709965B1 (en) * 2002-10-02 2004-03-23 Taiwan Semiconductor Manufacturing Company Aluminum-copper bond pad design and method of fabrication
JP2005116909A (ja) * 2003-10-10 2005-04-28 Hitachi Cable Ltd 電子装置及び電子装置に用いる配線板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2007012715A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体装置及び基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610457A (en) * 1998-12-16 2006-03-16 Ibiden Co Ltd Conductive connecting pin and package board
TW200507214A (en) * 2003-08-13 2005-02-16 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2005244108A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板、及び配線基板の製造方法
TW200625559A (en) * 2004-07-07 2006-07-16 Nec Corp Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package

Also Published As

Publication number Publication date
CN101286456B (zh) 2012-03-21
US20080258300A1 (en) 2008-10-23
US7915088B2 (en) 2011-03-29
US20110139502A1 (en) 2011-06-16
KR20080092851A (ko) 2008-10-16
US8237270B2 (en) 2012-08-07
CN101286456A (zh) 2008-10-15
TW200843045A (en) 2008-11-01
JP4881211B2 (ja) 2012-02-22
JP2008263125A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
TWI462237B (zh) 佈線基板之製造方法，半導體裝置之製造方法及佈線基板
US8225502B2 (en) Wiring board manufacturing method
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US10892216B2 (en) Wiring substrate and semiconductor device
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US8053886B2 (en) Semiconductor package and manufacturing method thereof
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
US11205628B2 (en) Semiconductor device package and method of manufacturing the same
US20240015888A1 (en) Wiring board
US20230300990A1 (en) Component-containing substrate
US11749596B2 (en) Wiring substrate
US20240096838A1 (en) Component-embedded packaging structure
JP2011044734A (ja) 回路板の製造方法
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR20140081433A (ko) 인쇄회로기판 및 그 제조 방법
KR20110136314A (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
KR20130019675A (ko) 인쇄회로기판 및 그의 제조 방법