JP2005183818A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2005183818A
JP2005183818A JP2003425247A JP2003425247A JP2005183818A JP 2005183818 A JP2005183818 A JP 2005183818A JP 2003425247 A JP2003425247 A JP 2003425247A JP 2003425247 A JP2003425247 A JP 2003425247A JP 2005183818 A JP2005183818 A JP 2005183818A
Authority
JP
Japan
Prior art keywords
wiring
pattern
wiring pattern
inner lead
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003425247A
Other languages
English (en)
Inventor
Nozomi Shimoishizaka
望 下石坂
Nobuyuki Koya
信之 幸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003425247A priority Critical patent/JP2005183818A/ja
Publication of JP2005183818A publication Critical patent/JP2005183818A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線パターンの微細形成が可能で、かつ屈曲に対する配線パターンの機械強度を向上するCOF用回路基板およびその製造方法を提供する。
【解決手段】 絶縁基板21と、配線パターン23と、配線パターン23を絶縁基板21上に延在して形成したインナーリード24と、インナーリード24上に形成した突起電極25と、配線パターン23上にパターン電解銅めっきにより形成した配線膜厚増加個所26とを備え、配線膜厚増加個所26の総厚は突起電極25以外のインナーリード24の厚さより厚く形成するとともに、配線膜厚増加個所26の断面は角部にRがついた形状に形成する。
【選択図】図2

Description

本発明は、COF(Chip On Film)パッケージなどに代表されるベアチップ実装パッケージに用いる突起電極を備えた可とう性のある回路基板およびその製造方法に関するものである。
近年、電子機器の小型化、高機能化および半導体素子プロセスの微細化に伴い、COF実装に用いる回路基板の配線パターンも微細化、狭端子ピッチ化が要望されている。
配線パターンは一般的にはエッチングで形成しているため、配線パターンを微細化するためには配線膜厚を薄くする必要がある。例えば40マイクロメートル以下の配線ピッチを実現するためには、通常10マイクロメートル以下の配線膜厚にすることが多い。
一方、COFパッケージは、回路基板の可とう性を生かして屈曲して実装することが多く、上記のように配線パターンの微細形成のために配線膜厚を薄くすると配線パターンの機械強度が不足し、配線パターンが屈曲部で断線する不良が発生し易くなる。このため、配線パターンの微細形成が可能でかつ配線パターンの屈曲に対する機械強度を向上する必要がある。
従来の配線パターンの屈曲に対する機械強度を向上させた回路基板としては、配線パターン上の保護レジストの厚みを厚く形成する方法があった(例えば特許文献1)。
以下、従来の回路基板について図面を参照しながら説明する。
図7は従来の回路基板を示す平面図、図8(a)は図7の要部拡大図、図8(b)は図8(a)のE−E'線間の断面図、図8(c)は図8(a)のFーF’線間の断面図である。
図7および図8において、1は可とう性を有する絶縁基板、2は絶縁基板1の屈曲部、3は絶縁基板1上の配線層をパターンニングして形成した配線パターン、4は配線パターン3を絶縁基板1上に延在して形成したインナーリード、5は配線パターン3およびインナーリード4上に形成した第1の保護レジストであり、これらは通常のCOF用テープ基板と同様の構成である。6は屈曲部2の周辺に形成した第2の保護レジストであり、印刷法により形成される。
特開2000−164645
しかしながら、上記従来の回路基板では、配線パターンの配線方向と直角方向の断面が面取りされておらず、回路基板を屈曲した場合に断面の角部に応力が集中し、配線パターンが断線し易くなると共に配線パターンの角部に密着する第1の保護レジスト5にクラックが発生し易いという欠点があった。
また屈曲部2を保護する第2の保護レジスト6を形成するための工程が余分に必要であり、回路基板1の製造コストが上昇し、また製造リードタイムが増加するという問題があった。
また、第2の保護レジスト6を印刷法で形成するため、形成の位置精度が悪く(一般的に±100マイクロメートル程度)であり、回路基板の小型化が困難であるという問題があった。
更に、第2の保護レジスト6を印刷法で形成するため、形成の厚み精度が悪く(一般的に±20マイクロメートル程度)、屈曲部2の保護の効果がばらつくという問題があった。
本発明は、上記従来の課題を解決するもので、配線パターンの微細形成が可能で、しかも屈曲部の配線パターンの総厚を増加させ、かつ、配線パターンの断面形状にて配線方向と直角方向の断面の角部をR形状で面取りすることで配線パターン強度を効果的に向上することができる回路基板およびその製造方法を提供することを目的とする。
本発明の回路基板は、屈曲可能な絶縁基板と、前記絶縁基板上に形成された配線パターンとを備え、前記絶縁基板の屈曲位置付近の前記配線パターンに補強用の配線厚増加個所を設けたことを特徴とするものである。
また本発明の回路基板は、電子部品を実装するための突起電極を備えた回路基板であり、絶縁基板と、前記絶縁基板上に配線層をパターンニングすることにより形成した配線パターンと、前記配線パターンを前記絶縁基板上に延在して形成したインナーリードと、前記インナーリード上に形成した突起電極と、前記インナーリード以外の前記配線パターンの一部に設けた配線厚増加個所とを備え、前記配線厚増加個所の総厚が前記突起電極以外の前記インナーリードの厚さより厚いことを特徴とするものである。
上記構成において、配線厚増加個所の配線パターンの配線方向と直角方向の断面の角部形状が半径3マイクロメートル以上のRで面取りされた形状である個所が存在するものである。
上記構成において、配線厚増加個所の材料が配線パターンの材料と同一である。
本発明の回路基板の製造方法は、上記構成の回路基板の製造方法であって、絶縁基板上に形成された配線層をパターンニングして配線パターンとインナーリードを形成する工程と、前記配線パターンおよび前記インナーリード上にめっきレジストを被覆する工程と、前記インナーリード上の突起電極相当部の露光用パターンと前記配線パターン上の配線膜厚増加個所相当部の露光用パターンの双方を有する単一の露光マスクを準備する工程と、前記めっきレジストを前記露光マスクによりパターンニングし、前記突起電極相当部と前記配線膜厚増加個所相当部を開口する工程と、パターン電解めっき法により前記インナーリード上に突起電極を形成すると同時に前記配線膜厚増加個所を形成する工程とを含むものである。
上記構成において、配線膜厚増加個所相当部のめっきレジストの開口幅を配線パターンの幅よりもパターン電解めっきの厚みの2倍以上広く形成する。
本発明の回路基板によれば、回路基板の屈曲部の配線パターンの総厚を厚くすることができ、配線パターンの機械強度を向上することができる。このため、従来の第2の保護レジストを省略することも可能である。
また、配線膜厚増加個所の配線パターンの配線方向と直角方向の断面の角部がR形状で面取りされると、配線パターンの断面の角部への応力集中を低減することができ、これにより配線パターンの機械強度を向上し、かつ配線を被覆する保護レジストの耐クラック性を向上することができる。
配線膜厚増加個所の材料が配線パターンの材料と同一であると、線膨張係数もほぼ等しくなるため、配線層増加個所と配線パターンが接合する個所の熱ストレス耐性を、配線増加個所と前記配線パターンに異種の材料を使用した場合と比較し向上することができる。
本発明の回路基板の製造方法によれば、本来必要である突起電極の形成工程時に配線膜厚増加個所を形成することができるため、基板の製造コストが上昇したり、製造リードタイムが増加するという問題が発生しない。
また、配線膜厚増加個所をパターンめっき法で形成するため、形成の位置精度は露光マスクのパターンニング精度に依存し(一般的に±1マイクロメートル程度以下)、精度の良い加工が可能であり、回路基板を小型化できる。
更に、配線膜厚増加個所をパターン電解めっき法で形成するため、形成の厚み精度は電解厚み精度に依存し(一般的に±3マイクロメートル程度以下)、屈曲部の保護の効果がばらつく事が無い。
配線膜厚増加個所のめっきレジスト開口幅を配線パターンの幅よりもパターン電解めっき厚みの2倍以上広く形成すると、配線膜厚増加個所にパターン電解めっきを形成する際に、前記配線パターンの配線方向と直角方向への前記電解めっきの成長が前記めっきレジスト開口によって妨げられず等方的に成長するので、配線膜厚増加個所の配線パターンの配線方向と直角方向の断面の角部形状をパターン電解めっき厚と等しい半径のRで面取りすることができ、この場合配線パターンの断面の角部への応力集中を低減することができ、配線パターンの機械強度を向上し、かつ配線を被覆する保護レジストの耐クラック性を向上することができる。
上記のように、本発明の回路基板とその製造方法によれば、配線パターンの機械強度を向上するとともに、断面の角部への応力集中を低減することができ、屈曲部の配線パターンの断線を効果的に低減することができる回路基板を、低コストで提供することができる。
以下、本発明の一実施形態について図面を参照しながら説明する。
図1は本発明の一実施形態の回路基板を示す平面図、図2(a)は図1の要部拡大図、図2(b)は図2(a)A−A'線間の断面図、図2(c)は図2(a)B−B'線間の断面図である。
図1、図2において、21は絶縁基板、22は絶縁基板21の屈曲部、23は絶縁基板21上の銅配線層をパターンニングして形成した配線パターン、24は配線パターン23を絶縁基板21上に延在して形成したインナーリード、25はインナーリード24上に形成した突起電極、26は配線パターン23上にパターン電解銅めっきにより形成した配線膜厚増加個所である。ここで配線膜厚増加個所26の総厚は突起電極25以外のインナーリード24の総厚より厚く形成する。
また、図2(c)に示すように、配線膜厚増加個所26の断面は角部に例えば半径3マイクロメートル以上のRで面取りされた形状に形成する。
27は配線パターン23とインナーリード24を被覆する保護レジストである。
次に本発明の一実施形態の回路基板にかかる回路基板の製造方法について図3、図4、図5、図6を参照して説明する。
図3、図4は図2(a)のA−A’線間の断面方向の製造工法を示す図、図5、図6は図2(a)のB−B’線間の断面方向の製造工法を示す図で、特にめっきレジストの露光から電解めっきまでの詳細を示している。
図3、図4、図5、図6において、21は絶縁基板、23は配線パターン、24はインナーリード、25は突起電極、26は配線膜厚増加個所、27は保護レジストであり、これらは図1および図2と同様である。
28は絶縁基板21上に形成された配線層、29は配線パターン23およびインナーリード24上に形成されためっきレジスト、30は突起電極25の露光用パターン31と配線膜厚増加個所26の露光用パターン32の双方を有する単一の露光マスク、33はめっきレジスト29を露光するための露光光線、34はめっきレジスト29の感光部、35はめっきレジスト29の開口部である。
先ず、図3(a)絶縁基板21に配線層28が形成された絶縁基板21を準備する。
次に、図3(b)に示すように、配線層28をエッチングによりパターンニングし、配線パターン23およびインナーリード24を形成する。
ここで、絶縁基板21としてCOF用基板として実績のある銅箔付きのポリイミドテープを使用する。
また、近年の半導体装置の小型化に伴い40マイクロメートル程度のピッチでインナーリード24を形成する必要がある、エッチング法でインナーリードを形成する場合、インナーリード24の側面は傾斜角が45度程度の台形となる。インナーリード上面を半導体との接合のため10マイクロメートル程度の平坦部を確保し、インナーリード下部同士を絶縁性から10マイクロメートル程度の間隔を確保するためには配線層28の厚みの上限は、15マイクロメートル程度以下が必要になる。また配線層28の厚みの下限は機械的な強度や製造時のハンドリングの容易さから5マイクロメートル以上が必要となる、ここでは10マイクロメートル程度とする。
次に図3(c)に示すように、配線パターン23およびインナーリード24上にめっきレジスト29を形成する。
ここではめっきレジスト29は一般的なネガタイプのフィルムレジストを使用する。
次に図3(d)に示すように、突起電極25の露光用パターン31と配線膜厚増加個所26の露光用パターン32の双方を有する単一の露光マスク30を用いてめっきレジスト29を露光光線33で露光する。ここで、34はめっきレジスト29の感光部であり、露光光線33により光硬化する。
次に図4(a)に示すように、めっきレジスト29を現像することでめっきレジスト29の感光部34以外が除去されめっき開口部35形成される。
その後図4(b)に示すように、配線パターン23およびインナーリード24を陰極としてパターン電解めっき法により突起電極25および配線膜厚増加個所26を同時に形成する。
ここで、電解めっきは配線層28の材料と同一の銅を用いる。また、電解めっきの厚みは突起電極25の高さと同一となる。突起電極25の高さは一般的には3〜10マイクロメートル程度、望ましくは6マイクロメートル程度とする。
次に図4(c)に示すように、めっきレジスト34を剥離除去した後、図4(d)に示すように、保護レジスト27を印刷法にて形成する。
ここで露光マスク30上に形成された配線膜厚増加個所26の露光用パターン32の幅は配線パターン23の幅よりも電解めっきの厚みの2倍以上広く形成する。上述のように電解めっきの厚みを6マイクロメートルとすると、露光用パターン32の幅は配線パターン23の幅よりも12マイクロメートル以上広く形成する。
ここで、配線膜厚増加個所26の露光用パターン32と配線膜厚増加個所26の電解めっき形状との関係を図5、図6を用いて詳細に説明する。
図5(a)は配線パターン23と配線膜厚増加個所26の露光用パターン32との位置関係を示す平面図、図5(b)は図5(a)のC−C’線間の断面図で、露光用パターン32でめっきレジスト29を露光する工程を示す。
配線膜厚増加個所26の露光用パターン32は個々の配線パターン23に一対一で対応して形成しても良いが、ここでは図5(a)に示すように露光用パターン32の幅を十分広く取るため、複数の配線パターン23の上を横断する露光用パターン32によりめっきレジスト29を露光し、めっきレジスト29の感光部34を形成する。
次に図6(a)は突起電極25および配線膜厚増加個所26をパターン電解めっきにより形成した状態を示す平面図、図6(b)はそのD−D′線断面図である。めっきレジストの感光部34以外を現像して図6(a)に示すようにめっきレジストの開口部35を形成し、露出された配線パターン23を陰極としてパターン電解めっき法により配線膜厚増加個所26を形成すると、電解めっきが配線パターン23の周囲に等方的に成長するため配線膜厚増加個所26の断面は図6(b)に示すように角部にRがついた形状となる。
本発明にかかる回路基板およびその製造方法は、屈曲時の配線パターンの断線を効果的に低減することができるため、回路基板を屈曲させて実装する液晶パネルやPDPなどのドライバー半導体等の回路基板およびその製造方法として有用である。
本発明の一実施形態の回路基板を示す平面図である。 (a)はその部分拡大図、(b)はそのA−A′線断面図、(c)は(a)のB−B′線断面図である。 本発明の一実施形態の回路基板の製造方法を示す工程図である。 図3に続く工程図である。 (a)は本発明の一実施形態の回路基板の製造方法におけるめっきレジストを露光する工程を示す平面図、(b)はそのC−C′線断面図である。 (a)は本発明の一実施形態の回路基板の製造方法におけるパターン電解めっきを行う工程を示す平面図、(b)はそのD−D′線断面図である。 従来の回路基板を示す平面図である。 (a)はその部分拡大図、(b)はそのE−E′線断面図、(c)は(a)のF−F′線断面図である。
符号の説明
1 絶縁基板
2 屈曲部
3 配線パターン
4 インナーリード
5 第1の保護レジスト
6 第2の保護レジスト
21 絶縁基板
22 屈曲部
23 配線パターン
24 インナーリード
25 突起電極
26 配線膜厚増加個所
27 保護レジスト
28 配線層
29 めっきレジスト
30 露光マスク
31 突起電極露光パターン
32 配線膜厚増加個所露光パターン
33 露光光線
34 めっきレジスト感光部
35 めっきレジスト開口部

Claims (6)

  1. 屈曲可能な絶縁基板と、前記絶縁基板上に形成された配線パターンとを備え、前記絶縁基板の屈曲位置付近の前記配線パターンに補強用の配線厚増加個所を設けたことを特徴とする回路基板。
  2. 電子部品を実装するための突起電極を備えた回路基板であり、絶縁基板と、前記絶縁基板上に配線層をパターンニングすることにより形成した配線パターンと、前記配線パターンを前記絶縁基板上に延在して形成したインナーリードと、前記インナーリード上に形成した突起電極と、前記インナーリード以外の前記配線パターンの一部に設けた配線厚増加個所とを備え、前記配線厚増加個所の総厚が前記突起電極以外の前記インナーリードの厚さより厚いことを特徴とする回路基板。
  3. 配線厚増加個所の配線パターンの配線方向と直角方向の断面の角部形状が半径3マイクロメートル以上のRで面取りされた形状である個所が存在する請求項2記載の回路基板。
  4. 配線厚増加個所の材料が配線パターンの材料と同一である請求項2または請求項3記載の回路基板。
  5. 請求項2記載の回路基板の製造方法であって、絶縁基板上に形成された配線層をパターンニングして配線パターンとインナーリードを形成する工程と、前記配線パターンおよび前記インナーリード上にめっきレジストを被覆する工程と、前記インナーリード上の突起電極相当部の露光用パターンと前記配線パターン上の配線膜厚増加個所相当部の露光用パターンの双方を有する単一の露光マスクを準備する工程と、前記めっきレジストを前記露光マスクによりパターンニングし、前記突起電極相当部と前記配線膜厚増加個所相当部を開口する工程と、パターン電解めっき法により前記インナーリード上に突起電極を形成すると同時に前記配線膜厚増加個所を形成する工程とを含む回路基板の製造方法。
  6. 配線膜厚増加個所相当部のめっきレジストの開口幅を配線パターンの幅よりもパターン電解めっきの厚みの2倍以上広く形成する請求項5記載の回路基板の製造方法。
JP2003425247A 2003-12-22 2003-12-22 回路基板およびその製造方法 Pending JP2005183818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425247A JP2005183818A (ja) 2003-12-22 2003-12-22 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003425247A JP2005183818A (ja) 2003-12-22 2003-12-22 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005183818A true JP2005183818A (ja) 2005-07-07

Family

ID=34785194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425247A Pending JP2005183818A (ja) 2003-12-22 2003-12-22 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005183818A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201322A (ja) * 2015-04-14 2016-12-01 アルプス電気株式会社 立体配線構造体および立体配線構造体の製造方法
JP2018110255A (ja) * 2018-02-22 2018-07-12 株式会社ボンマーク ボール配列用マスク

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201322A (ja) * 2015-04-14 2016-12-01 アルプス電気株式会社 立体配線構造体および立体配線構造体の製造方法
JP2018110255A (ja) * 2018-02-22 2018-07-12 株式会社ボンマーク ボール配列用マスク

Similar Documents

Publication Publication Date Title
JP4068635B2 (ja) 配線基板
JP2007250662A (ja) 配線回路基板および配線回路基板の接続構造
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
JP2009182227A (ja) 配線回路基板およびその製造方法
JP2013541195A (ja) 多層ビア積層構造
US6753480B2 (en) Printed circuit board having permanent solder mask
JP2006303305A (ja) 半導体装置
JP4952044B2 (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP2009182229A (ja) 配線回路基板およびその製造方法
CN108024442B (zh) 布线电路基板及其制造方法
JP2010147251A (ja) 配線回路基板集合体シート
JP2021097243A (ja) インターポーザーの製造方法
JP2008187074A (ja) 配線回路基板およびその製造方法
KR20020050704A (ko) 플렉시블 배선판 및 그 제조방법
JP2005183818A (ja) 回路基板およびその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2007305753A (ja) 半導体装置及びその実装構造
JP2005109377A (ja) 半導体装置およびその製造方法
JP4068575B2 (ja) 配線基板の製造方法ならびに半導体装置の製造方法
JP2014011403A (ja) 配線基板の製造方法
JP2009087793A (ja) 凸形スパイラルコンタクタ、及びその製造方法
JP4341694B2 (ja) 半導体素子の製造方法
JP2007067191A (ja) 回路基板および回路基板の製造方法
JP2024039752A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060518

A977 Report on retrieval

Effective date: 20060829

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20060912

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213