CN101180705A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101180705A
CN101180705A CNA2006800174558A CN200680017455A CN101180705A CN 101180705 A CN101180705 A CN 101180705A CN A2006800174558 A CNA2006800174558 A CN A2006800174558A CN 200680017455 A CN200680017455 A CN 200680017455A CN 101180705 A CN101180705 A CN 101180705A
Authority
CN
China
Prior art keywords
layer
semiconductor device
ground floor
manufacture method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800174558A
Other languages
English (en)
Other versions
CN100585806C (zh
Inventor
山田大干
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101180705A publication Critical patent/CN101180705A/zh
Application granted granted Critical
Publication of CN100585806C publication Critical patent/CN100585806C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

为了提供能够降低制造成本的半导体装置制造方法以及具有缩短的制造时间和提高的成品率的半导体装置制造方法，提供了一种半导体装置制造方法，其包括的步骤有：在衬底上形成含有金属的第一层，在所述第一层上形成含有无机材料的第二层，在所述第二层上形成包括薄膜晶体管的第三层，采用激光照射所述第一层、第二层和第三层，以形成至少穿过所述第二层和第三层的开口部分。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
近年来，已经开发出了包括设置在绝缘表面上的薄膜晶体管的半导体装置。为了制造这样的半导体装置，存在这样一种技术，其中，在衬底上形成释放层，在所述释放层上形成晶体管，并采用诸如卤素氟化物的蚀刻剂去除所述释放层(例如，参考文献1：日本专利No.3406727)。
发明内容
诸如三氟化氯(ClF3)的被用作去除释放层的蚀刻剂的卤素氟化物价格昂贵。相应地，在采用这样的蚀刻剂时，难以降低半导体装置的制造成本。此外，采用蚀刻剂逐渐去除释放层的步骤需要几个小时，这是导致半导体装置的低生产率的原因之一。
考虑到这样的问题，本发明的目的在于提供一种具有降低的制造成本的半导体装置制造方法。本发明的另一目的在于提供一种具有减少的制造时间和提高的生产率的半导体装置制造方法。
本发明的半导体装置制造方法包括的步骤有：在衬底上形成第一层，形成与所述第一层接触的第二层，形成与所述第二层接触的第三层，形成与所述第三层接触的包括薄膜晶体管的第四层，采用激光(也称为激光束)照射所述第二层、第三层和第四层，以形成至少暴露所述第二层的开口部分，使第一膜附着至所述第四层的表面，以及在所述第二层内部或者所述第二层和第三层之间的界面处使所述第四层与所述衬底分离。
在上述步骤之后，包括使所述第二层或第三层的表面附着至第二膜的步骤。通过这一步骤，使所述第一膜和第二膜覆盖所述第二层和第三层。
注意，在使所述第四层与所述衬底在所述第二层内部的边界处分离的情况下，使所述第二膜附着至所述第二层的表面。此外，在使所述第四层与所述衬底在所述第二层和所述第三层之间的界面处分离的情况下，使所述第二膜附着至所述第三层的表面。
在上述半导体装置制造方法中，形成含有硅的氧化物或硅的氮化物的层作为第一层。形成含有钨或钼的层作为第二层。形成含有硅的氧化物或硅的氮化物的层作为第三层。形成薄膜晶体管和起着天线作用的导电层作为第四层。
注意，可以省略形成第一层的步骤。
本发明的一个特征在于形成了至少暴露所述第二层的开口部分。此外，在形成所述第二层的所述暴露部分之后，所述暴露部分起着源头的作用，从而能够在所述第二层内部的边界处使包括所述第三层和第四层的叠层与其上形成了所述第一层的衬底分离。
注意，形成至少暴露所述第二层的开口部分意味着形成了至少去除所述第三层和第四层的开口部分。
本发明的另一特征在于执行激光照射，以形成暴露所述第二层的开口部分。因而，在采用激光照射的本发明中，可以在无需像光刻法那样执行多个步骤的情况下形成开口部分。因此，能够缩短制造时间，并极大提高成品率。
本发明的另一特征在于形成薄膜晶体管和起着天线作用的导电层作为所述第四层。通过上述特点，根据本发明制造的半导体装置具有电磁波收发功能。
根据本发明，能够提供一种具有降低的制造成本的半导体装置制造方法。此外，能够提供一种具有缩短的制造时间和提高的成品率的半导体装置制造方法。
附图说明
在附图中：
图1A到1E示出了本发明的半导体装置的制造方法；
图2A和2B示出了本发明的半导体装置的制造方法；
图3A到3E示出了本发明的半导体装置的制造方法；
图4A到4C示出了本发明的半导体装置的制造方法；
图5A和5B示出了本发明的半导体装置的制造方法；
图6A和6B示出了本发明的半导体装置的制造方法；
图7A和7B示出了本发明的半导体装置的制造方法；
图8示出了本发明的半导体装置的制造方法；
图9示出了本发明的半导体装置；
图10A到10D示出了采用本发明的半导体装置的物品；
图11A到11C示出了本发明的半导体装置的制造方法；以及
图12示出了试验结果。
具体实施方式
实施模式
将参考附图详细描述本发明的实施模式和实施例。注意，本领域技术人员容易理解，本发明不限于下述说明，在不背离本发明的精神和范围的情况下，可以做出各种形式和细节上的改变。因此，本发明不限于下文中对实施模式和实施例的说明。在本发明的结构当中，为相同部件和具有相同功能的部件统一给出了相同的附图标记。
(实施模式1)
将参考图1A到1E的截面图以及图2A和图2B的顶视图描述本发明的实施模式1。
在具有绝缘表面的衬底10的表面上形成第一层11(图1A)。衬底10对应于硅衬底、玻璃衬底、塑料衬底或石英衬底等。
优选采用玻璃衬底或塑料衬底，因为边大于等于1米或者具有诸如四边形或圆形的预期形状的玻璃衬底或塑料衬底易于制造。因而，在采用(例如)边大于等于1米的玻璃衬底或塑料衬底作为衬底10时，能够提高生产率。与采用具有圆形的硅衬底形成半导体装置的情况相比，其具有极大的优势。
采用硅的氧化物、硅的氮化物、含有氮的硅氧化物或者含有氧的硅氮化物等，通过等离子体CVD法或溅射法等形成第一层11。第一层11防止衬底10内的杂质元素进入上层。此外，第一层11能够防止衬底10在后面的激光照射步骤中受到蚀刻。
注意，可以省略形成第一层11的步骤。此外，可以在衬底10的表面上形成第二层12。
接下来，形成与第一层11接触的第二层12。采用从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)或硅(Si)中选出的元素或者含有上述元素的合金材料或复合材料作为其主要成分，通过等离子体CVD法或溅射法等形成第二层12。含有硅的层的晶体结构可以是非晶结构、微晶结构或多晶结构。
在第二层12具有单层结构的情况下，优选形成钨层、钼层或者含有钨和钼的混合物的层。或者，可以形成含有钨的氧化物、氮氧化物或氮化物氧化物的层、含有钼的氧化物、氮氧化物或氮化物氧化物的层或者含有钨和钼的混合物的氧化物、氮氧化物或氮化物氧化物的层。注意，例如，钨和钼的混合物为钨和钼的合金。
在第二层12具有叠层结构的情况下，优选形成钨层、钼层或者含有钨和钼的混合物的层作为第一层。形成含有钨的氧化物、氮氧化物或氮化物氧化物的层、含有钼的氧化物、氮氧化物或氮化物氧化物的层或者含有钨和钼的混合物的氧化物、氮氧化物或氮化物氧化物的层作为第二层。
接下来，形成与第二层12接触的第三层13。采用硅的氧化物、硅的氮化物、含有氮的硅氧化物或者含有氧的硅氮化物等，通过等离子体CVD法或溅射法等形成第三层13。
在第二层12具有钨和钨的氧化物的叠层结构的情况下，形成含有钨的层作为第二层12，并在其上形成含有硅的氧化物的层作为第三层13，从而在含有钨的层和含有硅的氧化物的层之间的界面上形成含有钨的氧化物的层。其还适用于形成含有钨的氮化物、氮氧化物或氮化物氧化物的层的情况或类似情况。在这种情况下，在形成含有钨的层之后，在其上形成含有硅的氮化物的层、含有氧的硅氮化物层或含有氮的硅氧化物层。
之后，形成与第三层13接触的包括晶体管的第四层14(图2A)。例如，形成多个薄膜晶体管、覆盖所述多个薄膜晶体管的第一绝缘膜以及与所述第一绝缘膜接触并连接至所述多个薄膜晶体管的源电极或漏电极的源极线或漏极线。接下来，形成第四层14，其包括覆盖所述源极线或漏极线的第二绝缘膜、起着天线作用并与所述第二绝缘膜接触的导电层以及覆盖所述起着天线作用的导电层的第三绝缘膜。在这种情况下，已经完成的半导体装置具有收发电磁波的功能。
此外，与上述情况不同，在形成具有存储数据的功能的半导体装置的情况下，所形成的第四层包括存储元件(薄膜晶体管等)和用于控制所述存储元件的多个元件(薄膜晶体管、电容器、电阻元件等)。此外，在形成具有对电路进行控制或者生成信号等功能的半导体装置(例如，CPU、信号发生电路等)的情况下，形成包括多个元件(薄膜晶体管、电容器、电阻元件等)的第四层14。
在采用硅衬底作为衬底10的情况下，形成包括采用所述硅衬底作为沟道部分的场效应晶体管或薄膜晶体管的第四层14。
之后，通过激光照射形成开口部分20，从而至少暴露第二层12(图1B和图2B)。在通过这种方式形成开口部分20，从而形成第二层12的暴露部分时，所述暴露部分起着源头的作用，并且能够容易地将包括第三层13和第四层14的叠层与设有第一层11的衬底10分离开。这一分离发生在第二层12内部的边界处，或者发生在第二层12与第三层13之间的边界处。
可以部分去除第二层12，从而使其侧表面回缩(图1C)。由于第二层12的这一回缩取决于激光功率，因而可以适当地控制激光的功率。此外，以暴露第二层12的表面为目的执行激光照射。
相应地，尽管在上述步骤中通过激光照射截断了第一层11，但是也可以控制激光的功率，使得第一层11不会被截断。
在本发明中至少暴露第二层12；但是，可以通过控制激光功率部分去除第二层12的侧表面。相应地，能够容易地执行后面的分离步骤(将包括第三层13和第四层14的叠层与衬底10分离)。
换言之，在本发明中，通过至少去除第三层13和第四层14形成开口部分20。通过形成开口部分20，暴露第二层12的部分。
本发明中激光器不受特殊限制。激光器包括激光介质、激发源和谐振器。根据其介质，可以将激光器划分为气体激光器、液体激光器或固体激光器。此外，可以根据其振荡特性，将激光器划分为自由电子激光器、半导体激光或X射线激光器。在本发明中，可以采用任何激光器。注意，优选采用气体激光器或固体激光器，更优选采用固体激光器。
作为气体激光器的例子，有氦-氖激光器、二氧化碳气体激光器、准分子激光器和氩离子激光器。作为准分子激光器，可以采用稀有气体准分子激光器或稀有气体卤化物准分子激光器。可以将氩、氪、氙这三种类型的受激分子中的任何一种用于稀有气体准分子激光器。作为氩离子激光器，可以采用稀有气体离子激光器或金属蒸汽离子激光器。
作为液体激光器，有无机液体激光器、有机螯合物激光器和染料激光器。在无机液体激光器和有机螯合物激光器中，采用钕等的用于固体激光器的稀土离子作为激光介质。
通过以活性物质掺杂固体母体物质形成在固体激光器中采用的激光介质。所述固体母体物质为晶体或玻璃。所述晶体是指YAG(钇铝石榴石晶体)、YLF、YVO4、YAlO3、蓝宝石、红宝石或金绿宝石。此外，例如，所述活性物质为三价离子(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+或Ti3+)。
Nd:YVO4激光器的优点在于：大感应截面、具有高吸收系数和宽吸收带宽的激发波长、良好的物理特性、光学特性和机械特性以及高输出和高稳定性。因此，优选采用Nd:YVO4激光器。
对于采用陶瓷(多晶)作为介质的激光器而言，可以采用能够以低成本在短时间内形成为任意形状的介质。在采用单晶介质的情况下，通常可以采用柱状介质，其直径为几mm，长度为几十mm。在采用陶瓷(多晶)作为介质的情况下，能够形成比单晶介质更大的柱状介质。
在单晶或多晶当中都不能对介质中直接起发光作用的诸如Nd或Yb的掺杂剂的浓度做过大改变。因此，在采用单晶介质的情况下，对于通过提高浓度来提高激光器的输出存在限制。但是，在采用陶瓷作为介质的情况下，可以相较单晶介质而言将该介质做得相当大；因此，可以预期输出的显著提高。
此外，在采用陶瓷作为介质的情况下，能够容易地形成具有平行六面体或矩形平行六面体的形状的介质。采用具有这样的形状的介质并使介质中的振荡光呈之字形能够延长振荡光路。因此，能够提高放大率，并执行具有高输出功率的振荡。
由于从具有如上所述的形状的介质中发射的激光束在发射过程中具有四边形截面，因而与采用圆形光束的情况相比更容易形成线性光束。采用光学系统改变通过这种方式发射的激光的形状；相应地，能够容易地获得短边小于等于1mm，长边为几mm到几m的线性光束。
此外，通过采用激发光均匀照射所述介质，线性射束将在长边方向具有均匀的能量分布。通过采用这一线性射束照射半导体膜，能够对半导体膜的整个表面均匀退火。在必须照射在其整个宽度上均匀的线性射束时，为射束的两侧提供狭缝，以遮断线性射束受到了衰减的部分的光。
可以采用连续波激光束或脉冲激光束作为本发明中采用的激光束。此外，在考虑第一层11、第二层12、第三层13和第四层14的厚度或材料等的情况下，适当控制激光束的照射条件，例如，频率、功率密度、能量密度或射束轮廓。
接下来，使第一膜15(也可以将其称为第一衬底15、第一基底15、第五层15或含有树脂的第五层15)附着至第四层14的表面，并在第二层12的内部或第二层12与第三层13之间的界面处将包括第三层13和第四层14的叠层与设有第一层11的衬底10分离开(图1D)。可以将滚柱用于这样的分离处理。通过旋转滚柱，能够连续执行分离处理。
接下来，使第二膜16(可以将其称为第二衬底16、第二基底16、第六层16或含有树脂的第六层16)附着至第二层12或第三层13的表面(图1E)。更具体而言，在使包括第三层13和第四层14的叠层与衬底10在第二层12的内部分离的情况下，使第二膜16附着至第二层12的表面。更具体而言，在使包括第三层13和第四层14的叠层与衬底10在第二层12与第三层13之间的界面处分离的情况下，使第二膜16附着至第三层13的表面。
通过上述步骤，采用第一膜15和第二膜16密封了包括第三层13和第四层14的叠层。接下来，通过切割装置17切断第一膜15与第二膜16附着的部分。所述切割装置17对应于激光照射设备、切块机、线状锯、刀、切割机、剪刀等。
作为第一膜15和第二膜16的每种基础材料，可以采用诸如聚丙烯、聚酯、乙烯树脂、聚氟乙烯、氯乙烯、乙烯-乙酸乙烯共聚物、氨基甲酸酯或聚对苯二甲酸乙二醇酯的材料或者纤维材料(例如纸)。可以采用单个膜或其内叠置了多个膜的膜。此外，可以在所述表面上提供附着层。所述附着层是含有粘合剂的层，例如，所述粘合剂为热固性树脂、紫外线固化树脂、基于聚醋酸乙烯酯树脂的粘合剂、基于乙烯系共聚物树脂的粘合剂、基于环氧树脂的粘合剂、基于聚氨酯树脂的粘合剂、基于橡胶的粘合剂或者基于丙烯酸树脂的粘合剂。
可以采用二氧化硅(硅石)粉末涂覆第一膜15和第二膜16的表面。通过涂覆，即使当第一膜15和第二膜16处于具有高温和高湿度的气氛中时，也能够确保防水特性。此外，可以采用诸如氧化铟锡的导电材料涂覆所述表面。涂覆所述表面的材料充填静电，从而保护薄膜集成电路不受静电干扰。此外，可以向所述表面涂覆以碳作为其主要成分的材料(例如，金钢石类碳)。通过所述涂覆，提高了强度，并且能够抑制半导体装置的劣化和破损。此外，可以采用其内混合了上述基础材料(例如，树脂)和二氧化硅的材料、导电材料或以碳作为其主要成分的材料形成第一膜15和第二膜16。
通过热处理使第一膜15和第二膜16的表面层或者第一膜15和第二膜16的表面上的附着层融化，从而通过第一膜15和第二膜16密封包括第三层13和第四层14的叠层。此外，如有必要，执行加压处理，以实现附着。
根据具体情况，可能不必提供第二膜16。例如，在采用第一膜15将包括第三层13和第四层14的叠层与衬底10分离开，之后使所述叠层直接附着于某一物品的情况下，不必提供第二膜16。
根据包括上述步骤的本发明，能够降低成本。例如，采用ClF3作为蚀刻剂是非常昂贵的。但是，由于本发明不需要蚀刻剂，因而能够提供具有降低的成本的半导体装置的制造方法。
此外，根据本发明，能够缩短制造时间，并且能够提高生产率。例如，采用蚀刻剂去除释放层的步骤通常需要几个小时。但是，根据本发明，能够采用激光容易地形成第二层12的暴露部分，所述暴露部分起着源头的作用，从而能够容易地执行分离。所述分离大约需要几十秒到几分钟。相应地，能够提供具有降低的制造时间和显著提高的生产率的半导体装置制造方法。
(实施模式2)
将参考图3A到3E的截面图以及图4A到4C的顶视图描述实施模式2。
在具有绝缘表面的衬底10的表面上形成第一层11(图3A和图4A)。接下来，形成与第一层11接触的第二层12。之后，形成与第二层12接触的第三层13。接下来，形成与第三层13接触的、包括薄膜晶体管的第四层14。
接下来，在第四层14上设置膜18。接下来，采用激光照射膜18，以切断膜18，由此形成开口部分21。通过形成开口部分21，将膜18划分为内部膜(未示出)和外部膜19。之后，去除所述内部膜(图3B和图4B)。
接下来，通过激光照射形成开口部分22，从而至少暴露第二层12(图3C和图4C)。
之后，使第四层14的表面附着至第一膜15，并且在第二层12的内部、第一层11和第二层12之间的界面处或者第二层12和第三层13之间的界面处使包括第三层13和第四层14的叠层与设有第一层11的衬底10分离(图3D)。
接下来，使第二膜16附着至所述层13的表面(图3E)。之后，通过切割装置17切断第一膜15与第二膜16附着的部分。
上述制造方法的一个特征在于在第四层14上提供了膜18。通过上述特征，在使第四层14的表面附着至第一膜15时，能够防止第一膜15附着至衬底10。
(实施模式3)
将参考图5A到图8描述本发明的半导体装置的制造方法。具体地，将参考附图描述包括薄膜晶体管和起着天线作用的导电层的半导体装置的制造方法。所述薄膜晶体管是构成半导体装置的部分的其间，例如，所述部分可以是电源电路、解调电路或调制电路。
在衬底10的表面上形成第一层11(图5A)。之后，形成与第一层11接触的第二层12。接下来，形成与第二层12接触的第三层13。
接下来，在第三层13上形成薄膜晶体管701到705。薄膜晶体管701到705是每者均采用晶体半导体层作为沟道部分的晶体管。采用溅射法、LPCVD法、等离子体CVD法等形成非晶半导体层，并通过结晶方法使所述非晶半导体层结晶，由此形成所述晶体半导体层。所述结晶方法是指激光结晶法、RTA(快速热退火)法、采用退火炉的热结晶法、采用促进结晶的金属元素的热结晶法或者将采用促进结晶的金属元素的热结晶法与激光结晶法相结合的方法等。
接下来，形成覆盖薄膜晶体管701到705的绝缘层的单层或叠层。采用硅的氧化物、硅的氮化物、聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷等，通过SOG(玻璃上旋涂)法、微滴释放法等形成具有单层或叠层的覆盖薄膜晶体管701到705的绝缘层。所述硅氧烷是具有Si-O-Si键的树脂。所述硅氧烷具有由硅(Si)和氧(O)的键形成的骨架结构。可以采用至少含有氢的有机基(例如，烷基或芳香烃)、氟代基或者至少含有氢的氟代基和有机基作为取代基。例如，在覆盖薄膜晶体管701到705的绝缘层具有三层结构的情况下，形成含有二氧化硅的层作为第一绝缘层749、形成含有树脂的层作为第二绝缘层750，形成含有氮化硅的层作为第三绝缘层751。
之后，通过光刻法蚀刻绝缘层749到751，以形成暴露薄膜晶体管701到705的源极区和漏极区的开口部分。接下来，形成填充所述开口部分的导电层，并对所述导电层构图，以形成起着源极线或漏极线作用的导电层752到761。
接下来，形成覆盖导电层752到761的绝缘层762(图5B)。通过SOG法、微滴释放法等形成具有无机材料或有机材料的单层或叠层的绝缘层762。
接下来，通过光刻法蚀刻绝缘层762，以形成暴露导电层757、759和761的开口部分。接下来，形成填充开口部分的导电层。通过等离子体CVD法、溅射法等，采用导电材料形成所述导电层。之后，对所述导电层构图，以形成导电层763到765。
接下来，形成覆盖导电层763到765的绝缘层766。通过SOG法、微滴释放法等，采用无机材料或有机材料形成具有单层或叠层的绝缘层762。接下来，通过光刻法蚀刻绝缘层766，以形成暴露导电层763到765的开口部分767到769。
接下来，形成与导电层765接触的起着天线作用的导电层786(图6A)。通过等离子体CVD法、溅射法、印刷法、微滴释放法、电镀法等，采用导电材料形成导电层786。优选采用从铝(Al)、钛(Ti)、银(Ag)或铜(Cu)中选出的元素或者以所述元素作为其主要成分的合金材料或复合材料形成具有单层或叠层的导电层786。例如，通过丝网印刷法淀积包括银、铝、钛或铜颗粒的糊料，并在50到350℃的温度下对其进行热处理。或者，通过溅射法形成铝层，并对所述铝层构图，以形成导电层786。
形成与导电层763和764接触的含有有机化合物787的层(图6B)。通过微滴释放法、蒸汽淀积法等形成含有有机化合物787的层。例如，所述的含有有机化合物的层787是含有发光物质、具有高空穴输运特性的物质、具有高空穴注入特性的物质、具有高电子输运特性的物质或具有高电子注入特性的物质的层。例如，所述发光物质对应于N，N′-二甲基喹吖酮(简称：DMQd)、3-(2-苯并噻唑基)-7-二乙基氨基香豆素(简称：香豆素6)或三(8-羟基喹啉)铝(简称：Alq3)等。所述的具有高空穴输运特性的物质对应于，例如，4，4′-双[N-(1-萘基)-N-苯基氨基]联苯(简称：α-NPD)或N，N′-双(3-甲基苯基)-N，N′-联苯-[1，1′-联苯]-4，4′-联胺(简称：TPD)。所述的具有高空穴注入特性的物质对应于酞菁、铜酞菁、氧化钼、氧化钨或氧化钛等。所述的具有高电子输运特性的物质对应于，例如，三(8-羟基喹啉)铝(简称：Alq3)。所述的具有电子注入特性的物质对应于，例如，碱金属或碱土金属的化合物等，例如，氟化锂(LiF)、氟化铯(CsF)或氟化钙(CaF2)。
接下来，形成与含有有机化合物的层787接触的导电层771。所述导电层771通过溅射法、蒸汽淀积法等形成。
通过上述步骤，完成了包括导电层763、含有有机化合物的层787和导电层771的叠层789以及包括导电层764、含有有机化合物的层787和导电层771的叠层790。
通过SOG法、微滴释放法等形成起着保护层作用的绝缘层772，使之覆盖叠层789和790以及起着天线作用的导电层786。所述绝缘层772由含有诸如金钢石类碳(DLC)的碳的层、含有氮化硅的层、含有硅氮化物氧化物的层或有机材料(优选为环氧树脂)形成。
通过上述步骤，完成了包括薄膜晶体管701到705的第四层14、包括叠层789和790的元件组和起着天线作用的导电层786。上述制造步骤的一个特征在于包括处于形成起着天线作用的导电层786的步骤之后的形成含有有机化合物的层787的步骤，因为含有有机化合物的层787不具有高耐热性。
接下来，通过激光照射形成开口部分773和774，从而至少暴露第二层12(图7A)。
在形成暴露第二层12的开口部分773和774之后，形成绝缘层772，以防止包括第三层13和第四层14的叠层散开。在形成开口部分773和774之后，由于包括第三层13和第四层14的叠层厚度薄、重量轻，因而其容易散开，从而使第二层12的暴露部分起到源头的作用。但是，通过形成绝缘层772，第四层14的重量增大，由此能够防止从衬底10上散开。第四层14自身厚度薄，重量轻；但是，通过形成绝缘层772，第四层14将不会在应力作用下发生翘曲，并且能够保持一定的强度。
接下来，使第四层14的表面附着至第一膜15，并使包括第三层13和第四层14的叠层与衬底10彻底分离(图7B)。接下来，附着第二膜16，使之覆盖第三层13和第四层14，并择一或全部执行热处理和加压处理，从而通过第一膜15和第二膜16封入第四层14。
如果第一膜15和第二膜16由塑料形成，那么由于塑料厚度薄，重量轻，并且能够弯曲，因而能够容易地执行处理，使之形成具有良好设计的灵活形状。此外，由于塑料衬底具有高耐冲击性，并且能够容易地附着至各种物品或嵌入到其内，因而能够将其应用于各种领域。
在前述结构中，叠层789和790是在一对导电层之间设有含有有机化合物的层的元件。就采用叠层789和790作为存储元件的情况而言，通过使所述的一对导电层短路执行向叠层789和790的数据写入。同时，通过读取它们的电阻差异从叠层789和790读出数据。所述叠层789和790具有这样的特征，即，它们是非易失的，不能重新写入其数据，但是只要存在尚未写入数据的存储元件就可以向其添加数据。此外，由于叠层789和790中的每者均具有三层结构，因而能够容易地制造叠层789和790。此外，由于能够容易地降低叠置部分的面积，因而易于实现高集成度。注意，导电层763到765中的每者均起着存储元件中包括的一对导电层中的一个侧面导电层的作用。相应地，优选采用钛或以钛为主要成分的合金材料或复合材料形成具有单层或叠层的导电层763到765。由于钛具有低电阻值，因而能够降低存储元件的尺寸，并实现高集成度。
可以将叠层789和790作为发光元件。通过采用叠层789和790作为发光元件，可以将所述半导体装置用作显示装置。此外，在第一膜15和第二膜16柔软时，具有这样的优点，即，由于能够将所述半导体装置卷起，因而能够方便地携带，所述半导体装置不易破损，并且使曲面显示器成为了可能。因此，可以将所述半导体装置用于便携装置的软性显示器、电子图书、电子报纸或电子海报等。
在将叠层789和790用作发光元件的情况下，采用光透射材料形成导电层763和764中的任一者或导电层771。
在上述截面结构中，将叠层789和790形成为分别与薄膜晶体管703和704重叠。但是，在采用叠层789和790作为发光元件，并且光沿薄膜晶体管703和704的方向从叠层789和790发射时，需要叠层789和790不与薄膜晶体管703和704重叠的区域。此外，在光沿绝缘层772的方向从叠层789和790发射时，绝缘层772必须具有光透射特性。
[实施例1]
将参考图9描述本发明的半导体装置的结构。本发明的半导体装置100包括具有指令译码器电路和存储控制电路的电路101、存储电路103、天线104、电源电路109、解调电路110和调制电路111。半导体装置100必须包括天线104和电源电路109。根据半导体装置100的用途适当提供其他元件。
包括指令译码器电路和存储控制电路的电路101基于来自解调电路110的信号输入对指令译码，控制存储电路103，或者将要传输至外部的数据输出至调制电路111等。
存储电路103包括具有存储元件的电路107以及用于控制数据的写入和读取的控制电路108。在存储电路103中，至少存储半导体装置自身的标识号。采用所述标识号将所述半导体装置与其他半导体装置区分开。此外，所述存储电路103包括从有机存储器、DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模型ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)或闪速存储器中选出的某种类型或多种类型的存储器。有机存储器具有在一对导电层之间插置了含有有机化合物的层的结构。由于有机存储器具有简单的结构，因而能够简化制造过程，并且能够降低成本。此外，由于结构简单，能够容易地减少叠层的面积，并且能够容易地实现高集成度。此外，其优点还在于，有机存储器是非易失的，并且不需要结合电池。相应地，优选采用有机存储器作为存储电路103。
天线104将读取器/写入器112提供的载波转化为交流电信号。此外，从调制电路111施加负载调制。电源电路109由天线104转换的交流电信号生成电源电压，并将所述电源电压提供给每一电路。
解调电路110对由天线104转换的交流电信号解调，并将解调信号提供给包括指令译码器电路和存储控制电路的电路101。调制电路111基于由包括指令译码器电路和存储控制电路的电路101提供的信号将负载调制施加至天线104。
读取器/写入器112接收施加至天线104的负载调制作为载波。此外，读取器/写入器112将所述载波发送至半导体装置100。注意，所述载波是指读取器/写入器112内生成的电磁波。
将如上所述的具有无线收发电磁波的功能的本发明的半导体装置称为RFID(射频标识)、RF芯片、RF标志、IC芯片、IC标志、IC标签、无线芯片、无线标志、电子芯片、电子标志、无线处理器或无线存储器。可以将这一实施例与实施模式1到3自由组合。
[实施例2]
可以利用本发明的半导体装置25的电磁波收发功能将其应用到很宽的应用范围内。例如，使所述半导体装置附着至物品或嵌入到其内，例如，所述物品可以是钥匙(图10A)、纸币、硬币、有价证券、无记名债券、证书(驾驶执照或居留证等，图10B)、书籍、容器(培养皿等，图10C)、包装容器(包装纸或瓶子等)、记录介质(盘或磁带等)、交通工具(自行车等)、个人物品(包或眼镜等，图10D)、食品、服装、商品或电子装置(液晶显示装置、EL显示装置、电视机、便携式终端等)。就纸币、硬币或证书而言，使所述半导体装置附着至其表面或嵌入到其内。就书籍而言，使所述半导体装置附着至纸张或嵌入到纸张内部。就容器而言，使所述半导体装置附着至形成所述容器的有机树脂或嵌入到其内。此外，通过在所述半导体装置包含的存储电路内存储标识号，并为所述半导体装置赋予标识功能，可以将所述半导体装置用到产品管理系统、鉴别系统或配送系统等当中；相应地，能够实现系统的精密化、多功能和高附加值。可以将这一实施例与实施模式1到3或者实施例1自由组合。
[实施例3]
在实施例3中，将说明试验结果。该试验采用了在玻璃衬底上叠置了第一层、第二层和第三层的样本。第一层是通过等离子体CVD法由二氧化硅形成的层。第二层是通过溅射法由钨形成的层。第三层是由环氧树脂形成的层。
之后，采用波长为266nm的Nd:YVO4激光器照射所述样本，以形成暴露所述衬底的开口部分。这时，将激光的扫描速率设为15mm/sec，将功率设为2.43到2.68W。
接下来，尝试使第三层附着到膜上，并使第三层与衬底分离。结果是，能够将第三层与衬底分离。通过形成所述开口部分暴露所述第一层、第二层和第三层的侧表面。其中，第二层的侧表面较第一层和第三层的侧表面具有更大的回缩量(图1C)。
[实施例4]
在实施模式1中，描述了通过激光照射形成开口部分20，从而至少暴露第二层12的步骤(以下简称步骤A，图1B)、使第一膜15附着至第四层14的表面的步骤(以下简称步骤B，图1D)以及采用第一膜15将包括第三层13和第四层14的叠层与衬底10分离的步骤(以下简称步骤C，图1D)。在下文中，将参考图11A到11C更详细地描述步骤A、B和C。
首先，通过激光照射形成开口部分20，从而至少暴露第二层12(图11A)。在形成开口部分20时，使第四层14和第三层13的末端部分之一或两者产生翘曲。通过产生翘曲，使第四层14和第三层13的末端部分之一或两者向上升高。换言之，获得了这样一种状态，其中，使第四层14和第三层13的末端部分之一或二者卷起。产生翘曲的方向与在后面的步骤中执行分离的方向相同。因此，通过产生翘曲，能够容易地执行后面的分离。因而，优选将第四层14和第三层13之一或二者的厚度设置为能够在第四层14和第三层13之一或二者中产生翘曲。注意，翘曲的产生是由应力导致的。此外，可以将含有树脂的材料用于第四层14，以产生翘曲。
接下来，使第一膜15附着至第四层14的表面(图11B)。
之后，采用第一膜15将包括第三层13和第四层14的叠层与衬底10分离(图11C)。在第二层12的内部以及/或者第二层12和第三层13之间的界面处执行所述分离。所述分离从开口部分20整齐地继续下去。换言之，开口部分20起着源头的作用，并且分离能够整齐地进行下去。
[实施例5]
实施例5描述了位于衬底上的含有有机树脂的层的翘曲(偏转)位移量(μm，纵轴)和该层的位置(mm，横轴)之间的关系，参考图12。首先，形成三个样本(样本A、B和C)，在每一样本中，在玻璃衬底上形成厚度为30nm的含有有机树脂的层。通过丝网印刷法，采用环氧树脂形成含有有机树脂的层。
接下来，采用加热炉，在110℃下对样本进行10分钟的热处理。采用加热炉，在110℃下，对样本B进行10分钟的热处理，之后将其在水中放置4个小时。采用加热炉，在110℃下，对样本C进行10分钟的热处理，之后将其在水中放置4个小时，之后采用加热炉，在110℃，对其进行10分钟的热处理。
之后，采用激光位移传感器测量样本A、B和C中环氧树脂的翘曲位移量。结果是，在样本A内产生了120μm的最大翘曲。在样本B中，产生了20μm的最大翘曲。在样本C中，产生了130μm的最大翘曲。
从样本A的结果，可以发现，通过执行热处理在含有环氧树脂的层内形成了翘曲。这样的翘曲有助于容易地执行后面的分离处理。
此外，从样本B的结果发现，在将样本放在水中时，含有环氧树脂的层吸收水份，从而降低了翘曲位移量。因此，还可以发现，在含有环氧树脂的层吸收水份的情况下，变得难以容易地执行后面的分离处理。
此外，从样本C的结果发现，在将样本放在水中，之后再次对其进行热处理时，散发了所吸收的水份，从而再次产生翘曲。因此，在含有有机树脂的层吸收水份的情况下，优选在再次执行热处理之后执行分离处理。
本申请以2005年5月20日在日本专利局提交的日本专利申请No.2005-148405为基础，在此将其全文引入以供参考。

Claims (16)

1.一种半导体装置的制造方法，其包括的步骤有：
在衬底上形成含有金属的第一层；
在所述第一层上形成含有无机材料的第二层；
在所述第二层上形成包括薄膜晶体管的第三层；
采用激光照射所述第一层、第二层和第三层，以形成至少穿过所述第二层和第三层的开口部分；以及
至少将所述第三层与所述衬底分离。
2.一种半导体装置的制造方法，其包括的步骤有：
在衬底上形成含有金属的第一层；
在所述第一层上形成含有无机材料的第二层；
在所述第二层上形成包括薄膜晶体管的第三层；
在所述第三层上形成含有树脂的第四层；
采用激光照射所述第一层、第二层、第三层和第四层，以形成至少穿过所述第二层、第三层和第四层的开口部分；以及
至少将所述第三层和第四层与所述衬底分离。
3.一种半导体装置的制造方法，其包括的步骤有：
在衬底上形成含有第一无机材料的第一层；
在所述第一层上形成含有金属的第二层；
在所述第二层上形成含有第二无机材料的第三层；
在所述第三层上形成包括薄膜晶体管的第四层；
采用激光照射所述第一层、第二层、第三层和第四层，以形成至少穿过所述第三层和第四层的开口部分；以及
至少将所述第四层与所述衬底分离。
4.一种半导体装置的制造方法，其包括的步骤有：
在衬底上形成含有第一无机材料的第一层；
在所述第一层上形成含有金属的第二层；
在所述第二层上形成含有第二无机材料的第三层；
在所述第三层上形成包括薄膜晶体管的第四层；
在所述第四层上形成含有树脂的第五层；
采用激光照射所述第一层、第二层、第三层、第四层和第五层，以形成至少穿过所述第三层、第四层和第五层的开口部分；以及
至少将所述第四层和第五层与所述衬底分离。
5.根据权利要求1所述的半导体装置的制造方法，其中，在所述第一层内使所述第三层与所述衬底分离。
6.根据权利要求1所述的半导体装置的制造方法，其中，在所述第一层和所述第二层之间的界面处使所述第三层与所述衬底分离。
7.根据权利要求1所述的半导体装置的制造方法，其中，形成钨或钼作为所述金属，形成硅的氧化物或硅的氮化物作为所述无机材料，形成薄膜晶体管和起着天线作用的导电层作为所述第三层。
8.根据权利要求2所述的半导体装置的制造方法，其中，在所述第一层内使所述第三层和第四层与所述衬底分离。
9.根据权利要求2所述的半导体装置的制造方法，其中，在所述第一层和所述第二层之间的界面处使所述第三层和第四层与所述衬底分离。
10.根据权利要求2所述的半导体装置的制造方法，其中，形成钨或钼作为所述金属，形成硅的氧化物或硅的氮化物作为所述无机材料，形成薄膜晶体管和起着天线作用的导电层作为所述第三层。
11.根据权利要求3所述的半导体装置的制造方法，其中，在所述第二层内使所述第四层与所述衬底分离。
12.根据权利要求3所述的半导体装置的制造方法，其中，在所述第二层和所述第三层之间的界面处使所述第四层与所述衬底分离。
13.根据权利要求3所述的半导体装置的制造方法，其中，形成硅的第一氧化物或硅的第一氮化物作为所述第一无机材料，形成钨或钼作为所述金属，形成硅的第二氧化物或硅的第二氮化物作为所述第二无机材料，形成薄膜晶体管和起着天线作用的导电层作为所述第四层。
14.根据权利要求4所述的半导体装置的制造方法，其中，在所述第二层内使所述第四层和第五层与所述衬底分离。
15.根据权利要求4所述的半导体装置的制造方法，其中，在所述第二层和所述第三层之间的界面处使所述第四层和第五层与所述衬底分离。
16.根据权利要求4所述的半导体装置的制造方法，其中，形成硅的第一氧化物或硅的第一氮化物作为所述第一无机材料，形成钨或钼作为所述金属，形成硅的第二氧化物或硅的第二氮化物作为所述第二无机材料，形成薄膜晶体管和起着天线作用的导电层作为所述第四层。
CN200680017455A 2005-05-20 2006-05-17 半导体装置的制造方法 Active CN100585806C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP148405/2005 2005-05-20
JP2005148405 2005-05-20

Publications (2)

Publication Number Publication Date
CN101180705A true CN101180705A (zh) 2008-05-14
CN100585806C CN100585806C (zh) 2010-01-27

Family

ID=37431385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680017455A Active CN100585806C (zh) 2005-05-20 2006-05-17 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US7820526B2 (zh)
KR (1) KR101241066B1 (zh)
CN (1) CN100585806C (zh)
WO (1) WO2006123825A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334680A (zh) * 2014-08-15 2016-02-17 群创光电股份有限公司 阵列基板结构及接触结构
CN110610893A (zh) * 2018-06-14 2019-12-24 启端光电股份有限公司 发光二极管的承载结构及其制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153511B2 (en) 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP4916680B2 (ja) 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
TWI433306B (zh) * 2006-09-29 2014-04-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7727773B2 (en) 2006-10-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing an analytical sample and method of analyzing an analytical sample
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102007044007A1 (de) * 2007-09-14 2009-03-19 Robert Bosch Gmbh Verfahren zur Herstellung eines Festkörper-Lasers mit passiver Güteschaltung
CN101893966A (zh) * 2010-08-13 2010-11-24 牧东光电（苏州）有限公司 具有中间导电层的触控面板及其制作方法
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10431738B2 (en) * 2016-06-24 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP2002026327A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 分割体の作製方法
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP4378672B2 (ja) * 2002-09-03 2009-12-09 セイコーエプソン株式会社 回路基板の製造方法
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
US7516692B2 (en) 2003-02-18 2009-04-14 Therm-Omega-Tech, Inc. Method and apparatus for slow cooking
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI221010B (en) * 2003-08-07 2004-09-11 Ind Tech Res Inst A method for transferably pasting an element
KR101203090B1 (ko) * 2004-07-30 2012-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5089037B2 (ja) 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334680A (zh) * 2014-08-15 2016-02-17 群创光电股份有限公司 阵列基板结构及接触结构
CN110610893A (zh) * 2018-06-14 2019-12-24 启端光电股份有限公司 发光二极管的承载结构及其制造方法

Also Published As

Publication number Publication date
US7820526B2 (en) 2010-10-26
CN100585806C (zh) 2010-01-27
US20090042387A1 (en) 2009-02-12
WO2006123825A1 (en) 2006-11-23
US7989317B2 (en) 2011-08-02
US20110039394A1 (en) 2011-02-17
KR20080031187A (ko) 2008-04-08
KR101241066B1 (ko) 2013-03-12

Similar Documents

Publication Publication Date Title
CN100585806C (zh) 半导体装置的制造方法
KR101517525B1 (ko) 반도체장치 및 반도체장치 제조방법
CN1874060B (zh) 天线制造方法和半导体装置制造方法
CN103400843B (zh) 半导体器件及rfid
US8288773B2 (en) Wireless chip and manufacturing method thereof
CN101064333B (zh) 存储器件以及半导体器件
US20060246644A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5376706B2 (ja) 半導体装置の作製方法
CN1925109B (zh) 半导体器件的制造方法
CN1790741B (zh) 半导体器件及制造该器件的方法
US8030132B2 (en) Manufacturing method of semiconductor device including peeling step
US7988057B2 (en) Memory device and semiconductor device
WO2006059554A1 (en) Semiconductor device
US20070004233A1 (en) Manufacturing method of semiconductor device
KR20070095195A (ko) 결정성 반도체막, 반도체장치 및 그들의 제조방법
JP2008160095A (ja) 記憶装置及び半導体装置並びにそれらの作製方法
CN101017852A (zh) 非易失性半导体存储装置以及其制造方法
JP4912641B2 (ja) 無線チップの作製方法
JP4954537B2 (ja) 半導体装置
US7745827B2 (en) Memory device
JP5089082B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant