KR101033797B1 - 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법 - Google Patents

박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR101033797B1
KR101033797B1 KR1020057013208A KR20057013208A KR101033797B1 KR 101033797 B1 KR101033797 B1 KR 101033797B1 KR 1020057013208 A KR1020057013208 A KR 1020057013208A KR 20057013208 A KR20057013208 A KR 20057013208A KR 101033797 B1 KR101033797 B1 KR 101033797B1
Authority
KR
South Korea
Prior art keywords
substrate
adhesive
peeling
film
semiconductor element
Prior art date
Application number
KR1020057013208A
Other languages
English (en)
Other versions
KR20050092423A (ko
Inventor
순페이 야마자키
토루 타카야마
준야 마루야마
유우고 고토
유미코 오노
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050092423A publication Critical patent/KR20050092423A/ko
Application granted granted Critical
Publication of KR101033797B1 publication Critical patent/KR101033797B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박리 공정을 간략화하고, 또한 대형 기판에 대한 박리·전사를 균일하게 행하는 방법을 제공한다. 본 발명은 박리공정에 있어서의 제 1 접착제의 박리와 제 2 접착제와의 경화를 동시에 행하고, 제작 공정을 간략화하는 것을 특징으로 한다. 또한 본 발명은 반도체 소자의 전극까지 형성된 박리 적층을 소정의 기판에 전사하는 타이밍을 연구하는 것을 특징으로 한다. 특히 대형 기판에 복수의 반도체 소자를 형성한 상태에서 박리를 행하는 경우, 압력차를 이용하여 기판을 흡착하여 박리를 하는 것을 특징으로 한다.
필름 기판, 박리 공정, 반도체 소자, 절연막, 반도체막

Description

박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법{Separating method and method for manufacturing display device using the separating method}
본 발명은 기능성 박막의 박리 방법, 특히 여러 가지의 소자를 갖는 막이나 층의 박리 방법에 관한 것이다. 또한 본 발명은 박리한 막을 필름 기판에 붙이는 전사 방법, 및 상기 전사 방법을 사용하여 형성된 박막 트랜지스터(이하, TFT라고 한다)를 갖는 반도체 장치 및 그 제작 방법에 관한 것이다.
최근에는 절연 표면을 갖는 기판 상에 형성된 반도체 박막(두께 수 내지 수백 nm 정도)을 사용하여 TFT를 구성하는 기술이 주목되고 있다. TFT는 IC나 전기광학장치와 같은 전자 디바이스에 널리 응용되고, 특히 표시 장치의 스위칭 소자나 드라이버회로로서 개발이 이루어지고 있다.
이러한 표시 장치에 있어서는 유리기판이나 석영기판이 많이 사용되고 있지만, 깨어지기 쉽고, 무겁다는 결점이 있다. 이 때문에 대량 생산을 함에 있어서, 유리기판이나 석영기판은 대형화가 곤란하다. 그래서, 가교성을 갖는 기판, 대표적으로는 플렉시블한 플라스틱 필름의 위에 TFT 소자를 형성하는 것이 시도되고 있다.
그러나, TFT의 활성층에 고성능의 다결정 실리콘막을 사용하는 경우, 제작 공정에서 수백 ℃의 고온 프로세스가 필요하게 되어, 플라스틱 필름 상에 직접 형성할 수 없다.
이 때문에, 기판 상에 분리층을 개재하여 존재하는 피박리층을 상기 기판으로부터 박리하는 방법이 제안되어 있다. 예를 들면, 비정질 실리콘, 반도체, 질화물 세라믹, 또는 유기고분자로 이루어지는 분리층을 설치하고, 기판을 통과시켜 레이저광을 조사하고, 분리층에 층내 박리 등을 발생시켜서, 기판을 분리시킨다는 것이다(특허문헌 1 참조). 또한, 이 기술을 사용하여 피박리층(공보에서는 피전사층이라고 부르고 있다)을 플라스틱 필름에 붙여 액정 표시 장치를 완성시킨다는 기재도 있다(특허문헌 2 참조). 또한 플렉시블 디스플레이에 관한 기사를 보면, 각 사의 기술이 소개되어 있다(비특허문헌 1 참조).
(특허문헌 1)
일본 공개특허공보 제(평)10-125929호
(특허문헌 2)
일본 공개특허공보 제(평)10-125930호
(비특허문헌 1)
닛께이마이크로디바이스, 닛께이 BP사, 2002년 7월1일, 2002년 7월1일호,
p.71-72
발명이 해결하고자 하는 과제
그러나, 상기와 같은 박리 공정은 문제가 많고, 개량의 여지가 있었다. 또한 특히, 대형기판에 대하여 균일하게 행하는 점을 고려할 필요가 있었다.
그래서, 본 발명은 박리 공정을 간략화하고, 또한 간편하게 하는 방법을 제공한다. 또한 본 발명은 상기 방법으로 형성된 발광장치, 액정 표시 장치, 그 밖의 표시 장치를 제공한다.
과제를 해결하기 위한 수단
상기 과제를 감안하여, 본 발명은 박리 공정에서의 제 1 접착제의 박리와, 제 2 접착제의 경화를 동시에 행하고, 제작 공정을 간략화하는 것을 특징으로 한다. 또한 본 발명은 피박리층을 소정의 기판에 전사하는 타이밍을 연구함으로써 제작 공정을 간략화하는 것을 특징으로 한다.
또한 본 발명은 피박리층의 박리를 용이하게 하기 위해서, 물리적 손상을 주거나, 피박리층의 단면을 노출시키면 바람직하다.
또한 특히 대형기판에 복수의 반도체 소자를 형성한 상태에서 박리를 하는 경우, 박리의 정밀도나 정확도를 높이기 위해서, 압력차를 이용하여 기판을 흡착하여, 박리를 하는 것을 특징으로 한다.
구체적으로는 도 1a에 도시하는 바와 같이, 제 1 기판(100)상에 피박리층(101)을 형성한다. 피박리층은 최종적으로 반도체 소자, 전극, 또한 액정층(액정소자)이나 발광층(발광 소자)을 포함하는 표시기능이나 구동회로 등을 가지면 좋고, 박리하는 타이밍과, 피박리층의 제작 상태와의 관계는 실시자가 결정할 수 있다. 예를 들면 도 1a의 피박리층은 반도체 소자 및 상기 반도체 소자에 접속되는 전극을 형성한 상태이거나, 또한 액정 소자나 발광 소자를 형성한 상태라도 좋다.
제 1 기판은 나중의 박리 공정에 견딜 수 있는 강성을 갖고 있으면 좋고, 예를 들면 유리기판, 석영기판, 세라믹기판, 실리콘기판, 금속기판 또는 스테인리스기판을 사용할 수 있다.
또 피박리층의 반도체 소자는 비정질 반도체막을 갖는 TFT, 유기 TFT, 박막 다이오드, 실리콘의 PIN 접합으로 이루어지는 광전 변환 소자, 실리콘 저항 소자 또는 센서 소자(대표적으로는 폴리실리콘을 사용한 감압식 지문 센서) 등이라도 좋다. 또한 TFT의 경우, 보텀 게이트형이거나, 톱 게이트형이라도 좋다.
다음에 도 1b에 도시하는 바와 같이, 피박리층 상에 응력 완화재(103)를 형성한다. 응력 완화재는 박리 공정에 필수는 아니지만, 피박리층을 보호하기 위해서 설치하면 바람직하다. 응력 완화재는 수용성 수지, 열경화성 수지, 광경화성 수지, 그 밖의 수지를 사용하면 좋다. 즉, 피박리층의 보호를 목적으로 하기 때문에 유연성이 높은 유기수지가 좋고, 또한 최종적으로 제거하는 것을 생각하면 물리적으로 제거하는 것이라도 좋지만, 수세(水洗), 열 또는 빛에 의해 점착성이 저하되는 재료가 좋다.
이어서 피박리층의 박리를 용이하게 하기 위해서, 도 1c에 도시하는 바와 같이, 제 1 기판, 반도체 소자 및 응력 완화재를 분단하면 바람직하다. 분단수단은 레이저나 커터 등을 사용하면 좋다.
분단 공정은 박리 공정에 필수는 아니지만, 박리를 용이하게 하기 위해서 분리하는 계면의 단면을 노출시키면 바람직하다. 그리고 분리하는 계면의 단면에 커터 수단에 의해 상처 등을 내어도 좋다. 또한, 제 1 기판까지 분단하지 않고, 피박리층이나 응력 완화재 등에 칼집(notch)을 넣어도 좋다.
그 후 도 1d에 도시하는 바와 같이, 피박리층 상에 제 2 기판(105)을 붙인다. 이 때, 제 1 접착제(106)를 사용하여 고정하지만, 기판 자체에 접착 기능이 있는 경우, 접착제는 필수는 아니다. 제 2 기판은 제 1 기판보다도 강성이 높은 기판을 사용하는 것이 바람직하고, 비교적 강성이 높은, 석영기판을 사용하면 좋다. 제 1 접착제는 박리 가능한 접착제, 예를 들면 자외선에 의해 점착성이 저하하거나, 박리하는 자외선 박리형 점착제, 열에 의해 점착성이 저하하거나, 박리하는 열박리형 점착제, 수세 등에 의해 점착성이 저하하거나, 박리하는 수용성 접착제나 양면테이프 등을 사용하면 좋다.
또한, 박리 공정을 보다 확실하게 하기 위해서, 제 1 기판 하에 보조기판(108)을 설치하여도 좋다. 이 때 보조기판에 접착성이 없는 경우, 접착제(107)를 사용하여 고정한다. 또, 제 2 기판과 보조기판, 및 제 1 접착제와 보조기판을 고정하는 접착제는 동일한 것을 사용하면 좋다.
그리고 도 1e에 도시하는 바와 같이, 물리적 수단을 사용하여 박리를 한다. 도 1e와 같이 보조기판이 설치되어 있는 경우는 제 2 기판과 보조기판에 역방향으로 작용하는 힘을 가하면 되고, 보조기판이 설치되어 있지 않은 경우는 점착성이 높은 시트를 제 1 기판 하에 고정하여 박리하여도 좋다.
특히 대형기판의 경우, 균일하게 박리하기 위해서, 압력차를 이용하여 기판을 흡착하여 박리하여도 좋다. 즉 예를 들면, 박리하는 기판을 구멍이 형성된 기판 상에 설치하고, 펌프 등에 의해 상기 구멍이 감압 또는 진공상태로 하여, 박리하는 기판 전체를 압력차에 의해 균일하게 고정한 상태로 박리를 하여도 좋다.
다음에 도 2f에 도시하는 바와 같이, 피박리층 하에 제 3 기판(110)을 고정한다. 제 3 기판 자체에 접착성이 없는 경우, 제 2 접착제(111)를 개재하여 접착한다. 제 3 기판은 폴리카보네이트, 폴리아릴레이트, 폴리에테르설폰 등의 플라스틱기판, 폴리테트라플루오로에틸렌 기판 또는 세라믹 기판 등의 막 두께가 얇은 기판이나 가요성이 있는(플렉시블한) 기판(이하, 이들 기판을 필름 기판이라고 표기한다)을 사용할 수 있다. 제 2 접착제는 자외선 경화수지, 열경화수지 등을 사용하면 좋다. 단, 제 1 접착제와 제 2 접착제는 자외선이나 열 등에 의해, 상반되는 성질을 가질 필요가 있다. 즉, 자외선이나 열에 의해 제 1 기판은 점착성이 저하, 또는 박리하고, 제 2 기판은 경화할 필요가 있다. 도 2f에서는 자외선을 조사함으로써 제 1 접착제의 점착성을 저하시키고, 제 2 접착제를 경화시키고 있다. 또, 피박리층의 상하로부터 자외선을 조사하더라도, 한쪽 면으로부터 자외선을 조사하여도 상관없다. 그리고 도 2g에 도시하는 바와 같이, 제 2 기판을 박리한다.
이와 같이, 자외선을 조사하거나, 열을 가하는 동일 공정에 의해, 박리와 고정을 동시에 행할 수 있기 때문에, 박리 공정을 간략화할 수 있다.
이어서 도 2h에 도시하는 바와 같이, 자외선 조사를 조사하거나, 가열하거나, 수세하여 응력 완화재를 제거한다. 또한, 보다 정확하게 제거하기 위해서는 아르곤 가스 및 산소 가스를 사용한 플라즈마 클리닝이나 벨클린(bellclean) 세정을 하면 바람직하다. 이 때, 응력 완화재를 제 1 접착제와 동일한 공정에서 제거할 수 있는 재료를 사용하면 좋다. 즉 응력 완화재를 자외선에 의해 제거할 수 있는 재료로 하고, 제 1 접착제의 박리와, 제 2 접착제의 경화와, 응력 완화재의 제거를 동시에 행하여도 좋다. 그리고 도 2i에 도시하는 바와 같이, 피박리층의 제 3 기판으로의 전사가 완료한다.
이러한 박리 방법을 사용함으로써, 전사를 위한 접착제의 제거나 경화를 반복하는 박리공정에서, 공정을 간략화할 수 있다. 그리고 본 발명의 박리 공정은, 전면에 박리할 수 있고, 수율 좋게 형성할 수 있다. 전체면에 걸쳐서 박리할 수 있는 것에 의해, 복수의 반도체 소자를 1개의 대형기판에 형성하고, 반도체 장치마다 절단하는 다면취득을 할 수 있어, 비용 저감을 기대할 수 있다. 또한 본 발명에서는 제 1 기판 등을 재이용할 수 있고, 더욱 염가인 필름 기판을 사용하기 때문에 표시 장치의 저비용화를 달성할 수 있다.
그 결과 상기 TFT 등을 갖는 발광장치, 액정 표시 장치 그 밖의 표시 장치는 얇아지고, 낙하하더라도 깨어지기 어려우며, 경량이다. 또한 곡면이나 이형(異形) 형상으로의 표시가 가능해진다.
발명의 효과
본 발명에 의해, 동일 공정(자외선의 조사나 가열)에 의해, 접착제의 박리(점착성의 저감도 포함한다)나 경화를 할 수 있고, 박리 공정, 나아가서는 표시 장치의 제조 공정을 간략화할 수 있다. 또한 대형기판으로부터, 복수의 표시 장치를 생산하는 경우에, 본 발명의 박리 공정에 더하여, 감압장치 등에 의해 박리나 전사의 공정을 정확하고, 또한 간편하게 할 수 있다. 이와 같이, 본 발명의 박리 공정에 의해 제작 공정수가 저감되어, 더욱 수율 좋게 표시 장치를 양산할 수 있다.
도 1은 본 발명의 박리 공정을 설명하는 도면.
도 2는 본 발명의 박리 공정을 설명하는 도면.
도 3은 본 발명의 박리 공정에 의해 발광장치를 제작하는 도면.
도 4는 본 발명의 박리 공정에 의해 발광장치를 제작하는 도면.
도 5는 본 발명의 박리 공정에 의해 액정 표시 장치를 제작하는 도면.
도 6은 본 발명의 박리 공정에 의해 액정 표시 장치를 제작하는 도면.
도 7은 본 발명의 박리 공정을 사용한 다면취득을 설명하는 도면.
도 8은 본 발명의 전자기기를 설명하는 도면.
도 9는 본 발명의 전자기기를 설명하는 도면.
도 1O은 본 발명에 의해 박리한 단면의 TEM 사진을 도시하는 도면.
도 11은 본 발명에 의해 박리한 단면의 TEM 사진을 도시하는 도면.
도 12는 본 발명의 박리 공정에 의해 발광장치를 제작하는 도면.
도 13은 본 발명의 박리 공정에 의해 발광장치를 제작하는 도면.
도 14는 본 발명의 박리 공정에 의해 액정 표시 장치를 제작하는 도면.
도 15는 본 발명의 박리 공정에 의해 액정 표시 장치를 제작하는 도면.
발명을 실시하기 위한 최량의 형태
이하에, 본 발명의 실시형태를 도면에 기초하여 설명한다. 또, 실시형태를 설명하기 위한 도면 전체에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 붙이고, 반복되는 설명은 생략한다.
(실시형태 1)
본 실시형태는 발광 소자 및 액정 소자까지가 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우의 구체적인 박리 공정 및, 본 발명의 박리 공정에 의해 상면 출사의 발광장치를 형성하는 일 예를 설명한다.
도 3a에 도시하는 바와 같이, 제 1 기판(200)상에 금속막(201)을 형성한다. 본 실시형태에서는 제 1 기판은 0.5 내지 1.0mm 정도의 유리기판을 사용한다. 금속막으로서는 W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 이루어지는 단층, 또는 이들의 적층을 사용할 수 있다. 금속막의 제작 방법으로서 스퍼터링법을 사용하여, 금속을 타깃하고, 제 1 기판 상에 형성하면 좋다. 또 금속막의 막 두께는 10nm 내지 200nm이며, 바람직하게는 50nm 내지 75nm로 한다.
금속막에 상기 금속의 합금(예를 들면, W와 Mo의 합금: WxMo1 -x)을 사용하는 경우, 성막실 내에 제 1 금속(W) 및 제 2 금속(Mo)과 같은 복수의 타깃, 또는 제 1 금속(W)과 제 2 금속(Mo)과의 합금의 타깃을 배치하여 스퍼터링법에 의해 형성하면 좋다. 이와 같이, 금속막의 형성을 적절하게 설정함으로써, 박리 공정을 제어할 수 있고, 프로세스 마진이 넓어진다. 예를 들면, 금속의 합금을 사용한 경우, 합금의 각 금속의 조성비를 제어함으로써, 가열 처리의 온도, 또한 가열 처리의 필요 여부를 제어할 수 있을 수 있다.
금속막 대신에, 질화된 금속막(질화금속막)을 사용하여도 상관없다. 또한 금 속막에 질소나 산소를 첨가하여도 좋다. 예를 들면, 금속막에 질소나 산소를 이온 주입하거나, 성막실을 질소나 산소분위기로 하여, 스퍼터링법에 의해 금속막을 형성하거나, 또한 타깃으로서 질화금속을 사용하여도 좋다.
그 후, 금속막(201)상에 적층한 하지막(207)을 개재하여 반도체막을 형성한다. 즉, 금속막과 반도체막의 사이에는 하지막을 대표로 하는 절연막이 몇 층 설치하여도 좋다. 하지막은 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 규소를 갖는 절연막의 단층, 또는 적층막을 사용하면 좋다. 본 실시형태에서는 금속막 상에 스퍼터링법에 의해 형성되는 150nm 내지 20Onm의 SiO2와, SiO2 상에 CVD 법에 의해 형성되는 80 내지 100nm의 SiON을 설치한다. 하지막에 의해, 기판이나 금속막으로부터 반도체막으로의 불순물 확산을 방지할 수 있다.
또한 상술한 공정을 거치면, 금속막 표면에는 상기 금속을 갖는 산화막(산화금속막; 202)이 형성된다. 산화금속막의 막두께는 0.1nm 내지 1㎛이고, 바람직하게는 0.1nm 내지 100nm이며, 더욱 바람직하게는 0.1nm 내지 5nm가 되도록 하면 좋다. 또한 금속막 상에 직접 산화막을 제작하여도 좋다.
그 후 필요에 따라서, 가열 처리를 한다. 이 가열 처리에 의해, 산화금속막이 결정화하여, 결정 일그러짐이나 격자결함{점 결함, 선결함, 면 결함(예를 들면, 산소 구멍이 모여 생기는 결정학적 전단면에 의한 면결함), 확장 결함}이 생겨, 박리하기 쉬운 상태로 할 수 있다.
또한 가열 처리에 의해, 반도체막이 갖는 수소가 확산하는 것에 의한 산화환원 반응에 의해, 결정상태가 다른 산화금속이 형성되고, 보다 박리하기 쉬운 상태 로 하는 것도 생각된다.
또, 상기 가열 처리는 반도체막의 결정화의 가열 처리와 겸할 수 있다. 즉, 금속막 상에 형성된 반도체막을 가열함으로써, 결정성 반도체막을 형성하고, 또한 산화금속막의 결정화를 하는 것이 가능하다.
반도체막의 결정성을 향상시키기 위해서, 결정화를 조장시키는 금속원소(대표적으로는 Ni 원소)를 도포한 후 가열 처리하거나, 가열 처리 후에 레이저를 조사하여도 좋다. 또, 결정화를 조장하는 금속원소를 사용한 경우, 상기 금속원소는 디바이스에 있어서는 불필요한 것이기 때문에, 게터링 공정이나 에칭 공정에 의해 제거하는 것이 요망된다.
그 후, 결정성 반도체막을 소망의 형상에 패터닝하고, 규소를 갖는 산화막, 또는 규소를 갖는 질화막을 사용하여 게이트 절연막을 형성한다. 게이트 절연막을 개재하여 결정성 반도체막 상에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로서 불순물 영역을 형성한다. 게이트 전극에는 W와 Ta·N의 적층 구조를 사용하고, 불순물 영역에는 소스 및 드레인 영역과, 저농도 불순물 영역(LDD 영역)과, 게이트 전극과 겹치는 저농도 불순물 영역(GOLD 영역)을 설치하여도 좋다. 그리고 TFT(203)가 형성된다.
이어서 소스배선 또는 드레인 배선과 접속되는 전극(204)을 형성한다. 그리고 전극(204)의 끝을 덮는, 즉 인접하는 전극의 양 말단을 덮도록 유기재료나 무기재료를 갖는 절연막(205)을 형성한다. 그리고, 수분이나 산소의 유입을 막기 위해서, 절연막 상에 보호막(206)을 형성한다.
이상과 같이, 반도체 소자로서 TFT를 형성한다. 각 화소에 TFT를 형성하는 액티브 매트릭스형 표시 장치를 설명하고 있지만, 패시브형 표시 장치라도 좋은 것은 물론이다. 또한 톱 게이트형의 TFT라도, 보텀 게이트형의 TFT라도 상관없다.
또 피박리층의 반도체 소자는 비정질 반도체막을 갖는 TFT, 유기 TFT, 박막 다이오드, 실리콘의 PIN 접합으로 이루어지는 광전 변환 소자, 실리콘 저항 소자 또는 센서 소자(대표적으로는 폴리실리콘을 사용한 감압식 지문 센서) 등이라도 좋다.
그 후 도 3b에 도시하는 바와 같이, 발광층(210) 및 음극(211)을 형성한다. 발광층은 각 RGB 발광층을 형성하거나, 백색 발광층을 형성하고, 컬러필터 등의 색변환층에 의해 다색표시를 하여도 좋다. 음극은 상면 출사의 경우는 투광성을 갖는 재료, 예를 들면 ITO로, 하면 출사의 경우는 MgAg 등의 금속막으로 형성하면 좋다. 또, 대기에 노출되지 않고서 발광층, 음극 등까지를 연속하여 형성하면 바람직하다.
유기 화합물을 포함하는 발광층의 형성 전 또는 형성 후에는 진공 가열을 하여 탈기(脫氣)하는 것이 바람직하다. 또한 유기 화합물을 포함하는 발광층(210)은 극히 얇기 때문에, 제 1 전극의 표면은 평탄한 것이 바람직하고, 화학적 및 기계적으로 연마하는 처리(대표적으로는 CMP 기술 등)에 의해 평탄화를 하면 좋다.
전극(204)의 표면에 있어서의 청정도를 향상시키기 위해서, 이물(먼지 등)을 클리닝하기 위한 세정(브러시 세정이나 벨클린 세정)이나 플라즈마 클리닝을 발광층 형성 전에 행하여도 좋다. 이 때, 전사에 사용한 접착제의 부착도 깨끗하게 제거할 수 있다.
그리고, 이하에 제시하는 바와 같이 박리가 행하여진다. 또, 본 실시형태에서는 발광 소자(발광층 및 음극이나 양극)를 형성한 후에 박리하는 경우를 설명하지만, 전극(204)이 형성된 후에 박리하여도 좋다. 즉 박리하는 타이밍은 실시자가 적절하게 결정할 수 있다.
도 3c에 도시하는 바와 같이, 음극 상에 보호막(215)을 형성한다. 보호막은 DLC, CN, SiN 등의 탄소나 질소를 갖는 막을 형성하면 좋다.
보호막 상에는 자외선(UV) 방지막(216)을 형성하고, 자외선의 조사로부터 발광층을 보호한다. 특히, 상면 출사의 발광장치에서는 필연적으로 발광층에 자외선이 조사되어 버리기 때문에, 자외선 방지막(UV 방지막)을 설치하고, 발광층의 열화를 방지한다. 즉 UV 방지막은 UV 영역의 파장을 투과하지 않고(적어도 90% 이상 투과하지 않는다), 발광층으로부터의 빛, 즉 가시광 정도의 영역(400nm 내지 1㎛, 바람직하게는 450nm 내지 800nm)의 파장을 투과하는 성질을 갖는 필름(시트)을 사용하면 좋다. 예를 들면, 자외선 흡수제를 배합시킨 유기수지 필름, 구체적으로는 폴리에틸렌텔레프탈레이트나 폴리에틸렌-2,6-나프탈렌디카복실레이트 등의 폴리에스테르의 필름을 사용하면 좋다. 폴리에스테르의 필름은 공지의 압출법 등에 의해 형성하면 좋다. 또한 자외선을 흡수하는 층과, 그 외 층을 적층한 구조의 유기수지 필름을 사용하여도 상관없다.
그리고 도 3d에 도시하는 바와 같이, 스핀 코팅법에 의해, 응력 완화재로서 수용성 수지(217)를 형성한다. 응력 완화재는 열을 가하거나, 자외선을 조사하여 경화시키면 좋다. 또한 자외선을 조사하여 경화하는 재료를 사용하는 경우, 응력 완화재의 상방으로부터 자외선을 조사할 때, UV 방지막에 의해 발광층을 보호할 수 있다.
그 후, 박리를 용이하게 하기 위해서, 분단하거나, 박리계면에 상처를 내기도 하면 좋다. 도시하지 않지만, 본 실시형태에서는 커터의 일종인 스크라이브 트리거에 의해 제 1 기판, 피박리층 및 수용성 수지를 분단하여, 박리계면의 단면을 노출시킨다.
그리고 도 3e에 도시하는 바와 같이, 제 2 기판(220)을 수용성 수지상에 설치한다. 본 실시형태에서는 제 2 기판에 접착성을 갖지 않은 석영기판(두께 1.0 내지 1.5mm)을 사용하여, 양면테이프(221)를 사용하여 고정한다. 박리 공정에서 사용되는 양면테이프는 자외선을 조사하거나, 가열하거나, 물 등의 액체에 침지함으로써, 점착성이 저하하거나, 자기박리하는 성질을 갖는다. 본 실시형태에서는 자외선을 조사하면 점착성을 저하하는 양면테이프를 사용한다.
양면테이프 대신에 자외선 경화수지, 구체적으로는 에폭시수지계 접착제, 열경화수지나 수지첨가제 등의 접착제를 사용하여도 좋다. 또한 보조기판으로서, 제 1 기판 하에 양면테이프나 접착제 등을 사용하여 석영기판을 고정하여도 좋다.
그 후 도 3f에 도시하는 바와 같이, 제 1 기판과 반도체 소자를 갖는 피박리층을 물리적수단에 의해 분리한다. 산화금속막과 금속막과의 계면에서 박리하도록 도시하고 있지만, 이 때 결정화된 산화금속막의 막 내, 또는 산화금속막의 양면의 계면, 즉 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면 등으로부터 분리하고 있다. 산화금속막의 내부에서 분리하는 경우, 피박리층의 하면 에는 산화금속이 점재하여 부착하고 있는 경우가 있다. 또한 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면에서 분리하는 경우, 산화금속막은 피박리층의 하면에만 존재하거나, 금속막 상면에만 존재할 때가 있다. 산화금속물이 피박리층의 하면에 점재하거나, 부착하는 경우, 산화금속물은 에칭 또는 화학적 또는 물리적 연마에 의해 제거하여도 좋고, 부착시킨 채로라도 좋다.
다음에 도 3g에 도시하는 바와 같이, 피박리층을 제 3 기판인 필름 기판(230)에 고정한다. 필름 기판이 점착성을 갖고 있지 않은 경우, 제 2 접착제(231)를 개재하여 고정한다. 제 2 접착제에는 자외선 경화수지, 구체적으로는 에폭시수지계 접착제, 열경화수지나 수지첨가제 등의 접착제 또는 양면테이프를 사용할 수 있다. 본 실시형태에서는 제 2 접착제로서, 자외선 조사에 의해 경화하는 비수용성 접착제를 사용한다. 즉 제 2 접착제는 응력 완화재를 제거하는 경우의 것을 생각하고, 응력 완화재의 성질을 고려하여, 박리하지 않은 재료를 사용할 필요가 있다. 물론 응력 완화재는 반드시 제거하지 않아도 좋다.
즉 본 실시형태는 제 1 접착제의 점착성이 저하하거나, 박리하는 요인과, 제 2 접착제가 경화하는 요인이 동일한 접착제를 사용한다. 예를 들면, 자외선 조사에 의해 점착성이 저하하는 접착제와, 경화하는 접착제를 사용하면, 한번의 자외선 조사에 의해, 제 2 기판의 박리와, 제 3 기판으로의 고정을 할 수 있어, 공정을 간략화할 수 있다.
그리고 도 3h에 도시하는 바와 같이, 제 2 기판을 분리한다. 이 때 제 1 접착제의 점착성은 저하하고 있기 때문에, 용이하고, 또한 정확하게 박리할 수 있다.
이어서 도 3i에 도시하는 바와 같이, 수용성 수지를 제거한다. 본 실시형태에서는 수용성 수지를 제거하기 위해서, 제 3 기판에 고정된 피박리층을 순수(純水)로 침지하면, 수용성 수지만 제거된다. 그 후 UV 보호막 상에 밀봉막(232)을 형성하고 제 3 기판에 피박리층이 전사되어, 상면 출사의 발광장치가 완성된다.
또한 제 1 및 제 2 접착제, 응력 완화재를 보다 정밀도 좋게 제거하기 위해서는, 아르곤가스 및 산소가스를 사용한 플라즈마 클리닝이나 벨클린 세정을 하면 좋다.
이상과 같이, 간략화된 박리 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 발광장치를 형성할 수 있다. 그 결과, 박형으로 경량이며, 떨어뜨리더라도 파괴되기 어려우며, 그리고 플렉시블한 발광장치를 제공할 수 있다.
또한 필름 기판으로, 발광장치의 각 용도에 따른 TFT 등이 설치된 복수의 피박리층을, 전사하여도 좋다. 예를 들면, 화소부용의 TFT와, 구동회로용의 TFT와의 피박리층을 형성하여, 필름 기판의 소정 영역으로 전사하여도 좋다.
또 본 실시형태에서는 상면 출사의 발광장치의 경우를 설명하였지만, 하면 출사의 발광장치라도 본 발명을 적응할 수 있는 것은 물론이다.
(실시형태 2)
본 실시형태에서는 발광 소자 및 액정 소자까지 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우이며, 자외선과 열을 가하여 접착제의 점착성을 제어하는 경우의 박리 공정을 사용하여 하면 출사의 발광장치를 형성하는 일 실시예를 설명한다. 또한 실시형태 1과 같은 공정이나 재료의 설명을 생략한다.
우선 실시형태 1과 동일하게 보호막(215)까지 형성한다(도 4a). 단지 하면 출사의 발광장치이기 때문에, 전극(204)에는 투광성을 갖는 재료를 사용할 필요가 있다. 또한 응력 완화재를 설치하여도 좋지만, 본 실시형태에에서는 특별히 설치하지 않는다.
이어서 도 4b에 도시하는 바와 같이, 보호막(215)상에 접착제로서 양면테이프(221)를 사용하여 제 2 기판(220)을 고정하고, 그 후 제 1 기판(200)을 박리한다.
그리고 도 4c에 도시하는 바와 같이, 제 3 기판인 필름 기판(230)을 접착제(231)에 의해 피박리층 하에 붙인다. 본 실시형태에서는 가열에 의해 점착성이 저하 또는 박리하는 양면테이프를 사용하여, 자외선에 의해 경화하는 접착제를 사용하기 때문에, 자외선을 필름 기판의 하면으로부터 조사하면서, 가열한다. 물론 자외선은 기판의 양면으로부터 조사하여도 좋다. 또한, 전극이 자외선을 투과하는 경우, 제 2 기판의 상방으로부터 조사하여도 상관없다. 물론, 자외선에 의해 점착성이 저하 또는 박리하는 양면테이프를 사용하고, 가열에 의해 경화하는 접착제를 사용하여도 좋고, 자외선을 제 2 기판의 상방으로부터 조사하는 것이 적합할 것이다.
본 실시형태와 같이, 자외선의 조사와 가열을 함으로써, 양면테이프(221)의 점착성의 저하나 박리의 요인과, 접착제의 경화의 요인이 달라도, 동일 공정에서 박리와 경화를 할 수 있어, 박리 공정을 간략화할 수 있다.
그 후 도 4d에 도시하는 바와 같이, 제 2 기판을 박리한다. 그리고 도 4e에 도시하는 바와 같이, 밀봉막(232)을 형성하여, 하면 출사의 발광장치가 완성된다.
이상과 같이, 간략화된 박리 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 발광장치로서 사용할 수 있다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어렵고, 또한 플렉시블한 발광장치를 제공할 수 있다.
또한 본 실시형태에서는 하면 출사의 발광장치의 경우를 설명하였지만, 상면 출사의 발광장치에서도 본 발명을 적응할 수 있는 것은 물론이다. 또한 상면 출사의 경우, 발광층의 열화를 막기 위해서 UV 방지막을 설치하면 좋다.
(실시형태 3)
본 실시형태에서는 반도체 소자, 전극, 및 절연막 등까지가 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우의 발광장치의 제작 방법에 대하여 설명한다.
도 12a에 도시하는 바와 같이, 제 1 기판(200)상에 금속막(201)을 형성한다. 본 실시형태에서는 제 1 기판은 0.5 내지 1.0mm 정도의 유리기판을 사용한다. 금속막으로서는, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 이루어지는 단층, 또는 이들의 적층을 사용할 수 있다. 금속막의 제작 방법으로서 스퍼터링법을 사용하여, 금속을 타깃하여, 제 1 기판 상에 형성하면 좋다. 또 금속막의 막두께는 10nm 내지 200nm, 바람직하게는 50nm 내지 75nm로 한다.
금속막에 상기 금속의 합금(예를 들면, W와 Mo의 합금: WxMo1 -x)을 사용하는 경우, 성막실 내에 제 1 금속(W) 및 제 2 금속(Mo)과 같은 복수의 타깃, 또는 제 1 금속(W)과 제 2 금속(Mo)의 합금의 타깃을 배치하여 스퍼터링법에 의해 형성하면 좋다. 이와 같이, 금속막의 형성을 적절하게 설정함으로써, 박리 공정을 제어할 수 있고, 프로세스 마진이 넓어진다. 예를 들면, 금속의 합금을 사용한 경우, 합금의 각 금속의 조성비를 제어함으로써, 가열 처리의 온도, 또한 가열 처리의 필요 여부를 제어할 수 있다.
금속막의 대신에, 질화된 금속막(질화금속막)을 사용하여도 상관없다. 또한, 금속막에 질소나 산소를 첨가하여도 좋다. 예를 들면, 금속막에 질소나 산소를 이온 주입하거나, 성막실을 질소나 산소분위기로 하여, 스퍼터링법에 의해 금속막을 형성하거나, 또한 타깃으로서 질화금속을 사용하여도 좋다.
그 후, 금속막(201)상에 적층한 하지막(207)을 개재하여 반도체막을 형성한다. 즉, 금속막과 반도체막의 사이에는 하지막을 대표로 하는 절연막이 몇 층 설치하여도 좋다. 하지막은 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 규소를 갖는 절연막의 단층, 또는 적층막을 사용하면 좋다. 본 실시형태에서는 금속막상에 스퍼터링법에 의해 형성되는 150nm 내지 200nm의 SiO2와, SiO2상에 CVD 법에 의해 형성되는 80 내지 100nm의 SiON을 설치한다. 하지막에 의해, 기판이나 금속막으로부터 반도체막으로의 불순물 확산을 방지할 수 있다.
또 상술한 공정을 거치면, 금속막 표면에는 상기 금속을 갖는 산화막(산화금속막; 202)이 형성된다. 산화금속막의 막두께는 0.1nm 내지 1㎛이고, 바람직하게는 0.1nm 내지 100nm이고, 더욱 바람직하게는 0.1nm 내지 5nm가 되도록 하면 좋다. 또한 금속막 상에 직접 산화막을 제작하여도 좋다.
그 후 필요에 따라서, 가열 처리를 한다. 이 가열 처리에 의해, 산화금속막 이 결정화하여, 결정 일그러짐이나 격자결함{점 결함, 선결함, 면 결함(예를 들면, 산소 구멍이 모여 생기는 결정학적 전단면에 의한 면결함), 확장 결함}이 생겨, 박리하기 쉬운 상태로 할 수 있다.
또한 가열 처리에 의해, 반도체막이 갖는 수소가 확산하는 것에 의한 산화환원반응에 의해, 결정상태가 다른 산화금속이 형성되고, 보다 박리하기 쉬운 상태로 하는 것도 생각된다.
또, 상기 가열 처리는 반도체막의 결정화의 가열 처리와 겸할 수 있다. 즉, 금속막 상에 형성된 반도체막을 가열함으로써, 결정성 반도체막을 형성하고, 또한 산화금속막의 결정화를 하는 것이 가능하다.
반도체막의 결정성을 향상시키기 위해서, 결정화를 조장시키는 금속원소(대표적으로는 Ni 원소)를 도포 후 가열 처리하거나, 가열 처리 후에 레이저를 조사하여도 좋다. 또, 결정화를 조장되는 금속원소를 사용한 경우, 상기 금속원소는 디바이스에 있어서는 불필요한 것이기 때문에, 커팅 공정이나 에칭 공정에 의해 제거하는 것이 요망된다.
그 후, 결정성 반도체막을 소망의 형상으로 패터닝하여, 규소를 갖는 산화막, 또는 규소를 갖는 질화막을 사용하여 게이트 절연막을 형성한다. 게이트 절연막을 개재하여 결정성 반도체막 상에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로서 불순물 영역을 형성한다. 게이트 전극에는 W와 TaN의 적층 구조를 사용하고 불순물 영역에는 소스 및 드레인 영역과, 저농도 불순물 영역(LDD 영역)과, 게이트 전극과 겹치는 저농도 불순물 영역(GOLD 영역)을 설치하여도 좋다. 그리고 TFT(203)가 형성된다.
이어서 소스배선 또는 드레인 배선과 접속되는 전극(204)을 형성한다. 그리고 전극(204)의 말단을 덮는, 즉 인접하는 전극의 양 말단을 덮도록 유기재료나 무기재료를 갖는 절연막(205)을 형성한다. 절연막으로서는, 아크릴막(감광성 아크릴을 포함한다)의 외에 폴리이미드, 폴리아미드, BCB(벤조사이클로부텐)과 같은 유기재료, 또는 산화실리콘막 외에, 질화실리콘막, 질화산화실리콘막 및 도포 실리콘 산화막(SOG: Spin On Glass) 등의 실리콘을 포함하는 무기재료를 사용할 수 있다. 본 실시형태에서는 감광성 아크릴을 사용한다. 절연막 형성 후, 에칭에 의해 개구부를 형성하여 전극(204)을 노출시킨다. 그리고, 절연막, 특히 유기재료를 갖는 절연막은 발광 소자의 열화 요인이 되는 수분이나 산소 등이 침입하기 쉽기 때문에, 절연막 상에 보호막(206)을 형성한다. 보호막은 DLC, CN, SiN 등의 탄소나 질소를 갖는 막을 형성하면 좋다.
이상과 같이, 반도체 소자로서 TFT를 형성한다. 각 화소에 TFT를 형성하는 액티브 매트릭스형 표시 장치를 설명하고 있지만, 패시브형 표시 장치라도 좋은 것은 물론이다.
또 피박리층의 반도체 소자는 유기 TFT, 박막 다이오드, 실리콘의 PIN 접합으로 이루어지는 광전 변환 소자, 실리콘 저항 소자 또는 센서 소자(대표적으로는 폴리실리콘을 사용한 감압식 지문 센서) 등이라도 좋다.
그리고, 이하에 제시하는 바와 같이 박리가 행하여진다. 또, 본 실시형태에서는 전극 및 절연막 등을 형성한 후에 박리하는 경우를 설명하지만, 절연막 형성 후, 발광층을 형성한 후 박리하여도 좋다. 즉 박리하는 타이밍은 실시자가 적절하게 결정할 수 있다. 그리고 도 12b에 도시하는 바와 같이, 전극, 절연막 및 보호막을 덮어 스핀 코팅법에 의해, 응력 완화재로서 수용성 수지(210)를 형성한다. 응력 완화재는 열을 가하거나, 자외선을 조사하여 경화시키면 좋다. 또한 자외선을 조사하여 경화하는 재료를 사용하는 경우이고, 반도체 소자의 열화가 우려될 때는 자외선 방지막(UV 방지막)에 의해 보호할 수 있다.
UV 방지막은 자외선 영역(UV 영역)의 파장을 투과하지 않고(적어도 9O% 이상 투과하지 않는다), 발광층으로부터의 빛, 즉 가시광 정도의 영역(400nm 내지 1㎛, 바람직하게는 450nm 내지 800nm)의 파장을 투과하는 성질을 갖는 필름(시트)을 사용하면 좋다. 예를 들면, 자외선 흡수제를 배합시킨 유기수지필름, 구체적으로는 폴리에틸렌텔레프탈레이트나 폴리에틸렌-2,6-나프탈렌디카복실레이트 등의 폴리에스테르의 필름을 사용하면 좋다. 폴리에스테르의 필름은 공지의 압출법 등에 의해 형성하면 좋다. 또한 자외선을 흡수하는 층과, 그 외 층을 적층한 구조의 유기수지필름을 사용하여도 상관없다.
그 후, 박리를 용이하게 하기 위해서, 분단하거나, 박리계면에 상처를 내기도 하면 좋다. 도시하지 않지만, 본 실시형태에서는 커터의 일종인 스크라이브 트리거에 의해 제 1 기판, 피박리층 및 수용성 수지를 분단하여, 박리계면의 단면을 노출시킨다.
그리고 도 12c에 도시하는 바와 같이, 제 2 기판(211)을 수용성 수지상에 설치한다. 본 실시형태에서는 제 2 기판에 접착성을 갖지 않은 석영기판(두께 1.0 내지 1.5mm)을 사용하고, 양면테이프(212)를 사용하여 고정한다. 박리 공정에서 사용되는 양면테이프는 자외선을 조사하거나, 가열하거나, 물 등의 액체에 침지함으로써, 점착성이 저하하거나, 자기박리하는 성질을 갖는다. 본 실시형태에서는 자외선을 조사하면 점착성을 저하하는 양면테이프를 사용한다.
양면테이프 대신에 자외선 경화수지, 구체적으로는 에폭시 수지계 접착제, 열경화수지나 수지첨가제 등의 접착제를 사용하여도 좋다. 또한 보조기판으로서, 제 1 기판 하에 양면테이프나 접착제 등을 사용하여 석영기판을 고정하여도 좋다.
그 후 도 12d에 도시하는 바와 같이, 제 1 기판과 반도체 소자를 갖는 피박리층을 물리적 수단에 의해 분리한다. 산화금속막과 금속막과의 계면에서 박리하 도록 도시하고 있지만, 이 때 결정화된 산화금속막의 막내, 또는 산화금속막의 양면의 계면, 즉 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면 등으로부터 분리하고 있다. 산화금속막의 내부에서 분리하는 경우, 피박리층의 하면에는 산화금속이 점재하여 부착하고 있는 경우가 있다. 또한 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면에서 분리하는 경우, 산화금속막은 피박리층의 하면에만 존재하거나, 금속막 상면에만 존재할 때가 있다. 산화금속물이 피박리층의 하면에 점재하거나, 부착하는 경우, 산화금속물은 에칭 또는 화학적 혹은 물리적 연마에 의해 제거하여도 좋고, 부착시킨 채라도 좋다.
다음으로 도 12e에 도시하는 바와 같이, 피박리층을 제 3 기판인 필름 기판(214)에 고정한다. 필름 기판이 점착성을 갖고 있지 않는 경우, 제 2 접착제(215)를 개재하여 고정한다. 제 2 접착제에는 자외선 경화수지, 구체적으로는 에폭시수지계 접착제, 열경화수지나 수지첨가제 등의 접착제 또는 양면테이프를 사용할 수 있다.
본 실시형태에서는 제 2 접착제로서, 자외선조사에 의해 경화하는 비수용성 접착제를 사용한다. 즉 제 2 접착제는 응력 완화재를 제거하는 경우의 것을 생각하고, 응력 완화재의 성질을 고려하여, 박리하지 않은 재료를 사용할 필요가 있다. 물론 응력 완화재는 반드시 제거하지 않아도 좋다.
즉 본 실시형태는 제 1 접착제의 점착성이 저하하거나, 박리하는 요인과, 제 2 접착제가 경화하는 요인이 동일한 접착제를 사용한다. 예를 들면, 자외선 조사에 의해 점착성이 저하하는 접착제와, 경화하는 접착제를 사용하면, 한번의 자외선 조사에 의해, 제 2 기판의 박리와, 제 3 기판으로의 고정을 할 수 있어, 공정을 간략화할 수 있다.
그리고 도 12f에 도시하는 바와 같이, 제 2 기판을 박리한다. 이 때 제 1 접착제의 점착성은 저하하고 있기 때문에, 용이하고, 또한 정확하게 박리할 수 있다.
다음으로 도 12h에 도시하는 바와 같이, 수용성 수지를 제거한다. 본 실시형태에서는 수용성 수지를 제거하기 위해서, 제 3 기판에 고정된 피박리층을 순수로 침지시킨다. 그렇게 하면, 수용성 수지만 제거된다.
또한 제 1 및 제 2 접착제, 응력 완화재를 보다 정밀도 좋게 제거하기 위해서는 아르곤가스 및 산소가스를 사용한 플라즈마 클리닝이나 벨클린 세정을 하면 좋다.
그 후 도 12i에 도시하는 바와 같이, 보호막 상에 발광층(220) 및 음극(221)을 형성한다. 이 때 필름 기판의 불안정함을 저감시키기 위해서, 별도로 지지기판을 준비하고, 지지기판에 고정된 상태에서 발광층이나 음극의 증착을 하면 좋다. 본 실시형태에서는 진공 증착에 의해 발광층을 형성한다.
발광층은 각 RGB 발광층을 형성하더라도, 백색 발광층을 형성하고, 컬러필터 등의 색 변환층에 의해 다색표시를 하여도 좋다. 음극은 상면 출사의 경우는 투광성을 갖는 재료, 예를 들면 ITO로, 하면 출사의 경우는 MgAg 등의 금속막으로 형성하면 좋다.
유기 화합물을 포함하는 발광층의 형성 전 또는 형성 후에는, 진공가열을 하여 탈기하는 것이 바람직하다. 또한 유기 화합물을 포함하는 발광층(210)은 극히 얇기 때문에, 제 1 전극의 표면은 평탄한 것이 바람직하고, 화학적 및 기계적으로 연마하는 처리(대표적으로는 CMP 기술 등)에 의해 평탄화를 하면 좋다.
전극(204)의 표면에서의 청정도를 향상시키기 위해서, 이물(먼지 등)을 클리닝하기 위한 세정(브러시 세정이나 벨클린 세정)이나 플라즈마 클리닝을 발광층형성전에 행하여도 좋다. 이 때, 전사에 사용한 접착제의 부착도 깨끗하게 제거할 수 있다.
그리고 도 12j에 도시하는 바와 같이, 음극 상에 보호막(222)을 형성하고, 밀봉막(223)을 형성한다. 또한 밀봉막과 음극과 공간이 형성되는 경우, 발광층 등의 열화를 방지하기 위해서, 질소 치환하여 건조제 등을 봉입하면 좋다. 또, 대기에 노출되지 않고서 발광층, 음극 및 보호막까지를 연속하여 형성하면 바람직하다.
이와 같이, 필름 기판에 피박리층이 전사되고, 상면 출사의 발광장치가 완성된다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어렵고, 그리고 플렉시블 한 발광장치를 제공할 수 있다.
또한 필름 기판으로, 발광장치의 각 용도에 따른 TFT 등이 설치된 복수의 피박리층을 전사하여도 좋다. 예를 들면, 화소부용의 TFT와, 구동회로용의 TFT의 피박리층을 형성하고, 필름 기판의 소정 영역으로 전사하여도 좋다.
또 본 실시형태에서는 상면 출사의 발광장치의 경우를 설명하였지만, 하면 출사의 발광장치에서도 본 발명을 적응할 수 있는 것은 물론이다.
(실시형태 4)
본 실시형태에서는 반도체 소자, 전극, 및 절연막 등까지가 형성된 상태를 피박리층으로 하여, 박리 및 전사를 하는 경우이며, 자외선과 열을 가하여 접착제의 점착성을 제어하는 박리 공정을 사용하여, 하면 출사의 발광장치를 형성하는 일 실시예를 설명한다. 또한 실시형태 3과 동일한 공정이나 재료의 설명을 생략한다.
우선 실시형태 1과 같이 보호막(206)까지 형성한다(도 13a). 단 하면 출사의 발광장치이기 때문에, 전극(204)에는 투광성을 갖는 재료를 사용할 필요가 있다. 또한 응력 완화재를 설치하여도 좋지만, 본 실시형태에서는 특히 설치하지 않는다.
다음으로 도 13b에 도시하는 바와 같이, 보호막(206)상에 접착제로서 양면테이프(212)를 사용하여 제 2 기판(211)을 고정하고, 제 1 기판(200)을 박리한다.
그리고 도 13c에 도시하는 바와 같이, 제 3 기판인 필름 기판(214)을 접착제(215)에 의해 피박리층 하에 붙인다. 본 실시형태에서는 가열에 의해 점착성이 저하 또는 박리하는 양면테이프를 사용하고, 자외선에 의해 경화하는 접착제를 사용하기 때문에, 자외선을 필름 기판의 하면으로부터 조사하면서, 가열한다. 물론 자외선은 기판의 양면으로부터 조사하여도 좋다. 또한, 전극이 자외선을 투과하는 경우, 제 2 기판의 상방으로부터 조사하여도 상관없다. 물론, 자외선에 의해 점착성이 저하 또는 박리하는 양면테이프를 사용하고, 가열에 의한 경화하는 접착제를 사용하여도 좋고, 자외선을 제 2 기판의 상방으로부터 조사하는 것이 적합할 것이다.
본 실시형태와 같이, 자외선의 조사와 가열을 함으로써, 양면테이프(221)의 점착성의 저하나 박리의 요인과, 접착제의 경화의 요인이, 다르더라도, 동일 공정에서 박리와 경화를 할 수 있어, 박리 공정을 간략화할 수 있다.
그 후 도 13d에 도시하는 바와 같이, 제 2 기판을 박리한다. 그리고 도 13e에 도시하는 바와 같이, 발광층(220), 음극(211)을 형성한다. 그리고, 음극 상에 보호막(222)을 형성하여 밀봉막(223)을 설치하여, 하면 출사의 발광장치가 완성된다.
이상과 같이, 간략화된 박리 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 발광장치로서 사용할 수 있다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어렵고, 또한 플렉시블한 발광장치를 제공할 수 있다.
또한 본 실시형태에서는 하면 출사의 발광장치의 경우를 설명하였지만, 상면 출사의 발광장치에서도 본 발명을 적응할 수 있는 것은 물론이다. 또한 자외선 조사에 의해 반도체 소자로의 열화가 우려되는 경우, UV 방지막을 설치하면 좋다.
(실시형태 5)
본 실시형태에서는 발광 소자 및 액정 소자까지가 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우이며, 가열하여 접착제의 점착성을 제어하는 박리 공정을 사용하여 액정 표시 장치를 형성하는 경우를 설명한다.
도 5a에 도시하는 바와 같이, 제 1 기판(300)상에 금속막(301)을 형성한다. 제 1 기판이나 금속막은 실시형태 1에서 기술한 바와 같은 사용하면 좋다. 본 실시형태에서는 유리기판 상에 Mo와 W의 합금막을 형성한다. 이 때, 성막실 내에 제 1 금속(W) 및 제 2 금속(Mo)과 같은 복수의 타깃, 또는 제 1 금속(W)과 제 2 금속(Mo)과의 합금의 타깃을 배치하고 스퍼터링법에 의해 형성하면 좋다. 이와 같이, 금속막의 조성을 적절하게 설정함으로써, 박리 공정을 제어할 수 있고, 프로세스 마진이 넓어진다.
그 후 실시형태 1과 동일하게 하지막(307)을 개재하여 TFT(303)를 형성하고, TFT의 한쪽 배선과 접속되는 전극(304)을 형성한다.
또한, 반도체막이나 하지막의 형성을 경과한 단계에서, 금속막 상에 상기 금속을 갖는 산화물인 산화금속막(302)이 형성되어 있다. 그리고 컬러필터 등이 설치된 대향 기판(305)을 설치하고, 제 1 기판과 대향 기판의 사이에 액정(306)을 형성한다. 대향 기판에는 필름 기판을 사용할 수 있다. 액정은 진공주입법이나, 진공 중에서 적하하여 형성하면 좋다. 또한, 액정재료는 공지의 것, 예를 들면 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용하면 좋다. 그리고 분산형 액정과 같이 점성이 어느 정도 높은 액정에는 적하하는 방법이 적합할 것이다.
또한 액정 표시 장치를 제작할 때, 기판 간격을 유지하기 위해서 스페이서를 형성하거나, 살포하기도 하고 있지만, 플렉시블한 기판의 간격을 유지하기 위해서, 통상 3배 정도 많이 스페이서를 형성 또는 살포하면 좋다. 또한 스페이서는 통상의 유리기판에 사용하는 경우보다 부드럽게 제작하면 좋다. 또한 더욱 필름 기판은 가요성을 갖고 있기 때문에, 스페이서가 이동하지 않도록 고정할 필요가 있다.
또한 대향 기판이나 제 3 기판으로서 사용하는 필름 기판에는 수분이나 불순물을 투과하는 경우, 폴리비닐알콜, 에틸렌비닐알콜 공중합체 등의 유기재료 또는 폴리실라잔, 산화알루미늄, 산화규소, 질화규소 등의 무기재료, 또는 그 적층으로 되는 배리어막으로 덮으면 좋다.
그 후 도 5b에 도시하는 바와 같이, 스핀 코팅법에 의해 응력 완화재로서 수용성 수지(310)를 형성한다.
다음에 도 5c에 도시하는 바와 같이, 수용성 수지 상에 제 2 기판(311)을 양면테이프(312)에 의해 고정한다. 그 후, 제 1 기판을 테이프 등의 물리적 수단에 의해 분리한다. 이 때, 결정화된 산화금속막의 막 내, 또는 산화금속막의 양면의 계면, 즉 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면으로부터 분리하고 있다. 산화금속막의 내부에서 분리하는 경우, 피박리층의 하면에는 산화금속물이 점재하여 부착하고 있는 경우가 있다. 이러한 경우, 산화금속물은 에칭이나 연마에 의해 제거하여도 좋고, 부착시킨 채라도 좋다.
그리고 도 5d에 도시하는 바와 같이, 제 3 기판에 상당하는 필름 기판(315)을 붙인다. 본 실시형태에서는 가열에 의해 경화하는 접착제(316)를 사용하여, 필름 기판을 고정한다. 이 때 양면테이프(312)는 가열에 의해 점착성을 낮추고, 또는 자기박리하는 성질의 것을 사용하여, 본 공정에 의해 접착제의 경화와 양면테이프의 박리를 동시에 행할 수 있다. 그 결과, 제조 공정을 간략화할 수 있다.
상기 공정은 자외선의 조사에 의해서도 행할 수 있다. 그 경우, 자외선의 조사에 의해 박리하는 양면테이프와, 자외선의 조사에 의해 경화하는 접착제를 사용하면 좋다.
그 후 도 5e에 도시하는 바와 같이, 제 2 기판을 박리한다. 양면테이프의 점착성이 저하하고 있기 때문에, 용이하고, 또한 균일하게 박리할 수 있다.
그리고 도 5f에 도시하는 바와 같이, 순수에 침지시켜 수용성 수지를 제거한다. 그 후 편광판 등을 적절하게 설치하여, 필름 기판 상에 형성된 TFT를 갖는 액정 표시 장치가 완성된다.
이상과 같이, 간략화된 제조 공정에 의해, 필름 기판 상에 형성된 TFT를 갖는 액정 표시 장치를 형성할 수 있다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어렵고, 그리고 플렉시블한 액정 표시 장치를 제공할 수 있다.
(실시형태 6)
본 실시형태에서는 발광 소자 및 액정 소자까지가 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우이며, 가열에 더하여, 자외선을 조사하여 점착성을 제어하는 박리 공정을 사용하여, 액정 표시 장치를 형성하는 경우를 설명한다. 또한 실시형태 5와 동일한 공정이나 재료의 설명을 생략한다.
우선 실시형태 3과 동일하게, 제 1 기판(300)상에 금속막(301) 및 산화금속막(302), 하지막(307), TFT(303), 전극(304)을 형성하고, 대향 기판(305)과 액정(306)을 형성한다(도 6a).
그리고 도 6b에 도시하는 바와 같이, 대향 기판 상에 제 2 기판(311)을 양면테이프(312)에 의해 붙인다. 그 후, 제 1 기판을 물리적 수단에 의해 박리한다. 또한 응력 완화재를 설치하여도 좋지만, 본 실시형태에서는 특별히 설치하지 않는다.
다음에 도 6c에 도시하는 바와 같이, 제 3 기판으로서 필름 기판(315)을 접착제(316)에 의해 붙인다. 본 실시형태에서는 기판 전체를 가열하면서, 양면으로부터 자외선을 조사하여, 접착제를 경화한다. 동시에, 양면테이프(312)는 가열 또는 자외선 조사에 의해 점착성이 저하, 또는 자기박리하고 있다. 즉, 본 공정에 의해, 제 2 기판을 고정하는 양면테이프는 박리하여, 필름 기판을 고정하는 접착제는 경화하는 것을 특징으로 한다. 또한 가열과 자외선을 조사하는 공정을 동시에 행하기 때문에, 양면테이프는 가열에 의해 박리하는 성질이라도, 자외선 조사에 의해 박리하는 성질이라도 좋고, 제작 마진을 확대할 수 있다.
그 후 도 6d에 도시하는 바와 같이, 제 2 기판을 박리하여, 액정 표시 장치가 완성된다.
이상과 같이, 간략화된 제조 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 액정 표시 장치를 형성할 수 있다. 그 결과, 박형이며 경량, 떨어뜨리더라도 파괴하기 어렵고, 그리고 플렉시블한 액정 표시 장치를 제공할 수 있다.
(실시형태 7)
본 실시형태에서는 발광 소자 및 액정 소자까지가 형성된 상태를 피박리층으로 하고, 박리 및 전사를 하는 경우이며, 가열하여 접착제의 점착성을 제어하는 박리 공정을 사용하여 액정 표시 장치를 형성하는 경우를 설명한다.
도 14a에 도시하는 바와 같이, 제 1 기판(300)상에 금속막(301)을 형성한다. 제 1 기판이나 금속막은 실시형태 1에서 기술한 것을 사용하면 좋다. 본 실시형태에서는 유리기판 상에 Mo와 W의 합금막을 형성한다. 이 때, 성막실 내에 제 1 금속(W) 및 제 2 금속(Mo)과 같은 복수의 타깃, 또는 제 1 금속(W)과 제 2 금속(Mo)과의 합금의 타깃을 배치하여 스퍼터링법에 의해 형성하면 좋다. 이와 같이, 금속막의 조성을 적절하게 설정함으로써, 박리 공정을 제어할 수 있고, 프로세스 마진이 넓어진다.
그 후 실시형태 1과 동일하게 TFT(303)를 형성하고, TFT의 한쪽의 배선과 접속되는 전극(304)을 형성한다.
또한, 반도체막이나 하지막(307)의 형성을 경과한 단계에서, 금속막 상에 상기 금속의 산화물인 산화금속막(302)이 형성되어 있다.
그 후 도 14b에 도시하는 바와 같이, 스핀 코팅법에 의해 응력 완화재로서 수용성 수지(310)를 형성한다.
다음에 도 14c에 도시하는 바와 같이, 수용성 수지 상에 제 2 기판(311)을 접착제로서 양면테이프(312)에 의해 고정한다. 그 후, 제 1 기판을 물리적 수단에 의해 분리한다. 이 때, 결정화된 산화금속막의 막 내, 또는 산화금속막의 양면의 계면, 즉 산화금속막과 금속막과의 계면 또는 산화금속막과 피박리층과의 계면으로부터 분리하고 있다. 산화금속막의 내부에서 분리하는 경우, 피박리층의 하면에는 산화금속물이 점재하여 부착하고 있는 경우가 있다. 이러한 경우, 산화금속물은 에칭이나 연마에 의해 제거하여도 좋고, 부착시킨 채라도 좋다.
그리고 도 14d에 도시하는 바와 같이, 제 3 기판에 상당하는 필름 기판(315)을 붙인다. 본 실시형태에서는 가열에 의해 경화하는 접착제(316)를 사용하여, 필름 기판을 고정한다. 이 때 양면테이프(312)는 가열에 의해 점착성을 낮추고, 또는 자기박리하는 성질의 것을 사용하여, 본 공정에 의해 접착제의 경화와 양면테이프의 박리를 동시에 행할 수 있다. 그 결과, 제조 공정을 간략화할 수 있다.
상기 공정은 자외선의 조사에 의해서도 행할 수 있다. 그 경우, 자외선의 조사에 의해 박리하는 양면테이프와, 자외선의 조사에 의해 경화하는 접착제를 사용하면 좋다.
그 후 도 14e에 도시하는 바와 같이, 제 2 기판을 박리한다. 양면테이프의 점착성이 저하하고 있기 때문에, 용이하고, 또한 균일하게 박리할 수 있다. 그리고 도 14f에 도시하는 바와 같이, 순수에 침지시켜 수용성 수지를 제거한다.
그리고 도 14g에 도시하는 바와 같이, 컬러필터 등이 설치된 대향 기판(305)을 설치하고, 제 1 기판과 대향 기판의 사이에 액정(306)을 형성한다. 또한 도시하지 않지만, 편광판을 적절하게 설치한다. 대향 기판에는 필름 기판을 사용할 수 있다. 액정은 진공주입법이나, 진공 중에서 적하하여 형성하면 좋다. 또한, 액정재료는 공지의 것, 예를 들면 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용하면 좋다. 그리고 분산형 액정과 같이 점성이 어느 정도 높은 액정에는 적하하는 방법이 적합할 것이다.
또한 액정 표시 장치를 제작할 때, 기판 간격을 유지하기 위해서 스페이서를 형성하거나, 살포하기도 하고 있지만, 플렉시블한 기판의 간격을 유지하기 위해서, 통상보다 3배 정도 많이 스페이서를 형성 또는 살포하면 좋다. 또한 스페이서는 통상의 유리기판에 사용하는 경우보다 부드럽게 제작하면 좋다. 또한 필름 기판은 가요성을 더 갖고 있기 때문에, 스페이서가 이동하지 않도록 고정할 필요가 있다.
또한 대향 기판이나 제 3 기판으로서 사용하는 필름 기판에는, 수분이나 불순물을 투과하는 경우, 폴리비닐알콜, 에틸렌비닐알콜 공중합체 등의 유기재료 또는 폴리실라잔, 산화알루미늄, 산화규소, 질화규소 등의 무기재료, 또는 그 적층으로 되는 배리어막으로 덮으면 좋다.
이상의 같이, 간략화된 제조 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 액정 표시 장치를 형성할 수 있다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어렵고, 그리고 플렉시블한 액정 표시 장치를 제공할 수 있다.
(실시형태 8)
본 실시형태에서는 발광 소자 및 액정 소자까지가 형성된 상태를 피박리층으로 하고, 가열에 더하여, 자외선을 조사하여 점착성을 제어하는 박리 공정을 사용하여, 액정 표시 장치를 형성하는 경우를 설명한다. 또한 실시형태 7과 동일한 공정이나 재료의 설명을 생략한다.
우선 실시형태 3과 동일하게, 제 1 기판(300)상에 금속막(301) 및 산화금속막(302), 하지막(307), TFT(303), 전극(304)을 형성한다(도 15a).
그리고 도 15b에 도시하는 바와 같이, 전극 상에 제 2 기판(311)을 접착제로서 양면테이프(312)에 의해 붙인다. 그 후, 제 1 기판을 물리적 수단에 의해 박리한다. 또한 응력 완화재를 설치하여도 좋지만, 본 실시형태에서는 특히 설치하지 않는다.
다음에 도 15c에 도시하는 바와 같이, 제 3 기판으로서 필름 기판(315)을 접착제(316)에 의해 붙인다. 본 실시형태에서는 기판 전체를 가열하면서, 양면으로부터 자외선을 조사하여, 접착제를 경화한다. 동시에, 양면테이프(312)는 가열 또는 자외선 조사에 의해 점착성이 저하, 또는 자기박리하고 있다.
즉, 본 공정에 의해, 제 2 기판을 고정하는 양면테이프는 박리하여, 필름 기판을 고정하는 접착제는 경화하는 것을 특징으로 한다. 더욱 가열과 자외선을 조사하는 공정을 동시에 행하기 위해서, 양면테이프는 가열에 의해 박리하는 성질이라도, 자외선 조사에 의해 박리하는 성질이라도 좋고, 제작 마진을 확대할 수 있다.
그 후 도 15d에 도시하는 바와 같이, 물리적 수단에 의해 제 2 기판을 박리한다. 그리고, 도 15e에 도시하는 바와 같이, 컬러필터 등이 설치된 대향 기판(320)을 형성하여, 액정(321)을 형성한다.
이상과 같이, 간략화된 제조 공정에 의해, 필름 기판 상에 형성된 TFT 등을 갖는 액정 표시 장치를 형성할 수 있다. 그 결과, 박형으로 경량, 떨어뜨리더라도 파괴하기 어려우며, 그리고 플렉시블한 액정 표시 장치를 제공할 수 있다.
(실시형태 9)
본 실시형태에서는 대형기판(예를 들면 600×720mm 기판)으로부터 복수의 반도체 소자를 갖는 표시 장치를 형성하는 다면취득 방법에 대하여 설명한다.
도 7a는 제 1 기판(500)상에 하지막 등의 절연막(510)을 개재하여 복수의 표시 장치 또는 반도체 소자군(501)이 형성된 상태를 도시한다.
표시 장치는 발광장치, 액정 표시 장치 그 외의 표시 장치이고, 또한 본 발명의 박리 공정에 의해 형성된 반도체 소자를 갖는 전자기기라도 상관없다.
반도체 소자군이란 표시부, 구동 회로부 등을 구성하고, 본 발명의 박리 공정에 의해 형성되어 있다.
제 1 기판을 대형으로 하고, 복수의 표시 장치 또는 반도체 소자군을 제조함으로써 양산성이 향상되지만, 제 1 기판이나 제 2 기판의 박리를 균일하게 하는 것이 어렵게 될 우려가 있기 때문에, 도 7b에 도시하는 바와 같은 감압 기능을 갖는 장치(감압장치)를 사용하면 좋다. 도 7b는 a-a′에 있어서의 단면도를 도시하고, 제 2 기판을 박리하는 공정을 도시한다. 즉 제 1 기판(500)상에 금속막(502), 산화금속막(503)을 개재하여 형성된 표시 장치 또는 반도체 소자군(501)과, 표시 장치 또는 반도체 소자군 상에 제 2 기판(505)을 설치한다. 바람직하게는 표시 장치 또는 반도체 소자군을 덮도록 응력 완화재(504)를 설치하면 좋다. 그리고 제 1 기판에, 펌프(507)와 접속되어 있는 구멍(506)을 갖는 감압장치(508)를 고정한다. 제 1 기판과 감압장치와의 사이에는 보조기판 등이 배치되어 있어도 좋다. 또한 제 2 기판측에도 감압장치를 배치하여, 고정하면 바람직하다. 그렇게 하면, 구멍 내가 감압 또는 진공상태가 되고 제 1 기판이나 제 2 기판을 일정한 흡인력으로 흡착할 수 있어, 제 1 기판의 박리를 균일하게 할 수 있다. 또, 박리면의 단면을 노출시켜, 단면에 커터 등으로 손상을 주어 두면 좋다.
그 후, 제 3 기판으로 전사를 하지만, 제 2 기판을 흡착한 상태로 행하여도 좋다. 그 경우, 제 3 기판을 감압장치에 고정하여 두고, 흡착된 제 2 기판을 전사하여, 자외선의 조사나 가열을 하여 접착제의 박리나 경화를 한다. 이 때, 감압장치는 자외선을 투과하는 재료로 형성하면 좋다. 제 3 기판에 상당하는 필름 기판은 플렉시블이기 때문에, 평탄하게 고정하는 것이 어려운 경우도 있지만, 감압장치 등에 의해 균일하게 고정함으로써, 전사나 박리, 나아가서는 표시 장치의 제조를 정확, 또한 간편하게 할 수 있다.
본 실시형태는 실시형태 1 내지 실시형태 4의 어떠한 것이라도 조합하여 행할 수 있다.
(실시형태 10)
본 발명은 여러 가지의 전자기기의 표시부에 적용할 수 있다. 전자기기로서는, 휴대정보단말(휴대전화기, 모바일 컴퓨터, 시트 컴퓨터, 웨어러블 컴퓨터, 휴대형 게임기 또는 전자서적 등), 비디오카메라, 디지탈카메라, 고글형 디스플레이, 표시 디스플레이, 네비게이션 시스템 등을 들 수 있다. 이들 전자기기의 구체예를 도 8에 도시한다.
도 8a는 모바일 컴퓨터이고, 본체(4101), 스타일러스(stylus; 4102), 표시부(4103), 조작버튼(4104), 외부 인터페이스(4105) 등을 포함한다. 본 발명의 표시 장치는 표시부(4103)에 사용한다. 본 발명에 의해, 경량, 박형, 떨어뜨리더라도 파괴하기 어려운 모바일 컴퓨터를 제공할 수 있다. 또한 본 발명의 표시 장치는 플렉시블성이 풍부하기 때문에, 표시부가 곡면을 가져도 좋다.
도 8b는 전자 북리더이고, 표시부(4201) 등을 포함한다. 본 발명의 표시 장치는 표시부(4202)에 사용한다. 본 발명에 의해, 경량, 박형, 떨어뜨리더라도 파괴하기 어려운 전자 북리더를 제공할 수 있다. 또한 본 발명의 표시 장치는 플렉시블성이 풍부하기 때문에, 좌우 양면형의 전자북이나, 두루마리형의 전자북 등의 표시부로서 사용할 수 있다.
도 8c는 IC 카드이고, 본체(4301), 표시부(4302), 집적회로부(4303) 등을 포함한다. 본 발명의 표시 장치는 표시부(4302)에 사용한다. 본 발명에 의해, 매우 얇은 IC 카드에 표시부를 설치하는 것이 가능해진다. 또한 집적회로부의 반도체 소자도 본 발명의 박리 방법을 사용하여 제작하여도 좋다.
도 8d는 시트형의 휴대전화이고, 본체(4401), 표시부(4403), 음성 입력부(4404), 음성 출력부(4405), 스위치(4406), 외부 접속 포트(4407) 등을 포함한다. 외부 접속 포트(4407)를 통하여, 별도 준비한 이어폰(4408)을 접속할 수 있다. 표시부(4403)에는 센서를 구비한 터치 패널식의, 본 발명에 의해 형성되는 표시 장치가 사용되고 있고, 표시부(4403)에 표시된 터치 패널식 조작키(4409)에 접촉하면, 일련의 조작을 할 수 있다. 또한 본체(4401)내에 설치하여 각종 신호 처리회로로서, 본 발명에 의해 형성하는 박막회로를 사용할 수 있다. 본 발명에 의해, 경량, 박형, 떨어뜨리더라도 파괴하기 어려운 휴대전화기를 제공할 수 있다.
도 8e는 로봇이고, 팔부(4501), 몸통부(4502), 머리부(4503) 및 표시부(4504) 등을 포함한다. 본 발명의 표시 장치는 표시부(4504)에 사용한다. 도 8f는 표시부(4601)가 설치된 광고탑(4602)이다. 본 발명의 표시 장치는 표시부(4601)에 사용한다. 또한 본 발명의 표시 장치는 자동차의 창문 등에 고정하여도 좋다. 이와 같이 본 발명의 표시 장치는 플렉시블한 성질을 갖기 위해서, 원형상의 기체에 고정하여 이용할 수 있는 효과를 나타낸다.
이상과 같이, 본 발명의 적용범위는 극히 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 특히, 박형이나 경량이 실현되는 본 발명은 도 8a 내지 8f의 전자기기에 대단히 유효하다.
(실시형태 11)
본 실시형태에서는, 동일한 절연표면 상에 화소부와 상기 화소부를 제어하는 구동회로, 기억회로, 및 제어장치와 연산장치를 갖는 CPU를 탑재한 패널에 대하여 설명한다. 즉 본 발명의 박리 공정은 표시부 이외의 구동회로나 논리회로 등을 형성하는 것도 가능하다.
도 9는 패널의 외관을 도시하고, 상기 패널은 기판(3009)상에 복수의 화소가 매트릭스형상으로 배치된 화소부(3000)를 갖는다. 화소부(3000)의 주변에는, 화소부(3000)를 제어하는 주사선 구동회로(3001), 신호선 구동회로(3002)를 갖는다. 화소부(3000)에서는 구동회로에서 공급되는 신호에 따라서 화상을 표시한다.
대향 기판은 화소부(3000) 및 구동회로(3001,3002)상에만 설치하여도 좋고, 전체면에 설치하여도 좋다. 단, 발열할 우려가 있는 CPU(3008)에는, 방열판이 접하도록 배치하는 것이 바람직하다.
또한 상기 패널은 구동회로(3001, 3002)를 제어하는 VRAM(3003)(video random access memory, 화면 표시전용 메모리), VRAM(3003)의 주변에는, VRAM(3003)을 제어하는 디코더(3004, 3005)를 갖는다. 또한 RAM(3006), RAM(3006)의 주변에는, RAM(3006)을 제어하는 디코더(3007), 또한 CPU(3008)를 갖는다.
기판(3009)상의 회로를 구성하는 모든 소자는 비정질 반도체와 비교하여 전계 효과 이동도가 높고, 온 전류가 큰 다결정 반도체(폴리실리콘)에 의해 형성되어 있고, 그 이유로 동일한 절연표면 상에서의 복수의 회로의 일체 형성을 실현하고 있다. 또한, 화소부(3001) 및 구동회로(3001,3002), 및 다른 회로는 우선 지지기판 상에 제작한 후, 본 발명의 박리 방법에 의해 박리하여 붙이는 것으로, 가요성 기판(30O9)상에 있어서의 일체 형성을 실현하고 있다. 또 화소부에 배치된 복수의 화소의 구성은 한정되지 않지만, 복수의 화소의 각각에 SRAM을 배치함으로써. VRAM(3003) 및 RAM(3006)의 배치를 생략하여도 좋다.
실시예
[실시예 1]
본 실시예에서는 박리 후의 기판측과, 반도체막측에서의 산화물층을 TEM에 의해 관찰한 결과를 제시한다.
유리기판 상에, 스퍼터링법으로 W 막을 50nm, 스퍼터링법으로 산화규소막을 200nm, 하지막으로서 플라즈마 CVD 법으로 산화질화규소막을 100nm, 반도체막으로서 플라즈마 CVD 법으로 비정질규소막을 50nm과, 순차 적층형성하였다. 그 후 500도 1시간과 550도 4시간의 열처리를 하여, 폴리테트라플루오로에틸렌테이프 등의 물리적수단에 의해 박리하였다. 이 때의 기판측의 W 막과 산화물층의 TEM 사진이 도 1O이며, 반도체막측의 산화물층과 산화규소막의 TEM 사진이 도 11이다.
도 10에서는, 금속막에 접하여 산화금속막이 불균일하게 잔존하고 있다. 마찬가지로, 도 11에서도, 산화규소막에 접하여 산화금속막이 불균일하게 잔존하고 있다. 양 TEM 사진으로부터, 박리는 산화금속막의 층내 및 양 계면에서 행하여진 것이 실증되고, 또한 산화금속막은 금속막 및 산화규소막에 밀착하여 불균일하게 잔존함을 알 수 있다.
다음에, 박리 후의 기판측, 및 박리 후의 반도체막측의 박리면을 XPS에 의해 측정하였다. 그 결과 얻어진 스펙트럼을 파형 분리하여, 거기에서 얻어진 검출원소와 정량 결과는 이하와 같다.
박리 후의 반도체막측에서는 W1(텅스텐 W)과 W2(산화텅스텐 WOx, X는 거의 2)는 0% , W3(산화텅스텐 WOx, 2<X<3)은 16%, W4(산화텅스텐 WO3 등)는 84%인 데 대하여, 기판측에서는 W1은 44%이고, W2는 5%이고, W3은 10%, W4는 42%이다.
따라서, 박리가 산화금속막과 금속막과의 계면 또는 산화금속막과 산화규소막과의 계면, 또는 산화금속막의 막내에서 행하여졌을 때, W1 및 W2는 모두 기판측에 잔존하고, W4는 2/3이 반도체막측에 잔존하고, 1/3이 기판측에 잔존한 것을 알 수 있다. 즉 산화금속막의 막 내, 특히 W2와, W3 또는 W4와의 경계에서 박리되기 쉽다고 생각된다.
또한 본 실험에서는 반도체막측에 W2가 없고, 기판측에 W2가 부착되어 있었지만, 반대로 반도체막측에 W2가 부착하고, 기판측에 W2는 없는 경우도 생각될 수 있다.
즉, 본 발명을 사용하여 표시 장치 등을 제작한 경우이고, 반도체막측에 산화금속막이 다소 부착한 상태에서, 필름 기판에 전사할 때, 필름 기판과, 반도체막 하에 설치되는 단층 또는 적층한 하지막과의 사이에는 산화금속막이 점재하고 있는 것이 생각된다.

Claims (46)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 기판 상에 반도체 소자를 형성하고,
    상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고, 상기 반도체 소자 하에 제 3 기판을 고정하고, 상기 제 2 기판을 분리하는 박리 방법으로서,
    자외선을 조사함으로써, 상기 제 2 기판의 분리와, 상기 제 3 기판의 고정을 동시에 행하는 것을 특징으로 하는, 박리 방법.
  15. 제 1 기판 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여 상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고, 제 2 접착제를 사용하여 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    자외선을 조사함으로써, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  16. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여, 상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선을 조사함으로써, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  17. 제 1 기판 상에 반도체 소자를 형성하고,
    상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    가열에 의해, 상기 제 2 기판의 분리와, 상기 제 3 기판의 고정을 동시에 행하는 것을 특징으로 하는, 박리 방법.
  18. 제 1 기판 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여 상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고, 제 2 접착제를 사용하여 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  19. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여, 상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고, 상기 제 2 기판을 분리하는 박리 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  20. 제 1 기판 상에 반도체 소자를 형성하고,
    상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    자외선의 조사 및 가열에 의해, 상기 제 2 기판의 분리와, 상기 제 3 기판의 고정을 동시에 행하는 것을 특징으로 하는, 박리 방법.
  21. 제 1 기판 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여 상기 반도체 소자상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고, 제 2 접착제를 사용하여 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    자외선의 조사 및 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  22. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    제 1 접착제를 사용하여, 상기 반도체 소자 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 박리 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 및 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 박리 방법.
  23. 제 16 항, 제 19 항, 또는 제 22 항 중 어느 한 항에 있어서,
    상기 제 1 기판을 박리하기 전에 상기 제 1 기판, 상기 금속막, 상기 반도체 소자, 상기 제 1 접착제, 및 상기 제 2 기판을 분단하여, 박리면의 단면을 노출시키는 것을 특징으로 하는, 박리 방법.
  24. 제 15 항, 제 16 항, 제 18 항, 제 19 항, 제 21 항, 또는 제 22 항 중 어느 한 항에 있어서,
    상기 제 1 접착제는 양면테이프, 자외선 박리형 접착제, 열박리형 접착제, 또는 수용성 접착제를 갖는 것을 특징으로 하는, 박리 방법.
  25. 제 14 항 내지 제 16 항, 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 반도체 소자의 상방 또는 하방으로부터 상기 자외선의 조사를 행하는 것을 특징으로 하는, 박리 방법.
  26. 제 14 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 반도체 소자와 상기 제 2 기판과의 사이에 응력 완화재를 형성하는 것을 특징으로 하는, 박리 방법.
  27. 제 14 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 TFT, 유기 TFT, 박막 다이오드, 실리콘의 PIN 접합으로 이루어지는 광전 변환 소자, 실리콘 저항 소자 또는 센서 소자인 것을 특징으로 하는, 박리 방법.
  28. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 전극의 단부를 덮는 절연막을 형성하고,
    인접하는 상기 절연막간에 발광층을 형성하고,
    상기 발광층 상에 UV 방지막을 형성하고,
    제 1 접착제를 사용하여, 상기 UV 방지막상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 표시 장치의 제작 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  29. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 전극의 단부를 덮는 절연막을 형성하고,
    인접하는 상기 절연막간에 발광층을 형성하고,
    상기 발광층 상에 UV 방지막을 형성하고,
    상기 UV 방지막 상에 응력 완화재를 형성하고,
    제 1 접착제를 사용하여, 상기 응력 완화재 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 표시 장치의 제작 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  30. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    제 1 접착제를 사용하여 상기 전극 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하고,
    상기 전극의 단부를 덮는 절연막을 형성하고,
    인접하는 상기 절연막 간에 발광층을 형성하는 표시 장치의 제작 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  31. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 전극 상에 응력 완화재를 형성하고,
    제 1 접착제를 사용하여 상기 응력 완화재 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하고,
    상기 전극의 단부를 덮는 절연막을 형성하고,
    인접하는 상기 절연막 간에 발광층을 형성하는 표시 장치의 제작 방법으로서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  32. 제 28 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 반도체 소자 상에 UV 방지막을 형성하는 것을 특징으로 하는, 표시 장치 제작 방법.
  33. 제 32 항에 있어서,
    상기 UV 방지막은 자외선 흡수제를 포함하는 유기수지를 갖는 것을 특징으로 하는, 표시 장치 제작 방법.
  34. 제 28 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 표시 장치는 상기 발광층의 상방으로부터 발광하는 상면 출사인 것을 특징으로 하는, 표시 장치 제작 방법.
  35. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 제 1 기판에 대향하여 대향 기판을 형성하고,
    상기 제 1 기판과 상기 대향 기판의 사이에 액정을 형성하고,
    제 1 접착제를 사용하여 상기 대향 기판 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 표시 장치의 제작 방법에 있어서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  36. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 제 1 기판에 대향하여 대향 기판을 형성하고,
    상기 제 1 기판과 상기 대향 기판의 사이에 액정을 형성하고,
    상기 대향 기판 상에 응력 완화재를 형성하고,
    제 1 접착제를 사용하여 상기 응력 완화재 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    제 2 접착제를 사용하여 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하는 표시 장치의 제작 방법에 있어서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  37. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    제 1 접착제를 사용하여, 상기 전극 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    상기 제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고
    상기 제 2 기판을 분리하고,
    상기 제 3 기판에 대향하여 대향 기판을 형성하고,
    상기 제 3 기판과 상기 대향 기판의 사이에 액정을 형성하는 표시 장치의 제작 방법에 있어서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  38. 제 1 기판 상에 금속막을 형성하고,
    상기 금속막 상에 반도체 소자를 형성하고,
    상기 반도체 소자에 접속되는 전극을 형성하고,
    상기 전극 상에 응력 완화재를 형성하고,
    제 1 접착제를 사용하여, 상기 응력 완화재 상에 제 2 기판을 고정하고,
    상기 제 1 기판을 분리하고,
    상기 제 2 접착제를 사용하여, 상기 반도체 소자 하에 제 3 기판을 고정하고,
    상기 제 2 기판을 분리하고,
    상기 제 3 기판에 대향하여 대향 기판을 형성하고,
    상기 제 3 기판과 상기 대향 기판의 사이에 액정을 형성하는 표시 장치의 제작 방법에 있어서,
    상기 금속막에 접하여 산화금속막이 형성되어 있고,
    자외선의 조사 또는 가열에 의해, 상기 제 1 접착제의 점착성의 저하 또는 박리와, 상기 제 2 접착제의 경화를 동시에 행하는 것을 특징으로 하는, 표시 장치 제작 방법.
  39. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 액정은 진공주입법 또는 적하법에 의해 형성하는 것을 특징으로 하는, 표시 장치 제작 방법.
  40. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 제 1 기판을 박리하기 전에 상기 제 1 기판, 상기 금속막, 상기 반도체 소자, 상기 제 1 접착제 및 상기 제 2 기판을 분단하여, 박리면의 단면을 노출시키는 것을 특징으로 하는, 표시 장치 제작 방법.
  41. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 제 1 접착제는 양면테이프, 자외선 박리형 접착제, 열박리형 접착제, 또는 수용성 접착제를 갖는 것을 특징으로 하는, 표시 장치 제작 방법.
  42. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    감압장치를 제 1 기판에 설치하여 상기 제 1 기판을 박리하는 것을 특징으로 하는, 표시 장치 제작 방법.
  43. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    감압장치를 제 2 기판에 설치하여 상기 제 2 기판을 박리하는 것을 특징으로 하는, 표시 장치 제작 방법.
  44. 제 35 항 내지 제 38 항 중 어느 한 항에 있어서,
    감압장치를 제 2 기판에 설치하여 상기 제 3 기판을 고정하는 것을 특징으로 하는, 표시 장치 제작 방법.
  45. 제 14 항, 제 17 항, 또는 제 20 항 중 어느 한 항에 있어서,
    상기 제 1 기판을 박리하기 전에 상기 제 1 기판, 상기 반도체 소자, 및 상기 제 2 기판을 분단하여, 박리면의 단면을 노출시키는 것을 특징으로 하는, 박리 방법.
  46. 제 15 항, 제 18 항, 또는 제 21 항 중 어느 한 항에 있어서,
    상기 제 1 기판을 박리하기 전에 상기 제 1 기판, 상기 반도체 소자, 상기 제 1 접착제, 및 상기 제 2 기판을 분단하여, 박리면의 단면을 노출시키는 것을 특징으로 하는, 박리 방법.
KR1020057013208A 2003-01-15 2003-12-24 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법 KR101033797B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00007612 2003-01-15
JPJP-P-2003-00007629 2003-01-15
JP2003007612 2003-01-15
JP2003007629 2003-01-15

Publications (2)

Publication Number Publication Date
KR20050092423A KR20050092423A (ko) 2005-09-21
KR101033797B1 true KR101033797B1 (ko) 2011-05-13

Family

ID=32716404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013208A KR101033797B1 (ko) 2003-01-15 2003-12-24 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법

Country Status (7)

Country Link
US (7) US7245331B2 (ko)
JP (11) JP4637588B2 (ko)
KR (1) KR101033797B1 (ko)
CN (1) CN102290422A (ko)
AU (1) AU2003292609A1 (ko)
TW (4) TWI368801B (ko)
WO (1) WO2004064018A1 (ko)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
KR20050116844A (ko) * 2003-04-02 2005-12-13 코닌클리케 필립스 일렉트로닉스 엔.브이. 유연한 전자 디바이스와 유연한 디바이스의 제조방법
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
EP2259300B1 (en) 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
EP1774595A4 (en) 2004-06-02 2011-05-18 Semiconductor Energy Lab STRATIFICATION SYSTEM
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100585806C (zh) * 2005-05-20 2010-01-27 株式会社半导体能源研究所 半导体装置的制造方法
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP4678298B2 (ja) * 2005-12-26 2011-04-27 セイコーエプソン株式会社 ノズル基板の製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法及びデバイスの製造方法
FR2895562B1 (fr) * 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP5160754B2 (ja) * 2006-01-31 2013-03-13 エルジー ディスプレイ カンパニー リミテッド Ｅｌ装置
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007133694A2 (en) * 2006-05-11 2007-11-22 Geistiges Eigentum, Inc. Fast computation of compact poset isomorphism certificates
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
KR100768238B1 (ko) * 2006-08-08 2007-10-17 삼성에스디아이 주식회사 노치필터를 구비한 유기발광소자
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US7913381B2 (en) * 2006-10-26 2011-03-29 Carestream Health, Inc. Metal substrate having electronic devices formed thereon
JP2008153337A (ja) * 2006-12-15 2008-07-03 Tokyo Electron Ltd 貼り合せ基板の分離方法、貼り合せ基板の分離装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
JP2010181777A (ja) * 2009-02-09 2010-08-19 Hitachi Displays Ltd 表示装置
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20120068772A (ko) * 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US8021960B2 (en) * 2009-10-06 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
US20130265530A1 (en) * 2010-12-21 2013-10-10 Sharp Kabushiki Kaisha Display device and thin film transistor substrate and manufacturing method therefor
JP5790095B2 (ja) 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
EP2705405A4 (en) * 2011-05-06 2014-12-03 Tpk Touch Solutions Xiamen Inc OPTICAL BONDING DEVICE, TOUCH-SENSITIVE INDICATION THEREWITH AND MANUFACTURING METHOD THEREFOR
JP5990745B2 (ja) * 2011-05-31 2016-09-14 株式会社Ｊｏｌｅｄ 接合体の製造方法及び接合体
TWI423739B (zh) * 2011-09-23 2014-01-11 Au Optronics Corp 可撓式基板結構之製造方法
KR101869930B1 (ko) 2011-11-29 2018-06-22 삼성디스플레이 주식회사 디라미네이션 장치 및 이를 포함하는 인라인 열전사 시스템
JP5643441B2 (ja) * 2011-11-29 2014-12-17 帝人デュポンフィルム株式会社 二軸延伸積層ポリエステルフィルム、それからなる合わせガラス用赤外線遮蔽構成体およびそれらからなる合わせガラス
JP6091905B2 (ja) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
KR101941448B1 (ko) * 2012-02-29 2019-01-23 엘지디스플레이 주식회사 경량 박형의 액정표시장치 제조방법
KR101970553B1 (ko) * 2012-05-23 2019-08-13 엘지디스플레이 주식회사 경량 박형의 액정표시장치 제조방법
TWI470838B (zh) * 2012-05-25 2015-01-21 Phostek Inc 半導體發光裝置的形成方法
US9184211B2 (en) * 2012-07-05 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for fabricating the same
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US9252390B2 (en) * 2012-08-07 2016-02-02 Joled Inc. Production method for joined body, and joined body
TWI492373B (zh) 2012-08-09 2015-07-11 Au Optronics Corp 可撓式顯示模組的製作方法
JP5956867B2 (ja) * 2012-08-21 2016-07-27 株式会社ジャパンディスプレイ 表示装置の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
KR20140063303A (ko) * 2012-11-16 2014-05-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조 방법
KR101980764B1 (ko) * 2012-12-24 2019-08-28 엘지디스플레이 주식회사 아치 형태의 드럼 패드를 구비한 탈착기 및 이를 이용한 경량 박형의 액정표시장치 제조방법
TWI692108B (zh) 2013-04-10 2020-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
TWI518895B (zh) 2013-05-21 2016-01-21 財團法人工業技術研究院 薄膜裝置
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
TWI532162B (zh) 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
CN103345084B (zh) * 2013-07-03 2015-12-02 京东方科技集团股份有限公司 一种柔性显示器的制备方法和柔性显示器
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
CN103426904B (zh) 2013-08-02 2015-11-11 京东方科技集团股份有限公司 一种柔性有机发光二极管显示器及其制备方法
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI671141B (zh) * 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111540845A (zh) * 2014-01-14 2020-08-14 松下电器产业株式会社 层叠基板、发光装置
JP6378910B2 (ja) * 2014-03-19 2018-08-22 日東電工株式会社 剥離装置及び剥離方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
FR3027155B1 (fr) * 2014-10-08 2018-01-12 Ecole Polytechnique Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone
US20190072808A1 (en) * 2015-07-21 2019-03-07 Sharp Kabushiki Kaisha Device substrate, liquid crystal display apparatus, and device substrate manufacturing method
GB201517629D0 (en) * 2015-10-06 2015-11-18 Isis Innovation Device architecture
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
GB2607246B (en) * 2016-05-11 2023-03-22 Flexenable Ltd Carrier release
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7079606B2 (ja) * 2017-04-17 2022-06-02 天馬微電子有限公司 剥離膜、表示装置の製造方法及びデバイス
WO2019010607A1 (zh) * 2017-07-10 2019-01-17 深圳市柔宇科技有限公司 柔性基板的剥离方法和剥离设备
TWI681232B (zh) * 2017-09-26 2020-01-01 達邁科技股份有限公司 用於軟性顯示器之透明聚醯亞胺複合膜及其製造方法
WO2019069352A1 (ja) * 2017-10-02 2019-04-11 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
KR102497780B1 (ko) * 2017-12-15 2023-02-08 삼성디스플레이 주식회사 투명 표시 장치의 제조 방법
CN108511635B (zh) * 2018-06-07 2020-03-06 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
KR20210065954A (ko) * 2018-10-04 2021-06-04 닛토덴코 가부시키가이샤 조광 소자의 제조 방법
CN112017806A (zh) * 2019-05-29 2020-12-01 玮锋科技股份有限公司 导电膜制作方法
CN112701195B (zh) * 2019-10-22 2022-03-25 成都辰显光电有限公司 微元件的转移装置以及转移方法
US11130329B2 (en) 2020-02-07 2021-09-28 The Boeing Company Apparatus and method for peeling a liner away from a substrate
CN114599153B (zh) * 2022-03-04 2023-09-26 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006448A (ko) * 1998-02-25 2001-01-26 야스카와 히데아키 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치
JP2001247827A (ja) * 2000-03-02 2001-09-14 Seiko Epson Corp 薄膜フィルムの貼付方法、液晶装置の製造方法、および入力機能付き液晶装置の製造方法
JP2002033464A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296096A (en) * 1976-02-06 1977-08-12 Matsushita Electric Ind Co Ltd Water-content detecting apparatus
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JPH04373085A (ja) 1991-06-24 1992-12-25 Nippon Telegr & Teleph Corp <Ntt> 背景画像置換装置
JPH05243519A (ja) 1992-02-28 1993-09-21 Nec Corp 半導体メモリ装置
JPH07142173A (ja) * 1993-11-22 1995-06-02 Toshiba Electron Eng Corp 有機分散型ｅｌパネル
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP2772339B2 (ja) * 1994-11-30 1998-07-02 セイコープレシジョン株式会社 カラーｅｌ表示装置
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3203166B2 (ja) 1995-10-13 2001-08-27 シャープ株式会社 液晶表示素子製造用治具及びそれを用いた液晶表示素子の製造方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
EP1655633A3 (en) 1996-08-27 2006-06-21 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, thin film integrated circuit device, and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3738799B2 (ja) * 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP3837807B2 (ja) * 1996-12-16 2006-10-25 セイコーエプソン株式会社 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP4146526B2 (ja) * 1997-02-27 2008-09-10 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
DE19735861B4 (de) * 1997-08-19 2007-08-02 Continental Teves Ag & Co. Ohg Bremsseilbefestigung an einer mechanisch betätigbaren Trommelbremse
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11265155A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 平面型表示装置用基板
JP2000241823A (ja) * 1999-02-17 2000-09-08 Seiko Epson Corp 液晶パネルの製造方法
JP3809739B2 (ja) * 1999-02-17 2006-08-16 セイコーエプソン株式会社 フィルタ付き表示装置の製造方法
JP2000241822A (ja) * 1999-02-17 2000-09-08 Seiko Epson Corp 液晶パネルの製造方法
JP2000248243A (ja) * 1999-03-03 2000-09-12 Seiko Epson Corp 接着シート及び液晶パネルの製造方法
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001035659A (ja) * 1999-07-15 2001-02-09 Nec Corp 有機エレクトロルミネセント素子およびその製造方法
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP3911929B2 (ja) 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4712198B2 (ja) 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4884592B2 (ja) * 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP4727024B2 (ja) * 2000-07-17 2011-07-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3941401B2 (ja) * 2001-01-15 2007-07-04 セイコーエプソン株式会社 液晶装置の製造方法
JP2002217391A (ja) 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
JP2002289861A (ja) * 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
EP2565924B1 (en) 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4151421B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006448A (ko) * 1998-02-25 2001-01-26 야스카와 히데아키 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치
JP2001247827A (ja) * 2000-03-02 2001-09-14 Seiko Epson Corp 薄膜フィルムの貼付方法、液晶装置の製造方法、および入力機能付き液晶装置の製造方法
JP2002033464A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US7714950B2 (en) 2010-05-11
JP2017033948A (ja) 2017-02-09
JP2011211208A (ja) 2011-10-20
JP2019191601A (ja) 2019-10-31
JP2012104500A (ja) 2012-05-31
JP5509147B2 (ja) 2014-06-04
TWI379136B (en) 2012-12-11
JP5764682B2 (ja) 2015-08-19
JP4637970B2 (ja) 2011-02-23
US7245331B2 (en) 2007-07-17
JP2022003409A (ja) 2022-01-11
JP2010266873A (ja) 2010-11-25
US20120295375A1 (en) 2012-11-22
US9013650B2 (en) 2015-04-21
TW201211660A (en) 2012-03-16
JP5919400B2 (ja) 2016-05-18
US20140339564A1 (en) 2014-11-20
TWI362547B (en) 2012-04-21
JP2014142642A (ja) 2014-08-07
US20070211189A1 (en) 2007-09-13
US20150194566A1 (en) 2015-07-09
US20130306948A1 (en) 2013-11-21
JP2018018827A (ja) 2018-02-01
CN102290422A (zh) 2011-12-21
TWI368801B (en) 2012-07-21
US9299879B2 (en) 2016-03-29
JP2016048701A (ja) 2016-04-07
US8508682B2 (en) 2013-08-13
JP4637588B2 (ja) 2011-02-23
US8830413B2 (en) 2014-09-09
TW201241527A (en) 2012-10-16
TW200419278A (en) 2004-10-01
JPWO2004064018A1 (ja) 2006-05-18
US8228454B2 (en) 2012-07-24
KR20050092423A (ko) 2005-09-21
US20040239827A1 (en) 2004-12-02
JP6138290B2 (ja) 2017-05-31
TW201241526A (en) 2012-10-16
AU2003292609A1 (en) 2004-08-10
JP2015129942A (ja) 2015-07-16
WO2004064018A1 (ja) 2004-07-29
JP5577359B2 (ja) 2014-08-20
US20100167437A1 (en) 2010-07-01
TWI379137B (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR101033797B1 (ko) 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
KR101028352B1 (ko) 반도체 장치를 제작하는 방법 및 디스플레이 장치를 제작하는 방법
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
JP4801579B2 (ja) 発光装置の作製方法
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
JP2003195787A (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee