JP4712198B2 - 表示装置の作製方法 - Google Patents
表示装置の作製方法 Download PDFInfo
- Publication number
- JP4712198B2 JP4712198B2 JP2001023509A JP2001023509A JP4712198B2 JP 4712198 B2 JP4712198 B2 JP 4712198B2 JP 2001023509 A JP2001023509 A JP 2001023509A JP 2001023509 A JP2001023509 A JP 2001023509A JP 4712198 B2 JP4712198 B2 JP 4712198B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- insulating film
- color filter
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010408 film Substances 0.000 claims description 272
- 239000000758 substrate Substances 0.000 claims description 175
- 239000010410 layer Substances 0.000 claims description 152
- 238000000926 separation method Methods 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000004033 plastic Substances 0.000 claims description 33
- 229920003023 plastic Polymers 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000012790 adhesive layer Substances 0.000 claims description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- -1 halogen fluoride Chemical class 0.000 claims description 16
- 229910052736 halogen Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229920000178 Acrylic resin Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 6
- 239000004952 Polyamide Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920006122 polyamide resin Polymers 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 239000000565 sealant Substances 0.000 claims 2
- 238000005401 electroluminescence Methods 0.000 description 82
- 239000012535 impurity Substances 0.000 description 81
- 239000004065 semiconductor Substances 0.000 description 48
- 239000000463 material Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 25
- 238000005530 etching Methods 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 239000012298 atmosphere Substances 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 238000002161 passivation Methods 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005984 hydrogenation reaction Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002985 plastic film Substances 0.000 description 7
- 150000002500 ions Chemical group 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- OMRRUNXAWXNVFW-UHFFFAOYSA-N fluoridochlorine Chemical compound ClF OMRRUNXAWXNVFW-UHFFFAOYSA-N 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 229920006255 plastic film Polymers 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- MZJUGRUTVANEDW-UHFFFAOYSA-N bromine fluoride Chemical compound BrF MZJUGRUTVANEDW-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- KLCLIOISYBHYDZ-UHFFFAOYSA-N 1,4,4-triphenylbuta-1,3-dienylbenzene Chemical compound C=1C=CC=CC=1C(C=1C=CC=CC=1)=CC=C(C=1C=CC=CC=1)C1=CC=CC=C1 KLCLIOISYBHYDZ-UHFFFAOYSA-N 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical group 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- PDJAZCSYYQODQF-UHFFFAOYSA-N iodine monofluoride Chemical compound IF PDJAZCSYYQODQF-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- DTZWGKCFKSJGPK-VOTSOKGWSA-N (e)-2-(2-methyl-6-(2-(1,1,7,7-tetramethyl-1,2,3,5,6,7-hexahydropyrido[3,2,1-ij]quinolin-9-yl)vinyl)-4h-pyran-4-ylidene)malononitrile Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(C(CCN2CCC3(C)C)(C)C)=C2C3=C1 DTZWGKCFKSJGPK-VOTSOKGWSA-N 0.000 description 1
- NBYLBWHHTUWMER-UHFFFAOYSA-N 2-Methylquinolin-8-ol Chemical class C1=CC=C(O)C2=NC(C)=CC=C21 NBYLBWHHTUWMER-UHFFFAOYSA-N 0.000 description 1
- ZNJRONVKWRHYBF-VOTSOKGWSA-N 4-(dicyanomethylene)-2-methyl-6-julolidyl-9-enyl-4h-pyran Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(CCCN2CCC3)=C2C3=C1 ZNJRONVKWRHYBF-VOTSOKGWSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical class OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- YMWUJEATGCHHMB-UHFFFAOYSA-N dichloromethane Substances ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- VJUJMLSNVYZCDT-UHFFFAOYSA-N iodine trifluoride Chemical compound FI(F)F VJUJMLSNVYZCDT-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- VOFUROIFQGPCGE-UHFFFAOYSA-N nile red Chemical compound C1=CC=C2C3=NC4=CC=C(N(CC)CC)C=C4OC3=CC(=O)C2=C1 VOFUROIFQGPCGE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FQFKTKUFHWNTBN-UHFFFAOYSA-N trifluoro-$l^{3}-bromane Chemical compound FBr(F)F FQFKTKUFHWNTBN-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）もしくは電極間に液晶を挟んだ素子（以下、液晶素子という）を有する装置（以下、液晶表示装置あるいは液晶モジュールという）を含む半導体装置およびその作製方法に関する。例えば、液晶表示装置や発光装置に代表される電気光学装置およびその様な電気光学装置（電子装置）を部品として搭載した電子機器（電子器具）に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴという）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置や発光装置のスイッチング素子として開発が急がれている。
【０００４】
また、近年、軽量化のため、フレキシブルなプラスチックフィルムの上に発光素子やＴＦＴを形成することが試みられているが、現状では、ガラス基板上に形成したＴＦＴと比べ良好なＴＦＴは作製されていない。
【０００５】
ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を利用した発光素子（以下、ＥＬ素子という）を用いた発光装置（以下、ＥＬ表示装置あるいはＥＬモジュールという）の開発が進んでいる。ＥＬ表示装置は、陽極と陰極との間にＥＬ材料を挟んだ構造のＥＬ素子を含む構造からなっている。この陽極と陰極との間に電圧を加えることによって、ＥＬ材料中に電流を流してキャリアを再結合させ、発光する。このようにＥＬ表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不必要である。加えて、視野角が広く、軽量であり、且つ、低消費電力である。
【０００６】
また、このＥＬ表示装置においては、赤色、緑色、あるいは青色を有する光を発光するＥＬ素子をマトリクス状に配置するカラー化方式と、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式とがある。
【０００７】
赤色、緑色、あるいは青色を有する光を発光するＥＬ素子を用いたＥＬ表示装置では、色ごとにＥＬ材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。
【０００８】
また、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを画素に対応する位置に形成し、これにより画素ごとに取り出す光の色を変えるものである。なお、画素に対応した位置とは、画素電極と一致する位置を指す。このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。また、カラーフィルタの遮光マスクは、一般的に金属膜または黒色顔料を含有した有機膜で構成されている。
【０００９】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲート線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板上に形成されている。原理的には上記に示したカラーフィルタを用いたＥＬ表示装置のカラー化方式と同様である。そして、素子基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。
【００１０】
【発明が解決しようとする課題】
本願発明は、プラスチック支持体（プラスチックフィルムもしくはプラスチック基板を含む）を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする。
【００１１】
また、遮光マスクとして金属膜を用いた液晶表示装置では、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、遮光マスクを他の配線と絶縁するために有機膜を用いた場合、製造工程が増加するという問題が生じていた。
【００１２】
【課題を解決するための手段】
本願発明は、プラスチックに比べて耐熱性のある基板（ガラス基板、石英基板、シリコン基板、金属基板、もしくはセラミックス基板）の上に必要な素子を形成し、後にそれらの素子を室温の処理によりプラスチック支持体に移すことを特徴としている。
【００１３】
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子並びに発光素子を指す。
【００１４】
また、プラスチック支持体としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）を用いることができる。
【００１５】
本明細書で開示する発明の構成は、
基板上に接着層と、
前記接着層上に絶縁膜と、
前記絶縁膜上に発光素子とを有し、
前記発光素子から発光した光は、前記基板を通過して放射されることを特徴とする半導体装置である。
【００１６】
上記構成において、前記基板は、有機材料からなるプラスチック基板である。また、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はＴＦＴを有している。
【００１７】
また、各上記構成において、前記基板上にカラーフィルタが、発光素子と重なる位置に設けられている。なお、ここではカラーフィルタとして、パターニングされた１つの着色層（単色）を指している。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。また、前記カラーフィルタのうち、赤色のカラーフィルタが、少なくとも前記ＴＦＴのチャネル形成領域と重なる位置に設けられていることを特徴としている。
【００１８】
また、各上記構成において、前記基板に対向して固定基板が前記発光素子上に設けられている。
【００１９】
また、他の発明の構成は、
ＴＦＴが設けられ、且つ有機材料からなる第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板との間に保持された液晶材料とを有し、
前記第１の基板と前記ＴＦＴとの間にカラーフィルタを備えたことを特徴とする半導体装置である。
【００２０】
上記構成において、前記有機材料からなる第１の基板は、プラスチック基板である。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。また、前記カラーフィルタは、少なくともＴＦＴのチャネル形成領域と重なる位置に設けられていることを特徴としている。また、前記カラーフィルタとともにブラックマスクを有していることを特徴としている。
【００２１】
また、上記構造を実現するための作製方法に関する発明の構成は、
第１の基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に発光素子を形成する工程と、
前記発光素子上に第１接着層を用いて固定基板を貼り合わせる工程と、
フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第１の基板を分離する工程と、
前記絶縁膜と第２の基板とを第２接着層を用いて貼り合わせる工程とを有し、
前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法である。
【００２２】
上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴としている。また、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２３】
また、上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。
【００２４】
また、作製方法に関する他の発明の構成は、
第１の基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に活性層、ゲート絶縁膜、ゲート電極を形成する工程と、
前記ゲート電極を覆う第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に配線及び画素電極を形成する工程と、
対向電極を設けた固定基板をシール剤により前記第１の基板の上に貼り合わせる工程と、
前記画素電極と前記対向電極との間に液晶を注入する工程と、
前記分離層をフッ化ハロゲンを含むガスに晒すことにより除去して第１の基板を分離する工程と、
前記絶縁膜と第２の基板とを接着層を用いて貼り合わせる工程とを有し、
前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。
【００２６】
また、上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴としている。また、前記固定基板として透光性を有する基板を用いることを特徴としている。
【００２７】
また、上記構成において、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２８】
また、前記分離層を除去して第１の基板を分離する工程としては、公知の技術、例えば分離層としてシリコンを用い、レーザー光を照射することによって分離してもよい。
【００２９】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００３０】
(実施の形態１)
図１は、本願発明の一例（ＥＬ表示装置）を示したものである。
【００３１】
プラスチック基板（第２の基板）１１と下地膜１２とが第２接着層５８で接着されている。また、下地膜１２上には画素部を構成するスイッチング用ＴＦＴ２０１、電流制御用ＴＦＴ２０２、駆動回路を構成するｐチャネル型ＴＦＴ２０５、ｎチャネル型ＴＦＴ２０４が設けられている。なお、各ＴＦＴは、各ＴＦＴの活性層（チャネル形成領域１７ａ、１７ｂ、２９、３８、４２、ソース領域１３、２６、３５、４０、ドレイン領域１４、２７、３６、４１、ＬＤＤ領域１５ａ〜ｄ、３７を含む）と、活性層を覆うゲート絶縁膜１８と、ゲート絶縁膜を介してチャネル形成領域と重なるゲート電極１９ａ、１９ｂ、３０、３９、４３と、ゲート電極を覆う第１層間絶縁膜２０と、第１層間絶縁膜上に前記活性層に達するソース配線２１、３１、４４、４５、及びドレイン配線２２、３２、４６と、ソース配線及びドレイン配線を覆う第１パッシベーション膜４７と、第１パッシベーション膜を覆う第２層間絶縁膜４８とを含む。ただし、電流制御用ＴＦＴ２０２においては、第２層間絶縁膜４８上にドレイン配線３２に達する画素電極（陽極）４９と、画素電極上にＥＬ層５１と、ＥＬ層上に陰極５２と、陰極上に保護電極５３とを有している。
【００３２】
また、保護電極を覆う第２パッシベーション膜５４と固定基板５６とを接着させる第１接着層５５が設けられている。この固定基板５６は、素子と基板とを分離する際、素子を固定するためのものであり、固定基板５６は、ガラス基板、石英基板、セラミック基板、シリコン基板、もしくはプラスチック基板であればよい。
【００３３】
図１に示したＥＬ表示装置の発光方向は、図中の矢印の方向であり、発光した光は、カラーフィルタ５７を通過し、第２の基板１１を通過して放射される。
【００３４】
また、本願発明は、第２の基板１１において貼り合わせる面側にカラーフィルタ５７が設けられていることも特徴の一つである。また、図３に示すように第２の基板１１上に駆動回路部（ゲート線側駆動回路３０３、ソース線側駆動回路３０４）及び画素部３０２のＴＦＴ素子の遮光膜としてカラーフィルタ５７を配置していることを特徴としている。また、画素部において、図２に画素部（Ｒ）３０１、画素部（Ｇ）３０２、画素部（Ｂ）３０３のそれぞれに対応するカラーフィルタ３０４〜３０８の配置例を示す。特に遮光膜としてカラーフィルタを用いる場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。参考までに非単結晶珪素膜５５ｎｍに対する吸収率と照射される波長との関係を図２０に示した。
【００３５】
本発明において、光の劣化から保護するためにＴＦＴのゲート電極の下方、即ちチャネル形成領域の下方にカラーフィルタ（Ｒ）を形成する。
【００３６】
また、カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを用いることができる。
【００３７】
なお、プラスチック基板上のカラーフィルタを保護するために保護絶縁膜を形成してもよい。保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割を果たす。こうすることによって劣化しやすいカラーフィルタを保護できる。また、耐熱性も向上することができる。また、カラーフィルタを覆う平坦化のための絶縁膜を形成してもよい。加えて、カラーフィルタとともにブラックマトリクスを形成してもよい。
【００３８】
また、本願発明は上記構成を実現するための工程として、ＴＦＴ素子をシリコン膜（シリコンゲルマニウム膜も含む）からなる分離層（膜厚１００〜５００ｎｍ）の上に形成しておき、最終工程にてフッ化ハロゲンを含むガスを用いて分離層を除去することを特徴としている。その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチック支持体に接着することが可能となる。このフッ化ハロゲンによるシリコン膜のエッチングは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく行うことができる。
【００３９】
フッ化ハロゲンとは化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される物質であり、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ3）、一フッ化臭素（ＢｒＦ）、三フッ化臭素（ＢｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨウ素（ＩＦ3）を用いることができる。また、シリコン膜は結晶質シリコン膜であっても非晶質シリコン膜であっても良い。このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択比が大きく、シリコン膜の選択的なエッチングが可能である。
【００４０】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされるが、他のフッ化物（四フッ化炭素（ＣＦ4）もしくは三フッ化窒素）であってもプラズマ状態とすることで本願発明に用いることは可能である。
【００４１】
加えて、物理的な作用（光、熱など）、化学的な作用（薬液との反応など）、あるいは機械的な作用（引張力、振動など）のいずれか一または複数の作用を受けることで基板から分離させてもよい。
【００４２】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなるＥＬ表示装置の軽量化を図ることができる。また、組み立てが容易となる。
【００４３】
(実施の形態２)
図１２は、本願発明の一例（液晶表示装置）を示したものである。
【００４４】
第２の基板（プラスチック基板）１１０８上にカラーフィルタ１１０６を設けられ、第１の接着層１１０７によりＴＦＴ素子の下地膜と接着されている。なお、ここでは、赤色、青色、緑色の画素のうち、赤色の画素部を示している。また、固定基板１００１には対向電極１００２、配向膜１００３が設けられている。ただし、固定基板は透光性を有した基板である。また、ＴＦＴ素子と固定基板は、図示していないがシール材で接着されている。画素部の画素電極と対向基板との間には液晶１００４が挟持されている。
【００４５】
図１２において、最も特徴的である点は、カラーフィルタが設けてある面を内側にして貼り合わせている点である。また、カラーフィルタの配置は図１４、図１５に示したようにする。このように、駆動回路部及び画素部のＴＦＴ素子の遮光膜としてカラーフィルタを配置した場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。また、カラーフィルタからなる遮光膜とＴＦＴの半導体膜との距離が近いため、効率よく遮光することができる。
【００４６】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなる液晶表示装置の軽量化を図ることができる。また、組み立てが容易となる。
【００４７】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
［実施例１］
本願発明の実施例について図４〜図７を用いて説明する。ここでは、第１の基板５００上に画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００４９】
図４（Ａ）において、５００は素子が形成される基板（以下、素子形成基板という）であり、その上には非晶質シリコン膜からなる分離層５０１ａが１００〜５００ｎｍ（本実施の形態では３００ｎｍ）の厚さに形成される。本実施の形態では素子形成基板（第１の基板）５００としてガラス基板を用いるが、石英基板、シリコン基板、金属基板もしくはセラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。
【００５０】
また、分離層５０１ａの成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層５０１ａの上には酸化シリコン膜からなる絶縁膜５０１ｂが２００ｎｍの厚さに形成される。絶縁膜５０１ｂの形成は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【００５１】
次に、絶縁膜５０１ｂの上に５０ｎｍの厚さの非晶質シリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【００５２】
ここから図４（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【００５３】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【００５４】
次に、図４（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【００５５】
次に、図４（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【００５６】
次に、図４（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【００５７】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【００５８】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。なお、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図４（Ｄ））
【００５９】
次に、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃、１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【００６０】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。（図４（Ｅ））
【００６１】
次に、図５（Ｂ）に示すように、レジストマスク５１５a、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【００６２】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【００６３】
次に、図５（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６４】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００６５】
次に、図５（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図５（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【００６６】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【００６７】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図５（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６８】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２１〜５２４を形成する。なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。
【００６９】
具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）または、導電性を有するシリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【００７０】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【００７１】
また、この時、ゲート電極５２２はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２３a、５２３bは断面では二つに見えるが、実際は電気的に接続されている。
【００７２】
次に、図６（Ａ）に示すように、ゲート電極５２１〜５２４をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２５〜５３２にはｎ型不純物領域５２０の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【００７３】
次に、図６（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３３a〜５３３ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３４〜５３８を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【００７４】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図６（Ａ）の工程で形成したｎ型不純物領域５２８〜５３０の一部を残す。この残された領域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域１５a〜１５dに対応する。
【００７５】
次に、図６（Ｃ）に示すように、レジストマスク５３３a〜５３３ｄを除去し、新たにレジストマスク５３９を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０〜５４３を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００７６】
なお、不純物領域５４０〜５４３には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【００７７】
次に、図６（Ｄ）に示すように、レジストマスク５３９を除去した後、第１層間絶縁膜５４４を形成する。第１層間絶縁膜５４４としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【００７８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【００７９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８０】
なお、水素化処理は第１層間絶縁膜５４４を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【００８１】
次に、図７（Ａ）に示すように、第１層間絶縁膜５４４に対してコンタクトホールを形成し、ソース配線５４５〜５４８と、ドレイン配線５４９〜５５１を形成する。加えて、分離層を効率よく除去するために、画素の各所に分離層５０１ａまで達するコンタクトホールを形成する。また、ここでは図示しないが、外部の配線と接続させるために端子部において、分離層５０１ａまで達するコンタクトホールを形成し、ソース配線またはドレイン配線と接続する配線を形成している。また、上記分離層５０１ａまで達するコンタクトホールは、第１層間絶縁膜５４４、ゲート絶縁膜５１４、下地膜５０１ｂを順次エッチングすることによって形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【００８２】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５２を形成する。本実施例では第１パッシベーション膜５５２として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【００８３】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４４に供給され、熱処理を行うことで、第１パッシベーション膜５５２の膜質が改善される。それと同時に、第１層間絶縁膜５４４に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８４】
次に、図７（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５３を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５３はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【００８５】
次に、第２層間絶縁膜５５３、第１パッシベーション膜５５２にドレイン配線５５１に達するコンタクトホールを形成し、画素電極（陽極）５５４を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【００８６】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５４に対応する位置に開口部を形成して第３層間絶縁膜５５５を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【００８７】
次に、ＥＬ層５５６及び陰極（ＭｇＡｇ電極）５５７を、真空蒸着法を用いて大気解放しないで連続形成する。 なお、ＥＬ層５５６の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５７の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【００８８】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【００８９】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【００９０】
なお、ＥＬ層５５６としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【００９１】
なお、緑色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3（トリス−８−キノリノラトアルミニウム錯体）を用い、キナクリドンもしくはクマリン６をドーパントとして添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3を用い、ＤＣＪＴ、ＤＣＭ１もしくはＤＣＭ２をドーパントとして添加する。また、青色の発光層を形成する時は、発光層の母体材料としてＢＡｌｑ3（２−メチル−８−キノリノールとフェノール誘導体の混合配位子を持つ５配位の錯体）を用い、ペリレンをドーパントとして添加する。
【００９２】
勿論、上記有機材料に限定する必要はなく、公知の低分子系有機ＥＬ材料、高分子系有機ＥＬ材料もしくは無機ＥＬ材料を用いることが可能である。高分子系有機ＥＬ材料を用いる場合は塗布法を用いることもできる。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。
【００９３】
また、保護電極５５８としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５５８はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【００９４】
最後に、窒化珪素膜でなる第２パッシベーション膜５５９を３００ｎｍの厚さに形成する。実際には保護電極５５８がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５５９を形成しておくことで、ＥＬ素子の信頼性をさらに高めることができる。
【００９５】
こうして第１の基板５００上に図７（Ｃ）に示すような構造のアクティブマトリクス型ＥＬ表示装置が完成する。なお、実際には、図７（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【００９６】
［実施例２］
本実施例では、実施例１の工程終了後、実施例１で第１の基板上に形成されたＴＦＴ及びＥＬ素子をプラスチック基板に移す工程の一例を図８、図９に説明する。
【００９７】
まず、実施例１に従って図７（Ｃ）の状態を得る。ただし、本実施例では、カラーフィルタを用いるため、白色発光の有機ＥＬ層を備えたＥＬ素子を用いた。具体的には、発光層として、特開平８−９６９５９号公報または特開平９−６３７７０号公報に記載された材料を用いれば良い。本実施例では発光層として１，２−ジクロロメタンに、ＰＶＫ（ポリビニルカルバゾール）、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェニル）−５−（４''−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエン）、ナイルレッドを溶解したものを用いる。
【００９８】
なお、図８（Ａ）は、図７（Ｃ）に対応している。また、図７（Ｃ）中の第１の基板５００は第１の基板６００に対応し、分離層５０１ａは分離層６０１に対応している。ただし、実施例１では示さなかったが図８（Ａ）では端子部も示している。端子部においてソース配線またはドレイン配線と接続している配線は分離層６０１と接して形成されている。
【００９９】
次に、図８（Ｂ）に示すように、第１接着層６０３により素子を固定するための基板（以下、固定基板という）６０２を貼り合わせる。本実施の形態では固定基板６０２として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着層６０３としては、後に分離層６０１を除去する際に選択比のとれる材料を用いる必要がある。
【０１００】
代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透過する材料であることが必要である。
【０１０１】
図８（Ｂ）のプロセスを行うことによりパッケージング処理と同様に、ＥＬ素子を完全に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０１０２】
次に、図８（Ｃ）に示すように、ＥＬ素子の形成された第１の基板６００全体を、フッ化ハロゲンを含むガス中に晒し、分離層６０１の除去を行う。本実施の形態ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１０３】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで分離層６０１が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。
【０１０４】
本実施例の場合、分離層６０１は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第１の基板６００と下地膜が分離される。このとき、ＴＦＴ及びＥＬ素子は薄膜を積層して形成されているが、固定基板６０２に移された形で残る。
【０１０５】
なお、ここでは分離層６０１が端部からエッチングされていくことになるが、第１の基板６００が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。従って、第１の基板６００が対角３インチ以下（好ましくは対角１インチ以下）である場合に望ましい。
【０１０６】
こうして固定基板６０２にＴＦＴ及びＥＬ素子を移したら、図９（Ａ）に示すように、第２接着層６０８を形成し、プラスチック基板である第２基板６０５を貼り合わせる。なお、第２の基板６０５には、画素部において、各画素及びＴＦＴの位置に対応するカラーフィルタ６０６が設けられ、端子部において端子接続部６０７と、露呈した配線と接するように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤６０９とが設けられている。
【０１０７】
このとき、各カラーフィルタ６０６はスピンコート法とフォトリソグラフィ技術との組み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィルム上に形成することができる。カラーフィルタは、顔料を含んだアクリル樹脂（富士フィルムオーリン製）を膜厚１〜２μｍのものを用いた。また、素子形成基板上にカラーフィルタを形成する場合に比べて、歩留まりの向上が期待できる。
【０１０８】
また、第２接着層６０８としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化シリコン膜）を用いても良い。
【０１０９】
こうして第１の基板６００から第２の基板６０５へとＴＦＴ及びＥＬ素子が移される。その結果、図９（Ｂ）に示したように、第２の基板６０５上に画素部６１２、駆動回路部６１１、端子部６１０が設けられたフレキシブルなＥＬ表示装置を得ることができる。
【０１１０】
また、固定基板６００と第２の基板６０５を同一材料（プラスチックフィルム）とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【０１１１】
［実施例３］
本実施例では実施例２に示した端子部とは異なる構造の端子部を図１０（Ａ）に示す。
【０１１２】
図１０（Ａ）において、ＴＦＴ素子及びＥＬ素子の構成は実施例２と同一であるので省略する。
【０１１３】
以下に図１０（Ａ）に示した端子部の作製方法を示す。まず、第２の基板上に、実施例２と同様にカラーフィルタを形成する。次いで、このカラーフィルタを覆う保護膜７０７を形成する。次いで、保護膜上に露呈された配線と重なる位置に第１電極７０４を形成する。次いで、この状態の第２基板と下地膜７００とを接着層で接着する。次いで、第２の基板７０５、保護膜７０７を順次エッチングして電極７０４に達するコンタクトホールを形成する。次いで、第２電極７０６を形成する。こうして図１０（Ａ）に示した端子部７０１が形成される。
【０１１４】
また、上記端子部とは構造が異なる他の例を図１０（Ｂ）に示す。
【０１１５】
図１０（Ｂ）において、画素部８０３及び駆動回路部８０２を形成する際、下地膜８００を形成する前に電極８０４を形成しておく。そして、貼り合わせる第２の基板８０５の端部と固定基板との端部をずらすことによって、電極８０４を露出させたままの状態とする。こうして端子部８０１が形成される。
【０１１６】
本実施例は、実施例１または実施例２と自由に組み合わせることが可能である。
【０１１７】
［実施例４］
実施例１及び実施例２に従い、パッケージング等の処理により気密性を高めたら、第２の基板（プラスチック基板）上に形成された素子又は回路から引き回された端子接続部６０７（図９（Ａ））と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１１８】
本実施例では、本実施例のアクティブマトリクス型ＥＬ表示装置の構成を図１１の斜視図を用いて説明する。本実施例のアクティブマトリクス型ＥＬ表示装置は、プラスチック基板９０１上に形成された、画素部９０２と、ゲート側駆動回路９０３と、ソース側駆動回路９０４で構成される。画素部のスイッチング用ＴＦＴ９０５はｎチャネル型ＴＦＴであり、ゲート側駆動回路９０３に接続されたゲート配線９０６、ソース側駆動回路９０４に接続されたソース配線９０７の交点に配置されている。また、スイッチング用ＴＦＴ９０５のドレインは電流制御用ＴＦＴ９０８のゲートに接続されている。
【０１１９】
さらに、電流制御用ＴＦＴ９０８のソース側は電源供給線９０９に接続される。本実施例のような構造では、ＥＬ駆動電源線９０９には接地電位（アース電位）が与えられている。また、電流制御用ＴＦＴ９０８のドレインにはＥＬ素子９１０が接続されている。また、このＥＬ素子９１０のカソードには所定の電圧（本実施例では１０〜１２Ｖ）が加えられる。
【０１２０】
そして、外部入出力端子となるＦＰＣ９１１には駆動回路まで信号を伝達するための入出力配線（接続配線）９１２、９１３、及びＥＬ駆動電源線９０９に接続された入出力配線９１４が設けられている。また、ここでは固定基板９１５でパッケージングしている。
【０１２１】
また、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【０１２２】
［実施例５］
本発明の実施例を図１６〜図１８を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【０１２３】
図１６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。
【０１２４】
そして、基板１０１のＴＦＴを形成する表面に、後の工程で基板１０１を分離するために分離層１００を形成する。非晶質シリコン膜からなる分離層１００は１００〜５００ｎｍ（本実施の形態では３００ｎｍ）の厚さに形成される。分離層１００の成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層１００の上には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【０１２５】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シリコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。
【０１２６】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【０１２７】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１６（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【０１２８】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図１６（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【０１２９】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリコン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形成した。
【０１３０】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１３１】
そして、図１６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。
【０１３２】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間を実際のエッチング時間とした。
【０１３３】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。図１７（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１３４が形成される。
【０１３４】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４、１２６、１２８、１３０、１３２には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atomic/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１３５】
この工程において、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１、１３３において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【０１３６】
次に、図１７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１７０が形成される。
【０１３７】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１４９を形成する。
【０１３８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【０１３９】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm36の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題はな生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【０１４０】
その後、図１８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。
【０１４１】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【０１４２】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１４３】
次いで、第２の層間絶縁膜を有機絶縁物材料で形成する。このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【０１４４】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。
【０１４５】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。
【０１４６】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、第６のフォトマスク（ＰＭ６）によりパターニングすることによって画素電極（図１８（Ｂ）において１８０で示す）を形成した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【０１４７】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ１１００、第１のｎチャネル型ＴＦＴ１１０１、第２のｐチャネル型ＴＦＴ１１０２、第２のｎチャネル型ＴＦＴ１１０３、画素部には画素ＴＦＴ１１０４、保持容量１１０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４８】
駆動回路の第１のｐチャネル型ＴＦＴ１１００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【０１４９】
第１のｎチャネル型ＴＦＴ１１０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１５０】
駆動回路の第２のｐチャネル型ＴＦＴ１１０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【０１５１】
駆動回路の第２のｎチャネル型ＴＦＴ１１０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【０１５２】
〔実施例６〕
本実施例では、実施例５で得られたアクティブマトリクス基板から液晶表示装置を作製する例を示す。
【０１５３】
実施例５に従い図１８（Ｂ）の状態を得た後、配向膜を形成し、固定基板とシール材で貼り合わせる。なお、透光性を有する固定基板１００１には対向電極１００２、配向膜１００３が形成されている。また、図示しないがスペーサとシール材に含まれるフィラーとで基板間隔が保たれている。また、基板間には液晶１００４が充填される。
【０１５４】
次いで、実施例２に示したように基板全体をフッ化ハロゲンを含むガス中に晒し、分離層１００の除去を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１５５】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで分離層１００が選択的にエッチングされ、最終的には完全に除去される。
【０１５６】
本実施例の場合、分離層１００は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第１の基板１０１と下地膜１０２が分離される。
【０１５７】
次いで、下地膜１０２と第２の基板（プラスチック基板）１１０８とを接着層１１０７で貼り合わせる。（図１２）また、第２の基板（プラスチック基板）１１０８上には、画素部においては各画素電極毎にＲＧＢのいずれかのカラーフィルタ１１０６が配置されている。また、遮光するため各ＴＦＴと重なるように赤色のカラーフィルタが配置されている。なお、図１２の画素部は赤（Ｒ）の画素のものである。また、図１３に緑（Ｇ）または青（Ｂ）の画素の場合における画素部の断面構造図の一例を示した。ＴＦＴと重なるカラーフィルタは赤のカラーフィルタ１１０６ａとし、開口部１１０９と重なるカラーフィルタは緑（Ｇ）または青（Ｂ）のカラーフィルタ１１０６ｂを配置する。
【０１５８】
また、図１２、図１３、及び図１６〜図１８には端子部を図示していないが、実施例２または実施例３で示した端子部のいずれか一の構成と同様に分離層に達するコンタクトホールを形成し、所望の配線と接続する電極を作製すればよい。
【０１５９】
〔実施例７〕
実施例６に示したカラーフィルタ１１０６において、図１４にストライプ状のカラーフィルタとした場合を適用した一例を本実施例に示す。図１４（Ａ）は基板１４００上に設けられた画素部１４０１、ソース線側駆動回路１４０２、及びゲート線側駆動回路１４０３とカラーフィルタ１４０４〜１４０５との配置関係を簡略に示した上面図である。本実施例は、周辺回路である駆動回路１４０２、１４０３上に赤のカラーフィルタ（Ｒ）１４０４ａ、１４０４ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部１４０１上にはストライプ状にカラーフィルタ（Ｂ）１４０５ｂ、カラーフィルタ（Ｒ）１４０５ａ、カラーフィルタ（Ｇ）１４０５ｃが繰り返し配置されている。図１４（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図１４（Ｂ）に示すように画素ＴＦＴ部１４０７を保護するカラーフィルタ１４０５ｄが各画素毎に形成されている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ１４０５ｄはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
【０１６０】
〔実施例８〕
本実施例は実施例７とは異なるカラーフィルタの配置の例を図１５に示す。
【０１６１】
図１５（Ａ）は基板１５００上に設けられた画素部１５０１、ソース線側駆動回路１５０２、及びゲート線側駆動回路１５０３とカラーフィルタ１５０４、１５０５との配置関係を簡略に示した上面図である。本発明は、周辺回路である駆動回路１５０２、１５０３上に赤のカラーフィルタ（Ｒ）１５０４が設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部１５０１上にはマトリクス状にカラーフィルタ（Ｂ）１５０５ｂ、カラーフィルタ（Ｇ）１５０５ｃが配置され、それらの間隙を埋めるようにカラーフィルタ（Ｒ）１５０５ａが形成されている。図１５（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図１５（Ｂ）に示すように画素ＴＦＴ部１５０７を保護するカラーフィルタ１５０５ａは互いに繋がっている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ１５０５ａはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
【０１６２】
〔実施例９〕
実施例５〜８を用いて得られたアクティブマトリクス型液晶表示装置の構成を図１９の斜視図を用いて説明する。なお、図１９において、図１２、図１３、図１６〜図１８と同じ符号同士は対応している。図１９においてアクティブマトリクス型液晶表示装置は、プラスチック基板１１０８上に形成された、画素部１２０４と、走査信号駆動回路１２０５と、画像信号駆動回路１２０６とその他の信号処理回路１２０７とで構成される。画素部１２０４には画素ＴＦＴ１１０４と保持容量１１０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０５と、画像信号駆動回路１２０６はそれぞれゲート配線２２４とソース配線１６４で画素ＴＦＴ１１０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１２０８が外部入力端子１２０１に接続していて画像信号などを入力するのに用いる。そして接続配線１２０３でそれぞれの駆動回路に接続している。また、基板１１０８には図示していないが、カラーフィルタが設けられている。
【０１６３】
〔実施例１０〕
実施例１〜４ではＥＬ素子を用いた電気光学装置を例にして説明してきたが、本願発明はＥＣ（エレクトロクロミクス）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）または半導体を用いた発光ダイオードを有する電気光学装置に用いることも可能である。
【０１６４】
［実施例１１］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１６５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２１及び図２２に示す。
【０１６６】
図２１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１６７】
図２１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１６８】
図２１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１６９】
図２１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７０】
図２１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１７１】
図２１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１７２】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４に適用することができる。
【０１７３】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１７４】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１７６】
【発明の効果】
本発明は、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板（素子形成基板）を用いるため、電気特性の高い半導体素子を作製することができる。さらに、半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体を貼り合わせる。
【０１７７】
そのため、プラスチック支持体を支持基板とし、且つ、高性能な電気光学装置を作製することが可能となる。また、支持基板がプラスチックであるため、フレキシブルな電気光学装置にすることもでき、且つ、軽量な電気光学装置とすることが可能である。
【０１７８】
また、半導体素子及び発光素子が設けられた下地膜とプラスチック支持体との間にカラーフィルタを設けることによりカラー化を達成するとともに、ＴＦＴの遮光膜として機能させることができ、装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のＥＬ表示装置を示す図。
【図２】 各画素における発光方向を示す図。
【図３】 本発明の上面図を示す図。
【図４】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図５】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図６】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図７】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図８】 ＥＬ表示装置の作製工程を示す図。（実施例２）
【図９】 ＥＬ表示装置の作製工程を示す図。（実施例２）
【図１０】 本発明のＥＬ表示装置の端子部を示す図。
【図１１】 本発明のＥＬ表示装置の外観を示す図。
【図１２】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１３】 液晶表示装置の画素部の断面構造図。
【図１４】 カラーフィルタの画素の配置例を示す図。
【図１５】 カラーフィルタの画素の配置例を示す図。
【図１６】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１７】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１８】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１９】 ＡＭ−ＬＣＤの外観を示す図。
【図２０】 非単結晶珪素膜に対する吸収率を示す図。
【図２１】 電子機器の一例を示す図。
【図２２】 電子機器の一例を示す図。
【発明の属する技術分野】
本願発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）もしくは電極間に液晶を挟んだ素子（以下、液晶素子という）を有する装置（以下、液晶表示装置あるいは液晶モジュールという）を含む半導体装置およびその作製方法に関する。例えば、液晶表示装置や発光装置に代表される電気光学装置およびその様な電気光学装置（電子装置）を部品として搭載した電子機器（電子器具）に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴという）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置や発光装置のスイッチング素子として開発が急がれている。
【０００４】
また、近年、軽量化のため、フレキシブルなプラスチックフィルムの上に発光素子やＴＦＴを形成することが試みられているが、現状では、ガラス基板上に形成したＴＦＴと比べ良好なＴＦＴは作製されていない。
【０００５】
ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を利用した発光素子（以下、ＥＬ素子という）を用いた発光装置（以下、ＥＬ表示装置あるいはＥＬモジュールという）の開発が進んでいる。ＥＬ表示装置は、陽極と陰極との間にＥＬ材料を挟んだ構造のＥＬ素子を含む構造からなっている。この陽極と陰極との間に電圧を加えることによって、ＥＬ材料中に電流を流してキャリアを再結合させ、発光する。このようにＥＬ表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不必要である。加えて、視野角が広く、軽量であり、且つ、低消費電力である。
【０００６】
また、このＥＬ表示装置においては、赤色、緑色、あるいは青色を有する光を発光するＥＬ素子をマトリクス状に配置するカラー化方式と、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式とがある。
【０００７】
赤色、緑色、あるいは青色を有する光を発光するＥＬ素子を用いたＥＬ表示装置では、色ごとにＥＬ材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。
【０００８】
また、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを画素に対応する位置に形成し、これにより画素ごとに取り出す光の色を変えるものである。なお、画素に対応した位置とは、画素電極と一致する位置を指す。このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。また、カラーフィルタの遮光マスクは、一般的に金属膜または黒色顔料を含有した有機膜で構成されている。
【０００９】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲート線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板上に形成されている。原理的には上記に示したカラーフィルタを用いたＥＬ表示装置のカラー化方式と同様である。そして、素子基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。
【００１０】
【発明が解決しようとする課題】
本願発明は、プラスチック支持体（プラスチックフィルムもしくはプラスチック基板を含む）を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする。
【００１１】
また、遮光マスクとして金属膜を用いた液晶表示装置では、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、遮光マスクを他の配線と絶縁するために有機膜を用いた場合、製造工程が増加するという問題が生じていた。
【００１２】
【課題を解決するための手段】
本願発明は、プラスチックに比べて耐熱性のある基板（ガラス基板、石英基板、シリコン基板、金属基板、もしくはセラミックス基板）の上に必要な素子を形成し、後にそれらの素子を室温の処理によりプラスチック支持体に移すことを特徴としている。
【００１３】
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子並びに発光素子を指す。
【００１４】
また、プラスチック支持体としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）を用いることができる。
【００１５】
本明細書で開示する発明の構成は、
基板上に接着層と、
前記接着層上に絶縁膜と、
前記絶縁膜上に発光素子とを有し、
前記発光素子から発光した光は、前記基板を通過して放射されることを特徴とする半導体装置である。
【００１６】
上記構成において、前記基板は、有機材料からなるプラスチック基板である。また、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はＴＦＴを有している。
【００１７】
また、各上記構成において、前記基板上にカラーフィルタが、発光素子と重なる位置に設けられている。なお、ここではカラーフィルタとして、パターニングされた１つの着色層（単色）を指している。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。また、前記カラーフィルタのうち、赤色のカラーフィルタが、少なくとも前記ＴＦＴのチャネル形成領域と重なる位置に設けられていることを特徴としている。
【００１８】
また、各上記構成において、前記基板に対向して固定基板が前記発光素子上に設けられている。
【００１９】
また、他の発明の構成は、
ＴＦＴが設けられ、且つ有機材料からなる第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板との間に保持された液晶材料とを有し、
前記第１の基板と前記ＴＦＴとの間にカラーフィルタを備えたことを特徴とする半導体装置である。
【００２０】
上記構成において、前記有機材料からなる第１の基板は、プラスチック基板である。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。また、前記カラーフィルタは、少なくともＴＦＴのチャネル形成領域と重なる位置に設けられていることを特徴としている。また、前記カラーフィルタとともにブラックマスクを有していることを特徴としている。
【００２１】
また、上記構造を実現するための作製方法に関する発明の構成は、
第１の基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に発光素子を形成する工程と、
前記発光素子上に第１接着層を用いて固定基板を貼り合わせる工程と、
フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第１の基板を分離する工程と、
前記絶縁膜と第２の基板とを第２接着層を用いて貼り合わせる工程とを有し、
前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法である。
【００２２】
上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴としている。また、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２３】
また、上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。
【００２４】
また、作製方法に関する他の発明の構成は、
第１の基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に活性層、ゲート絶縁膜、ゲート電極を形成する工程と、
前記ゲート電極を覆う第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に配線及び画素電極を形成する工程と、
対向電極を設けた固定基板をシール剤により前記第１の基板の上に貼り合わせる工程と、
前記画素電極と前記対向電極との間に液晶を注入する工程と、
前記分離層をフッ化ハロゲンを含むガスに晒すことにより除去して第１の基板を分離する工程と、
前記絶縁膜と第２の基板とを接着層を用いて貼り合わせる工程とを有し、
前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。
【００２６】
また、上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴としている。また、前記固定基板として透光性を有する基板を用いることを特徴としている。
【００２７】
また、上記構成において、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２８】
また、前記分離層を除去して第１の基板を分離する工程としては、公知の技術、例えば分離層としてシリコンを用い、レーザー光を照射することによって分離してもよい。
【００２９】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００３０】
(実施の形態１)
図１は、本願発明の一例（ＥＬ表示装置）を示したものである。
【００３１】
プラスチック基板（第２の基板）１１と下地膜１２とが第２接着層５８で接着されている。また、下地膜１２上には画素部を構成するスイッチング用ＴＦＴ２０１、電流制御用ＴＦＴ２０２、駆動回路を構成するｐチャネル型ＴＦＴ２０５、ｎチャネル型ＴＦＴ２０４が設けられている。なお、各ＴＦＴは、各ＴＦＴの活性層（チャネル形成領域１７ａ、１７ｂ、２９、３８、４２、ソース領域１３、２６、３５、４０、ドレイン領域１４、２７、３６、４１、ＬＤＤ領域１５ａ〜ｄ、３７を含む）と、活性層を覆うゲート絶縁膜１８と、ゲート絶縁膜を介してチャネル形成領域と重なるゲート電極１９ａ、１９ｂ、３０、３９、４３と、ゲート電極を覆う第１層間絶縁膜２０と、第１層間絶縁膜上に前記活性層に達するソース配線２１、３１、４４、４５、及びドレイン配線２２、３２、４６と、ソース配線及びドレイン配線を覆う第１パッシベーション膜４７と、第１パッシベーション膜を覆う第２層間絶縁膜４８とを含む。ただし、電流制御用ＴＦＴ２０２においては、第２層間絶縁膜４８上にドレイン配線３２に達する画素電極（陽極）４９と、画素電極上にＥＬ層５１と、ＥＬ層上に陰極５２と、陰極上に保護電極５３とを有している。
【００３２】
また、保護電極を覆う第２パッシベーション膜５４と固定基板５６とを接着させる第１接着層５５が設けられている。この固定基板５６は、素子と基板とを分離する際、素子を固定するためのものであり、固定基板５６は、ガラス基板、石英基板、セラミック基板、シリコン基板、もしくはプラスチック基板であればよい。
【００３３】
図１に示したＥＬ表示装置の発光方向は、図中の矢印の方向であり、発光した光は、カラーフィルタ５７を通過し、第２の基板１１を通過して放射される。
【００３４】
また、本願発明は、第２の基板１１において貼り合わせる面側にカラーフィルタ５７が設けられていることも特徴の一つである。また、図３に示すように第２の基板１１上に駆動回路部（ゲート線側駆動回路３０３、ソース線側駆動回路３０４）及び画素部３０２のＴＦＴ素子の遮光膜としてカラーフィルタ５７を配置していることを特徴としている。また、画素部において、図２に画素部（Ｒ）３０１、画素部（Ｇ）３０２、画素部（Ｂ）３０３のそれぞれに対応するカラーフィルタ３０４〜３０８の配置例を示す。特に遮光膜としてカラーフィルタを用いる場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。参考までに非単結晶珪素膜５５ｎｍに対する吸収率と照射される波長との関係を図２０に示した。
【００３５】
本発明において、光の劣化から保護するためにＴＦＴのゲート電極の下方、即ちチャネル形成領域の下方にカラーフィルタ（Ｒ）を形成する。
【００３６】
また、カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを用いることができる。
【００３７】
なお、プラスチック基板上のカラーフィルタを保護するために保護絶縁膜を形成してもよい。保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割を果たす。こうすることによって劣化しやすいカラーフィルタを保護できる。また、耐熱性も向上することができる。また、カラーフィルタを覆う平坦化のための絶縁膜を形成してもよい。加えて、カラーフィルタとともにブラックマトリクスを形成してもよい。
【００３８】
また、本願発明は上記構成を実現するための工程として、ＴＦＴ素子をシリコン膜（シリコンゲルマニウム膜も含む）からなる分離層（膜厚１００〜５００ｎｍ）の上に形成しておき、最終工程にてフッ化ハロゲンを含むガスを用いて分離層を除去することを特徴としている。その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチック支持体に接着することが可能となる。このフッ化ハロゲンによるシリコン膜のエッチングは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく行うことができる。
【００３９】
フッ化ハロゲンとは化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される物質であり、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ3）、一フッ化臭素（ＢｒＦ）、三フッ化臭素（ＢｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨウ素（ＩＦ3）を用いることができる。また、シリコン膜は結晶質シリコン膜であっても非晶質シリコン膜であっても良い。このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択比が大きく、シリコン膜の選択的なエッチングが可能である。
【００４０】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされるが、他のフッ化物（四フッ化炭素（ＣＦ4）もしくは三フッ化窒素）であってもプラズマ状態とすることで本願発明に用いることは可能である。
【００４１】
加えて、物理的な作用（光、熱など）、化学的な作用（薬液との反応など）、あるいは機械的な作用（引張力、振動など）のいずれか一または複数の作用を受けることで基板から分離させてもよい。
【００４２】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなるＥＬ表示装置の軽量化を図ることができる。また、組み立てが容易となる。
【００４３】
(実施の形態２)
図１２は、本願発明の一例（液晶表示装置）を示したものである。
【００４４】
第２の基板（プラスチック基板）１１０８上にカラーフィルタ１１０６を設けられ、第１の接着層１１０７によりＴＦＴ素子の下地膜と接着されている。なお、ここでは、赤色、青色、緑色の画素のうち、赤色の画素部を示している。また、固定基板１００１には対向電極１００２、配向膜１００３が設けられている。ただし、固定基板は透光性を有した基板である。また、ＴＦＴ素子と固定基板は、図示していないがシール材で接着されている。画素部の画素電極と対向基板との間には液晶１００４が挟持されている。
【００４５】
図１２において、最も特徴的である点は、カラーフィルタが設けてある面を内側にして貼り合わせている点である。また、カラーフィルタの配置は図１４、図１５に示したようにする。このように、駆動回路部及び画素部のＴＦＴ素子の遮光膜としてカラーフィルタを配置した場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。また、カラーフィルタからなる遮光膜とＴＦＴの半導体膜との距離が近いため、効率よく遮光することができる。
【００４６】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなる液晶表示装置の軽量化を図ることができる。また、組み立てが容易となる。
【００４７】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
［実施例１］
本願発明の実施例について図４〜図７を用いて説明する。ここでは、第１の基板５００上に画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００４９】
図４（Ａ）において、５００は素子が形成される基板（以下、素子形成基板という）であり、その上には非晶質シリコン膜からなる分離層５０１ａが１００〜５００ｎｍ（本実施の形態では３００ｎｍ）の厚さに形成される。本実施の形態では素子形成基板（第１の基板）５００としてガラス基板を用いるが、石英基板、シリコン基板、金属基板もしくはセラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。
【００５０】
また、分離層５０１ａの成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層５０１ａの上には酸化シリコン膜からなる絶縁膜５０１ｂが２００ｎｍの厚さに形成される。絶縁膜５０１ｂの形成は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【００５１】
次に、絶縁膜５０１ｂの上に５０ｎｍの厚さの非晶質シリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【００５２】
ここから図４（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【００５３】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【００５４】
次に、図４（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【００５５】
次に、図４（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【００５６】
次に、図４（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【００５７】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【００５８】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。なお、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図４（Ｄ））
【００５９】
次に、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃、１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【００６０】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。（図４（Ｅ））
【００６１】
次に、図５（Ｂ）に示すように、レジストマスク５１５a、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【００６２】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【００６３】
次に、図５（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６４】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００６５】
次に、図５（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図５（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【００６６】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【００６７】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図５（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６８】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２１〜５２４を形成する。なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。
【００６９】
具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）または、導電性を有するシリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【００７０】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【００７１】
また、この時、ゲート電極５２２はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２３a、５２３bは断面では二つに見えるが、実際は電気的に接続されている。
【００７２】
次に、図６（Ａ）に示すように、ゲート電極５２１〜５２４をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２５〜５３２にはｎ型不純物領域５２０の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【００７３】
次に、図６（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３３a〜５３３ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３４〜５３８を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【００７４】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図６（Ａ）の工程で形成したｎ型不純物領域５２８〜５３０の一部を残す。この残された領域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域１５a〜１５dに対応する。
【００７５】
次に、図６（Ｃ）に示すように、レジストマスク５３３a〜５３３ｄを除去し、新たにレジストマスク５３９を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０〜５４３を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００７６】
なお、不純物領域５４０〜５４３には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【００７７】
次に、図６（Ｄ）に示すように、レジストマスク５３９を除去した後、第１層間絶縁膜５４４を形成する。第１層間絶縁膜５４４としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【００７８】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【００７９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８０】
なお、水素化処理は第１層間絶縁膜５４４を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【００８１】
次に、図７（Ａ）に示すように、第１層間絶縁膜５４４に対してコンタクトホールを形成し、ソース配線５４５〜５４８と、ドレイン配線５４９〜５５１を形成する。加えて、分離層を効率よく除去するために、画素の各所に分離層５０１ａまで達するコンタクトホールを形成する。また、ここでは図示しないが、外部の配線と接続させるために端子部において、分離層５０１ａまで達するコンタクトホールを形成し、ソース配線またはドレイン配線と接続する配線を形成している。また、上記分離層５０１ａまで達するコンタクトホールは、第１層間絶縁膜５４４、ゲート絶縁膜５１４、下地膜５０１ｂを順次エッチングすることによって形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【００８２】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５２を形成する。本実施例では第１パッシベーション膜５５２として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【００８３】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４４に供給され、熱処理を行うことで、第１パッシベーション膜５５２の膜質が改善される。それと同時に、第１層間絶縁膜５４４に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８４】
次に、図７（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５３を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５３はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【００８５】
次に、第２層間絶縁膜５５３、第１パッシベーション膜５５２にドレイン配線５５１に達するコンタクトホールを形成し、画素電極（陽極）５５４を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【００８６】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５４に対応する位置に開口部を形成して第３層間絶縁膜５５５を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【００８７】
次に、ＥＬ層５５６及び陰極（ＭｇＡｇ電極）５５７を、真空蒸着法を用いて大気解放しないで連続形成する。 なお、ＥＬ層５５６の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５７の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【００８８】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【００８９】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【００９０】
なお、ＥＬ層５５６としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【００９１】
なお、緑色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3（トリス−８−キノリノラトアルミニウム錯体）を用い、キナクリドンもしくはクマリン６をドーパントとして添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3を用い、ＤＣＪＴ、ＤＣＭ１もしくはＤＣＭ２をドーパントとして添加する。また、青色の発光層を形成する時は、発光層の母体材料としてＢＡｌｑ3（２−メチル−８−キノリノールとフェノール誘導体の混合配位子を持つ５配位の錯体）を用い、ペリレンをドーパントとして添加する。
【００９２】
勿論、上記有機材料に限定する必要はなく、公知の低分子系有機ＥＬ材料、高分子系有機ＥＬ材料もしくは無機ＥＬ材料を用いることが可能である。高分子系有機ＥＬ材料を用いる場合は塗布法を用いることもできる。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。
【００９３】
また、保護電極５５８としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５５８はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【００９４】
最後に、窒化珪素膜でなる第２パッシベーション膜５５９を３００ｎｍの厚さに形成する。実際には保護電極５５８がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５５９を形成しておくことで、ＥＬ素子の信頼性をさらに高めることができる。
【００９５】
こうして第１の基板５００上に図７（Ｃ）に示すような構造のアクティブマトリクス型ＥＬ表示装置が完成する。なお、実際には、図７（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【００９６】
［実施例２］
本実施例では、実施例１の工程終了後、実施例１で第１の基板上に形成されたＴＦＴ及びＥＬ素子をプラスチック基板に移す工程の一例を図８、図９に説明する。
【００９７】
まず、実施例１に従って図７（Ｃ）の状態を得る。ただし、本実施例では、カラーフィルタを用いるため、白色発光の有機ＥＬ層を備えたＥＬ素子を用いた。具体的には、発光層として、特開平８−９６９５９号公報または特開平９−６３７７０号公報に記載された材料を用いれば良い。本実施例では発光層として１，２−ジクロロメタンに、ＰＶＫ（ポリビニルカルバゾール）、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェニル）−５−（４''−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエン）、ナイルレッドを溶解したものを用いる。
【００９８】
なお、図８（Ａ）は、図７（Ｃ）に対応している。また、図７（Ｃ）中の第１の基板５００は第１の基板６００に対応し、分離層５０１ａは分離層６０１に対応している。ただし、実施例１では示さなかったが図８（Ａ）では端子部も示している。端子部においてソース配線またはドレイン配線と接続している配線は分離層６０１と接して形成されている。
【００９９】
次に、図８（Ｂ）に示すように、第１接着層６０３により素子を固定するための基板（以下、固定基板という）６０２を貼り合わせる。本実施の形態では固定基板６０２として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着層６０３としては、後に分離層６０１を除去する際に選択比のとれる材料を用いる必要がある。
【０１００】
代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透過する材料であることが必要である。
【０１０１】
図８（Ｂ）のプロセスを行うことによりパッケージング処理と同様に、ＥＬ素子を完全に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０１０２】
次に、図８（Ｃ）に示すように、ＥＬ素子の形成された第１の基板６００全体を、フッ化ハロゲンを含むガス中に晒し、分離層６０１の除去を行う。本実施の形態ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１０３】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで分離層６０１が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。
【０１０４】
本実施例の場合、分離層６０１は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第１の基板６００と下地膜が分離される。このとき、ＴＦＴ及びＥＬ素子は薄膜を積層して形成されているが、固定基板６０２に移された形で残る。
【０１０５】
なお、ここでは分離層６０１が端部からエッチングされていくことになるが、第１の基板６００が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。従って、第１の基板６００が対角３インチ以下（好ましくは対角１インチ以下）である場合に望ましい。
【０１０６】
こうして固定基板６０２にＴＦＴ及びＥＬ素子を移したら、図９（Ａ）に示すように、第２接着層６０８を形成し、プラスチック基板である第２基板６０５を貼り合わせる。なお、第２の基板６０５には、画素部において、各画素及びＴＦＴの位置に対応するカラーフィルタ６０６が設けられ、端子部において端子接続部６０７と、露呈した配線と接するように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤６０９とが設けられている。
【０１０７】
このとき、各カラーフィルタ６０６はスピンコート法とフォトリソグラフィ技術との組み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィルム上に形成することができる。カラーフィルタは、顔料を含んだアクリル樹脂（富士フィルムオーリン製）を膜厚１〜２μｍのものを用いた。また、素子形成基板上にカラーフィルタを形成する場合に比べて、歩留まりの向上が期待できる。
【０１０８】
また、第２接着層６０８としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化シリコン膜）を用いても良い。
【０１０９】
こうして第１の基板６００から第２の基板６０５へとＴＦＴ及びＥＬ素子が移される。その結果、図９（Ｂ）に示したように、第２の基板６０５上に画素部６１２、駆動回路部６１１、端子部６１０が設けられたフレキシブルなＥＬ表示装置を得ることができる。
【０１１０】
また、固定基板６００と第２の基板６０５を同一材料（プラスチックフィルム）とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【０１１１】
［実施例３］
本実施例では実施例２に示した端子部とは異なる構造の端子部を図１０（Ａ）に示す。
【０１１２】
図１０（Ａ）において、ＴＦＴ素子及びＥＬ素子の構成は実施例２と同一であるので省略する。
【０１１３】
以下に図１０（Ａ）に示した端子部の作製方法を示す。まず、第２の基板上に、実施例２と同様にカラーフィルタを形成する。次いで、このカラーフィルタを覆う保護膜７０７を形成する。次いで、保護膜上に露呈された配線と重なる位置に第１電極７０４を形成する。次いで、この状態の第２基板と下地膜７００とを接着層で接着する。次いで、第２の基板７０５、保護膜７０７を順次エッチングして電極７０４に達するコンタクトホールを形成する。次いで、第２電極７０６を形成する。こうして図１０（Ａ）に示した端子部７０１が形成される。
【０１１４】
また、上記端子部とは構造が異なる他の例を図１０（Ｂ）に示す。
【０１１５】
図１０（Ｂ）において、画素部８０３及び駆動回路部８０２を形成する際、下地膜８００を形成する前に電極８０４を形成しておく。そして、貼り合わせる第２の基板８０５の端部と固定基板との端部をずらすことによって、電極８０４を露出させたままの状態とする。こうして端子部８０１が形成される。
【０１１６】
本実施例は、実施例１または実施例２と自由に組み合わせることが可能である。
【０１１７】
［実施例４］
実施例１及び実施例２に従い、パッケージング等の処理により気密性を高めたら、第２の基板（プラスチック基板）上に形成された素子又は回路から引き回された端子接続部６０７（図９（Ａ））と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１１８】
本実施例では、本実施例のアクティブマトリクス型ＥＬ表示装置の構成を図１１の斜視図を用いて説明する。本実施例のアクティブマトリクス型ＥＬ表示装置は、プラスチック基板９０１上に形成された、画素部９０２と、ゲート側駆動回路９０３と、ソース側駆動回路９０４で構成される。画素部のスイッチング用ＴＦＴ９０５はｎチャネル型ＴＦＴであり、ゲート側駆動回路９０３に接続されたゲート配線９０６、ソース側駆動回路９０４に接続されたソース配線９０７の交点に配置されている。また、スイッチング用ＴＦＴ９０５のドレインは電流制御用ＴＦＴ９０８のゲートに接続されている。
【０１１９】
さらに、電流制御用ＴＦＴ９０８のソース側は電源供給線９０９に接続される。本実施例のような構造では、ＥＬ駆動電源線９０９には接地電位（アース電位）が与えられている。また、電流制御用ＴＦＴ９０８のドレインにはＥＬ素子９１０が接続されている。また、このＥＬ素子９１０のカソードには所定の電圧（本実施例では１０〜１２Ｖ）が加えられる。
【０１２０】
そして、外部入出力端子となるＦＰＣ９１１には駆動回路まで信号を伝達するための入出力配線（接続配線）９１２、９１３、及びＥＬ駆動電源線９０９に接続された入出力配線９１４が設けられている。また、ここでは固定基板９１５でパッケージングしている。
【０１２１】
また、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【０１２２】
［実施例５］
本発明の実施例を図１６〜図１８を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【０１２３】
図１６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。
【０１２４】
そして、基板１０１のＴＦＴを形成する表面に、後の工程で基板１０１を分離するために分離層１００を形成する。非晶質シリコン膜からなる分離層１００は１００〜５００ｎｍ（本実施の形態では３００ｎｍ）の厚さに形成される。分離層１００の成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層１００の上には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【０１２５】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シリコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。
【０１２６】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【０１２７】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１６（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【０１２８】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図１６（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【０１２９】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリコン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形成した。
【０１３０】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１３１】
そして、図１６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。
【０１３２】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間を実際のエッチング時間とした。
【０１３３】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。図１７（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１３４が形成される。
【０１３４】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４、１２６、１２８、１３０、１３２には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atomic/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１３５】
この工程において、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１、１３３において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【０１３６】
次に、図１７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１７０が形成される。
【０１３７】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１４９を形成する。
【０１３８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【０１３９】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm36の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題はな生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【０１４０】
その後、図１８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。
【０１４１】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【０１４２】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１４３】
次いで、第２の層間絶縁膜を有機絶縁物材料で形成する。このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【０１４４】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。
【０１４５】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。
【０１４６】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、第６のフォトマスク（ＰＭ６）によりパターニングすることによって画素電極（図１８（Ｂ）において１８０で示す）を形成した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【０１４７】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ１１００、第１のｎチャネル型ＴＦＴ１１０１、第２のｐチャネル型ＴＦＴ１１０２、第２のｎチャネル型ＴＦＴ１１０３、画素部には画素ＴＦＴ１１０４、保持容量１１０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４８】
駆動回路の第１のｐチャネル型ＴＦＴ１１００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【０１４９】
第１のｎチャネル型ＴＦＴ１１０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１５０】
駆動回路の第２のｐチャネル型ＴＦＴ１１０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【０１５１】
駆動回路の第２のｎチャネル型ＴＦＴ１１０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【０１５２】
〔実施例６〕
本実施例では、実施例５で得られたアクティブマトリクス基板から液晶表示装置を作製する例を示す。
【０１５３】
実施例５に従い図１８（Ｂ）の状態を得た後、配向膜を形成し、固定基板とシール材で貼り合わせる。なお、透光性を有する固定基板１００１には対向電極１００２、配向膜１００３が形成されている。また、図示しないがスペーサとシール材に含まれるフィラーとで基板間隔が保たれている。また、基板間には液晶１００４が充填される。
【０１５４】
次いで、実施例２に示したように基板全体をフッ化ハロゲンを含むガス中に晒し、分離層１００の除去を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１５５】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで分離層１００が選択的にエッチングされ、最終的には完全に除去される。
【０１５６】
本実施例の場合、分離層１００は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第１の基板１０１と下地膜１０２が分離される。
【０１５７】
次いで、下地膜１０２と第２の基板（プラスチック基板）１１０８とを接着層１１０７で貼り合わせる。（図１２）また、第２の基板（プラスチック基板）１１０８上には、画素部においては各画素電極毎にＲＧＢのいずれかのカラーフィルタ１１０６が配置されている。また、遮光するため各ＴＦＴと重なるように赤色のカラーフィルタが配置されている。なお、図１２の画素部は赤（Ｒ）の画素のものである。また、図１３に緑（Ｇ）または青（Ｂ）の画素の場合における画素部の断面構造図の一例を示した。ＴＦＴと重なるカラーフィルタは赤のカラーフィルタ１１０６ａとし、開口部１１０９と重なるカラーフィルタは緑（Ｇ）または青（Ｂ）のカラーフィルタ１１０６ｂを配置する。
【０１５８】
また、図１２、図１３、及び図１６〜図１８には端子部を図示していないが、実施例２または実施例３で示した端子部のいずれか一の構成と同様に分離層に達するコンタクトホールを形成し、所望の配線と接続する電極を作製すればよい。
【０１５９】
〔実施例７〕
実施例６に示したカラーフィルタ１１０６において、図１４にストライプ状のカラーフィルタとした場合を適用した一例を本実施例に示す。図１４（Ａ）は基板１４００上に設けられた画素部１４０１、ソース線側駆動回路１４０２、及びゲート線側駆動回路１４０３とカラーフィルタ１４０４〜１４０５との配置関係を簡略に示した上面図である。本実施例は、周辺回路である駆動回路１４０２、１４０３上に赤のカラーフィルタ（Ｒ）１４０４ａ、１４０４ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部１４０１上にはストライプ状にカラーフィルタ（Ｂ）１４０５ｂ、カラーフィルタ（Ｒ）１４０５ａ、カラーフィルタ（Ｇ）１４０５ｃが繰り返し配置されている。図１４（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図１４（Ｂ）に示すように画素ＴＦＴ部１４０７を保護するカラーフィルタ１４０５ｄが各画素毎に形成されている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ１４０５ｄはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
【０１６０】
〔実施例８〕
本実施例は実施例７とは異なるカラーフィルタの配置の例を図１５に示す。
【０１６１】
図１５（Ａ）は基板１５００上に設けられた画素部１５０１、ソース線側駆動回路１５０２、及びゲート線側駆動回路１５０３とカラーフィルタ１５０４、１５０５との配置関係を簡略に示した上面図である。本発明は、周辺回路である駆動回路１５０２、１５０３上に赤のカラーフィルタ（Ｒ）１５０４が設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部１５０１上にはマトリクス状にカラーフィルタ（Ｂ）１５０５ｂ、カラーフィルタ（Ｇ）１５０５ｃが配置され、それらの間隙を埋めるようにカラーフィルタ（Ｒ）１５０５ａが形成されている。図１５（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図１５（Ｂ）に示すように画素ＴＦＴ部１５０７を保護するカラーフィルタ１５０５ａは互いに繋がっている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ１５０５ａはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
【０１６２】
〔実施例９〕
実施例５〜８を用いて得られたアクティブマトリクス型液晶表示装置の構成を図１９の斜視図を用いて説明する。なお、図１９において、図１２、図１３、図１６〜図１８と同じ符号同士は対応している。図１９においてアクティブマトリクス型液晶表示装置は、プラスチック基板１１０８上に形成された、画素部１２０４と、走査信号駆動回路１２０５と、画像信号駆動回路１２０６とその他の信号処理回路１２０７とで構成される。画素部１２０４には画素ＴＦＴ１１０４と保持容量１１０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０５と、画像信号駆動回路１２０６はそれぞれゲート配線２２４とソース配線１６４で画素ＴＦＴ１１０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１２０８が外部入力端子１２０１に接続していて画像信号などを入力するのに用いる。そして接続配線１２０３でそれぞれの駆動回路に接続している。また、基板１１０８には図示していないが、カラーフィルタが設けられている。
【０１６３】
〔実施例１０〕
実施例１〜４ではＥＬ素子を用いた電気光学装置を例にして説明してきたが、本願発明はＥＣ（エレクトロクロミクス）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）または半導体を用いた発光ダイオードを有する電気光学装置に用いることも可能である。
【０１６４】
［実施例１１］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１６５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２１及び図２２に示す。
【０１６６】
図２１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１６７】
図２１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１６８】
図２１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１６９】
図２１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７０】
図２１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１７１】
図２１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１７２】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４に適用することができる。
【０１７３】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１７４】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１７６】
【発明の効果】
本発明は、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板（素子形成基板）を用いるため、電気特性の高い半導体素子を作製することができる。さらに、半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体を貼り合わせる。
【０１７７】
そのため、プラスチック支持体を支持基板とし、且つ、高性能な電気光学装置を作製することが可能となる。また、支持基板がプラスチックであるため、フレキシブルな電気光学装置にすることもでき、且つ、軽量な電気光学装置とすることが可能である。
【０１７８】
また、半導体素子及び発光素子が設けられた下地膜とプラスチック支持体との間にカラーフィルタを設けることによりカラー化を達成するとともに、ＴＦＴの遮光膜として機能させることができ、装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のＥＬ表示装置を示す図。
【図２】 各画素における発光方向を示す図。
【図３】 本発明の上面図を示す図。
【図４】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図５】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図６】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図７】 ＥＬ表示装置の作製工程を示す図。（実施例１）
【図８】 ＥＬ表示装置の作製工程を示す図。（実施例２）
【図９】 ＥＬ表示装置の作製工程を示す図。（実施例２）
【図１０】 本発明のＥＬ表示装置の端子部を示す図。
【図１１】 本発明のＥＬ表示装置の外観を示す図。
【図１２】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１３】 液晶表示装置の画素部の断面構造図。
【図１４】 カラーフィルタの画素の配置例を示す図。
【図１５】 カラーフィルタの画素の配置例を示す図。
【図１６】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１７】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１８】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１９】 ＡＭ−ＬＣＤの外観を示す図。
【図２０】 非単結晶珪素膜に対する吸収率を示す図。
【図２１】 電子機器の一例を示す図。
【図２２】 電子機器の一例を示す図。
Claims (11)
- 基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に発光素子を形成する工程と、
前記発光素子上に第１の接着層を用いて固定基板を貼り合わせる工程と、
前記分離層を除去して前記基板を分離する工程と、
前記絶縁膜と、カラーフィルタを有するプラスチック支持体とを第２の接着層を用いて貼り合わせる工程とを有することを特徴とする表示装置の作製方法。 - 基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に発光素子を形成する工程と、
前記発光素子上に第１の接着層を用いて固定基板を貼り合わせる工程と、
前記分離層を除去して前記基板を分離する工程と、
前記絶縁膜と、赤色のカラーフィルタ、緑色のカラーフィルタ、及び青色のカラーフィルタを有するプラスチック支持体とを第２の接着層を用いて貼り合わせる工程とを有することを特徴とする表示装置の作製方法。 - 請求項１または請求項２において、前記第１の接着層としてポリイミド、アクリル、ポリアミド、またはエポキシ樹脂を用いることを特徴とする表示装置の作製方法。
- 請求項１乃至３のいずれか一において、前記第２の接着層としてポリイミド、アクリル、ポリアミド、またはエポキシ樹脂を用いることを特徴とする表示装置の作製方法。
- 基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記薄膜トランジスタと電気的に接続される配線及び画素電極を形成する工程と、
対向電極を有する対向基板をシール剤により前記基板上に貼り合わせる工程と、
前記画素電極と前記対向電極との間に液晶を注入する工程と、
前記分離層を除去して前記基板を分離する工程と、
前記絶縁膜と、カラーフィルタを有するプラスチック支持体とを接着層を用いて貼り合わせる工程とを有することを特徴とする表示装置の作製方法。 - 基板上に分離層を形成する工程と、
前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記薄膜トランジスタと電気的に接続される配線及び画素電極を形成する工程と、
対向電極を有する対向基板をシール剤により前記基板上に貼り合わせる工程と、
前記画素電極と前記対向電極との間に液晶を注入する工程と、
前記分離層を除去して前記基板を分離する工程と、
前記絶縁膜と、赤色のカラーフィルタ、緑色のカラーフィルタ、及び青色のカラーフィルタを有するプラスチック支持体とを接着層を用いて貼り合わせる工程とを有することを特徴とする表示装置の作製方法。 - 請求項５または請求項６において、前記接着層としてポリイミド、アクリル、ポリアミド、またはエポキシ樹脂を用いることを特徴とする表示装置の作製方法。
- 請求項２または請求項６において、前記赤色のカラーフィルタ、前記緑色のカラーフィルタ、及び前記青色のカラーフィルタのうち、少なくとも前記薄膜トランジスタのチャネル形成領域と重なる位置に前記赤色のカラーフィルタが設けられていることを特徴とする表示装置の作製方法。
- 請求項１乃至８のいずれか一において、フッ化ハロゲンを含むガスに晒すことによって前記分離層を除去することを特徴とする表示装置の作製方法。
- 請求項１乃至９のいずれか一において、前記分離層としてシリコン膜を用いることを特徴とする表示装置の作製方法。
- 請求項１乃至１０のいずれか一において、前記絶縁膜として酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜を用いることを特徴とする表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023509A JP4712198B2 (ja) | 2000-02-01 | 2001-01-31 | 表示装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024540 | 2000-02-01 | ||
| JP2000-24540 | 2000-02-01 | ||
| JP2000024540 | 2000-02-01 | ||
| JP2001023509A JP4712198B2 (ja) | 2000-02-01 | 2001-01-31 | 表示装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011031236A Division JP5352604B2 (ja) | 2000-02-01 | 2011-02-16 | 発光装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001290439A JP2001290439A (ja) | 2001-10-19 |
| JP2001290439A5 JP2001290439A5 (ja) | 2008-03-06 |
| JP4712198B2 true JP4712198B2 (ja) | 2011-06-29 |
Family
ID=26584669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001023509A Expired - Fee Related JP4712198B2 (ja) | 2000-02-01 | 2001-01-31 | 表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4712198B2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827313B2 (ja) * | 2000-04-25 | 2011-11-30 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4718717B2 (ja) * | 2000-05-12 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 携帯用情報機器 |
| TW466888B (en) * | 2000-09-29 | 2001-12-01 | Ind Tech Res Inst | Pixel device structure and process of organic light emitting diode display |
| US7456810B2 (en) * | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| JP4451054B2 (ja) * | 2001-11-09 | 2010-04-14 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US7042024B2 (en) | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| JP4493905B2 (ja) * | 2001-11-09 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| JP2003229548A (ja) * | 2001-11-30 | 2003-08-15 | Semiconductor Energy Lab Co Ltd | 乗物、表示装置、および半導体装置の作製方法 |
| TWI264121B (en) * | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
| JP2003195973A (ja) * | 2001-12-21 | 2003-07-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2003202589A (ja) * | 2001-12-28 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| JP4567941B2 (ja) * | 2001-12-28 | 2010-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び表示装置の作製方法 |
| US6953735B2 (en) * | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
| JP2003288983A (ja) * | 2002-01-24 | 2003-10-10 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法、及び製造装置 |
| US7098069B2 (en) * | 2002-01-24 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of preparing the same and device for fabricating the same |
| JP2003282240A (ja) * | 2002-03-25 | 2003-10-03 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス表示パネル及び製造方法 |
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101079757B1 (ko) * | 2002-10-30 | 2011-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치의 제작방법 |
| JP2004192935A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| CN102290422A (zh) | 2003-01-15 | 2011-12-21 | 株式会社半导体能源研究所 | 显示装置及其制造方法、剥离方法及发光装置的制造方法 |
| JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4747481B2 (ja) * | 2003-03-24 | 2011-08-17 | コニカミノルタホールディングス株式会社 | 有機エレクトロルミネッセンス素子および表示装置 |
| JP2004303562A (ja) * | 2003-03-31 | 2004-10-28 | Dainippon Printing Co Ltd | 有機エレクトロルミネッセント素子用基板 |
| KR100490322B1 (ko) * | 2003-04-07 | 2005-05-17 | 삼성전자주식회사 | 유기전계발광 표시장치 |
| US6919681B2 (en) * | 2003-04-30 | 2005-07-19 | Eastman Kodak Company | Color OLED display with improved power efficiency |
| US6771028B1 (en) * | 2003-04-30 | 2004-08-03 | Eastman Kodak Company | Drive circuitry for four-color organic light-emitting device |
| KR100943273B1 (ko) * | 2003-05-07 | 2010-02-23 | 삼성전자주식회사 | 4-컬러 변환 방법 및 그 장치와 이를 이용한 유기전계발광표시장치 |
| JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
| JP4165478B2 (ja) | 2003-11-07 | 2008-10-15 | セイコーエプソン株式会社 | 発光装置及び電子機器 |
| GB0327093D0 (en) * | 2003-11-21 | 2003-12-24 | Koninkl Philips Electronics Nv | Active matrix displays and other electronic devices having plastic substrates |
| CN100543803C (zh) * | 2003-11-28 | 2009-09-23 | 株式会社半导体能源研究所 | 显示装置的制造方法 |
| KR101095293B1 (ko) | 2003-11-28 | 2011-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 제조 방법 |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP4707996B2 (ja) * | 2004-11-08 | 2011-06-22 | 共同印刷株式会社 | フレキシブルディスプレイ及びその製造方法 |
| TWI339835B (en) * | 2005-02-03 | 2011-04-01 | Chimei Innolux Corp | Pixel structure for a color display device, organic light emitting device module, electronic device and method of rendering color of a pixel in a display device |
| JP5238136B2 (ja) * | 2005-03-25 | 2013-07-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| WO2006104020A1 (en) | 2005-03-25 | 2006-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting element, light emitting device and electric appliance using the same |
| JP5084177B2 (ja) * | 2005-05-31 | 2012-11-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP1886355A4 (en) * | 2005-05-31 | 2015-04-01 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
| US20070002199A1 (en) * | 2005-06-30 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7459351B2 (en) * | 2005-08-16 | 2008-12-02 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing an AMOLED |
| JP4781082B2 (ja) * | 2005-10-24 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| JP5029473B2 (ja) * | 2008-04-11 | 2012-09-19 | 大日本印刷株式会社 | カラーフィルタ積層用接着性組成物 |
| KR102267235B1 (ko) | 2008-07-10 | 2021-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
| CN102239553B (zh) * | 2008-12-05 | 2014-08-27 | 皇家飞利浦电子股份有限公司 | 具有塑料基板的电子装置 |
| JP5134523B2 (ja) * | 2008-12-17 | 2013-01-30 | 株式会社日立ハイテクノロジーズ | 光学フィルム貼付け装置、光学フィルム貼付け方法、および表示用パネルの製造方法 |
| KR101702329B1 (ko) * | 2008-12-17 | 2017-02-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
| US8766269B2 (en) | 2009-07-02 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, lighting device, and electronic device |
| CN107731931B (zh) | 2009-10-21 | 2021-03-23 | 株式会社半导体能源研究所 | 显示装置和包括显示装置的电子设备 |
| KR20140000064A (ko) * | 2012-06-22 | 2014-01-02 | 삼성디스플레이 주식회사 | 광학 시트의 제조 방법 및 광학 시트를 구비하는 유기 발광 표시 장치의 제조 방법 |
| JP6308543B2 (ja) * | 2013-05-27 | 2018-04-11 | 新日鉄住金化学株式会社 | 有機ｅｌ表示装置の製造方法 |
| JP2015046391A (ja) * | 2013-08-01 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 発光装置、及び電子機器 |
| US9269914B2 (en) * | 2013-08-01 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, electronic device, and lighting device |
| JP2016038490A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 表示パネル、表示モジュール、及び電子機器 |
| US9472605B2 (en) * | 2014-11-17 | 2016-10-18 | Apple Inc. | Organic light-emitting diode display with enhanced aperture ratio |
| US10003023B2 (en) * | 2016-04-15 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| TW201824222A (zh) * | 2016-07-22 | 2018-07-01 | 半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| JP7050460B2 (ja) * | 2016-11-22 | 2022-04-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN111969032B (zh) * | 2020-08-31 | 2023-08-01 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162269A (ja) * | 1994-11-30 | 1996-06-21 | Dainippon Printing Co Ltd | 薄膜白色ｅｌ素子及びこれを用いたフルカラーディスプレイ |
| JPH1126734A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置 |
| JPH11251059A (ja) * | 1998-02-27 | 1999-09-17 | Sanyo Electric Co Ltd | カラー表示装置 |
| JP2000235348A (ja) * | 1999-02-17 | 2000-08-29 | Seiko Epson Corp | フィルタ付き表示装置の製造方法 |
-
2001
- 2001-01-31 JP JP2001023509A patent/JP4712198B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162269A (ja) * | 1994-11-30 | 1996-06-21 | Dainippon Printing Co Ltd | 薄膜白色ｅｌ素子及びこれを用いたフルカラーディスプレイ |
| JPH1126734A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置 |
| JPH11251059A (ja) * | 1998-02-27 | 1999-09-17 | Sanyo Electric Co Ltd | カラー表示装置 |
| JP2000235348A (ja) * | 1999-02-17 | 2000-08-29 | Seiko Epson Corp | フィルタ付き表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001290439A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4712198B2 (ja) | 表示装置の作製方法 | |
| JP5352604B2 (ja) | 発光装置及び電子機器 | |
| US11081505B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7859606B2 (en) | Semiconductor device | |
| US20050045917A1 (en) | Light emitting device, method of manufacturing the same and manufacturing apparatus therefor | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4064075B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |