JP5084177B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。半導体装置は、トランジスタを含むものに相当する。

近年、トランジスタを含む半導体装置の開発が進められている。このような半導体装置のうち、ガラス基板上に剥離層を形成し、剥離層上にトランジスタを形成し、次に、フッ化ハロゲン等のエッチング剤を用いて、剥離層を除去する技術がある（例えば、特許文献１参照）。
特許第３４０６７２７号

特許文献１に記載の技術を用いて、基板からトランジスタを分離し、可撓性を有する基板（例えばフィルム）を用いてトランジスタを封止すると、可撓性を有する半導体装置を提供することができる。また、上記の技術とは異なり、トランジスタが設けられた基板を研削研磨することにより、可撓性を有する半導体装置を提供することができる。

このような、可撓性を有する半導体装置は、外部から力が加えられたり、曲げたりすると、半導体装置が含むトランジスタに亀裂が発生することがあった。そして、亀裂がトランジスタに達して、トランジスタが損傷したり、破壊したりすることがあった。

亀裂８０は、段差がある領域８１を通って進行する傾向（図８（Ａ）（Ｂ）（Ｃ）（Ｄ）参照）があった。段差の発生は、２つの要因に大別される。１つは、絶縁表面を有する基板８２上に、第１の層８３と第２の層８４が積層されている場合において、第１の層８３に選択的に開口部８６が設けられていることを要因とする（図８（Ｃ）参照）。そして、第１の層８３に開口部８６が設けられていることにより、第２の層８４に、凹部が形成されていることを要因とする。もう１つは、基板８２と第２の層８４の間に、選択的に第１の層８３が設けられていることを要因とする（図８（Ｄ）参照）。

また、層８５の上面の形状が多角形状である場合、亀裂８０は、層８５の角の部分８７を通って進行する傾向があった（図８（Ｅ）（Ｆ）参照）。特に、角の部分８７が９０度以下の鋭角である場合、亀裂８０は、角の部分８７を通って進行する傾向が強かった。

本発明は、亀裂が段差の領域を通って進行する傾向や、亀裂が多角形状の層の角の部分を通る傾向があることを活用して、亀裂が進行する領域を、トランジスタが設けられた領域以外に制御することにより、トランジスタの損傷、破壊の発生を抑制することができる半導体装置を提供することを課題とする。

本発明の半導体装置は、第１の基板上に設けられた第１の絶縁層と、第１の絶縁層上に設けられたトランジスタと、トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に接続された導電層と、導電層を覆う第３の絶縁層と、第３の絶縁層上に設けられた第２の基板とを有する。トランジスタは、半導体層と、第４の絶縁層と、第２の導電層とを有する。第４の絶縁層は、半導体層と第２の導電層の間に設けられている。

上記の半導体装置において、トランジスタと重ならない領域において、第１の絶縁層、第２の絶縁層、第３の絶縁層及び第４の絶縁層から選択された一つ又は複数は、段差部を有することを特徴とする。段差部は、各絶縁層に開口部を設けることにより生じたものである。

また、トランジスタと重ならない領域において、第１の導電層と第２の導電層の一方又は両方と同じ層に、第３の導電層が設けられていることを特徴とする。また、トランジスタと重ならない領域において、第１の半導体層と同じ層に、第２の半導体層が設けられていることを特徴とする。

本発明の半導体装置は、開口部、第３の導電層又は第２の半導体層を設けることにより、段差部の領域を設けて、亀裂が進行する領域をトランジスタと重ならない領域（トランジスタと重なる領域以外）にする。そして、トランジスタの損傷、破壊の発生を抑制する。

つまり、段差部は、トランジスタと重ならない領域に、亀裂を進行させる。また、段差部は、トランジスタと重なる領域への亀裂の進行を防止する形状であることが好ましい。

なお、亀裂は、半導体装置に物理的な力が印加されるときに発生する。物理的な力が印加されるときとは、外部から力が加わるときであり、例えば、基板とトランジスタを分離するときなどに相当する。物理的な力が印加されるタイミングは、特に制約されず、例えば、半導体装置を作製する作製工程、半導体装置が完成した後などに相当する。なお、基板とトランジスタを分離する分離工程は、特に亀裂が発生しやすい。そのため、分離工程を含む半導体装置の作製方法に、本発明を適用することは有効である。

また、亀裂は、横方向である平面方向、縦方向である断面方向の一方または両方に発生する。

また、上記構成の本発明の半導体装置において、第３の導電層と第２の半導体層の一方又は両方は、多角形状であることを特徴とする。亀裂は、多角形状の層の角の部分を通る傾向がある。特に、多角形状の層の内角が９０度以下の鋭角である場合、亀裂は、角の部分を通る傾向が強い。従って、第３の導電層、第２の半導体層を多角形状にすることにより、亀裂が進行する領域を、より確実に制御することができる。

つまり、第３の導電層、第２の半導体層は、トランジスタと重ならない領域に、亀裂を進行させる形状である。また、第３の導電層、第２の半導体層は、トランジスタと重なる領域に、亀裂を進行させることを防止する形状（トランジスタと重なる領域への亀裂の進行を防止する形状）である。

また、上記構成の本発明の半導体装置において、第１の基板と第１の絶縁層の間に設けられた保護層を有することを特徴とする。また、第３の絶縁層と第２の基板の間に設けられた保護層を有することを特徴とする。

上記特徴により、半導体装置は曲がりにくくなるため、亀裂の発生を抑制することができる。また、外部からの作用により、半導体装置が曲がったとしても、トランジスタに与えられる衝撃を弱め、トランジスタの損傷、破壊の発生を抑制することができる。また、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制し、トランジスタの損傷、破壊の発生を抑制することができる。

また、第１の基板は、ガラス基板又はシリコン基板であり、なおかつ、第１の基板の厚さは、１００μｍ以下、好ましくは５０μｍ以下であることを特徴とする。または、第１の基板と第２の基板は、可撓性を有する基板であることを特徴とする。可撓性を有する基板とは、例えば、ポリエチレン等からなるフィルムに相当する。上記特徴により、可撓性を有する半導体装置を提供することができる。

上記の記載では、段差部は、各絶縁層に開口部を設けることにより生じたものであるが、本発明はこの構成に制約されない。段差部は、半導体層または導電層の一方または両方に開口部を設けることにより生じたものであってもよい。つまり、段差部は、絶縁層、半導体層および導電層から選択された１つまたは複数に開口部を設けることにより生じたものであってもよい。

本発明は、段差部の領域や多角形状の層を設けることにより、亀裂が進行する領域を、トランジスタと重ならない領域（トランジスタと重なる領域以外）にして、トランジスタの損傷、破壊の発生を抑制することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）

本発明の半導体装置について、図１、２を参照して説明する。

まず、本発明の半導体装置の上面構造について図１を参照して説明する。基板１１上には、第１の領域７１と第２の領域７２が設けられている（図１（Ａ）参照）。第１の領域７１は、トランジスタ、抵抗素子、容量素子等の素子が設けられる領域である。第２の領域７２は、段差部が設けられる領域である。第２の領域７２は、例えば、複数のトランジスタにより構成される回路と回路の境界、ある回路の周囲、トランジスタとトランジスタの境界、あるトランジスタの周囲等に設けられる。つまり、第２の領域７２は、第１の領域７１内の回路と回路の間、第１の領域７１の周囲、第１の領域７１内のトランジスタとトランジスタの間、第１の領域７１内のトランジスタの周囲等に設けられる。

図示する構成では、第１の領域７１には、複数のトランジスタを含む回路が１つ以上設けられ、第２の領域７２は、第１の領域７１の周囲に設けられている。なお、第２の領域７２内の領域４１〜５４は、段差部が設けられる領域である。また、領域４５、４６、４９、５０は、多角形状の層が設けられる領域である。多角形状の層は、その上面が多角形状の層である。なお、多角形状の層は、好ましくは、その内角を９０度以下にするとよい。内角を９０度以下にすると、亀裂が角の部分を通る傾向が強くなり、亀裂の進行の制御をより確実に行うことができるからである。

次に、本発明の半導体装置の断面構造について説明する（図２（Ａ）参照）。なお、図２（Ａ）は、図１（Ａ）の点Ａから点Ｂまでの断面図である。

本発明の半導体装置は、基板１１と、基板１１上に設けられた絶縁層１２と、絶縁層１２上に設けられた複数のトランジスタ１３とを有する。また、複数のトランジスタ１３を覆う絶縁層１４と、絶縁層１４に設けられた開口部を介して、複数のトランジスタ１３のソース領域又はドレイン領域に接続された導電層１５〜１８とを有する。また、導電層１５〜１８を覆う絶縁層３８と、絶縁層３８上に設けられた基板１９を有する。

複数のトランジスタ１３の各々は、半導体層２０、ゲート絶縁層２１、導電層２２を有する。導電層２２はゲート電極であり、半導体層２０と重なるように設けられている。半導体層２０は、ソース領域又はドレイン領域に相当する不純物領域２３と、チャネル形成領域２４とを有する。なお、複数のトランジスタ１３の各々は、半導体層２０上にゲート絶縁層２１が設けられ、ゲート絶縁層２１上に導電層２２が設けられたトップゲート型、導電層２２上にゲート絶縁層２１が設けられ、ゲート絶縁層２１上に半導体層２０が設けられたボトムゲート型のどちらのタイプでもよい。

本発明の半導体装置は、複数のトランジスタ１３が設けられていない領域、つまり、複数のトランジスタ１３と重ならない領域において、複数の絶縁層（絶縁層１２、１４、２１、３８）から選択された１つ又は複数に、段差部が設けられていることを特徴とする。つまり、複数の絶縁層（絶縁層１２、１４、２１、３８）から選択された１つ又は複数に、開口部が設けられていることを特徴とする。多くの場合において、開口部を設けることにより生じる段差部は、凹部である。

図示する構成では、絶縁層１２に、選択的に開口部２５、２６が設けられている。このように、選択的に開口部２５、２６を設けることにより、段差部を設けることができる。本発明は、段差部を設けることにより、亀裂が進行する領域を、複数のトランジスタ１３と重ならない領域（トランジスタと重なる領域以外）にして、複数のトランジスタ１３の損傷、破壊の発生を抑制することができる。

開口部２５、２６の形成は、フォトリソグラフィ法、レーザービームの照射等を用いて行う。また、複数の絶縁層（絶縁層１２、１４、２１、３８）から選択された１つ又は複数を、スクリーン印刷法、液滴吐出法（例えば、インクジェット法）等を用いて、予め、選択的に形成してもよい。

なお、上記の構成では、４層の絶縁層（絶縁層１２、１４、２１、３８）が設けられているが、本発明は、この構成に制約されない。半導体装置が含む複数の絶縁層から選択された一つ又は複数に、選択的に開口部を設ければよい。また、上記の構成では、絶縁層１２、１４、２１、３８の各々は、単層であるが、複数の層が積層された積層構造でもよい。

また、半導体装置が含む複数の絶縁層（上記の構成では絶縁層１２、１４、２１、３８）は、珪素の酸化物、珪素の窒化物、ポリイミド、アクリル、シロキサン等を用いて形成する。シロキサンとは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）、フルオロ基、又は、少なくとも水素を含む有機基とフルオロ基を用いたものである。

次に、上記とは異なる本発明の半導体装置の断面構造について説明する（図２（Ｂ）参照）。なお、図２（Ｂ）は、図１（Ａ）の点Ａから点Ｂまでの断面図である。

本発明の半導体装置は、基板１１と、基板１１上に設けられた絶縁層１２と、絶縁層１２上に設けられた複数のトランジスタ１３とを有する。また、複数のトランジスタ１３を覆う絶縁層１４と、絶縁層１４に設けられた開口部を介して、複数のトランジスタ１３のソース領域又はドレイン領域に接続された導電層１５〜１８とを有する。また、導電層１５〜１８を覆う絶縁層２７と、絶縁層２７に設けられた開口部を介して、導電層１５、１８に接続された導電層２８、２９を有する。また、導電層２８、２９を覆う絶縁層３０と、絶縁層３０上に設けられた絶縁層３１を有する。また、絶縁層３１を覆う基板１９を有する。導電層２８、２９は、アンテナとして機能する導電層に相当する。なお、アンテナとして機能する導電層は、１層に形成してもよいし、複数の層に渡って形成してもよい。

本発明の半導体装置は、複数のトランジスタ１３が設けられていない領域、つまり、複数のトランジスタ１３と重ならない領域において、導電層１５〜１８、導電層２８、２９、導電層２２から選択された１つ又は複数と同じ層に、新たな導電層を設けることを特徴とする。また、複数のトランジスタ１３と重ならない領域において、半導体層２０と同じ層に、新たな半導体層を設けることを特徴とする。多くの場合において、新たな導電層、新たな半導体層を設けることにより生じる段差部は、凸部である。

図示する構成では、半導体層２０と同じ層に、半導体層３２、３３が設けられている。このように、複数のトランジスタ１３が設けられていない領域に、導電層又は半導体層を設けることにより、段差部を設けることができる。本発明は、段差部を設けることにより、亀裂が進行する領域を、複数のトランジスタ１３と重ならない領域（トランジスタと重なる領域以外）にすることができ、複数のトランジスタ１３の損傷、破壊の発生を抑制することができる。

なお、上記の構成では、３層の導電層（導電層１５〜１８、導電層２８、２９、導電層２２）、１層の半導体層（半導体層２０）が設けられている。そして、上記の構成では、これらの３層の導電層又は１層の半導体層から選択された１つ又は複数と同じ層に、新たに導電層又は半導体層を設けることを特徴としているが、本発明は、この構成に制約されない。本発明は、半導体装置が含む全ての導電層、半導体装置が含む全ての半導体層から選択された１つ又は複数と同じ層に、新たに導電層又は半導体層を選択的に設ければよい。

また、上記の構成では、３層の導電層（導電層１５〜１８、導電層２８、２９、導電層２２）と１層の半導体層（半導体層２０）から選択された１つ又は複数と同じ層に、新たに導電層又は半導体層を設けることを特徴としているが、本発明はこの構成に制約されない。複数のトランジスタ１３と重ならない領域において、新たに絶縁層を選択的に設けることにより、凸部状の段差部を設けてもよい。

なお、図２（Ａ）に示す構成では、開口部を設けることにより段差部を設けており、図２（Ｂ）に示す構成では、導電層又は半導体層を選択的に設けることにより段差部を設けている。本発明は、これらの構成を組み合わせてもよい。

また、図示する構成では、複数のトランジスタ１３のみを形成しているが、本発明はこの構成に制約されない。基板１１上に設けられる素子は、半導体装置の用途によって適宜調整するとよい。例えば、電磁波を送受信する機能をもたせた半導体装置を形成する場合、基板１１上に複数のトランジスタのみ、又は基板１１上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。また、データを記憶する機能をもたせた半導体装置を形成する場合、基板１１上に複数のトランジスタと記憶素子（例えば、トランジスタ、メモリトランジスタ等）も形成するとよい。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置（例えば、ＣＰＵ、信号生成回路等）を形成する場合、基板１１上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。

次に、上記構成の本発明の半導体装置において、外部から与えられる力により、亀裂８０が生じた場合について説明する（図１（Ｂ）参照）。亀裂８０は、段差部が設けられた領域４１〜５４を通って進行している。また、多角形状の層が設けられた領域４５、４６、４９、５０の角の部分を通って進行している。従って、段差部の領域や多角形状の層を設けることにより、亀裂が進行する領域を、トランジスタと重ならない領域（トランジスタと重なる領域以外）にして、トランジスタの損傷、破壊の発生を抑制することができる。本発明の実施の形態は、他の実施の形態、他の実施例と自由に組み合わせることができる。
（実施の形態２）

本発明の半導体装置について、図３を参照して説明する。図３（Ａ）（Ｂ）は、図１（Ａ）の点Ａから点Ｂまでの断面図である。

本発明の半導体装置は、基板１１と、基板１１上に設けられた絶縁層１２と、絶縁層１２上に設けられた複数のトランジスタ１３とを有する（図３（Ａ）参照）。また、複数のトランジスタ１３を覆う絶縁層１４と、絶縁層１４に設けられた開口部を介して、複数のトランジスタ１３のソース領域又はドレイン領域に接続された導電層１５〜１８とを有する。また、導電層１５〜１８を覆う絶縁層３８と、絶縁層３８を覆う基板１９を有する。この構成の半導体装置は、基板１１と絶縁層１２の間に、保護層３５が設けられていることを特徴とする。

本発明の半導体装置は、基板１１と、基板１１上に設けられた絶縁層１２と、絶縁層１２上に設けられた複数のトランジスタ１３とを有する（図３（Ｂ）参照）。また、複数のトランジスタ１３を覆う絶縁層１４と、絶縁層１４に設けられた開口部を介して、複数のトランジスタ１３のソース領域又はドレイン領域に接続された導電層１５〜１８とを有する。また、導電層１５〜１８を覆う絶縁層２７と、絶縁層２７に設けられた開口部を介して、導電層１５、１８に接続された導電層２８、２９を有する。また、導電層２８、２９を覆う絶縁層３０、絶縁層３０上に設けられた絶縁層３１を有する。また、絶縁層３１を覆う基板１９を有する。この半導体装置は、基板１１と絶縁層１２の間に、保護層３６が設けられていることを特徴とする。また、絶縁層３１と基板１９の間に、保護層３７が設けられていることを特徴とする。

保護層３５〜３７は、導電性の材料又は絶縁性の材料からなり、好ましくは、硬度の高い材料からなる層である。硬度の高い材料とは、例えば、クロム（Ｃｒ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、シリコン（Ｓｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、炭素を含む薄膜（例えば、ダイヤモンドライクカーボン膜）等である。

本発明の半導体装置は、保護層３５〜３７を設けることにより、曲がりにくくなり、亀裂の発生を抑制することができる。また、外部からの作用により、半導体装置が曲がったとしても、複数のトランジスタ１３に与えられる衝撃を弱め、複数のトランジスタ１３の損傷、破壊の発生を抑制することができる。また、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制し、トランジスタの損傷、破壊の発生を抑制することができる。

なお、図３（Ａ）に示す構成では、１つの保護層３５が設けられており、図３（Ｂ）に示す構成では、２つの保護層３６、３７が設けられているが、本発明はこの構成に制約されない。また、より強度を高めるために、複数の保護層を積層して設けてもよい。また、保護層は、選択的に設けてもよい。例えば、複数のトランジスタ１３が設けられた領域のみに保護層を設けてもよい。

なお、保護層が導電性の材料からなる場合、保護層と複数のトランジスタ１３の間、保護層と導電層１５〜１８の間に保持容量が発生してしまう。そこで、保持容量の値を小さくするために、保護層と複数のトランジスタ１３の間に設けられる絶縁層、保護層と導電層１５〜１８の間に設ける絶縁層は、低誘電率の材料（例えば、シロキサン、有機樹脂等）を用いるとよい。また、保護層と複数のトランジスタ１３の間に設けられる絶縁層、保護層と導電層１５〜１８の間に設ける絶縁層は、膜厚を厚く形成するとよい。そうすると、保護層との間に発生する保持容量の値を小さくすることができる。本発明の実施の形態は、他の実施の形態、他の実施例と自由に組み合わせることができる。
（実施の形態３）

本発明の半導体装置の作製方法について、図４、５を参照して説明する。

まず、絶縁表面を有する基板６１の一表面に、剥離層６２を形成する（図４（Ａ）参照）。基板６１は、ガラス基板、シリコン基板、石英基板等に相当する。好適には、基板６１として、ガラス基板やプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、１辺が１メートル以上のものを作成することが容易であり、また、四角形状等の所望の形状のものを作成することが容易であるからである。そのため、例えば、四角形状で、１辺が１メートル以上のガラス基板やプラスチック基板を用いると、生産性を大幅に向上させることができる。このような利点は、円形で、最大で直径が３０センチ程度のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、ガラス基板として、ガラスエポキシ基板を用いてもよい。

剥離層６２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）等から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

剥離層６２が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

剥離層６２が積層構造の場合、好ましくは、１層目として、タングステン、モリブデン、あるいはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステンの酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、あるいはタングステンとモリブデンの混合物の酸化窒化物を形成する。

なお、剥離層６２として、タングステンとタングステンの酸化物の積層構造を形成する場合、まず、剥離層６２としてタングステンを含む層を形成し、その上層に、絶縁層１２として、珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。

なお、本工程では、剥離層６２は、基板６１の全面に設けているが、必要に応じて、基板６１の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターン加工して、選択的に設けてもよい。また、基板６１に接するように剥離層６２を形成しているが、必要に応じて、基板６１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層６２を形成してもよい。下地となる絶縁層は、基板６１からの不純物の侵入を防止するブロッキング膜として機能する。

次に、剥離層６２を覆うように、下地となる絶縁層１２を形成する。絶縁層１２は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。次に、フォトリソグラフィ法を用いて、絶縁層１２に選択的に開口部２５、２６を形成する。

次に、絶縁層１２上に、非晶質半導体層を形成する。非晶質半導体層は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により形成する。続いて、非晶質半導体層をレーザー結晶化法、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターン加工して、結晶質の半導体層２０を形成する。

次に、半導体層２０を覆うゲート絶縁層２１を形成する。ゲート絶縁層２１は、プラズマＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。

次に、ゲート絶縁層２１上に、導電層２２を形成する。導電層２２は、プラズマＣＶＤ法やスパッタリング法等により、２０〜４００ｎｍの厚さで形成する。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、半導体層２０に、イオンドープ法又はイオン注入法により、Ｎ型を又はＰ型を付与する不純物元素を添加して、不純物領域２３とチャネル形成領域２４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。また、Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。上記工程を経て、複数のトランジスタ１３が完成する。

次に、ゲート絶縁層２１と導電層２２を覆うように、絶縁層１４を形成する。絶縁層１４は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。

次に、フォトリソグラフィ法により、絶縁層１４をエッチングして、不純物領域２３を露出させる開口部を形成する。続いて、開口部を充填するように導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層１５〜１８を形成する。導電層１５〜１８は、プラズマＣＶＤ法やスパッタリング法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。

次に、導電層１５〜１８を覆うように、絶縁層３８を形成する。絶縁層３８は、ＳＯＧ（スピン オン グラス）法や液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。

次に、少なくとも、剥離層６２の一部が露出するように、フォトリソグラフィ法又はレーザービームの照射により、絶縁層１２、２１、１４、３８をエッチングして、開口部６３、６４を形成する（図４（Ｂ）参照）。なお、この工程の際、絶縁層１２、２１、１４、３８だけではなく、基板６１を切断してもよい。また、基板６１に傷をつけて、その傷をきっかけとして、基板６１を切断してもよい。

次に、絶縁層３８の表面を、基板１９に接着させて、基板６１から、複数のトランジスタ１３を含む積層体を分離する（図５参照）。この際、露出した剥離層６２がきっかけとなる。この分離は、剥離層６２の内部、又は剥離層６２と絶縁層１２の間を境界として行われる。

なお、上記の作製工程では、露出した剥離層６２をきっかけとして、基板６１から、複数のトランジスタ１３を含む積層体を分離していたが、本発明はこの工程に制約されない。開口部６３、６４にエッチング剤を導入して、剥離層６２を除去してもよい。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。例えば、三フッ化塩素（ＣｌＦ_３）、三フッ化窒素（ＮＦ_３）、三フッ化臭素（ＢｒＦ_３）、フッ化水素（ＨＦ）がある。なお、エッチング剤として、フッ化水素を使用する場合は、剥離層６２として、酸化珪素からなる層を用いる。なお、複数のトランジスタ１３が設けられていた基板６１は、コストの削減のために、再利用するとよい。

続いて、絶縁層１２の表面に基板１１を設ける。その後、加熱処理と加圧処理の一方又は両方を行って、複数のトランジスタ１３を含む積層体を、基板１１と基板１９により封止する（図１（Ａ）参照）。

基板（基体、フィルム、テープとよぶこともできる）１１、１９の各々は、可撓性を有する基板である。基板１１、１９の各々は、ポリエチレン、ポリプロピレン、ポリスチレン、ＡＳ樹脂、ＡＢＳ樹脂（アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂）、メタクリル樹脂（アクリルともいう）、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等の材料、繊維質の材料（例えば紙）からなる。基板１１、１９の各々は、単層の基板でもよいし、複数の層が積層した基板でもよい。また、その表面には、接着層が設けられていてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。

基板１１、１９の各々の表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、薄膜集積回路を静電気から保護することができる。また、その表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、基板１１、１９は、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。

基板１１、１９による複数のトランジスタ１３の封止は、基板１１、１９の各々の表面の層、又は基板１１、１９の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理を行って接着される。

基板１１、１９が可撓性を有すると、薄型、軽量で、曲げることが可能であるためデザイン性に優れた半導体装置を提供することができる。そうすると、フレキシブルな形状の加工が容易であるために、様々な物品に固定することが容易であり、多種多様な分野で活用することができる。

なお、基板１１、１９の一方又は両方にアンテナとして機能する導電層を設けてもよい。そして、基板１１、１９により複数のトランジスタ１３を含む積層体を封止する際、基板１１、１９上の導電層と、複数のトランジスタ１３とを電気的に接続させるようにしてもよい。この際、複数のトランジスタ１３を含む積層体には、露出された接続用の導電層を設けておく。そして、封止する際に、前記接続用の導電層と、基板１１、１９上の導電層とが接するようにする。そうすると、電磁波の送受信が可能な半導体装置を提供することができる。本発明の実施の形態は、他の実施の形態、他の実施例と自由に組み合わせることができる。
（実施の形態４）

本発明の半導体装置の作製方法について、図６、７を参照して説明する。

基板６１の一方の面上に絶縁層６７を形成する（図６（Ａ）参照）。次に、絶縁層６７上に、絶縁層１２、複数のトランジスタ１３、絶縁層１４を形成する。次に、絶縁層１４に設けられた開口部を介して、複数のトランジスタ１３のソース領域又はドレイン領域に接続された導電層１５〜１８を形成する。次に、絶縁層１４と導電層１５〜１８を覆うように、絶縁層３８を形成する。次に、必要に応じて、絶縁層３８上に、保護を目的としたフィルムや絶縁層をさらに設ける。

次に、基板６１の他方の面を、研削装置６５を用いて研削する。好適には、基板６１の厚さが１００μｍ以下となるまで研削する。一般的に、この研削工程では、基板６１が固定されたステージと研削装置６５の一方又は両方を回転させて、基板６１の表面を研削する。研削装置６５とは、例えば、砥石に相当する。研削工程の後は、必要に応じて、ゴミを除去するための洗浄工程、乾燥工程の一方又は両方を行う。

次に、研削した基板６１の他方の面を、研磨装置６６を用いて、研磨する（図６（Ｂ）参照）。好適には、基板６１の厚さが５０μｍ以下、好ましくは２０μｍ以下、より好ましくは５μｍ以下となるまで研磨する。この研磨工程も、上記の研削工程と同様に、基板６１が固定されたステージと研磨装置６６の一方又は両方を回転させて、基板６１の表面を研磨する。研磨装置６６とは、例えば、研磨パッド、研磨砥粒（例えば、酸化セリウム等）に相当する。研磨工程の後は、必要に応じて、ごみを除去するための洗浄工程、乾燥工程の一方又は両方を行う。

次に、切断装置６８により、基板６１、絶縁層６７、１２、２１、１４、３８を切断し、基板６１と複数のトランジスタ１３を含む積層体を複数形成する（図７（Ａ）参照）。次に、必要に応じて、基板６１と複数のトランジスタ１３を含む積層体を封止する（図７（Ｂ）参照）。この封止は、具体的には、基板６１の表面に基板１１、絶縁層３８の表面に基板１９を設けて、加熱処理と加圧処理の一方又は両方を行う。切断装置６８は、例えば、レーザー照射装置、スクライブ装置に相当する。

上記の工程を経た本発明の半導体装置は、基板６１を有することを特徴とする。上記特徴により、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、信頼性を向上させることができる。また、本発明の半導体装置は、１００μｍ以下の厚さの基板６１を有することを特徴とする。上記特徴により、可撓性をもたせた半導体装置を提供することができる。本発明の実施の形態は、他の実施の形態、他の実施例と自由に組み合わせることができる。

本発明の半導体装置の構成について、図９を参照して説明する。本発明の半導体装置１００は、演算処理回路１０１、記憶回路１０３、アンテナ１０４、電源回路１０９、復調回路１１０、変調回路１１１を有する。半導体装置１００は、アンテナ１０４と電源回路１０９を必須の構成要素としており、他の要素は、半導体装置１００の用途に従って、適宜設けられる。

演算処理回路１０１は、復調回路１１０から入力される信号に基づき、命令の解析、記憶回路１０３の制御、外部に送信するデータの変調回路１１１への出力などを行う。

記憶回路１０３は、記憶素子を含む回路と、データの書き込みやデータの読み出しを制御する制御回路を有する。記憶回路１０３には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路１０３は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減することができる。また、有機メモリは、構造が単純であるために、積層体の面積を小型化することが容易であり、高集積化を容易に実現することができる。また、有機メモリは不揮発性であり、電池を内蔵する必要がないという長所がある。従って、記憶回路１０３として、有機メモリを用いることが好ましい。

アンテナ１０４は、リーダ／ライタ１１２から供給された搬送波を、交流の電気信号に変換する。また、変調回路１１１により、アンテナ１０４に負荷変調が加えられる。電源回路１０９は、アンテナ１０４が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。

復調回路１１０は、アンテナ１０４が変換した交流の電気信号を復調し、復調した信号を、演算処理回路１０１に供給する。変調回路１１１は、演算処理回路１０１から供給される信号に基づき、アンテナ１０４に負荷変調を加える。

リーダ／ライタ１１２は、アンテナ１０４に加えられた負荷変調を、搬送波として受信する。また、リーダ／ライタ１１２は、搬送波を半導体装置１００に送信する。なお、搬送波とは、リーダ／ライタ１１２が発する電磁波である。

上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＲＦタグ、ＩＣチップ、ＩＣタグ、ＩＣラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施例は、他の実施の形態と自由に組み合わせることができる。

本発明の半導体装置９０は、電磁波の送信と受信ができるという機能を活用して、様々な物品、様々なシステムに用いることができる。物品とは、例えば、鍵（図１０（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、書籍類、容器類（シャーレ等、図１０（Ｂ）参照）、装身具（鞄や眼鏡等、図１０（Ｃ）参照）、包装用容器類（包装紙やボトル等、図１０（Ｄ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。

また、システムとは、物流・在庫管理システム、認証システム、流通システム、生産履歴システム、書籍管理システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。例えば、本発明の半導体装置を身分証明証の内部に設けておき、なおかつ、建物の入り口などに、リーダ／ライタ１２１を設けておく（図１０（Ｅ）参照）。リーダ／ライタ１２１は、各人が所有する身分証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、コンピュータ１２２に供給する。コンピュータ１２２は、リーダ／ライタ１２１から供給された情報に基づき、入室又は退室を許可するか否かを判断する。このように、本発明の半導体装置を用いることにより、セキュリティが確保され、高機能化、高付加価値化を実現した入退室管理システムを提供することができる。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。

本実施例では、トランジスタの作製方法について、図１１〜１３を参照して説明する。

まず、基板５５１上に絶縁層５５２を形成する（図１１（Ａ）参照）。次に、絶縁層５５２上に絶縁層５５３を形成する。次に、絶縁層５５３上に、半導体層５５４を形成する。次に、半導体層５５４上にゲート絶縁層５５５を形成する。

半導体層５５４は、例えば、以下の作製工程を経て形成する。まず、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により非晶質半導体層を形成する。続いて、非晶質半導体層をレーザー結晶化法、ＲＴＡ法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターン加工して形成する。

好ましくは、半導体層５５４は、熱処理を伴った結晶化法と、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射する結晶化法とを組み合わせて形成するとよい。連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射することで、結晶化された半導体層５５４の表面を平坦なものとすることができる。また、半導体層５５４の表面を平坦化することにより、ゲート絶縁層５５５を薄膜化することができる。また、ゲート絶縁層５５５の耐圧を向上させることができる。

また、ゲート絶縁層５５５は、半導体層５５４に対し、プラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成してもよい。この場合のプラズマの励起は、マイクロ波の導入により行うことが好ましい。マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができるからである。そして、この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層５５４の表面を酸化又は窒化することにより、ゲート絶縁層５５５を形成することができる。つまり、このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁層が、半導体層５５４の表面に形成される。この場合の反応は、固相反応であるため、当該絶縁層と半導体層５５４との界面準位密度はきわめて低くすることができる。

このような、高密度プラズマ処理は、半導体層（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、該半導体層の表面に形成されるゲート絶縁層の厚さのばらつきをきわめて小さくすることができる。また、結晶性シリコンの結晶粒界において、異常に酸化反応をさせることがない。すなわち、ここで示す高密度プラズマ処理で、半導体層５５４の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低いゲート絶縁層５５５を形成することができる。

なお、ゲート絶縁層５５５は、高密度プラズマ処理によって形成される絶縁層のみを用いてもよいし、それに加えて、プラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層５５５の一部又は全部に含むトランジスタは、特性のばらつきを小さくすることができる。

また、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら、一方向に走査して結晶化させた半導体層５５４は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、なおかつ、ゲート絶縁層の作製方法に上記の方法を採用することにより、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタを得ることができる。

なお、絶縁層５５２、５５３、半導体層５５４、ゲート絶縁層５５５等は、プラズマ処理を用いて形成する場合がある。このようなプラズマ処理は、電子密度が１×１０^１１ｃｍ^−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行うことが好ましい。より詳しくは、電子密度が１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行うことが好ましい。

プラズマの電子密度が高密度であり、被処理物（例えば、絶縁層５５２、５５３、半導体層５５４、ゲート絶縁層５５５等）付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０^１１ｃｍ^−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化物は、ＣＶＤ法やスパッタ法等により形成された薄膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。

次に、ゲート絶縁層５５５上に、導電層５０１、導電層５０３を積層して形成する。導電層５０１、導電層５０３の各々は、タングステン、クロム、タンタル、窒化タンタル、モリブデン等の金属や前記金属を主成分とする合金もしくは化合物を用いて形成する。なお、導電層５０１と導電層５０３は、互いに異なる材料を用いて形成する。具体的には、導電層５０１と導電層５０３は、後に行うエッチング工程において、エッチングレートに差が生じる材料を用いて形成する。

次に、導電層５０３上に、レジストからなるマスク５０６を形成する。マスク５０６は、遮光膜と半透膜を含む露光マスクを用いて形成される。このマスクの具体的な構成については後述する。

次に、マスク５０６を用いて、導電層５０３をエッチングして、マスク５０７と導電層５０４を形成する（図１１（Ｂ）参照）。マスク５０６は、電界で加速されたイオンによりスパッタされ、２つのマスク５０７に分割され、かつ、離れて配置される。次に、マスク５０７と導電層５０４を用いて、導電層５０１をエッチングして、導電層５０２を形成する（図１１（Ｃ）参照）。

次に、マスク５０７と導電層５０４を選択的にエッチングして、マスク５０８と導電層５０５を形成する（図１１（Ｄ）参照）。マスク５０８は、電界で加速されたイオンによりスパッタされ、サイズが縮小される。この工程では、基板側に印加するバイアス電圧を調節することにより、導電層５０２がエッチングされないようにする。

次に、半導体層５５４に、一導電型を付与する不純物元素を添加して、第１の濃度の不純物領域５０９、５１６、５１７を形成する（図１２（Ａ）参照）。この際、導電層５０２、５０５を用いて、自己整合的に、半導体層５５４に不純物元素を添加する。

次に、半導体層５５４に、一導電型を付与する不純物元素を添加して、第２の濃度の不純物領域５１０、５１１を形成する（図１２（Ｂ）参照）。なお、導電層５０５と重なる半導体層５５４には、一導電型を付与する不純物元素が添加されない。従って、導電層５０５と重なる半導体層５５４は、チャネル形成領域として機能する。以上の工程を経て、薄膜トランジスタ５２０が完成する。

次に、薄膜トランジスタ５２０を覆うように、絶縁層５１２、５１３を形成する（図１２（Ｃ）参照）。次に、絶縁層５１２、５１３に設けられた開口部を介して、第２の濃度の不純物領域５１０、５１１に接続された導電層５１４、５１５を形成する。

上記の工程では、厚さが異なる複雑な形状のマスク５０６を用いて、導電層５０１、５０３をエッチングすることを特徴とする。マスク５０６を用いることにより、離れて配置されたマスク５０７を形成することができる。そして、２つのチャネル形成領域の間隔を狭くすることができる。具体的には、２つのチャネル形成領域の間隔を２μｍ未満とすることができる。従って、２つ以上のゲート電極を有するマルチゲート型の薄膜トランジスタを形成する場合に、その占有面積を縮小することができる。従って、高集積化を実現し、高精細な半導体装置を提供することができる。

次に、マスク５０６を形成する方法について、図１３を参照して説明する。図１３（Ａ）は、露光マスクの一部を拡大した上面図である。また、図１３（Ｂ）は、図１３（Ａ）に対応する露光マスクの一部の断面図と、基板５５１を含む積層体の断面図である。

露光マスクは、透光性の基板５６０と、遮光膜５６１、５６２と、半透膜５６３を有する。遮光膜５６１、５６２は、クロム、タンタル、ＣｒＮｘ（ｘは正の整数）などの金属膜からなる。半透膜５６３は、露光波長に対して材料を適宜選択して形成され、例えば、ＴａＳｉｘＯｙ（ｘ、ｙは正の整数）、ＣｒＯｘＮｙ（ｘ、ｙは正の整数）、ＣｒＦｘＯｙ（ｘ、ｙは正の整数）、ＭｏＳｉｘＮｙ（ｘ、ｙは正の整数）、ＭｏＳｉｘＯｙ（ｘ、ｙは正の整数）を用いればよい。半透膜５６３は、補助パターンとして機能する。

上記の構成の露光マスクを用いて、レジストマスクの露光を行うと、露光されない領域５２１と露光された領域５２２とに大別される。この状態で、現像処理を行うと、露光された領域５２２のレジストが除去され、図１１（Ａ）に示すような形状のマスク５０６が形成される。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。

本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 トランジスタの作製方法を説明するための図。 トランジスタの作製方法を説明するための図。 トランジスタの作製方法を説明するための図。

Claims (8)

1. 第１の基板上の第１の絶縁層と、
   前記第１の絶縁層上のトランジスタと、
   前記トランジスタ上の第２の絶縁層と、
   前記第２の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインの一方に接続された第１の導電層と、
   前記第１の導電層上の第３の絶縁層と、
   前記第３の絶縁層上の第２の基板と、を有し、
   前記トランジスタは、半導体層と、第２の導電層と、前記半導体層と前記第２の導電層の間に設けられた第４の絶縁層とを有し、
   前記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層及び前記第４の絶縁層の少なくとも１つは、前記トランジスタと重ならないように設けられた段差部を有し、
   前記段差部は、前記トランジスタと重ならない領域に、亀裂を進行させることを特徴とする半導体装置。
2. 第１の基板上の第１の絶縁層と、
   前記第１の絶縁層上のトランジスタと、
   前記トランジスタ上の第２の絶縁層と、
   前記第２の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインの一方に接続された第１の導電層と、
   前記第１の導電層上の第３の絶縁層と、
   前記第３の絶縁層上の第２の基板と、を有し、
   前記トランジスタは、半導体層と、第２の導電層と、前記半導体層と前記第２の導電層の間に設けられた第４の絶縁層とを有し、
   前記第１の導電層と前記第２の導電層の少なくとも一方と同じ層に、前記トランジスタと重ならないように設けられた第３の導電層を有し、
   前記第３の導電層は、前記トランジスタと重ならない領域に、亀裂を進行させる形状であることを特徴とする半導体装置。
3. 第１の基板上の第１の絶縁層と、
   前記第１の絶縁層上のトランジスタと、
   前記トランジスタ上の第２の絶縁層と、
   前記第２の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインの一方に接続された第１の導電層と、
   前記第１の導電層上の第３の絶縁層と、
   前記第３の絶縁層上の第２の基板と、を有し、
   前記トランジスタは、第１の半導体層と、第２の導電層と、前記第１の半導体層と前記第２の導電層の間に設けられた第４の絶縁層とを有し、
   前記第１の半導体層と同じ層に、前記トランジスタと重ならないように設けられた第２の半導体層を有し、
   前記第２の半導体層は、前記トランジスタと重ならない領域に、亀裂を進行させる形状であることを特徴とする半導体装置。
4. 請求項２において、前記第３の導電層は、多角形状であることを特徴とする半導体装置。
5. 請求項３において、前記第２の半導体層は、多角形状であることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記トランジスタは、亀裂と重ならない領域に設けられていることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一項において、前記第１の基板の厚さは、１００μｍ以下であることを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一項において、前記第１の基板と前記第２の基板は、それぞれ、可撓性を有することを特徴とする半導体装置。