KR20010006448A - 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치 - Google Patents

박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치 Download PDF

Info

Publication number
KR20010006448A
KR20010006448A KR1019997009538A KR19997009538A KR20010006448A KR 20010006448 A KR20010006448 A KR 20010006448A KR 1019997009538 A KR1019997009538 A KR 1019997009538A KR 19997009538 A KR19997009538 A KR 19997009538A KR 20010006448 A KR20010006448 A KR 20010006448A
Authority
KR
South Korea
Prior art keywords
layer
thin film
separation layer
substrate
film device
Prior art date
Application number
KR1019997009538A
Other languages
English (en)
Other versions
KR100499998B1 (ko
Inventor
이노우에사토시
다추야시모다
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010006448A publication Critical patent/KR20010006448A/ko
Application granted granted Critical
Publication of KR100499998B1 publication Critical patent/KR100499998B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

기판(100) 상에 분리층(120)을 설치해 놓고, 그 기판 상에 TFT 등의 박막 디바이스(140)를 형성한다. 그 박막 디바이스(140)의 형성 프로세스 도중에서 박리 촉진용 이온, 예를 들면 수소 이온을 분리층(120)에 주입한다. 박막 디바이스(140)의 형성 후, 바람직하게는 접착 층(160)을 사이로 박막 디바이스(140)를 전사체(180)에 접합한 후에 기판 측에서부터 레이저광을 조사한다. 이것에 의해 분리층(120)에서는, 박리 촉진용 이온의 작용을 이용하여 박리를 생기게 한다. 그 박막 디바이스(140)를 기판(100)으로부터 이탈시킨다. 이것에 의해, 어떠한 기판에서도 원하는 박막 디바이스를 전사할 수 있다.

Description

박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치{Method of detaching thin-film device,method of transferring thin-film device,thin-film device,active matrix substrate,and liquid crystal display}
예를 들면, 박막 트랜지스터(TFT)를 사용한 액정 디스플레이를 제조함에 있어서는, 기판 상에 박막 트랜지스터를 CVD 등에 의해 형성하는 공정을 거친다. 박막 트랜지스터를 기판 상에 형성하는 공정은 고온처리를 수반하기 때문에, 기판은 내열성에 뛰어난 재질인 것 즉, 연화점 및 융점이 높은 것을 사용할 필요가 있다. 그 때문에, 현재는, 1000℃ 정도의 온도에 견디는 기판으로서는 석영 유리가 사용되고, 500℃ 전후의 온도에 견디는 기판으로서는 내열 유리가 사용되고 있다.
상술한 바와 같이, 박막 디바이스를 탑재하는 기판은, 그것들의 박막 디바이스를 제조하기 위한 조건을 만족하는 것이어야만 한다. 즉, 사용하는 기판은, 탑재되는 디바이스의 제조조건을 반드시 채우도록 결정된다.
그러나, TFT 등의 박막 디바이스를 탑재한 기판이 완성된 후의 단계에만 착안하면, 상술한 「기판」이 반드시 바람직하지는 못한 경우도 있다.
예를 들면, 상술한 바와 같이, 고온처리를 수반하는 제조 프로세스를 거칠 경우에는, 석영기판이나 내열 유리기판 등이 사용되지만, 이것들은 상당히 고가이며, 따라서 제품가격의 상승을 초래한다.
또한, 유리기판은 무겁고 깨지기 쉽다는 성질을 갖는다. 팜톱 컴퓨터나 휴대전화기 등의 휴대용 전자기기에 사용되는 액정 디스플레이에서는, 가능한 한 값싸고 가볍고 다소의 변형에도 견디며, 또한 떨어뜨려도 잘 깨지지 않는 것이 바람직하지만, 현실적으로는, 유리기판은 무겁고, 변형에 약하며, 또한 낙하에 의한 파괴 우려가 있는 것이 보통이다.
즉, 제조조건에서 오는 제약과 제품에 요구되는 바람직한 특성 사이에 차이가 있어, 이들 쌍방의 조건이나 특성을 만족시키기는 지극히 곤란했다.
그래서 본원출원인은, 박막 디바이스를 종래의 프로세스에서 제 1 기판 상에 형성한 후에, 이 박막 디바이스를 제 1 기판으로부터 박리하여 제 2 기판에 전사시키는 기술을 제안하고 있다. 이 때문에, 제 1 기판과 피전사층인 박막 디바이스 사이에 분리층을 형성하고 있다. 이 분리층에 예를 들면 빛을 조사함으로서 제 1 기판으로부터 피전사층인 박막 디바이스를 박리시키고, 이 피전사층을 제 2 기판 측에 전사시키고 있다.
본 발명자의 실험에 의하면, 제 1 기판으로부터 박막 디바이스를 박리시킬 때, 분리층에 예를 들면 빛을 조사한 것만으로는 충분히 분리층에서 박리현상이 생기지 않는 경우가 있는 것이 발견되었다.
그리고, 본 발명자의 예의연구에 의하면, 이 박리현상이 생기기 쉬운지 아닌지는 분리층의 성질에 의존하는 것임이 판명되었다.
더욱이, 피전사층을 제조할 때 사용한 제 1 기판에 대한 피전사층의 적층관계와, 그 피전사층의 전사장소인 제 2 기판에 대한 피전사층의 적층관계와는 서로 달라져 버린다는 과제가 있었다.
그래서, 본 발명은 분리층에 박리현상을 생기게 하는 공정 전에, 분리층이 박리하기 쉬운 상태가 되는 것을 보상하여, 기판으로부터 박막 디바이스를 용이하게 박리 시키도록 한 박막 디바이스의 박리방법 및 그것을 사용하여 제조되는 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치를 제공함에 있다.
본 발명의 다른 목적은, 피전사층 제조 시에 사용한 기판에 대한 피전사층의 적층관계와, 그 피전사층의 전사장소인 전사체에 대한 피전사층의 적층관계와를 일치시킬 수 있는 박막 디바이스의 전사방법을 제공함에 있다.
본 발명은 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치에 관한 것이다.
도 1은 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제 1 공정을 도시하는 단면도.
도 2는 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제 2 공정을 도시하는 단면도.
도 3은 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제 3 공정을 도시하는 단면도.
도 4는 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제 4 공정을 도시하는 단면도.
도 5는 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제5 공정을 도시하는 단면도.
도 6은 본 발명의 박막 디바이스의 전사방법인 제 1의 실시 형태에 있어서의 제 6 공정을 도시하는 단면도.
도 7은 제 1 기판(도 1의 기판(100))의 레이저광의 파장에 대한 투과율 변화를 도시하는 도면.
도 8은 도 2의 박막 디바이스를 형성하기 위한 제l 공정을 도시하는 단면도.
도 9는 도 2의 박막 디바이스를 형성하기 위한 제 2 공정을 도시하는 단면도.
도 10은 도 2의 박막 디바이스를 형성하기 위한 제 3 공정을 도시하는 단면도.
도 11은 도 2의 박막 디바이스를 형성하기 위한 제 4 공정을 도시하는 단면 도.
도 12는 도 2의 박막 디바이스를 형성하기 위한 제5 공정을 도시하는 단면도.
도 13은 도 2의 박막 디바이스를 형성하기 위한 제 6 공정을 도시하는 단면도.
도 14는 도 2의 박막 디바이스를 형성하기 위한 제7 공정을 도시하는 단면도.
도 15는 도 3에 도시하는 공정을 상세히 도시하기 위한 단면도.
도 16은 도 4에 도시하는 공정을 상세히 도시하기 위한 단면도.
도 17은 도 5에 도시하는 공정을 상세히 도시하기 위한 단면도.
도 18은 도 6에 도시하는 공정을 상세히 도시하기 위한 단면도.
도 19는 (a), (b) 모두 본 발명을 사용하여 제조된 마이크로 컴퓨터의 사시도.
도 20은 액정 표시장치의 구성을 설명하기 위한 도면.
도 21은 액정 표시장치의 요부 단면구조를 도시하는 도면.
도 22는 액정 표시장치의 요부 구성을 설명하기 위한 도면.
도 23은 본 발명을 사용한 액티브 매트릭스 기판의 제조방법인 제 1 공정을 도시하는 디바이스의 단면도.
도 24는 본 발명을 사용한 액티브 매트릭스 기판의 제조방법인 제 2 공정을 도시하는 디바이스의 단면도.
도 25는 본 발명을 사용한 액티브 매트릭스 기판의 제조방법인 제 3 공정을 도시하는 디바이스의 단면도.
도 26은 본 발명을 사용한 액티브 매트릭스 기판의 제조방법인 제 4 공정을 도시하는 디바이스의 단면도.
도 27은 본 발명을 사용한 액티브 매트릭스 기판의 제조방법인 제5 공정을 도시하는 디바이스의 단면도.
도 28은 본 발명의 박막 디바이스의 전사방법의 다른 예를 설명하기 위한 도면.
도 29는 본 발명의 박막 디바이스의 전사방법의 더욱 다른 예를 설명하기 위한 도면.
도 30은 본 발명의 박막 디바이스의 전사방법의 변형 예를 설명하기 위한 도 면.
도 31은 도 9의 공정 후에 실시되는 박리 촉진용 이온의 주입공정을 도시하는 단면도.
도 32는 도 10의 공정 후에 실시되는 박리 촉진용 이온의 주입공정을 도시하는 단면도.
도 33은 도 6의 공정에 연속하여 행해지는 두 번 전사 시의 추가공정 1을 도시하는 개략단면도.
도 34는 도 33의 공정에 연속하여 행해지는 두 번 전사 시의 추가공정 2를 도시하는 개략단면도.
도 35는 도 34의 공정에 연속하여 행해지는 두 번 전사 시의 추가공정 3을 도시하는 개략단면도이다.
(1) 본 발명은, 기판 상에 분리층을 형성하는 제 1 공정과,
상기 분리층상에 박막 디바이스를 형성하는 제 2 공정과,
상기 분리층의 층 내 및/또는 계면에서 박리현상을 생기게 하여, 상기 기판을 상기 분리층으로부터 박리시키는 제 3 공정을 갖는 박막 디바이스의 박리방법에 있어서,
상기 제 3 공정 전에, 상기 분리층에 이온을 주입하는 이온 주입공정을 설치한 것을 특징으로 한다.
디바이스 제조에 있어서 신뢰성이 높은 예를 들면 석영기판 등의 기판 상에, 예를 들면, 빛을 흡수하는 특성을 갖는 분리층을 설치해 놓고, 그 기판 상에 TFT 등의 박막 디바이스를 형성한다. 바람직하게는 다음으로, 예를 들면 접착 층을 사이로 박막 디바이스를 원하는 전사체에 접합해 놓는다. 그 후에 분리층에 예를 들면 빛을 조사하고, 그 분리층에서 박리현상을 생기게 한다. 이것에 의해, 예를 들면 기판에 힘을 가함으로서 박막 디바이스를 기판으로부터 박리시키는 것이 가능하다.
이 때, 박리공정 전에 이온을 분리층에 주입해 놓음으로서, 박리공정에 있어서 분리층의 박리현상이 현저해져 박막 디바이스를 확실하게 기판으로부터 박리시킬 수 있다.
여기서, 이온을 분리층에 미리 주입함으로서, 이하의 (2) 내지 (5) 중 어느 하나에 정의된 작용이 이루어져, 분리층의 박리현상이 현저해진다.
(2) 상기 제 3 공정에, 상기 분리층에 주입된 상기 이온이 기체화되는 공정이 포함되는 것이 바람직하다. 이것에 의해, 분리층 내의 이온이 기체화되면, 분리층 내에 내압이 생겨 그 박리현상이 촉진된다.
(3) 상기 (2)의 제 3 공정에 있어서, 상기 분리층에 광조사하는 공정을 포함하는 것이 바람직하다. 이것에 의해, 그 빛에 의해서 박리용 이온을 기체화시킬 수 있다. 이 때, 기판의 이면 측에서부터 광조사하면, 박막 디바이스 층에 광입사되는 광량을 저감시킬 수 있고, 그 특성의 열화를 방지할 수 있다.
(4) 상기 이온 주입공정에서는, 상기 이온에 의해 상기 분리층을 구성하는 원자 또는 분자의 결합을 절단하여, 상기 분리층에 미리 대미지를 가해 놓는 것이 바람직하다. 이것에 의해, 그 후의 박리공정에서 생기는 분리층에서의 박리현상이 촉진된다.
(5) 상기 이온 주입공정에서는, 상기 이온에 의해 상기 분리층의 특성을 변화시켜, 상기 분리층과 상기 기판과의 밀착성을 미리 약화시켜 놓는 것이 바람직하다. 이것에 의해, 그 후의 박리공정에서 생기는 분리층에서의 박리현상이 촉진된다.
(6) 상기 제 2 공정은, 박막 트랜지스터를 형성하기 위한 박막 트랜지스터 형성공정을 가지고, 상기 박막 트랜지스터 형성공정은 채널 층 형성공정을 포함하며, 상기 이온 주입공정은, 상기 채널 층 형성공정 후에 실시되는 것이 바람직하다.
채널 형성공정은, 다른 공정과 비교하여 고온 처리공정이 된다. 따라서, 그 전에 박리현상 촉진용 이온을 분리층에 주입해 놓으면, 그 후의 고온처리 시에 이온이 분리층으로부터 방출될 우려가 있기 때문이다.
(7) 상기 박막 트랜지스터 형성공정은, 상기 채널 층 형성공정 후에 채널 패턴 형성공정을 포함하여, 상기 이온 주입공정은, 상기 채널 패턴 형성공정 후에 실시되는 것이 바람직하다.
채널 패턴을 형성해 놓으면, 예를 들면 박리현상 촉진용 이온을 채널 패턴 측에서 주입해도, 그 주입의 장해가 될 수 있는 채널 패턴 자체 면적이 적어진다. 따라서, 이온을 분리층까지 도달시키기 쉬워진다. .
(8) 상기 이온 주입공정은, 상기 채널 층 중 채널영역이 되는 영역 상에 마스크를 형성하여 실시되는 것이 바람직하다.
채널영역에 이온이 주입되면, 트랜지스터 특성이 열화할 우려가 있기 때문이다. 또, 채널영역을 마스크하여 이온 주입하는 공정은, 채널 패턴 형성 전이라도 형성 후라도 된다.
(9) 상기 박막 트랜지스터 형성공정은, 상기 채널 패턴 형성공정 후에, 상기 채널 패턴 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 게이트 전극을 형성하는 공정을 포함하고, 상기 게이트전극을 마스크로 하여 상기 이온 주입공정을 실시하는 것이 바람직하다.
게이트전극은 채널과 대향하는 위치에 형성되기 때문에, 이온이 채널영역에 주입하는 것을 방지하는 마스크로서, 게이트전극을 겸용할 수 있다. 또, 이온의 가속전압에 따라서, 게이트전극 상에 더욱 마스크를 형성해도 된다.
(l0) 상기 이온 주입공정은, 상기 채널 패턴 내의 소스영역 및 드레인영역의 적어도 한 편에 들어가는 불순물 이온과, 그것보다도 질량이 가벼워 상기 분리층에 들어가는 상기 이온을 동시에 주입하는 것이 바람직하다.
이것에 의해, 분리층에의 이온 주입공정과, 소스 및/또는 드레인영역에의 불순물 이온 주입공정을 겸용할 수 있다. 또, 이온은 불순물 이온보다도 질량이 가벼워서, 소스, 드레인영역보다도 깊은 위치에 있는 분리층까지 도달할 수 있다.
(11) 상기 박막 트랜지스터 형성공정은 상기 채널 층으로서 아몰퍼스 실리콘 층을 형성하는 공정과, 그 후 상기 아몰퍼스 실리콘 층을 레이저 어닐하여 결정화시키는 결정화공정을 포함하여, 상기 이온 주입공정은, 상기 결정화공정 전에 실시되는 것이 바람직하다.
이온 주입공정의 실시에 의해, 만일 채널 층에 대미지가 생겨도, 그 후의 레이저 어닐공정에 의해서 결정성을 높일 수 있다.
(12) 상기 이온은 수소 이온인 것이 바람직하다.
수소 이온이 분리층에 주입되면, 제 2항 내지 제 4항의 각각에 도시한 작용에 기여시킬 수 있다. 특히, 수소 이온은 소스, 드레인에 들어가는 불순물 이온(붕소, 인 등)보다도 질량이 가벼워서 제9항의 발명의 실시에도 적합하다. 또한, 주로 제 2항의 기체화를 생기게 하는 이온으로서는 수소 이온 외에 질소 이온 등을 들 수 있다. 또, 주로 제 3, 4항의 대미지 혹은 밀착성 저하를 생기게 하는 이온으로서는 수소 이온 외에 Si 이온 등을 들 수 있다.
(13) 상기 이온 주입공정 후에 실시되는 공정의 프로세스 온도를 350℃ 미만으로 하는 것이 바람직하다.
분리층에 주입된 수소는 350℃ 이상으로 가열됨으로서 빠지기 시작하기 때문에, 350℃ 이상의 프로세스 온도를 필요로 하는 공정은 분리층에의 이온 주입공정 전에 실시하는 것이 바람직하다.
(14) 본 발명의 박막 디바이스는, 상기 (1) 내지 (13) 중 어느 하나에 기재된 박리방법을 사용하여 상기 기판으로부터 박리되어 이루어진다. 이 박막 디바이스는 분리층으로부터의 박리가 용이하기 때문에, 박리 시에 작용하는 기계적 압력이 적게 끝나 그 부하의 크기에 의존하는 결함을 적게 할 수 있다.
(15) 본 발명의 액티브 매트릭스 기판은 매트릭스 형상으로 배치된 박막 트랜지스터와, 그 박막 트랜지스터의 한쪽 끝에 접속된 화소전극을 포함하여 화소부가 구성되는 액티브 매트릭스 기판이며, 상기 (6) 내지 (13) 중 어느 하나에 기재된 방법을 사용하여 상기 화소부의 박막 트랜지스터를 전사함으로서 제조된 것을 특징으로 한다.
이 액티브 매트릭스 기판도 또, 상기 (13)의 발명과 마찬가지로 결함을 적게 할 수 있다.
(16) 본 발명의 액정 표시장치는 상기 (15)에 기재된 액티브 매트릭스 기판을 사용하여 제조된 것을 특징으로 한다.
이 액정 표시장치는 상기 (15)의 액티브 매트릭스 기판을 사용하고 있기 때문에, 액정 표시장치 전체로서의 결함도 적어진다.
(17) 본 발명의 박막 디바이스의 전사방법은 기판 상에 제 1 분리층을 형성하는 제 1 공정과, 상기 제 1 분리층상에 박막 디바이스를 포함하는 피전사층을 형성하는 제 2 공정과, 상기 피전사층상에 수용성 또는 유기용제 용융성 접착제로 이루어지는 제 2 분리층을 형성하는 제 3 공정과, 상기 제 2 분리층상에 1차 전사체를 접합하는 제 4 공정과, 상기 제 1 분리층을 경계로 하여 상기 피전사층으로부터 상기 기판을 제거하는 제5 공정과, 상기 피전사층의 하면에 2차 전사체를 접합하는 제 6 공정과, 상기 제 2 분리층을 물 또는 유기용제와 접촉시켜, 상기 제 2 분리층을 경계로 하여 상기 피전사층으로부터 상기 1차 전사체를 제거하는 제7 공정을 가지고, 상기 박막 디바이스를 포함하는 상기 피전사층을 2차 전사체에 전사하는 것을 특징으로 한다.
이것에 의해, 피전사층의 하면으로부터 제 1 분리층을 제거하고, 그 하면에 2차 전사체를 접합한 후에, 제 2 분리층을 경계로 하여 1차 전사체를 피전사층으로부터 이탈시키고 있다. 이렇게 하면, 피전사층에 대해 당초의 기판이 위치하고 있던 장소에 2차 전사체가 존재하게 되어, 당초의 기판에 대한 피전사층의 적층관계와, 2차 전사체에 대한 피전사층의 적층관계가 일치한다. 여기서, 제 2 분리층으로서 수용성 접착제 또는 유기용제 용융성 접착제를 사용하고 있기 때문에, 1차 전사체를 이탈시키는 데 제 2 분리층을 물 또는 유기용제와 접촉시키는 것만으로 된다.
(18) 또한, 본 발명의 다른 박막 디바이스의 전사방법은, 기판 상에 제 1 분리층을 형성하는 제 1 공정과, 상기 제 1 분리층상에 박막 디바이스를 포함하는 피전사층을 형성하는 제 2 공정과, 상기 피전사층상에 가열 또는 자외선 조사에 의해 박리작용을 갖는 접착제로 이루어지는 제 2 분리층을 형성하는 제 3 공정과, 상기 제 2 분리층상에 1차 전사체를 접합하는 제 4 공정과, 상기 제 1 분리층을 경계로 하여 상기 피전사층으로부터 상기 기판을 제거하는 제5 공정과, 상기 피전사층의 하면에 2차 전사체를 접합하는 제 6 공정과, 상기 제 2 분리층을 가열 또는 자외선 조사하여, 상기 제 2 분리층을 경계로 하여 상기 피전사층으로부터 상기 1차 전사체를 제거하는 제7 공정을 가지고, 상기 박막 디바이스를 포함하는 상기 피전사층으로부터 상기 피전사층을 2차 전사체에 전사하는 것을 특징으로 한다.
즉, 상기 제 2 분리층으로서, 상기 (17)에 기재된 접착제 대신에 가열 또는 자외선에 의해 박리가능한 접착제를 사용하고 있다.
이것에 의해, 1차 전사체를 이탈시키는 데에 제 2 분리층을 가열 또는 자외선에 의해 박리가능한 접착제와 접촉시키면, 제 17항의 발명과 마찬가지로, 당초의 기판에 대한 피전사층의 적층관계와 2차 전사체에 대한 피전사층의 적층관계와를 일치시킬 수 있다.
이하, 본 발명을 첨부도면에 도시하는 적당한 실시예에 근거하여 상세하게 설명한다.
く제 1의 실시 형태＞
도 1 내지 도 6은 본 발명의 전제가 되는 박막 디바이스의 전사방법을 설명하기 위한 도면이다.
[공정1]
도 1에 도시하는 바와 같이, 기판(l00) 상에 분리층(광흡수 층)(120)을 형성한다.
이하, 기판(100) 및 분리층(120)에 대해서 설명한다.
① 기판(100)에 대한 설명
기판(100)은 빛이 투과할 수 있는 투광성을 갖는 것을 사용한다.
이 경우, 빛의 투과율은 10% 이상인 것이 바람직하고, 50% 이상인 것이 보다 바람직하다. 이 투과율이 너무 낮으면, 빛의 감쇠(로스)가 커져 분리층(120)을 박리하는 데 보다 큰 광량을 필요로 한다.
또, 기판(100)은 신뢰성이 높은 재료로 구성되어 있는 것이 바람직하고, 특히, 내열성에 뛰어난 재료로 구성되어 있는 것이 바람직하다. 그 이유는 예를 들면 후술하는 피전사층(140)이나 중간 층(142)을 형성할 때에, 그 종류나 형성방법에 따라서는 프로세스 온도가 높아지는(예를 들면 350 내지 1000℃ 정도) 경우가 있지만, 그 경우라도, 기판(100)이 내열성에 뛰어나면 기판(100) 상에의 피전사층(140) 등의 형성 시, 그 온도조건 등의 성막조건의 설정 폭이 넓어지기 때문이다.
따라서, 기판(100)은 피전사층(140) 형성 시의 최고온도를 Tmax로 했을 때, 왜곡점이 Tmax 이상인 재료로 구성되어 있는 것이 바람직하다. 구체적으로는, 기판(100)의 구성재료는 왜곡점이 350℃ 이상인 것이 바람직하고, 500℃ 이상인 것이 보다 바람직하다. 이러한 것으로서는, 예를 들면 석영 유리, 코닝(7059), 니뽄덴끼(日本電氣) 유리 OA-2 등의 내열성 유리를 들 수 있다.
또한, 기판(100)의 두께는 특별히 한정되지 않지만, 통상은 0.l 내지 5.0㎜ 정도인 것이 바람직하고, 0.5 내지 1.5mm 정도인 것이 보다 바람직하다. 기판(100)의 두께가 너무 얇으면 강도의 저하를 초래하고, 너무 두꺼우면 기판(100)의 투과율이 낮은 경우에, 빛의 감쇠를 초래하기 쉬워진다. 또한, 기판(100)의 빛 투과율이 높은 경우에는, 그 두께는 상기 상한치를 넘는 것이어도 된다. 또한, 빛을 균일하게 조사할 수 있도록, 기판(100)의 두께는 균일한 것이 바람직하다.
② 분리층(120)의 설명
분리층(120)은, 물리적 작용(빛, 열 등), 화학적 작용(약액 등과의 화학반응 등) 또는 기계적 작용(잡아당기는 힘, 진동 등) 중 어느 하나 혹은 복수의 작용을 받음으로서, 그 결합력이 감소 혹은 소멸되어, 그것에 의하여 이 분리층(120)을 사이로 기판(l00)의 분리를 재촉하는 것이다.
이 분리층(120)으로서 예를 들면, 조사되는 빛을 흡수하고, 그 층 내 및/또는 계면에서 박리(이하, 「층 내 박리」, 「계면 박리」라고 한다)를 초래하는 성질을 갖는 것을 들 수 있다. 바람직하게는, 빛의 조사에 의해 분리층(120)을 구성하는 물질의 원자간 또는 분자간의 결합력이 소실 또는 감소하는 것, 즉, 어브레이젼이 생겨 층 내 박리 및/또는 계면 박리에 이르는 것이 좋다.
더욱이, 빛의 조사에 의해, 분리층(120)으로부터 기체가 방출되어 분리효과가 발현되는 경우도 있다. 즉, 분리층(120)에 함유되어 있던 성분이 기체가 되어 방출되는 경우와, 분리층(120)이 빛을 흡수하여 순간적으로 기체가 되고, 그 증기가 방출되어 분리에 기여하는 경우가 있다.
본 발명에서는, 이러한 특성을 갖는 분리층(120) 형성 후에, 분리층(120) 내에 박리 촉진용 이온을 주입하는 것이 특징이고, 그것에 의하여 그 후 공정에서의 분리층(120)에서의 박리현상을 촉진시키는 것이다. 따라서, 박리 촉진용 이온으로서는, 상술한 물리적 작용, 화학적 작용 혹은 기계적 작용에 의한 박리현상을 촉진시키는 것이면 종류는 상관없다.
다음으로, 이러한 분리층(120)의 조성으로서는, 예를 들면, 다음의 A 내지 E에 기재되는 것을 들 수 있다.
A. 아몰퍼스 실리콘(a-Si)
이 아몰퍼스 실리콘 중에는 수소(H)가 함유되어 있어도 된다. 이 경우, H의 함유량은 2원자% 이상 정도인 것이 바람직하고, 2 내지 20원자% 정도인 것이 보다 바람직하다. 이처럼, 수소(H)가 소정량 함유되어 있으면, 나중에 빛이 조사됨으로서 수소가 방출되고, 분리층(120)에 내압이 발생하여, 그것이 상하 박막을 박리하는 힘이 된다. 아몰퍼스 실리콘 중의 수소(H) 함유량은 성막조건, 예를 들면 CVD 에 있어서의 가스 조성, 가스 압, 가스 분위기, 가스 유량, 온도, 기판 온도, 투입 파워 등의 조건을 적당히 설정함으로서 조정할 수가 있다.
본 실시 형태에서는, 이 프로세스 조건에 따라서 분리층(120) 중에 수소를 함유시키는 것 이외에, 후술하는 바와 같이, 아몰퍼스 실리콘 층의 형성 후 중 어느 한 시기에, 박리 촉진용 이온으로서 수소 이온을 이온 주입할 수가 있다. 이것에 의해, 아몰퍼스 실리콘의 프로세스 조건에 좌우되지 않고, 일정량 이상의 수소를 아몰퍼스 실리콘 층내에 함유시킬 수 있다.
B. 산화 규소 또는 규산 화합물, 산화 티타늄 또는 티타늄 산화합물, 산화 지르코늄 또는 지르콘 산화합물, 산화 란탄 또는 란탄 산화합물 등의 각종 산화물 세라믹스, 투전체(강유전체) 혹은 반도체를 들 수 있다.
산화 규소로서는, Si0, SiO2, Si302를 들 수 있고, 규산 화합물로서는, 예를 들면 K2SiO3, Li2SiO3, CaSiO3, ZrSiO4, Na2SiO3를 들 수 있다.
산화 티타늄으로서는, TiO, Ti203, Ti02를 들 수 있으며, 티타늄 산화합물로서는, 예를 들면, BaTi04, BaTiO3, Ba2Ti9O20, BaTi5O1l, CaTi03, SrTiO3, PbTi03, Mg TiO3, ZrTiO2, SnTiO4, A12TiO5, FeTiO3를 들 수 있다.
산화 지르코늄으로는, ZrO2를 들 수 있으며, 지르콘 산화합물로서, 예를 들면 BaZrO3, ZrSi04, PbZrO3, MgZrO3, K2ZrO3를 들 수 있다.
C. PZT, PLZT, PLLZT, PBZT 등의 세라믹스 또는 유전체(강유전체)
D. 질화 규소, 질화 알루미늄, 질화 티타늄 등의 질화물 세라믹스
E. 유기 고분자 재료
유기 고분자 재료로서는, -CH-, -CO-(케톤), -CONH-(아미드), -NH-(이미드), -COO-(에스테르), -N=N-(아조), -CH=N-(시프) 등의 결합(빛의 조사에 의한 이들 결합이 절단된다)을 갖는 것, 특히, 이것들의 결합을 많이 갖는 것이면 어떠한 것이어도 된다. 또, 유기 고분자 재료는 구성식 중에 방향족 탄화수소(1 또는 2 이상의 벤젠환 또는 그 축합환(縮合環)을 갖는 것이어도 된다.
이러한 유기 고분자 재료의 구체적 예로서는, 폴리에틸렌, 폴리프로필렌과 같은 폴리올레핀, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리메틸메타크릴레이트(PMMA), 폴리페닐렌설파이드(PPS), 폴리에테르설폰(PES), 에폭시 수지 등을 들 수 있다.
F. 금속
금속으로서는, 예를 들면, A1, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, Sm 또는 이들 중 적어도 1종류를 포함하는 합금을 들 수 있다.
또한, 분리층(120)의 두께는 박리 목적이나 분리층(l20)의 조성, 층 구성, 형성방법 등의 여러 조건에 따라 다르지만, 통상은, 1nm 내지 20μm 정도인 것이 바람직하고, 5nm 내지 2μm 정도인 것이 보다 바람직하며, 5nm 내지 1μm 정도인 것이 더욱 바람직하다. 분리층(120)의 막 두께가 너무 작으면, 성막의 균일성이 손상되어, 박리에 불균일성이 생기는 경우가 있고, 또, 막 두께가 너무 두꺼우면, 분리층(120)이 양호한 박리성을 확보하기 위해서, 빛의 파워(광량)를 크게 할 필요가 있음과 동시에, 나중에 분리층(120)을 제거할 때에 그 작업에 시간이 걸린다. 또한, 분리층(120)의 막 두께는 될 수 있는 한 균일한 것이 바람직하다.
분리층(120)의 형성방법은, 특별히 한정되지 않고, 막 조성이나 막 두께 등의 여러 조건에 따라서 적당히 선택된다. 예를 들면, CVD(M0CVD, 저압 CVD, ECR-C VD를 포함한다), 증착, 분자선 증착(MB), 스패터링, 이온 플레이팅, PVD 등의 각종 기상 성막법(氣相成膜法), 전기 도금, 침지(浸漬) 도금(디핑), 무전해 도금 등의 각종 도금법, 랭뮤어·블로젯(LB)법, 스핀 피복, 스프레이 피복, 롤 피복 등의 도포법, 각종 인쇄법, 전사법, 잉크 제트법, 분말 제트법 등을 들 수 있으며, 이들 중 2이상을 조합시켜 형성하는 것도 가능하다.
예를 들면, 분리층(120)의 조성이 아몰퍼스 실리콘(a-Si)인 경우에는, CVD, 특히 저압 CVD나 플라스마 CVD에 의해 성막하는 것이 바람직하다.
또한, 분리층(120)을 졸-겔법에 의한 세라믹스로 구성하는 경우나 유기 고분자 재료로 구성하는 경우에는, 도포법, 특히, 스핀 코팅에 의해 성막하는 것이 바람직하다.
[공정2]
다음으로, 도 2에 도시하는 바와 같이, 분리층(120) 상에, 피전사층(박막 디바이스 층)(140)을 형성한다. 이 공정2 이후의 상세한 것은, 나중에 도 8 내지 도 18을 참조하여 설명하지만, 본 실시 형태에서는, 도 8 내지 도 13의 공정 도중에서, 분리층(120)에의 박리 촉진용 이온 주입공정을 실시하고 있다.
이 박막 디바이스 층(140)의 K부분(도 2에 있어서 1점선쇄선으로 둘러싸여 도시되는 부분)의 확대단면도를 도 2의 오른쪽에 도시한다. 도시되는 바와 같이, 박막 디바이스 층(140)은, 예를 들면, SiO2막(중간 층)(142) 상에 형성된 TFT(박막 트랜지스터)를 포함하여 구성되고, 이 TFT는 폴리실리콘 층에 n형 불순물을 도입하여 형성된 소스, 드레인 층(146)과, 채널 층(144)과, 게이트절연막(148)과, 게이트전극(150)과, 층간절연막(154)과, 예를 들면 알루미늄으로 이루어지는 전극(152)을 구비한다.
본 실시 형태에서는, 분리층(120)에 접하여 설치되는 중간 층으로서 Si02막을 사용하고 있지만, Si3N4등의 그 밖의 절연막을 사용하는 것도 가능하다. Si02막(중간 층)의 두께는, 그 형성목적이나 발휘 가능한 기능의 정도에 따라서 적당히 결정되지만, 통상은, 10nm 내지 5㎛ 정도인 것이 바람직하고, 40nm 내지 1㎛ 정도인 것이보다 바람직하다. 중간 층은, 각종 목적으로 형성되어, 예를 들면, 피전사층(140)을 물리적 또는 화학적으로 보호하는 보호 층, 절연 층, 도전 층, 레이저광의 차광 층, 마이그레이션 방지용인 배리어 층, 반사 층으로서의 기능 내의 적어도 하나를 발휘하는 것을 들 수 있다.
또, 경우에 따라서는, Si02막 등의 중간 층을 형성하지 않고, 분리층(120) 상에 직접 피전사층(박막 디바이스 층)(140)을 형성해도 된다.
피전사층(140)(박막 디바이스 층)은, 도 2의 오른쪽에 도시되는 바와 같이 TFT 등의 박막 디바이스를 포함하는 층이다.
박막 디바이스로서는, TFT 외에, 예를 들면, 박막 다이오드나, 실리콘의 PIN 접합으로 이루어지는 광전변환소자(광레이저, 태양전지)나 실리콘 저항소자, 그 밖의 박막 반도체 디바이스, 전극(예: IT0, 메사막과 같은 투명전극), 스위칭소자, 메모리, 압전소자 등의 액추에이터, 마이크로 미러(피에조 박막 세라믹스), 자기 기록 박막 헤드, 코일, 인덕터, 박막 고자기 재료 및 그것들을 조합시킨 마이크로 자기 디바이스, 필터, 반사막, 다이크로익 미러 등이 있다.
이러한 박막 디바이스는, 그 형성방법과의 관계에서, 통상, 비교적 높은 프로세스 온도를 거쳐 형성된다. 따라서, 이 경우, 전술한 바와 같이, 기판(100)으로서는, 그 프로세스 온도에 견딜 수 있는 신뢰성 높은 것이 필요해진다.
[공정3]
다음으로, 도 3에 도시하는 바와 같이, 박막 디바이스 층(140)을, 접착 층(160)을 사이로 전사체(180)에 접합(접착)한다.
접착 층(160)을 구성하는 접착제의 적당한 예로서는, 반응경화형 접착제, 열 경화형 접착제, 자외선 경화형 접착제 등의 광 경화형 접착제, 혐기 경화형 접착제 등의 각종 경화형 접착제를 들 수 있다. 접착제의 조성으로는, 예를 들면, 에폭시계, 아크릴레이트계, 실리콘계 등 어떠한 것이라도 된다. 이러한 접착 층(160)의 형성은, 예를 들면, 도포법에 의해 이루어진다.
상기 경화형 접착제를 사용할 경우, 예를 들면 피전사층(박막 디바이스 층)(140) 상에 경화형 접착제를 도포하고, 그 위에 전사체(180)를 접합한 후, 경화형 접착제의 특성에 따른 경화방법에 의해 상기 경화형 접착제를 경화시키고, 피전사층(박막 디바이스 층)(140)과 전사체(180)를 접착하여 고정한다.
접착제가 광 경화형인 경우, 광투과성의 기판(l00) 또는 광투과성의 전사체(180) 중 한 쪽의 바깥 측에서(혹은 광투과성 기판 및 전사체의 양 바깥 측에서) 빛을 조사한다. 접착제로서는, 박막 디바이스 층에 영향을 주기 어려운 자외선 경화형 등의 광 경화형 접착제가 바람직하다.
접착 층(160)으로서, 수용성 접착제를 쓰는 것도 가능하다. 이 종류의 수용성 접착제로서, 예를 들면 케미텍 주식회사 제품인 케미실 U-451D(상품명), 주식회사 슬리본드 제품인 슬리본드3046(상품명) 등을 들 수 있다. .
접착 층(160)으로서, 각종 유기용제에 대하여 용융성이 있는 접착제를 쓰는 것도 가능하다.
접착 층(160)으로서, 가열에 의해 박리작용을 보이는 접착제를 사용할 수도 있다. 이 종류의 접착제로서, 예를 들면 닛또우덴코(日東電工) 제품인 리버알파(상품명)를 사용할 수 있다.
접착 층(160)으로서, 자외선 조사에 의해 박리작용을 보이는 접착제를 사용할 수도 있다. 이 종류의 접착제로서, 예를 들면 린테크 주식회사 제품인 유리·세라믹용 다이싱 테이프 D-210, D-636을 사용할 수 있다.
또, 도시와 다르게, 전사체(180) 측에 접착 층(160)을 형성하고, 그 위에 피전사층(박막 디바이스 층)(14O)을 접착해도 된다. 또한, 예를 들면 전사체(180) 자체가 접착기능을 갖는 경우 등에는, 접착 층(160) 형성을 생략해도 된다.
전사체(180)로서는, 특별히 한정되지 않지만, 기판(판재), 특히 투명기판을 들 수 있다. 또, 이러한 기판은 평판이어도 만곡판이어도 된다.
또, 전사체(180)는, 상기 기판(100)에 비해 내열성, 내식성 등의 특성이 뒤떨어지는 것이어도 된다. 그 이유는, 본 발명에서는, 기판(100) 측에 피전사층(박막 디바이스 층)(140)을 형성하고, 그 후, 피전사층(박막 디바이스 층)(140)을 전사체(180)에 전사하기 때문에, 전사체(180)에 요구되는 특성, 특히 내열성은 피전사층(박막 디바이스 층)(140) 형성 시의 온도조건 등에 의존하지 않기 때문이다.
따라서, 피전사층(140) 형성 시의 최고온도를 Tmax로 했을 때, 전사체(180)의 구성재료로서, 유리 전이점(Tg) 또는 연화점이 Tmax 이하인 것을 사용할 수 있다. 예를 들면, 전사체(180)는, 유리 전이점(Tg) 또는 연화점이 바람직하게는 800℃ 이하, 보다 바람직하게는 500℃ 이하, 더욱 바람직하게는 320℃ 이하의 재료로 구성할 수가 있다.
또한, 전사체(180)의 기계적 특성으로서는, 어느 정도의 강성(강도)를 갖는 것이 바람직하지만, 가요성, 탄성을 갖는 것이어도 된다.
이러한 전사체(180)의 구성재료로서는, 각종 합성수지 또는 각종 유리재를 들 수 있고, 특히, 각종 합성수지나 통상의(저융점의) 값싼 유리재가 바람직하다.
합성수지로서는, 열가소성 수지, 열경화성 수지 중 어떤 것이라도 좋으며, 예를 들면, 폴리에틸렌, 폴리프로필렌, 에틸렌-프레필렌 공중합체, 에틸렌-아세트산 비닐 공중합체(EVA) 등의 폴리올레핀, 환상 폴리올레핀, 변성 폴리올레핀, 폴리 염화 비닐, 폴리 염화 비닐리덴, 폴리스티렌, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리카보네이트, 폴리(4-메틸벤젠-1), 아이오노머, 아크릴계 수지, 폴리메틸메타크릴레이트, 아크릴-스티렌 공중합체(AS 수지), 부타디엔-스티렌 공중합체, 폴리오 공중합체(EVOH), 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌 테레프탈레이트(PBT), 프리사이클로 헥산 테레프탈레이트(PCT) 등의 폴리에스테르, 폴리에테르, 폴리에테르케톤(PEK), 폴리에테르에테르케톤(PEEK), 폴리에테르이미드, 폴리아세탈(P0M), 폴리페닐렌 옥사이드, 변성 폴리페닐렌 옥사이드, 폴리알릴레이트, 방향족 폴리에스테르(액정 중합체), 폴리테트라플루오로에틸렌, 폴립화 비닐리덴, 그 외 불소계 수지, 스티렌계, 폴리올레핀계, 폴리염화비닐계, 폴리우레탄계, 불소 고무계, 염소화 폴리에틸렌계 등의 각종 열 가소성 엘라스토머, 에폭시 수지, 페놀 수지, 요소 수지, 멜라민 수지, 불포화 폴리에스테르, 실리콘 수지, 폴리우레탄 등 혹은 이들을 주로 하는 공중합체, 배합체, 폴리머 앨로이 등을 들 수 있으며, 이들 중 1종류 또는 2종류 이상을 조합시켜(예를 들면 2층 이상의 적층체로서) 사용가능하다.
유리재로서는, 예를 들면, 규산 유리(석영 유리), 규산 알카리 유리, 소다 석회 유리, 칼륨 석회 유리, 납(알카리) 유리, 바륨 유리, 붕규산 유리 등을 들 수 있다. 이 중, 규산 유리 이외의 것은 규산 유리에 비해 융점이 낮고, 또, 성형, 가공도 비교적 용이하고, 더구나 저가라서 바람직하다.
전사체(180)로서 합성수지로 구성된 것을 사용할 경우에는, 대형 전사체(180)를 일체적으로 성형할 수 있음과 동시에, 만곡면이나 요철을 갖는 것 등의 복잡한 형상이어도 용이하게 제조가능하고, 또, 재료비용, 제조비용도 싸다는 각종 이점을 누릴 수 있다. 따라서, 합성 수지의 사용은, 대형이며 값싼 디바이스(예를 들면, 액정 디스플레이)를 제조하는 데에 유리하다.
또한, 전사체(180)는 예를 들면 액정 셀처럼, 그 자체 독립한 디바이스를 구성하는 것이나, 예를 들면 칼라 필터, 전극 층, 유전체 층, 절연 층, 반도체 소자처럼 디바이스 일부를 구성하는 것이어도 된다.
더욱이, 전사체(180)는 금속, 세라믹스, 석재, 목재지 등의 물질이어도 되며, 어떤 물품을 구성하는 임의의 면상(시계의 면상, 에어콘의 표면상, 프린트 기판상 등), 게다가 벽, 기둥, 천장, 창 유리 등의 구조물의 표면상이어도 된다.
[공정4]
다음으로, 도 4에 도시하는 바와 같이 기판(100)의 이면 측으로부터 빛을 조사한다.
이 빛은, 기판(100)을 투과한 후에 분리층(120)에 조사된다. 이것에 의해, 분리층(120)에 층 내 박리 및/또는 계면 박리가 생겨, 결합력이 감소 또는 소멸한다.
분리층(120)의 층 내 박리 및/또는 계면 박리가 생기는 원리는, 분리층(120)의 구성재료에 어브레이젼이 생기는 것, 또, 분리층(120)에 포함되어 있는 가스의 방출, 게다가 조사 직후에 생기는 용융, 증산 등의 상변화에 의한 것임이 추정된다.
여기서, 어브레이젼이란 조사광을 흡수한 고정재료(분리층(120)의 구성재료)가 광화학적 또는 열적으로 여기되고, 그 표면이나 내부의 원자 또는 분자의 결합이 절단되어 방출하는 것을 말하며, 주로, 분리층(120)의 구성재료 전부 또는 일부가 용융, 증산(기화) 등의 상변화를 일으키는 현상으로서 나타난다. 또한 상기 상변화에 의해서 미소한 발포상태가 되어 결합력이 저하하는 경우도 있다.
분리층(120)이 층 내 박리를 초래할지 계면 박리를 초래할지 또는 그 양쪽일지는, 분리층(120)의 조성이나, 기타 각종 요인에 좌우되며, 그 요인의 하나로서 조사되는 빛의 종류, 파장, 강도, 도달 깊이 등의 조건을 들 수 있다.
여기서, 본 실시 형태에서는, 분리층(120)의 형성 후에, 이 제 4 공정에서 분리층(120) 자체에 박리현상을 보다 확실하게 생기게 하기 위해서 박리 촉진용 이온이 주입되어 있다.
이 박리 촉진용 이온은, 적어도 이하의 3개 중 어느 것 혹은 2개 이상의 조합 작용을 하여, 제 4 공정에 있어서의 분리층(l20)의 박리현상을 촉진시킨다.
그 하나는, 이 제 4 공정의 실시에 의해, 분리층(120)에 주입된 박리 촉진용 이온, 예를 들면 수소(H) 혹은 질소(N)가 기체화되어, 그것에 의해 분리층(120)의 박리가 촉진된다.
다른 하나는, 박리 촉진용 이온 주입공정에 있어서, 그 박리 촉진용 이온, 예를 들면 수소(H), 질소(N) 혹은 실리콘(Si)에 의해 분리층(120)을 구성하는 원자 또는 분자의 결합을 절단하여, 분리층(120)에 미리 대미지를 주고 있다. 따라서, 미리 대미지가 주어진 분리층(120)에서는, 제 4 공정의 실시에 의해 비교적 용이하게 박리가 생긴다.
게다가 다른 하나는, 박리 촉진용 이온 주입공정에 있어서, 그 박리 촉진용 이온, 예를 들면 수소(H), 질소(N) 혹은 실리콘(Si)에 의해 분리층(120)의 특성을 변화시켜, 분리층(120)과 기판(100)과의 밀착성이 미리 약화되어 있다. 이 경우에도, 기판과의 밀착성이 약화된 분리층(120)에서는, 제 4 공정의 실시에 의해 비교적 용이하게 박리가 생긴다.
제 4 공정에서 조사되는 빛으로서는, 분리층(120)에 층 내 박리 및/또는 계면박리를 일으키는 것이면 어떤 것이든 좋고, 예를 들면, X선, 자외선, 가시광, 적외선(열선), 레이저광, 밀리파, 마이크로파, 전자선, 방사선(α선, β선, γ선) 등을 들 수 있다. 그 중에서도 분리층(l20)의 박리(어브레이젼)를 일으키기 쉽다는 점에서 레이저광이 바람직하다.
이 레이저광을 발생시키는 레이저 장치로서는, 각종 기체 레이저, 고체 레이저(반도체 레이저) 등을 들 수 있지만, 엑시머 레이저, Nd-YAG 레이저, Ar 레이저, C02레이저, CO 레이저, He-Ne 레이저 등이 적당히 사용되며, 그 중에서도 엑시머 레이저가 특히 바람직하다.
엑시머 레이저는, 단파장역에서 고 에너지를 출력하기 때문에, 지극히 단시간에 분리층(120)에 어브레이젼을 생기게 할 수 있으며, 따라서 인접하는 전사체(180)나 기판(100)등에 온도 상승을 거의 일으키지 않고, 즉, 열화, 손상을 일으키지 않고 분리층(120)을 박리할 수 있다.
또한, 분리층(120)에 어브레이젼을 생기게 할 때, 빛의 파장의존성이 있는 경우, 조사되는 레이저광의 파장은, 100nm 내지 350nm 정도인 것이 바람직하다.
도 7에, 기판(100)의 빛의 파장에 대한 투과율의 일례를 도시한다. 도시되 는 바와 같이, 200nm의 파장에 대해 투과율이 급격히 증대하는 특성을 갖는다. 이러한 경우에는, 210nm 이상의 파장의 빛, 예를 들면, Xe-C1 엑시머 레이저광(파장 308nm), KrF 레이저광(파장 248nm) 등을 조사한다.
또한, 분리층(120)에, 예를 들면 가스방출, 기화, 승화 등의 상변화를 일으켜 분리특성을 줄 경우, 조사되는 레이저광의 파장은 350에서 1200nm 정도인 것이 바람직하다.
또한, 조사되는 레이저광의 에너지 밀도, 특히, 엑시머 레이저인 경우의 에너지 밀도는, 10 내지 5000mJ/㎠ 정도로 하는 것이 바람직하고, 100 내지 500mJ/㎠ 정도로 하는 것이 보다 바람직하다. 또, 조사시간은 1 내지 1000nsec 정도로 하는 것이 바람직하며, 10 내지 100nsec 정도로 하는 것이 보다 바람직하다. 에너지 밀도가 낮거나 혹은 조사시간이 짧으면 충분한 어브레이젼 등이 생기지 않고, 또, 에너지 밀도가 높거나 혹은 조사시간이 길면 분리층(120)을 투과한 조사광에 의해 피전사층(140)에 악영향을 미칠 우려가 있다.
또, 분리층(120)을 투과한 조사광이 피전사층(140)에까지 달해 악영향을 미칠 경우의 대책으로서는, 예를 들면, 도 30에 도시하는 바와 같이, 분리층(레이저 흡수 층)(120) 상에 탄탈(Ta) 등의 금속막(124)을 형성하는 방법이 있다. 이것에 의해, 분리층(120)을 투과한 레이저광은, 금속막(124)의 계면에서 완전히 반사되어, 그것보다 위의 박막 디바이스에 악영향을 주지 않는다.
다음으로, 도 5에 도시하는 바와 같이, 기판(100)에 힘을 가하여, 이 기판(1O0)을 분리층(120)으로부터 이탈시킨다. 도 5에서는 도시되지 않지만, 이 이탈 후, 기판(100) 상에 분리층이 부착하는 경우도 있다.
다음으로, 도 6에 도시하는 바와 같이, 잔존하고 있는 분리층(120)을, 예를 들면 세정, 에칭, 에싱, 연마 등의 방법 또는 이것을 조합시킨 방법에 의해 제거한다. 이것에 의해 피전사층(박막 디바이스 층)(140)이 전사체(180)에 전사된 것이 된다.
또한, 이탈한 기판(l00)에도 분리층의 일부가 부착하고 있을 경우에는 마찬가지로 제거한다. 또한, 기판(100)이 석영 유리같은 고가 재료, 희소 재료로 구성되어 있는 경우 등에는, 기판(100)은 바람직하게는 재이용(리사이클)에 이바지된다. 즉, 재이용하고 싶은 기판(100)에 대해, 본 발명을 적용할 수가 있어 유용성이 높다.
이상과 같은 각 공정을 거쳐서, 피전사층(박막 디바이스 층)(140)의 전사체(180)에의 전사가 완료한다. 그 후, 피전사층(박막 디바이스 층)(140)에 인접하는 Si02막의 제거나, 피전사층(140) 상에의 배선 등의 도전 층이나 원하는 보호막의 형성 등을 행할 수도 있다.
이처럼, 피박리물인 피전사층(박막 디바이스 층)(140) 자체를 직접 박리하는 것은 아니고, 피전사층(박막 디바이스 층)(140)에 접합된 분리층에서 박리하기 때문에, 피박리물(피전사층(140))의 특성, 조건 등에 관계 없이 용이하고 확실하게, 더구나 균일하게 박리(전사)할 수 있고, 박리조작에 수반되는 피박리물 (피전사층(140))에의 대미지도 없어, 피전사층(140)의 높은 신뢰성을 유지할 수 있다.
다음으로, 기판(100) 및 분리층(120) 상에, 박막 디바이스 층(140)으로서 예를 들면 CMOS 구조의 TFT를 형성하여, 이것을 전사체에 전사하는 경우의 구체적인 제조 프로세스 예를 도 8 내지 도 18을 사용하여 설명한다. 또한, 이 프로세스 도중에서 실시되는 박리 촉진용 이온 주입공정에 대해서도 설명한다.
(공정1)
도 8에 도시하는 바와 같이, 투광성 기판(예를 들면 석영기판)(100) 상에, 분리층(예를 들면, LPCVD법에 의해 형성된 아몰퍼스 실리콘 층)(120)과 중간 층(예를 들면, SiO2막)(l42)과 아몰퍼스 실리콘 층(예를 들면 LPCVD법에 의해 형성되는)(143)을 순차적으로 적 층형성하고, 계속해서, 아몰퍼스 실리콘 층(143)의 전면에 윗쪽으로부터 레이저광을 조사하여 어닐을 실시한다. 이것에 의해, 아몰퍼스 실리콘 층(143)은 재결정화하여 폴리실리콘 층이 된다. 또한, 이 경우의 레이저 어닐을 빔 스캔에 의해 실시할 경우에는, 상술한 분리층(120)에의 빔 스캔과는 달리, 각 회의 빔의 빔 중심끼리 겹쳐지도록(가우시안 빔의 경우는 제외한다) 동일 장소에 2번 이상 광조사되는 것이 바람직하다. 이 경우에는 빛이 새는 등의 폐해는 없고, 다중조사 함으로서 아몰퍼스 실리콘 층(l43)을 충분하게 재결정화할 수 있기 때문이다.
박리 촉진용 이온 주입공정의 실시시기로서는, 분리층(120)의 형성 후이고, 결정화를 위한 레이저 어닐 공전 전이면, 마스크를 필요로 하지 않고서 이온주입이 실시가능하다는 점에서 바람직하다.
따라서, 그 실시시기로서는,
(A) 도 8의 분리층(120)의 형성 후이며 중간 층(142)의 형성 전
(B) 중간 층(142)의 형성 후이며 아몰퍼스 실리콘 층(143)의 형성 전
(C) 아몰퍼스 실리콘 층(143)의 형성 후이며, 그 결정화를 위한 레이저 어닐공정 전 중 어느 한 시기가 된다. 이 (A) 내지 (C) 중에서는, (C)의 실시시기가 가장 바람직하다. 그 이유는, 아몰퍼스 실리콘 층(143)의 형성공정 즉, 채널 층의 형성공정은, 현 상태에서 425℃ 정도의 프로세스 온도가 된다. 이 때, 예를 들면 박리 촉진용 이온으로서 수소 이온을 이미 분리층(120)에 주입해 있는 경우에는, 수소가 350℃ 이상의 온도에서 분리층(l20)로부터 빠져 나올 우려가 있다. 따라서, 박리 촉진용 이온의 주입공정은, 채널 층 형성 후인 실시시기 (C)에서 행하는 것이 바람직하다. 단, 박리 촉진용 이온의 종류에 따라서는 그러한 제한이 없기 때문에, 실시시기 (A) (B)에서도 실시가능하다. 또한, 아몰퍼스 실리콘 층(143)이 레이저 어닐되어 다결정화된 후의 층에, 박리 촉진용 이온의 주입에 기인한 대미지가 생기지 않는 것이 트랜지스터 특성상 바람직하다.
(A) (B)의 경우에는 대미지의 발생 자체가 없고, (C)의 경우에는, 가령 아몰퍼스 실리콘 층(143) 자체에 대미지가 생겼다고 해도, 그 후의 결정화 공정에 의해 그 대미지의 영향이 저감된다.
또, 이 박리 촉진용 이온 주입공정은, 공지의 이온 주입장치를 사용하여 실시할 수 있다. 즉, 예를 들면 수소 이온을 주입하는 것이면, 수소를 포함하는 가스를 플라스마화 하여, 그것에 의해 생성된 수소 이온을 전계(電界)에 의해서 가속함으로서 분리층(120)에 주입할 수 있다.
이온 주입공정의 실시시기 (D)로서는, 레이저 어닐 후라도 된다. 이 경우에는, 채널영역이 되는 부분을 마스크하여 이온주입하면, 트랜지스터 특성을 열화시킬 일이 없다. 또, 이온 주입공정 후에 마스크는 제거된다.
(공정2)
계속해서, 도 9에 도시하는 바와 같이, 레이저 어닐에 의해 얻어진 폴리실리콘 층을 패터닝하여, 채널 패턴으로서 아일랜드(144a), (144b)를 형성한다.
박리 촉진용 이온 주입공정은, 그 실시시기 (E)로서 상술한 (A) 내지 (D) 이외에도, 제 2 공정(채널 패턴 형성공정) 후에 실시할 수 있다. 이 경우에는, 도 31에 도시하는 바와 같이, 아일랜드 (144a), (144b) 상이고, 아일랜드(144a), (144b) 내의 채널영역과 대향하는 부분에, 마스크 패턴(201)을 형성해 둔다. 그리고, 그 상태에서 박리 촉진용 이온, 예를 들면 수소 이온을 분리층(120)을 향해 주입한다. 이것에 의해, 채널영역에 수소가 함유되는 일없이, 트랜지스터 특성이 열화하지 않는다. 또, 박리 촉진용 이온 주입공정이 종료하면 마스크 패턴(201)은 제거된다.
(공정3)
도 10에 도시되는 바와 같이, 아일랜드(144a), (144b)를 덮는 게이트절연막(148a), (148b)을, 예를 들면 CVD법에 의해 형성한다.
박리 촉진용 이온 주입공정은, 그 실시시기 (F)로서 상술한 (A) 내지 (E) 이외에도, 제 3 공정(게이트절연막) 후에 실시할 수 있다. 이 경우에는, 도 32에 도시하는 바와 같이, 게이트절연막(148a), (148b) 상이고, 아일랜드(144a), (144b) 내의 채널영역과 대향하는 부분에, 마스크 패턴(202)을 형성해 두는 것이 바람직하다.
(공정4)
도 11에 도시되는 바와 같이, 폴리실리콘 혹은 메탈 등으로 이루어지는 게이트전극(150a), (150b)을 형성한다.
(공정5)
도 12에 도시하는 바와 같이, 폴리이미드 등으로 이루어지는 마스크 층(170)을 형성하고, 게이트전극(150b) 및 마스크 층(170)을 마스크로서 사용하여, 셀프 얼라인에서, 예를 들면 붕소(B)의 이온주입을 한다. 이것에 의해서, p+층(172a), (172b)가 형성된다.
박리 촉진용 이온 주입공정은, 그 실시시기 (G)로서 상술한 (A) 내지 (F) 이외에도, 이 붕소 이온 주입공정과 동시에 실시할 수 있다. 이 경우, 예를 들면 B2H6(5%)+H2(95%)의 혼합 가스를 플라스마화 하여, 그것에 의해 생성된 붕소 이온 및 수소 이온을 가속하여 질량 분석기를 끼지 않고 기판으로 유도한다. 그렇게 하면, 같은 가속전압이더라도, 질량이 무거운 붕소 이온은 상층 측의 다결정 실리콘 층에 멈추는 한편, 질량이 가벼운 수소 이온은 보다 깊게 들어가 분리층(120)까지 도달한다.
또한, 이 때 게이트전극(150b)이 도 31의 마스크 패턴(201) 혹은 도 32의 마스크 패턴(202)과 마찬가지로 기능하지만, 가속전압에 따라 게이트전극(150b) 상에 더욱 마스크 층을 설치할 수 있다.
(공정6)
도 13에 도시하는 바와 같이, 폴리이미드 등으로 이루어지는 마스크 층(174)을 형성하고, 게이트전극(150a) 및 마스크 층(174)을 마스크로서 사용하여, 셀프 얼라인에서, 예를 들면 인(P)의 이온주입을 행한다. 이것에 의해서, n+층(146a), (146b)이 형성된다.
박리 촉진용 이온 주입공정은, 그 실시시기(H)로서, 상술한 (A) 내지 (G) 이외에도, 이 인 이온 주입공정과 동시에 실시가능하다. 그 경우도, 예를 들면 PH3(5%)+ H2(95%)의 혼합 가스를 플라스마화 하고, 그것에 의해 생성된 인 이온 및 수소 이온을 가속하여, 질량 분석기를 끼지 않고 기판으로 유도한다. 그렇게 하면, 같은 가속전압이라도, 질량이 무거운 인 이온은 상 층 측의 다결정 실리콘 층에 멈추는 한편, 질량이 가벼운 수소 이온은 보다 깊게 들어가, 분리층(120)까지 도달한다.
또한, 이 경우는 게이트전극(150a)이 도 3l의 마스크 패턴(201) 혹은 도 32의 마스크 패턴(202)과 동일하게 기능하지만, 가속전압에 따라서 게이트전극(150a) 상에 더욱 마스크 층을 설치할 수 있다.
또, 상기의 박리 촉진용 이온 주입공정의 실시시기 (G) (H)는, 공정5 및 공정6에서의 소스, 드레인영역에의 불순물 이온 주입공정과 동시였지만, 그 전후에서 별개로 행해도 된다.
(공정7)
도 l4에 도시하는 바와 같이, 층간절연막(154)을 형성하여, 선택적으로 콘택트 홀 형성 후, 전극 (l52a) 내지 (152d)를 형성한다.
이렇게 하여 형성된 CMOS 구조의 TFT가, 도 2 내지 도 6에 있어서의 피전사층(박막 디바이스 층)(140)에 해당한다. 또한, 층간절연막(154) 상에 보호막을 형성해도 된다.
(공정8)
도 15에 도시하는 바와 같이, CMOS 구성의 TFT 상에 접착 층으로서의 에폭시 수지 층(160)을 형성하고, 다음으로, 그 에폭시수지 층(160)을 사이로, TFT를 전사체(예를 들면, 소다 유리기판)(180)에 붙인다. 계속해서, 열을 가해 에폭시 수지를 경화시켜, 전사체(180)와 TFT를 접착(접합)한다.
또, 접착 층(160)은 자외선 경화형 접착제인 포토폴리머 수지라도 된다. 이 경우는, 열이 아닌 전사체(180) 측에서 자외선을 조사하여 폴리머를 경화시킨다.
(공정9)
도 16에 도시하는 바와 같이, 투광성 기판(l00) 뒷면으로부터, 예를 들면, Xe-C1 엑시머 레이저광을 조사한다. 이것에 의해, 분리층(120)의 층 내 및/또는 계면에서 박리를 생기게 한다.
(공정10)
도 17에 도시하는 바와 같이, 기판(100)을 떼어낸다.
(공정11)
마지막으로, 분리층(120)을 에칭에 의해 제거한다. 이것에 의해, 도 18에 도시하는 바와 같이, CMOS 구성의 TFT가 전사체(180)에 전사된 것이 된다.
＜제 2의 실시 형태＞
다음으로, 본 발명의 제 2의 실시 형태에 대해서, 도 33 내지 도 35를 참조하여 설명한다. 또한, 이 제 2의 실시 형태는, 박막 디바이스 층으로부터 구성되는 피전사층(140)을 두 번 전사하는 것이며, 제 1의 실시 형태의 도 l 내지 도 6의 공정에 덧붙여서, 도 33 내지 도 35의 공정이 추가된다.
여기서, 이 제 2의 실시 형태에서는, 도 2 내지 도 5에 도시하는 분리층(120)이 제 1 분리층이라 호칭된다. 또, 이 제 2의 실시 형태에서는, 도 3 내지 도 6의 접착 층(l60)이 제 2 분리층이라 호칭된다. 더욱이, 이 제 2의 실시 형태에서는, 도 3 내지 도 6의 전사체(180)가 1차 전사체라 호칭된다. 따라서, 이 제 2의 실시 형태에 의하면, 도 6의 공정이 종료한 단계에서는, 피전사층(140)은 제 2 분리층(160)을 사이로 1차전사체(180)에 전사된 것이 된다.
여기서, 제 2의 실시 형태에서는, 제 2 분리층(160)의 재질은 열용융성 접착제, 수용성 접착제뿐만 아니라, 제 1 분리층(120)과 같은 재질의 것을 사용할 수 있다. 이 때, 이 제 2 분리층(160)에서의 박리를 용이하게 하기 위해서 상술한 제 1의 실시 형태에서 설명한 이온 주입을 행할 수 있다.
이하, 도 6의 공정 후에 실시되는 도 33 내지 도 35의 추가 공정1 내지 3에 대해서 설명한다.
[추가공정1]
도 6의 공정에 있어서, 도 33에 도시하는 바와 같이, 박막 디바이스 층(14O)의 하면(노출면)에 접착 층(190)을 사이로 2차 전사 층(200)을 접착한다.
접착 층(190)을 구성하는 접착제의 적당한 예로서는, 반응경화형 접착제, 열경화형 접착제, 자외선경화형 접착제 등의 광경화형 접착제, 혐기경화형 접착제 등의 각종 경화형 접착제를 들 수 있다. 접착제의 조성으로서는, 예를 들면, 에폭시계, 아크릴레이트계, 실리콘계 등 어떠한 것이라도 된다. 이러한 접착 층(190)의 형성은 예를 들면, 도포법에 의해 이루어진다.
상기 경화형 접착제를 사용할 경우, 예를 들면 피전사층(박막 디바이스 층)(140)의 하면에 경화형 접착제를 도포하고, 더욱이 2차 전사체(200)를 접합한 후, 경화형 접착제의 특성에 따른 경화방법에 의해 상기 경화형 접착제를 경화시켜, 피전사층(박막 디바이스 층)(140)과 2차 전사체(200)를 접착하여 고정한다.
접착제가 광경화형인 경우, 바람직하게는 광투과성인 2차 전사체(200)의 바깥 측에서부터 빛을 조사한다. 접착제로서는, 박막 디바이스 층에 영향을 주기 어려운 자외선 경화형 등의 광경화형 접착제를 사용하면, 광투과성의 1차 전사체(180) 측에서부터, 혹은 광투과성의 1차, 2차 전사체(180), (200)의 양 측에서부터 광조사해도 된다.
또한, 도시와 달리, 2차 전사체(200) 측에 접착 층(190)을 형성하고, 그 위에 피전사층(박막 디바이스 층)(140)을 접착해도 된다. 또한, 예를 들면 2차 전사체(200) 자체가 접착기능을 갖는 경우 등에는 접착 층(190)의 형성을 생략해도 된다.
2차 전사체(200)로서는, 특별히 한정되지 않지만, 기판(판재), 특히 투명기판을 들 수 있다. 또한, 이러한 기판은 평판이라도 만곡판이라도 된다.
또, 2차 전사체(200)는 상기 기판(100)에 비해 내열성, 내식성 등의 특성이 뒤떨어지는 것이라도 된다. 그 이유는, 본 발명에서는, 기판(l00) 측에 피전사층(박막 디바이스 층)(140)을 형성하고, 그 후, 피전사층(박막 디바이스 층)(140)을 2차 전사체(200)에 전사하기 때문에, 2차 전사체(200)에 요구되는 특성, 특히 내열성은 피전사층(박막 디바이스 층)(140) 형성 시의 온도조건 등에 의존하지 않기 때문이다. 이 점은, 1차 전사체(180)에 대해서도 마찬가지이다.
따라서, 피전사층(140) 형성 시의 최고온도를 Tmax로 하였을 때, 1차, 2차전사체(180), (200)의 구성재료로서, 유리 전이점(Tg) 또는 연화점이 Tmax 이하인 것을 사용할 수 있다. 예를 들면, 1차, 2차 전사체(180), (200)는 유리 전이점(Tg) 또는 연화점이 바람직하게는 800℃ 이하, 보다 바람직하게는 500℃ 이하, 더욱 바람직하게는 320℃ 이하의 재료로 구성할 수가 있다.
또, 1차, 2차 전사체(180),(200)의 기계적 특성으로서는, 어느 정도의 강성(강도)를 갖는 것이 바람직하지만, 가요성, 탄성을 갖는 것이라도 된다.
이러한 1차, 2차 전사체(180), (200)의 구성재료로서는, 각종 합성수지 또는 각종 유리재를 들 수 있으며, 특히, 각종 합성수지나 통상의 (저융점의) 값싼 유리재가 바람직하다.
합성수지로서는, 열가소성 수지, 열경화성 수지 중 어떤 것이라도 되며, 예를 들면, 폴리에틸렌, 폴리프로필렌, 에틸렌-프레필렌 공중합체, 에틸렌-아세트산 비닐 공중합체(EVA) 등의 폴리올레핀, 환상 폴리올레핀, 변성 폴리올레핀, 폴리 염화 비닐, 폴리 염화 비닐덴, 폴리스티렌, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리 카보네이트, 폴리-(4-메틸벤젠-1), 아이오노머, 아크릴계 수지, 폴리 메틸 메타크릴레이트, 아크릴 스티렌 공중합체(AS 수지), 부타젠 스티렌 공중합체, 폴리오 공중합체(EVOH), 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌 테레프탈레이트(PBT), 프리시클론 핵산 테레프탈레이트(PCT) 등의 폴리에스테르, 폴리에테르, 폴리에텔케톤(PEK), 폴리에텔에텔케톤(PEEK), 폴리에텔이미드, 폴리아세탈(POM), 폴리페닐렌 옥사이드, 변성 폴리페닐렌 옥사이드, 폴리 알릴레이트, 방향족 폴리에스테르(액정 중합체), 폴리테트라플루오로에틸렌, 폴립화 비닐리덴, 그 외 불소계 수지, 스티렌계, 폴리올레핀계, 폴리 염화 비닐계, 폴리우레탄계, 불소 고무계, 염소화 폴리에틸렌계 등의 각종 열가소성 엘라스토머, 에폭시 수지, 페놀 수지, 요소 수지, 멜라민 수지, 불포화 폴리에스테르, 실리콘 수지, 폴리우레탄 등, 또는 이것들을 주로 하는 공중합체, 블랜드체, 폴리머 앨로이 등을 들 수 있으며, 이들 중 1종류 또는 2종류 이상을 조합시켜(예를 들면 2층 이상의 적층체로서) 사용할 수 있다.
유리재로서는, 예를 들면, 규산 유리(석영 유리), 규산 알칼리 유리, 소다 석회 유리, 칼륨 석회 유리, 납(알칼리) 유리, 바륨 유리, 붕규산 산 유리 등을 들 수 있다. 이 중, 규산 유리 이외의 것은, 규산 유리에 비해 융점이 낮고, 또한, 성형, 가공도 비교적 용이하고, 게다가 저가라서 바람직하다.
2차 전사체(200)로서 합성수지로 구성된 것을 사용할 경우에는, 대형의 2차 전사체(200)를 일체적으로 성형할 수가 있음과 동시에, 만곡면이나 요철을 갖는 것 등의 복잡한 형상이라도 용이하게 제조할 수가 있으며, 또, 재료비용, 제조비용도 저가라는 각종 이점을 누릴 수 있다. 따라서, 합성수지의 사용은, 대형이고 값싼 디바이스(예를 들면, 액정 디스플레이)를 제조하는 데에 유리하다.
또한, 2차 전사체(200)는 예를 들면, 액정 셀처럼 그 자체 독립한 디바이스를 구성하는 것이나, 예를 들면 칼라 필터, 전극 층, 유전체 층, 절연 층, 반도체소자처럼 디바이스의 일부를 구성하는 것이라도 된다.
더욱이, 1차, 2차 전사체(180), (200)는 금속, 세라믹스, 석재, 목재지 등의 물질이라도 되며, 어느 물품을 구성하는 임의의 면상(시계의 면상, 에어콘의 표면상, 프린트기판상 등), 심지어는 벽, 기둥, 천장, 창문 유리 등의 구조물의 표면 상이라도 된다.
〔추가공정2]
다음으로, 도 34에 도시하는 바와 같이, 제 2 분리층인 용용융성 접착 층(160)을 가열하고 열용융시킨다. 이 결과, 열용융성 접착 층(160)의 접착력이 약화되기 때문에, 1차 전사체(180)를 박막 디바이스 층(140)에 의해 이탈시킬 수 있다. 또, 1차 전사체(180)에 부착한 열용융성 접착제를 제거함으로서, 이 1차 전사체(180)를 되풀이하여 재이용할 수가 있다.
제 2 분리층(160)으로서 상술한 수용성 접착제를 사용한 경우에는, 적어도 제 2 분리층(160)을 포함하는 영역을 물과 접촉시키면 되고, 바람직하게는 순수 물에 담그면 된다. 제 2 분리층(160)으로서 상술한 유기용제 용융성 접착제를 사용한 경우에는, 적어도 제 2 분리층(l60)을 포함하는 영역을 유기용제와 접촉시키면 된다. 제 2 분리층(160)으로서 상술한 가열 또는 자외선 조사에 의해 박리작용을 보이는 접착제를 사용한 경우에는, 적어도 제 2 분리층(160)을 포함하는 영역을 다른 층을 사이로 가열 또는 자외선 조사하면 된다. 또, 제 2 분리층으로서 제 1 분리층(l20)과 마찬가지로 어브레이젼 층을 사용한 경우에는, 광조사에 의해서 제 2 분리층(160)에 박리현상을 생기게한다. 이 때, 주입 이온의 효과에 의해 그 박리가 촉진된다.
[추가공정3]
마지막으로, 박막 디바이스 층(140)의 표면에 부착한 제 2 분리층(160)을 제거 함으로서, 도 35에 도시하는 바와 같이, 2차 전사체(200)에 전사된 박막 디바이스 층(140)을 얻을 수 있다. 여기서, 이 2차 전사체(200)에 대한 박막 디바이스 층(140)의 적층관계는, 도 2에 도시하는 바와 같이 당초의 기판(100)에 대한 박막 디바이스 층(140)의 적층관계와 같게 된다.
이상과 같은 각 공정을 거쳐서, 피전사층(박막 디바이스 층)(140)의 2차 전사체(200)에의 전사가 완료한다. 그 후, 피전사층(박막 디바이스 층)(140)에 인접하는 SiO2막의 제거나, 피전사층(140) 상에의 배선 등의 도전 층이나 원하는 보호막 등을 행할 수도 있다.
제 2의 실시 형태에서는, 피박리물인 피전사층(박막 디바이스 층)(140) 자체를 직접 박리하는 것은 아니고, 제 1 분리층(l20) 및 제 2 분리층(160)에서 분리하여 2차 전사체(200)에 전사하기 때문에, 피분리물(피전사층(140))의 특성, 조건 등에 관계 없이 용이하고 확실하게, 더구나 균일하게 전사할 수 있어, 분리조작에 수반되는 피분리물(피전사층(140))에의 대미지도 없고, 피전사층(140)의 높은 신뢰성을 유지할 수 있다.
く제 3의 실시 형태＞
상술한 제 1, 제 2의 실시 형태에서 설명한 기술을 사용하면, 예를 들면, 도 19(a)에 도시하는 바와 같이 박막 디바이스를 사용하여 구성된 마이크로 컴퓨터를 원하는 기판 상에 형성할 수 있도록 된다.
도 l9(a)에서는, 플라스틱 등으로 이루어지는 플렉시블 기판(182) 상에, 박막 디바이스를 사용하여 회로가 구성된 CPU(300), RAM(320), 입출력 회로(360) 및 이들 회로의 전원전압을 공급하기 위한 아몰퍼스 실리콘의 PIN접합을 구비하는 태양전지(340)가 탑재되어 있다.
도 19(a)의 마이크로 컴퓨터는 플렉시블 기판 상에 형성되어 있기 때문에, 도 19(b)에 도시하는 바와 같이 구부러짐에 강하고, 또, 경량이어서 낙하에도 강하다는 특징이 있다.
＜제 4의 실시 형태＞
본 실시 형태에서는, 상술한 박막 디바이스의 전사기술을 사용하여, 도 20, 도 21에 도시되는 바와 같이, 액티브 매트릭스 기판을 사용한 액티브 매트릭스형의 액정 표시장치를 작성할 경우의 제조 프로세스의 예에 대해서 설명한다.
(액정 표시장치의 구성)
도 20에 도시하는 바와 같이, 액티브 매트릭스형의 액정 표시장치는, 백라이트 등의 조명광원(400), 편광판(420), 액티브 매트릭스 기판(440), 액정(460), 대향기판(480), 편광판(500)을 구비한다.
또한, 본 발명의 액티브 매트릭스 기판(440)과 대향기판(480)에 플라스틱 필름과 같은 플렉시블 기판을 사용할 경우는, 조명광원(40O)을 대신하여 반사판을 채용한 반사형 액정 패널로서 구성하면, 가요성이 있어 충격에 강하고 또한 경량인 액티브 매트릭스형 액정 패널을 실현시킬 수 있다. 또, 화소전극을 금속으로 형성한 경우, 반사판 및 편광판(420)은 불필요해진다.
본 실시 형태에서 사용하는 액티브 매트릭스 기판(440)은 화소부(442)에 TFT를 배치하고, 게다가, 드라이버 회로(주사선 드라이버 및 데이타선 드라이버)(444)를 탑재한 드라이버 내장형인 액티브 매트릭스 기판이다.
이 액티브 매트릭스형 액정 표시장치의 요부 단면도가 도 21에 도시되고, 또, 액정 표시장치의 요부 회로구성이 도 22에 도시된다.
도 22에 도시되는 바와 같이, 화소부(442)는 게이트가 게이트선(G1)에 접속되고, 소스·드레인의 한 편이 데이타선(D1)에 접속되어, 소스·드레인의 다른 쪽이 액정(460)에 접속된 TFT(M1)와 액정(460)과를 포함한다.
또, 드라이버부(444)는 화소부의 TFT(Ml)와 같은 프로세스에 의해 형성되는 TFT(M2)를 포함하여 구성된다.
도 21의 좌측에 도시되는 바와 같이, 화소부(442)에 있어서의 TFT(M1)는 소스·드레인 층(l100a), (1100b)과, 채널(1100e)과 게이트절연막(1200a)과, 게이트전극(1300a)과, 절연막(1500)과, 소스·드레인전극(1400a), (1400b)을 포함하여 구성된다.
또한, 참조번호(1700)는 화소전극이고, 참조번호(1702)는 화소전극(1700)이 액정(460)에 전압을 인가하는 영역(액정에의 전압 인가영역)을 나타낸다. 도면에 배향막은 생략하고 있다. 화소전극(1700)은 ITO(광투과형의 액정 패널 장소) 혹은 알루미늄 등의 금속(반사형 액정 패널의 경우)에 의해 구성된다. 또, 도 21에서는, 액정에의 전압 인가영역(1702)에 있어서, 화소전극(1700) 하의 하지절연막(중간 층)(1000)은 완전히 제거되어 있지만, 반드시 이것에 한정되는 것은 아니고, 하지절연막(중간 층)(1000)이 얇기 때문에 액정에의 전압인가가 방해가 되지 않는 경우에는 남겨 놓아도 된다.
또한, 도 21의 오른쪽에 도시되는 바와 같이, 드라이버부(444)를 구성하는 TFT(M2)는 소스, 드레인 층(1100c), (1100d)과, 채널(1100f)과, 게이트절연막(1200 b)과, 게이트전극(1300b)과, 절연막(1500)과, 소스·드레인전극(14O0c), (1400d)을 포함하여 구성된다.
또, 도 21에 있어서, 참조번호(480)는 예를 들면, 대향기판(예를 들면, 소다 유리기판)이고, 참조번호(482)는 공통전극이다. 또, 참조번호(1000)는 Si O2막이고, 참조번호(1600)는 층간절연막(예를 들면, SiO2막)이며, 참조번호(1800)는 접착 층이다. 또, 참조번호(1900)는 예를 들면 소다 유리기판으로 이루어지는 기판(전사체)이다.
(액정 표시장치의 제조 프로세스)
이하, 도 21의 액정 표시장치의 제조 프로세스에 대해서, 도 23 내지 도 27을 참조하여 설명한다.
우선, 도 8 내지 도 18과 같은 제조 프로세스를 거쳐, 도 23과 같은 TFT(M1, M2)를 신뢰성이 높고 또한 레이저광을 투과하는 기판(예를 들면, 석영기판)(3000) 상에 형성하여 보호막(1600)을 구성한다. 또한, 도 23에 있어서, 참조번호(3100)는, 박리 촉진용 이온이 주입되어 있는 분리층(레이저 흡수 층)이다. 또한, 도 23에서는, TFT(M1, M2)는 함께 n형의 M0SFET로 하고있다. 단, 이곳에 한정되는 것이 아니라, p형의 MOSFET나 CMOS 구조로 해도 된다.
다음으로, 도 24에 도시하는 바와 같이, 보호막(1600) 및 하지절연막(1000)을 선택적으로 에칭하고, 선택적으로 개구부(4000), (4200)를 형성한다. 이들 2개의 개구부는 공통의 에칭공정을 사용하여 동시에 형성한다. 또한, 도 24에서는 개구부(4200)에서, 하지절연막(중간 층)(1000)을 완전히 제거하고 있지만, 반드시 이것에 한정되는 것은 아니라, 하지절연막(중간 층)(1000)이 얇기 때문에 액정에의 전압인가가 방해가 되지 않는 경우에는 남겨 놓아도 된다.
다음으로, 도 25에 도시하는 바와 같이, ITO막 또는 알루미늄 등의 금속으로 이루어지는 화소전극(170O)를 형성한다. IT0막을 사용하는 경우에는 투과형의 액정 패널이 되고, 알루미늄 등의 금속을 사용하는 경우에는 반사형의 액정 패널이 된다.
다음으로, 도 26에 도시하는 바와 같이, 접착 층(1800)을 사이로 기판(1900)을 접합(접착)한다.
다음으로, 도 26에 도시하는 바와 같이, 기판(3000)의 이면에서부터 엑시머 레이저광을 조사하고, 박리 촉진용 이온에 의한 작용도 이용하여 분리층(120)에 박리현상을 생기게 한다. 그 후, 기판(3000)을 떼어낸다. 이 때, 떼어낼 때 그다지 힘을 요하지 않기 때문에, TFT 등에는 기계적 대미지가 생기지 않는다.
다음으로, 분리층(레이저 흡수 층)(3l00)을 제거한다. 이것에 의해, 도 27에 도시하는 바와 같은 액티브 매트릭스 기판(440)이 완성한다. 화소전극(1700)의 저면(참조번호(1702)의 영역)은 노출하고 있어, 액정과의 전기적인 접속이 가능하게 되어 있다. 그 후, 액티브 매트릭스 기판(440)의 절연막(SiO2등의 중간 층)(1000)의 표면 및 화소전극(1702) 표면에 배향막을 형성하여 배향처리가 실시된다. 도 27에서는 배향막은 생략하고 있다.
그리고, 더욱이 그 표면에 화소전극(1709)과 대향하는 공통전극이 형성되고, 그 표면이 배향처리된 대향기판(480)과 도 21의 액티브 매트릭스 기판(440)을 봉지재(실 재)로 봉지하여, 양 기판 간에 액정을 봉입하여 도 21에 도시하는 바와 같은 액정 표시장치가 완성한다.
＜제5의 실시 형태＞
도 28에 본 발명의 제5의 실시 형태를 도시한다.
본 실시 형태에서는, 상술한 박막 디바이스의 전사방법을 여러 회 실행하고, 전사원인 기판보다도 큰 기판(전사체) 상에 박막 디바이스를 포함하는 복수의 패턴을 전사하여, 최종적으로 대규모의 액티브 매트릭스 기판을 형성한다.
즉, 큰 기판(7000) 상에 여러 회의 전사를 실행하여, 화소부(7100a) 내지 (7100P)를 형성한다. 도 28의 위쪽에 일점쇄선으로 둘러싸여 도시되는 바와 같이, 화소부에는 TFT나 배선이 형성되어 있다. 도 28에 있어서, 참조번호(7210)는 주사선이고, 참조번호(7200)는 신호선이고, 참조번호(7220)는 게이트전극이고, 참조번호(7230)는 화소전극이다.
신뢰성이 높은 기판을 되풀이하여 사용하고, 혹은 복수의 제 1 기판을 사용하여 박막 패턴의 전사를 여러 회 실행함으로서, 신뢰성이 높은 박막 디바이스를 탑재한 대규모의 액티브 매트릭스 기판을 작성할 수 있다.
く제 6의 실시 형태＞
본 발명의 제 6의 실시 형태를 도 29에 도시한다.
본 실시 형태의 특징은, 상술한 박막 디바이스의 전사방법을 여러회 실행하여, 전사원인 기판 상보다도 큰 기판 상에, 설계 룰(즉, 패턴설계 하는 데에 있어서의 디자인 룰)이 다른 박막 디바이스(즉, 최소선 폭이 다른 박막 디바이스)를 포함하는 복수의 패턴을 전사하는 것이다.
도29에서는, 드라이버 탑재의 액티브 매트릭스 기판에 있어서, 화소부(7100a 내지 7100p)보다도, 보다 미세한 제조 프로세스에서 작성된 드라이버 회로(8000 내지 8032)를, 여러회의 전사에 의해서 기판(6000) 주위에 작성되어 있다.
드라이버 회로를 구성하는 시프트 레지스터는, 저전압 하에서 로직 레벨의 동작을 하기 때문에 화소 TFT보다도 내압이 낮아 좋고, 따라서, 화소 TFT보다 미세한 TFT가 되도록 하여 고집적화를 꾀할 수 있다.
본 실시 형태에 의하면, 설계 룰 레벨이 다른(즉, 제조 프로세스가 다른) 복수의 회로를 하나의 기판 상에 실현할 수 있다. 또한, 시프트 레지스터의 제어에 의해 데이타 신호를 샘플인하는 샘플인 수단(도 22의 박막 트랜지스터(M2))은, 화소 TFT 와 마찬가지로 고내압이 필요하기 때문에, 화소 TFT와 동일 프로세스/동일설계 룰로 형성해도 된다.
다음으로, 본 발명의 구체적 실시예에 대해서 설명한다.
(실시예 1)
세로 50㎜×폭 50㎜×두께 1.1㎜인 석영기판(연화점: 163O℃, 왜곡점: 1070
℃, 엑시머 레이저의 투과율: 거의 100%)을 준비하고, 이 석영기판의 한쪽 면에 분리층(레이저광 흡수 층)으로서 비정질 실리콘(a-Si)막을 저압 CVD법(Si2H6가스, 425℃)에 의해 형성하였다. 분리층의 막 두께는 100㎚이었다.
다음으로, 분리층상에 중간 층으로서 SiO2막을 ECR-CVD법(SiH4+02가스, l00℃)에 의해 형성했다. 중간 층의 막 두께는 200nm이었다.
다음으로, 중간 층상에 피전사층으로서 막 두께 50nm인 비정질 실리콘막을 저압 CVD법(Si2H6가스, 425℃)에 의해 형성하고, 이 비정질 실리콘막에 레이저광(파장 308nm)을 조사하여, 결정화시켜 폴리실리콘막으로 하였다. 그 후, 이 폴리실리콘막에 대하여 소정의 패터닝을 실시해, 박막 트랜지스터의 소스·드레인·채널이 되는 영역을 형성하였다. 그 후, TEOS-CVD법(SiH4+02가스)에 의해 l200nm의 게이트절연막(SiO2)을 형성한 후, 게이트절연막 상에 게이트전극(폴리실리콘에 Mo 등의 고융점 금속이 적 층형성된 구조)을 형성하고, 게이트전극을 마스크로서 이온주입함으로서, 자기정합적(셀프 얼라인)으로 소스·드레인영역을 형성하여 박막 트랜지스터를 형성하였다. 이 때 동시에, 수소 이온을 분리층에 주입했다. 그 후, 필요에 따라서, 소스·드레인영역에 접속되는 전극 및 배선, 게이트전극에 연결되는 배선이 형성된다. 이들의 전극이나 배선에는 A1이 사용되지만, 이것에 한정되는 것은 아니다. 또한, 후 공정의 레이저 조사에 의해 Al의 용융이 걱정될 경우는, A1보다도 고융점의 금속(후공정의 레이저 조사에 의해 용융하지 않는 것)을 사용해도 된다.
다음으로, 상기 박막 트랜지스터 상에 자외선 경화형 접착제를 도포하고(막 두께: 100㎛), 더욱이 그 도막에 전사체로서 세로 200㎜×폭 300mm×두께 1.1mm의 대형의 투명한 유리기판(소다 유리, 연화점: 740℃, 왜곡점: 511℃)을 접합한 후, 유리기판 측에서 자외선을 조사하여 접착제를 경화시켜, 이것들을 접착고정했다.
다음으로, Xe-C1 엑시머 레이저(파장: 308㎚)를 석영기판 측으로부터 조사하고, 도 31 이후에 도시하는 빔 스캔을 실시함으로서, 분리층에 박리(층 내 박리 및 계면 박리)를 생기게 했다. 조사한 Xe-C1 엑시머 레이저의 에너지 밀도는 250 mJ/㎠, 조사시간은 20nsec이었다. 또한, 엑시머 레이저의 조사는 스폿 빔 조사와 라인 빔 조사가 있으며, 스폿 빔 조사의 경우는, 소정의 단위영역(예를 들면 8㎜×8㎜)에 스폿조사하고, 이 스폿조사를 각 회의 조사영역이 겹치지 않도록(전후좌우에서 겹치지 않도록) 빔 주사하면서 조사해갔다. 또, 라인 빔 조사의 경우는, 소정의 단위영역(예를 들면 378㎜×0.1㎜나 378㎜×0.3㎜(이것들은 에너지의 90% 이상을 얻을 수 있는 영역))을 같게, 각 회의 조사영역이 겹치지 않도록 빔 주사하면서 조사해갔다.
그 후, 석영기판과 유리기판(전사체)과를 분리층에서 떼어내고, 석영기판 상에 형성된 박막 트랜지스터 및 중간 층을 유리기판 측에 전사했다.
그 후, 유리기판 측의 중간 층의 표면에 부착한 분리층을, 에칭이나 세정 또는 그것들의 조합에 의해 제거했다. 또, 석영기판에 대해서도 같은 처리를 행하여, 재사용에 이바지하게 했다.
또한, 전사체가 되는 유리기판이 석영기판보다 큰 기판이면, 본 실시예와 같은 석영기판으로부터 유리기판에의 전사를, 평면적으로 다른 영역에 되풀이하여 실시하여, 유리기판 상에, 석영기판에 형성가능한 박막 트랜지스터의 수보다 많은 박막 트랜지스터를 형성할 수 있다. 더욱이, 유리기판 상에 되풀이하여 적 층하여, 마찬가지로 많은 박막 트랜지스터를 형성할 수 있다.
(실시예 2)
분리층을, 분리층 형성 프로세스에서 H(수소)를 20at% 함유하는 비정질 실리콘막으로 한 것 이외에는 실시예 l과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
또한, 비정질 실리콘막 중의 H량의 조정은, 저압 CVD법에 의한 성막 시의 조건을 적당히 설정함으로서 행하였다.
(실시예 3)
분리층을 스핀 피복에 의해 졸-겔법으로 형성한 세라믹스 박막(조성: PbTiO3, 막 두께: 200㎚)으로 한 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 4)
분리층을 스패터링으로 형성한 세라믹스 박막(조성: BaTi03, 막 두께: 400㎚)으로 한 것 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 5)
분리층을, 레이저 어브레이젼법에 의해 형성한 세라믹스 박막(조성: Pb(Zr, Ti)O3(PZT), 막 두께: 50㎚)으로 한 것 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 6)
분리층을 스핀 피복에 의해 형성한 폴리이미드막(막 두께: 200㎚)으로 한 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 7)
분리층을 스핀 피복에 의해 형성한 폴리페닐렌설파이드막(막 두께: 200㎚)으로 한 것 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 8)
분리층을 스패터링에 의해 형성한 A1 층(막 두께: 300㎚)으로 한 것 이외에는 실시예 l과 같이 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 9)
조사광으로서, Kr-F 엑시머 레이저(파장: 248㎚)를 사용한 것 이외에는 실시예 2와 동일하게 하여 박막 트랜지스터의 전사를 행하였다. 또한, 조사한 레이저의 에너지 밀도는 250mJ/㎠, 조사시간은 20nsec였다.
(실시예 10)
조사광으로서, Nd-YAIG 레이저(파장: 1068nm)을 사용한 것 이외에는 실시예 2와 동일하게 하여 박막 트랜지스터의 전사를 행하였다. 또한, 조사한 레이저의 에너지 밀도는 400mJ/㎠, 조사시간은 20nsec였다.
(실시예 l1)
피전사층으로서, 고온 프로세스 1000℃에 의한 폴리실리콘막(막 두께 80㎚)의 박막 트랜지스터로 한 것 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 12)
전사체로서, 폴리카보네이트(유리 전이점: 130℃)제품인 투명기판을 사용한 것 이외에는 실시예 1과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 13)
전사체로서, AS 수지(유리 전이점: 70 내지 90℃)제품인 투명기판을 사용한 것 이외에는 실시예 2와 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 14)
전사체로서, 폴리메틸메타크릴레이트(유리 전이점: 70 내지 90℃)제품인 투명기판을 사용한 것 이외에는 실시예 3과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 15)
전사체로서, 폴리에틸렌 테레프탈레이트(유리 전이점: 67℃)제품인 투명기판을 사용한 것 이외에는, 실시예 5와 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 16)
전사체로서, 고밀도 폴리에텔렌(유리 전이점: 77 내지 90℃)제품인 투명기판을 사용한 것 이외에는 실시예 6과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 17)
전사체로서, 폴리아미드(유리 전이점: 145℃)제품인 투명기판을 사용한 것 이외에는 실시예 9와 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 18)
전사체로서, 에폭시수지(유리 전이점: 120℃)제품인 투명기판을 사용한 것 이외에는 실시예 10과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
(실시예 19)
전사체로서, 폴리에틸렌 메타크릴레이트(유리 전이점: 70 내지 90℃)제품인 투명기판을 사용한 것 이외에는 실시예 11과 동일하게 하여 박막 트랜지스터의 전사를 행하였다.
실시예 1 내지 19에 대해서, 각각 전사된 박막 트랜지스터의 상태를 육안과 현미경으로 시관찰한 바, 어느 것도 결함이나 불균일성이 없고 균일하게 전사가 이루어져 있었다.
이상 서술한 바와 같이, 본 발명의 전사기술을 사용하면, 박막 디바이스(피전사층)를 각종 전사체로 전사하는 것이 가능해지며, 특히 전사에 필요한 기판의 박리를 과도한 힘을 작용하지 않고서 무리 없이 행할 수 있었다. 이것에 의해, 예를 들면 박막을 직접 형성할 수 없을까 또는 형성하는 데 알맞지 않은 재료, 성형이 용이한 재료, 값싼 재료 등으로 구성된 것이나, 이동하기 어려운 대형 물체 등에 대해서도 전사에 의해 그것을 형성할 수 있다.
특히, 전사체는 각종 합성수지나 융점이 낮은 유리재와 같은 기판재료에 비해 내열성, 내식성 등의 특성이 뒤떨어지는 것을 사용할 수 있다. 그 때문에, 예를 들면, 투명기판 상에 박막 트랜지스터(특히 폴리실리콘 TFT)를 형성한 액정 디스플레이를 제조할 때는, 기판으로서 내열성에 뛰어난 석영 유리기판을 사용하고, 전사체로서 각종 합성수지나 융점이 낮은 유리재와 같은 값싸고 또한 가공하기 쉬운 재료인 투명기판을 사용함으로서, 대형이고 값싼 액정 디스플레이를 용이하게 제조 가능하게 된다. 이러한 이점은, 액정 디스플레이에 한하지 않고, 다른 디바이스의 제조에 대해서도 마찬가지이다.
또한, 이상과 같은 이점을 누리면서도, 신뢰성이 높은 기판, 특히 석영 유리기판 같은 내열성이 높은 기판에 대하여 기능성 박막과 같은 피전사층을 형성하고, 더욱이 패터닝이 가능해서, 전사체의 재료특성에 관계없이 전사체 상에 신뢰성이 높은 기능성 박막을 형성할 수 있다.
또한, 이러한 신뢰성이 높은 기판은 고가이지만, 그것을 재이용하는 것도 가능하여, 따라서, 제조비용도 저감된다.
본 발명의 박막 디바이스의 박리방법, 박막 디바이스의 전사방법은, 상기와 같이 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치 등에 적용할 수 있는 것이다. 박막 디바이스로서는, TFT 외에, 예를 들면, 박막 다이오드나, 실리콘의 PIN 접합으로 이루어지는 광전변환소자(광센서, 태양전지)나 실리콘 저항소자, 그 밖의 박막 반도체 디바이스, 전극(예: IT0, 메사막과 같은 투명전극), 스위칭소자, 메모리, 압전소자 등의 엑추에이터, 마이크로 미러(피에조 박막 세라믹스), 자기기록박막 헤드, 코일, 인덕터, 박막 고투자재료(高透磁材料) 및 그것들을 조합시킨 마이크로 자기 디바이스, 필터, 반사막, 다이크로익 미러 등을 들 수 있다. 또, 액정 표시장치에 관해서도, 반사형·투과형·표시의 모드에 상관없이 적용가능하다. 심지어는, 문자나 화상을 표시하는 액정 표시장치뿐만 아니라, 액정 패널이 라이트 밸브로서의 기능을 갖는 액정장치에도 적용가능하다.

Claims (18)

  1. 기판 상에 분리층을 형성하는 제 1 공정과,
    상기 분리층상에 박막 디바이스를 형성하는 제 2 공정과,
    상기 분리층의 층 내 및/또는 계면에서 박리현상을 생기게 하여, 상기 기판을 상기 분리층으로부터 박리시키는 제 3 공정을 갖는 박막 디바이스의 박리방법으로서,
    상기 제 3 공정 전에, 상기 분리층에 이온을 주입하는 이온 주입공정을 설치한 것을 특징으로 하는 박막 디바이스의 박리방법.
  2. 제 1항에 있어서, 상기 제 3 공정에서는, 상기 분리층에 주입된 상기 이온을 기체화시키는 공정을 포함하는 것을 특징으로 하는 박막 디바이스의 박리방법.
  3. 제 2항에 있어서, 상기 제 3 공정은 상기 분리층에 광조사하는 공정을 포함하는 것을 특징으로 하는 박막 디바이스의 박리방법.
  4. 제 1항에 있어서, 상기 이온 주입공정에서는, 상기 이온에 의해 상기 분리층을 구성하는 원자 또는 분자의 결합을 절단하여, 상기 분리층에 미리 데미지(damage)를 가해 두는 것을 특징으로 하는 박막 디바이스의 박리방법.
  5. 제 1항에 있어서, 상기 이온 주입공정에서는 상기 이온에 의해 상기 분리층의 특성을 변화시켜, 상기 분리층과 상기 기판과의 밀착성을 미리 약화시켜 두는 것을 특징으로 하는 박막 디바이스의 박리방법.
  6. 제 1항에 있어서, 상기 제 2 공정은 박막 트랜지스터를 형성하기 위한 박막 트랜지스터 형성공정을 가지며,
    상기 박막 트랜지스터 형성공정은 채널 층 형성공정을 포함하고,
    상기 이온 주입공정은, 상기 채널 층 형성공정 후에 실시되는 것을 특징으로 하는 박막 디바이스의 박리방법.
  7. 제 6항에 있어서, 상기 박막 트랜지스터 형성공정은, 상기 채널 층 형성공정 후에 채널 패턴 형성공정을 포함하고,
    상기 이온 주입공정은, 상기 채널 패턴 형성공정 후에 실시되는 것을 특징으로 하는 박막 디바이스의 박리방법.
  8. 제 6항 또는 제 7항에 있어서, 상기 이온 주입공정은, 상기 채널 층 중 채널영역으로 되는 영역 상에 마스크를 형성하여 실시되는 것을 특징으로 하는 박막 디바이스의 박리방법.
  9. 제 7항에 있어서, 상기 박막 트랜지스터 형성공정은, 상기 채널 패턴 형성공정 후에, 상기 채널 패턴 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상이고 상기 채널영역과 대향하는 영역에 게이트 전극을 형성하는 공정을 포함하여,
    상기 게이트전극을 마스크로서 상기 이온 주입공정을 실시하는 것을 특징으로 하는 박막 디바이스의 박리방법.
  10. 제 8항에 있어서, 상기 이온 주입공정은, 상기 채널 패턴 내의 소스영역 및 드레인 영역의 적어도 한 쪽에 넣어지는 불순물 이온과, 그것보다도 질량이 가볍고 상기 분리층에 들어가는 상기 이온을 동시에 주입하는 것을 특징으로 하는 박막 디바이스의 박리방법.
  11. 제 6항에 있어서, 상기 박막 트랜지스터 형성공정은, 상기 채널 층으로서 아몰퍼스 실리콘 층을 형성하는 공정과, 그 후 상기 아몰퍼스 실리콘 층을 레이저 어닐하여 결정화시키는 결정화공정과를 포함하고,
    상기 이온 주입공정은 상기 결정화 공정 전에 실시되는 것을 특징으로 하는 박막 디바이스의 박리방법.
  12. 제 1항에 있어서, 상기 이온은 수소 이온인 것을 특징으로 하는 박막 디바이스의 박리방법.
  13. 제 12항에 있어서, 상기 이온 주입공정 후에 실시되는 공정의 프로세스 온도를 350℃미만으로 한 것을 특징으로 하는 박막 디바이스의 박리방법.
  14. 제 1항에 기재된 박리방법을 사용하여 상기 기판으로부터 박리되어 이루어지는 박막 디바이스.
  15. 매트릭스형으로 배치된 박막 트랜지스터와, 그 박막 트랜지스터의 일단에 접속된 화소전극을 포함하여 화소부가 구성되는 액티브 매트릭스 기판으로서,
    제 6항 내지 제 13항 중 어느 한 항에 기재된 방법을 사용하여 상기 화소부의 박막 트랜지스터를 전사함으로서 제조된 액티브 매트릭스 기판.
  16. 제 15항에 기재된 액티브 매트릭스 기판을 사용하여 제조된 액정 표시장치.
  17. 기판 상에 제 1 분리층을 형성하는 제 1 공정과,
    상기 제 1 분리층상에 박막 디바이스를 포함하는 피전사층을 형성하는 제 2 공정과,
    상기 피전사층 상에 수용성 또는 유기용제 용융성 접착제로 이루어지는 제 2 분리층을 형성하는 제 3 공정과,
    상기 제 2 분리층상에 1차 전사체를 접합하는 제 4 공정과,
    상기 제 1 분리층을 경계로 하여, 상기 피전사층으로부터 상기 기판을 제거하는 제 5 공정과,
    상기 피전사층의 하면에 2차 전사체를 접합하는 제 6 공정과,
    상기 제 2 분리층을 물 또는 유기용제와 접촉시켜, 상기 제 2 분리층을 경계로 하여, 상기 피전사층으로부터 상기 1차 전사체를 제거하는 제 7 공정을 가지며, 상기 박막 디바이스를 포함하는 상기 피전사층을 2차 전사체에 전사하는 것을 특징으로 하는 박막 디바이스의 전사방법.
  18. 기판 상에 제 1 분리층을 형성하는 제 1 공정과, 상기 제 1 분리층상에 박막 디바이스를 포함하는 피전사층을 형성하는 제 2 공정과, 상기 피전사층상에 가열 또는 자외선 조사에 의해 박리작용을 갖는 접착제로 이루어지는 제 2 분리층을 형성하는 제 3 공정과, 상기 제 2 분리층상에 1차 전사체를 접합하는 제 4 공정과, 상기 제 1 분리층을 경계로 하여 상기 피전사층으로부터 상기 기판을 제거하는 제 5 공정과, 상기 피전사층의 하면에 2차 전사체를 접합하는 제 6 공정과, 상기 제 2 분리층을 가열 또는 자외선 조사하고, 상기 제 2 분리층을 경계로 하여, 상기 피전사층으로부터 상기 1차 전사체를 제거하는 제 7 공정을 가지고, 상기 박막 디바이스를 포함하는 상기 피전사층을 2차 전사체에 전사하는 것을 특징으로 하는 박막 디바이스의 전사방법.
KR10-1999-7009538A 1998-02-25 1999-02-23 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치 KR100499998B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP98-60594 1998-02-25
JP6059498 1998-02-25
JP98-296216 1998-10-02
JP29621698A JP3809733B2 (ja) 1998-02-25 1998-10-02 薄膜トランジスタの剥離方法
PCT/JP1999/000818 WO1999044242A1 (en) 1998-02-25 1999-02-23 Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010006448A true KR20010006448A (ko) 2001-01-26
KR100499998B1 KR100499998B1 (ko) 2005-07-07

Family

ID=26401671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7009538A KR100499998B1 (ko) 1998-02-25 1999-02-23 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치

Country Status (8)

Country Link
US (2) US6700631B1 (ko)
EP (2) EP1014452B1 (ko)
JP (1) JP3809733B2 (ko)
KR (1) KR100499998B1 (ko)
CN (1) CN1160800C (ko)
DE (1) DE69931130T2 (ko)
TW (1) TW412774B (ko)
WO (1) WO1999044242A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538480B2 (en) 2004-08-05 2009-05-26 Samsung Mobile Display Co., Ltd. Organic thin film transistor and flat panel display device including the same
KR100939929B1 (ko) * 2001-07-16 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
KR101277094B1 (ko) * 2010-11-10 2013-06-20 한국과학기술원 층상구조 기판을 이용한 플라스틱 소자 제조방법, 이에 따라 제조된 플라스틱 소자
KR101318242B1 (ko) * 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
KR20140112738A (ko) * 2013-03-14 2014-09-24 엘지디스플레이 주식회사 박막 트랜지스터와 그 제조방법 및 표시장치
KR20180102402A (ko) * 2017-03-07 2018-09-17 주성엔지니어링(주) 기판 처리장치 및 이를 이용한 기판 처리방법

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2003531492A (ja) 2000-04-14 2003-10-21 エス オー イ テク シリコン オン インシュレータ テクノロジース 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
GB0029312D0 (en) 2000-12-01 2001-01-17 Philips Corp Intellectual Pty Flexible electronic device
JP3941401B2 (ja) * 2001-01-15 2007-07-04 セイコーエプソン株式会社 液晶装置の製造方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4524561B2 (ja) 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4567941B2 (ja) * 2001-12-28 2010-10-27 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
JP3858728B2 (ja) 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
EP1369933A3 (en) * 2002-06-07 2008-05-28 FUJIFILM Corporation Film forming method
JP3838637B2 (ja) * 2002-06-10 2006-10-25 日東電工株式会社 ガラス基板ダイシング用粘着シートおよびガラス基板ダイシング方法
JP4366921B2 (ja) 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
CN100391004C (zh) * 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4283656B2 (ja) * 2002-12-18 2009-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法、半導体装置及び電子機器
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
CN100392861C (zh) * 2003-01-08 2008-06-04 株式会社半导体能源研究所 半导体器件及其制作方法
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP3775601B2 (ja) 2003-04-17 2006-05-17 セイコーエプソン株式会社 静電容量検出装置及びその駆動方法、指紋センサ並びにバイオメトリクス認証装置
CA2770379A1 (en) * 2003-04-25 2004-11-11 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20050001201A1 (en) * 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
US20060207967A1 (en) * 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
JP3858865B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP3858864B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4396814B2 (ja) 2003-09-01 2010-01-13 セイコーエプソン株式会社 静電容量検出装置及び電子機器
US20050048736A1 (en) * 2003-09-02 2005-03-03 Sebastien Kerdiles Methods for adhesive transfer of a layer
JP4432625B2 (ja) 2003-09-05 2010-03-17 セイコーエプソン株式会社 静電容量検出装置
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP3909712B2 (ja) 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
JP2005136214A (ja) 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP5110766B2 (ja) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
WO2005071608A1 (en) * 2004-01-23 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Id label, id card, and id tag
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
GB2419216A (en) 2004-10-18 2006-04-19 Hewlett Packard Development Co Display device with greyscale capability
CN1934707B (zh) 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
JP4748351B2 (ja) * 2005-04-20 2011-08-17 セイコーエプソン株式会社 薄膜素子の製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US8052824B2 (en) * 2005-11-04 2011-11-08 Tokyo Seimitsu Co., Ltd. Film peeling method and film peeling device
FR2895562B1 (fr) * 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5276792B2 (ja) * 2006-03-03 2013-08-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5211294B2 (ja) * 2006-03-20 2013-06-12 国立大学法人 奈良先端科学技術大学院大学 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
FR2902926B1 (fr) * 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
CN100466167C (zh) * 2007-02-05 2009-03-04 友达光电股份有限公司 可挠性主动元件阵列基板的制造方法
EP1972375A1 (en) * 2007-03-23 2008-09-24 Koninklijke Philips Electronics N.V. A micro-fluidic device based upon active matrix principles
EP2140480A4 (en) 2007-04-20 2015-04-22 Semiconductor Energy Lab METHOD FOR PRODUCING AN SOI SUBSTRATE AND SEMICONDUCTOR ARRANGEMENT
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
US9126392B1 (en) * 2007-11-01 2015-09-08 Sandia Corporation Photovoltaic solar concentrator
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20090191348A1 (en) * 2008-01-25 2009-07-30 Henry Hieslmair Zone melt recrystallization for inorganic films
WO2009110042A1 (ja) * 2008-03-06 2009-09-11 シャープ株式会社 表示装置、液晶表示装置、有機ｅｌ表示装置、薄膜基板及び表示装置の製造方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
WO2010067698A1 (en) * 2008-12-11 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
CN102472855B (zh) * 2009-07-01 2014-11-05 旭硝子株式会社 表面具有微细凹凸构造的物品的制造方法及线栅型偏振片的制造方法
KR101215305B1 (ko) * 2009-10-15 2012-12-26 한국전자통신연구원 반도체 소자의 제조방법
KR101221871B1 (ko) 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
KR101315473B1 (ko) 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
TWI426613B (zh) * 2011-04-11 2014-02-11 Nat Applied Res Laboratories 太陽能發電模組及其製造方法
WO2013005254A1 (ja) 2011-07-06 2013-01-10 パナソニック株式会社 フレキシブルデバイスの製造方法及びフレキシブルデバイス
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US11264262B2 (en) 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US9390949B2 (en) 2011-11-29 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus and method of use
US10381254B2 (en) 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
JP5608694B2 (ja) * 2012-03-02 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102636898B (zh) 2012-03-14 2014-03-12 京东方科技集团股份有限公司 一种柔性显示装置的制备方法
JP5577373B2 (ja) * 2012-04-16 2014-08-20 株式会社半導体エネルギー研究所 発光装置
JP6040722B2 (ja) * 2012-11-16 2016-12-07 ウシオ電機株式会社 防汚層除去方法及び防汚層形成方法
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6114610B2 (ja) * 2013-03-29 2017-04-12 東京応化工業株式会社 処理方法及び処理装置
KR101493396B1 (ko) * 2013-07-26 2015-02-13 코닝정밀소재 주식회사 디스플레이 패널용 초 박판 유리 핸들링 방법
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
US9755099B2 (en) 2013-08-14 2017-09-05 Globalfoundries Inc. Integrated micro-inverter and thin film solar module and manufacturing process
US9978895B2 (en) 2013-10-31 2018-05-22 National Technology & Engineering Solutions Of Sandia, Llc Flexible packaging for microelectronic devices
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
GB2522408A (en) 2014-01-14 2015-07-29 Ibm Monolithically integrated thin-film device with a solar cell, an integrated battery and a controller
JP2014211638A (ja) * 2014-05-22 2014-11-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
US9397001B2 (en) * 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
CN107112205B (zh) * 2015-01-16 2020-12-22 住友电气工业株式会社 半导体衬底及其制造方法，组合半导体衬底及其制造方法
KR102301501B1 (ko) 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN105097667B (zh) * 2015-06-24 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
JP6085015B2 (ja) * 2015-09-28 2017-02-22 株式会社半導体エネルギー研究所 表示装置の作製方法
FR3045933B1 (fr) 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
WO2017182909A1 (en) 2016-04-22 2017-10-26 Semiconductor Energy Laboratory Co., Ltd. Separation method and manufacturing method of flexible device
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
JP6297654B2 (ja) * 2016-09-29 2018-03-20 株式会社半導体エネルギー研究所 発光装置
FR3060601B1 (fr) * 2016-12-20 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composition adhesive et son utilisation dans l'electronique
JP6378372B2 (ja) * 2017-01-17 2018-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR3068510B1 (fr) 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
JP2018073835A (ja) * 2017-11-01 2018-05-10 株式会社半導体エネルギー研究所 発光装置
JP6457615B2 (ja) * 2017-11-09 2019-01-23 株式会社半導体エネルギー研究所 発光装置の作製方法
JP7097717B2 (ja) * 2018-02-26 2022-07-08 株式会社カネカ フレキシブル基板形成用支持基板およびその再生方法、ならびにフレキシブル基板の製造方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2020191607A1 (zh) * 2019-03-26 2020-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置及其制造方法
JP2020024425A (ja) * 2019-09-26 2020-02-13 株式会社半導体エネルギー研究所 発光装置
EP4102543A1 (en) * 2021-06-09 2022-12-14 IMEC vzw A method for transferring a layer to a substrate
CN114664745B (zh) * 2022-05-24 2023-01-17 惠科股份有限公司 显示面板及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153814A (ja) 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
JPH04159712A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3194612B2 (ja) 1992-01-31 2001-07-30 キヤノン株式会社 半導体素子の作製方法及び貼り合わせ基板
JP2962918B2 (ja) * 1992-01-31 1999-10-12 キヤノン株式会社 シリコン薄膜の形成方法及び太陽電池の製造方法
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5409124A (en) * 1993-12-23 1995-04-25 Kraft Foods, Inc. Beverage container with bottom cavity
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH08107088A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH08152512A (ja) * 1994-11-30 1996-06-11 Toppan Printing Co Ltd 画像形成方法およびカラーフィルタの製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3578828B2 (ja) 1995-03-21 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
DE69622339T2 (de) * 1995-05-10 2003-03-06 Koninkl Philips Electronics Nv Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
KR100939929B1 (ko) * 2001-07-16 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US10586816B2 (en) 2001-07-16 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9608004B2 (en) 2001-07-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9013650B2 (en) 2003-01-15 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8508682B2 (en) 2003-01-15 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8830413B2 (en) 2003-01-15 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US9299879B2 (en) 2003-01-15 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8228454B2 (en) 2003-01-15 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
US7538480B2 (en) 2004-08-05 2009-05-26 Samsung Mobile Display Co., Ltd. Organic thin film transistor and flat panel display device including the same
KR101318242B1 (ko) * 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
KR101277094B1 (ko) * 2010-11-10 2013-06-20 한국과학기술원 층상구조 기판을 이용한 플라스틱 소자 제조방법, 이에 따라 제조된 플라스틱 소자
KR20140112738A (ko) * 2013-03-14 2014-09-24 엘지디스플레이 주식회사 박막 트랜지스터와 그 제조방법 및 표시장치
KR20180102402A (ko) * 2017-03-07 2018-09-17 주성엔지니어링(주) 기판 처리장치 및 이를 이용한 기판 처리방법

Also Published As

Publication number Publication date
EP1686626A2 (en) 2006-08-02
KR100499998B1 (ko) 2005-07-07
EP1686626A3 (en) 2008-06-04
EP1014452A4 (en) 2001-11-14
EP1014452B1 (en) 2006-05-03
DE69931130D1 (de) 2006-06-08
TW412774B (en) 2000-11-21
EP1014452A1 (en) 2000-06-28
DE69931130T2 (de) 2006-11-30
WO1999044242A1 (en) 1999-09-02
CN1256794A (zh) 2000-06-14
CN1160800C (zh) 2004-08-04
US20030008437A1 (en) 2003-01-09
US6885389B2 (en) 2005-04-26
US6700631B1 (en) 2004-03-02
JP3809733B2 (ja) 2006-08-16
JPH11312811A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
KR100499998B1 (ko) 박막 디바이스의 박리방법, 박막 디바이스의 전사방법, 박막 디바이스, 액티브 매트릭스 기판 및 액정 표시장치
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP4619462B2 (ja) 薄膜素子の転写方法
KR100481994B1 (ko) 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP4478268B2 (ja) 薄膜デバイスの製造方法
US20040209442A1 (en) Device manufacturing method and device, electro-optic device, and electronic equipment
JPH1124106A (ja) 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
KR20010012160A (ko) 3차원 디바이스
CN100521160C (zh) 转移方法和有源矩阵基板的制造方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法
JP2006072372A (ja) 液晶パネル用基板及び液晶パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee