CN107112205B - 半导体衬底及其制造方法，组合半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法，组合半导体衬底及其制造方法 Download PDF

Info

Publication number
CN107112205B
CN107112205B CN201680005889.XA CN201680005889A CN107112205B CN 107112205 B CN107112205 B CN 107112205B CN 201680005889 A CN201680005889 A CN 201680005889A CN 107112205 B CN107112205 B CN 107112205B
Authority
CN
China
Prior art keywords
substrate
semiconductor
layer
seed
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680005889.XA
Other languages
English (en)
Other versions
CN107112205A (zh
Inventor
西林良树
仲前一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN107112205A publication Critical patent/CN107112205A/zh
Application granted granted Critical
Publication of CN107112205B publication Critical patent/CN107112205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Abstract

根据本发明的制造半导体衬底的方法包括：制备包括半导体材料的籽晶衬底(1)的步骤，在籽晶衬底(1)上执行离子注入的步骤，由此离子注入层(2)形成为距离籽晶衬底(1)的主表面的表面一定深度；利用气相合成方法在籽晶衬底(1)的主表面上生长半导体层(3)的步骤；以及通过利用光(4)照射半导体层(3)和/或籽晶衬底(1)的主表面的表面的步骤，由此分离包括籽晶衬底的至少一部分(1a)和半导体层(3)的半导体衬底(5)。

Description

半导体衬底及其制造方法，组合半导体衬底及其制造方法
技术领域
本发明涉及一种制造半导体衬底的方法、半导体衬底、制造组合半导体衬底的方法、组合半导体衬底和半导体结合衬底。
背景技术
半导体衬底被包含在每个电子元件中并被广泛使用。特别地，宽带隙半导体衬底是期望作为有助于节能的高效器件和功率器件的半导体衬底的材料。其中，金刚石衬底不仅广泛用作半导体衬底，而且广泛用于各种工具(诸如钻头、立铣刀、铣刀、切割器的切割工具和切割工具、骰子、水或其它流体喷射嘴以及诸如stichel的耐磨工具)、光学部件(窗口和透镜)和电子部件(散热衬底)的材料并且其重要性将在未来进一步增加。
大多数半导体可以利用气相合成方法(以下也称为化学气相沉积(CVD))形成为板状或体积形状的薄膜。
在气相合成方法中，在由籽晶组成的籽晶衬底上生长半导体层。半导体层可以与籽晶衬底一起使用。或者，半导体层可以与籽晶衬底分离，并且只有半导体层可以用于产品。在这种情况下，由于可以再次使用籽晶衬底，因此可以降低制造成本。
PTD 1(日本专利公开No.6-234595)公开了一种利用气相合成方法交替堆叠具有高透光性的第一金刚石层和具有低透光性的第二金刚石层，利用激光束使第二金刚石层吸收激光束，并将第一金刚石层分离为金刚石薄板的方法。
PTD 2(日本专利公开No.2007-112637)公开了一种利用气相合成方法在衬底上生长低透光性的第一金刚石层和高透光性的第二金刚石层，从而获得堆叠，利用激光束照射堆叠的上表面或下表面，从而改变第一金刚石层，并且通过诸如热处理、电化学蚀刻或酸蚀刻的处理剥离改变的第一金刚石层，从而分离第二金刚石层的方法。
PTD 3(美国专利No.5,587,210)公开了一种通过将离子注入金刚石衬底中在衬底中形成由非金刚石碳组成的损伤层，此后利用气相合成方法在衬底上生长金刚石，此后电化学蚀刻损伤层，并将生长的金刚石与衬底分离的方法。
为了降低制造成本，将籽晶衬底薄片切片使用也是有效的。
PTD 4(日本专利公开No.2011-60860)公开了通过利用激光照射衬底的前表面在衬底中形成重整层，此后蚀刻重整层并切割衬底的方法。
PTD 5(日本专利公开No.2012-169363)公开了一种衬底处理方法，其通过利用激光束照射衬底的前表面在衬底中形成重整层，此后在重整层处或重整层附近分割衬底。
PTD 6(日本专利公开No.2011-60862)公开了一种衬底切片方法，其包括通过利用激光束照射衬底的前表面在衬底中形成重整层，此后在重整层中设置凹槽，并且剥离具有定义为起点的凹槽的衬底。
引用列表
专利文献
PTD 1：日本专利公开No.6-234595
PTD 2：日本专利公开No.2007-112637
PTD 3：美国专利No.5,587,210
PTD 4：日本专利公开No.2011-60860
PTD 5：日本专利公开No.2012-169363
PTD 6：日本专利公开No.2011-60862
发明内容
本发明解决的技术问题
在PTD 1中的方法中，为了利用激光束充分切割，应切割吸收激光束的第二金刚石层，材料中最坚硬金刚石的键合。对于这种切割，激光束的强度应该保持足够高。在激光束基本通过的第一金刚石层的前表面处，激光束的强度可能在前表面处的碎片或不规则性的影响下部分地超过加工阈值，并且还可以处理第一金刚石层。由于第二金刚石层突然断裂，因此在切割动量上裂纹的边界也可能达到第一金刚石层，并且分离的前表面被粗糙化。金刚石作为整体可能由于加工时的冲击而断裂。
由于蚀刻层(以下也称为损伤层)在PTD 2至4中厚度非常小，所以蚀刻剂向损伤层的渗透率非常低。因此，随着衬底尺寸的增加，金刚石的分离速度非常低，制造成本将会增加。液体可能不再渗透到损伤层中，并且分离可能失败。
在PTD 5和6中，由于通过对重整层施加物理力而剥离衬底，所以获得的衬底的前表面趋向于粗糙。当衬底相对于其尺寸不具有足够的厚度时，衬底将断裂。
本发明的第一目的是提供一种制造半导体衬底的方法，其允许在短时间内将半导体层与籽晶衬底的一部分分离，即使籽晶衬底的厚度小或尺寸大也允许分离并且提供平坦分离的表面，利用制造半导体衬底的方法获得的半导体衬底以及可以从其分离半导体衬底的半导体结合衬底。
本发明的第二目的是提供一种制造组合半导体衬底的方法，其允许在短时间内对薄籽晶衬底进行切割并提供平面切片表面，以及利用制造组合半导体衬底的方法获得的组合半导体衬底。
问题的解决方案
根据本发明的一种方式的制造半导体衬底的方法包括制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层(注入离子保留的层)，利用气相合成方法在籽晶衬底的主表面上生长半导体层，并通过利用光照射半导体层和籽晶衬底的至少任何一个的主表面的前表面来分离包括半导体层和籽晶衬底的一部分的半导体衬底。
根据本方法，半导体元素的键合状态没有利用光(诸如激光束)直接切割，也没有利用光在半导体中形成重整层或改变层。相反，通过注入离子来松动半导体中的元素的键，激光直接或间接地对作为注入的结果保留在内部的离子(原子或分子)施加能量，并且注入的离子(原子或分子)的膨胀能切断半导体的键。离子注入是有效的，因为尽管每个原子具有高能量，但是一个原子小，因此相对于总能量，这种能量低。虽然一个原子的能量足以松动或切割金刚石的键，但这样的能量实际上远远小于打破整个金刚石的能量。本发明的原理在于，在这种情况下，作为离子注入的结果光对于保留在内部的原子施加能量，使得原子汽化和膨胀，或者原子简单地汽化以仅切割弱化部分(注入界面)。实现了利用远小于仅利用光进行切割的传统方法中的光能将衬底和生长的半导体彼此分离的目的。利用光直接切割半导体元素的键合状态的方法，在聚光激光的一个点处将力均匀地施加到半导体晶体。该力不仅在所需的分离方向上施加，而且在衬底的断裂方向上施加，这可能导致衬底的断裂。然而，当作为注入的结果保留离子的部分预先二维地形成时，弱部分是二维的。然后，即使光在一个点处被集聚，断裂方向也不是各向同性的，并且在离子注入表面的垂直撕裂方向上施加力，如同存在切断线一样。即使光在一个点处被集聚，通过扫描可以令人满意地实现分离。
根据本发明的一种方式的半导体衬底利用上述制造半导体衬底的方法获得。
根据本发明的一种方式的半导体衬底包括利用气相合成方法形成的半导体层。半导体衬底包括第一主表面和第二主表面。第一主表面包含与形成半导体衬底的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。第一主表面具有小于10μm的表面粗糙度。形成半导体衬底的主要元素是指形成半导体衬底的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态是指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。表面粗糙度是指JIS B 0601-2013规定的Ra和表面不规则度的算术平均值。这也适用于下面的描述。例如在第一主表面中的多个基本圆形的图案中存在第一元素。
根据本发明的一种方式的制造组合半导体衬底的方法包括制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层，利用气相合成方法在籽晶衬底的主表面上生长半导体层，将第一衬底键合到半导体层上，以及通过利用光照射第一衬底和籽晶衬底中的至少任何一个的主表面的前表面分离包括第一衬底、半导体层和籽晶衬底的一部分的半导体衬底。
根据本发明的一种方式的制造组合半导体衬底的方法包括制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层，将第一衬底键合到籽晶衬底的主表面上，并且通过利用光照射第一衬底和籽晶衬底中的至少任何一个的主表面的前表面来分离包括第一衬底和籽晶衬底的一部分的组合半导体衬底。
根据本发明的一种方式的组合半导体衬底利用上述制造组合半导体衬底的方法获得。
根据本发明的一种方式的组合半导体衬底包括堆叠在第一衬底的主表面上的第一衬底和半导体层。半导体层的组合半导体衬底的主表面包含与形成半导体层的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。组合半导体衬底具有半导体层的主表面小于10μm的表面粗糙度。半导体层具有不小于0.1μm且不大于50μm的厚度。形成半导体层的主要元素是指形成半导体层的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态是指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。
根据本发明的一种方式的半导体结合衬底包括包含半导体材料的籽晶衬底和布置在籽晶衬底的主表面上的半导体层。籽晶衬底具有离子注入层，该离子注入层包含与形成半导体材料的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。形成半导体材料的主要元素是指形成半导体材料的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态是指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。
发明的有益效果
根据这种方式，可以提供制造半导体衬底的方法，其允许在短时间内将半导体层与籽晶衬底的一部分分离，即使籽晶衬底厚度小或尺寸大也允许分离，并且提供利用制造半导体衬底的方法获得的平坦分离表面和半导体衬底。由于没有热或电的限制，所以分离自由度(诸如在室温下分离)也高，而且广泛的应用可用。诸如，在利用AuSn基、Sn基或In基进行焊接之后的分离的应用可用。
根据这种方式，可以提供制造组合半导体衬底的方法，其允许在短时间内对薄籽晶衬底进行切割并提供平面切片表面，以及利用制造组合半导体衬底的方法获得的组合半导体衬底。利用基于利用普通激光切割半导体的原子键原理的分离方法，能够将能量集中到非常小的区域，以便进行切割同时防止断裂。根据本发明，由于大面积的照射，可以切断键，而不用担心断裂。当单次照射的区域大时，可以缩短利用扫描光(诸如激光束)照射的时间周期。
附图说明
图1(A)至(E)是示意性地示出根据本发明的一种方式的制造半导体衬底的方法的图。
图2是示出根据本发明的一种方式的制造半导体衬底的方法的流程图。
图3(A)至(F)是示意性地示出根据本发明的一种方式的制造组合半导体衬底的方法的图。
图4是示出根据本发明的一种方式的制造组合半导体衬底的方法的流程图。
图5(A)至(E)是示意性地示出根据本发明的一种方式的制造组合半导体衬底的方法的图。
图6是示出根据本发明的一种方式的制造半导体衬底的方法的流程图。
图7(A)至(D)是示意性地示出根据本发明的一种方式的制造半导体衬底的方法的图。
图8是示出根据本发明的一种方式的制造半导体衬底的方法的流程图。
具体实施方式
[本发明的实施例的说明]
将首先列出和描述本发明的实施例。
根据本发明的一种方式的制造半导体衬底的方法是(1)制造半导体衬底的方法，包括：制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层(保留注入离子的层)，并且通过利用光照射籽晶衬底的主表面的前表面来分离包括籽晶衬底的一部分的半导体衬底或(2)制造半导体衬底的方法，包括制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层(保留注入离子的层)，利用气相合成方法在籽晶衬底的主表面上生长半导体层，并且通过利用光照射半导体层和籽晶衬底中的至少任何一个的主表面的前表面来分离包括半导体层和籽晶衬底的一部分的半导体衬底。
离子注入层不一定是高光吸收层。在包含碳(例如金刚石)的半导体的示例中，当特定离子以特定浓度或更高的浓度注入时，碳的键被切断，碳的sp2键增加，颜色倾向于为黑色，可能形成光吸收层。然而，当以小于特定浓度的浓度注入离子时，或者即使注入了特定的离子(主要是氢离子)也可以终止碳的键时，光吸收系数通常不会变高。对于除金刚石以外的半导体，当不产生碳的sp2键时，即使浓度等于或高于特定浓度，光吸收系数几乎不增加。然而，在没有光吸收系数变高的情况下，成形衬底的元素的键被切断或松动。因此，通过利用激光照射或直接向注入的离子施加能量，通过向周围的晶格施加能量，能量被施加到最终膨胀的离子或分子，并且离子或分子汽化和膨胀。因此，获得衬底的分离的足够强度。
根据这种方式，可以在短时间内将半导体衬底与籽晶衬底的一部分分离。即使籽晶衬底的厚度小或尺寸大，也可以将半导体衬底与籽晶衬底的一部分分离。可以获得其分离表面是平坦的半导体衬底。
以这种方式，通过离子注入在籽晶衬底中形成结晶度小于籽晶衬底的离子注入层。在籽晶衬底中预先形成键合强度低的离子注入层。因此，通过籽晶衬底的主表面的前表面或半导体层和籽晶衬底中的至少任何一个的主表面发射的光被离子注入层或其附近吸收。吸收光的能量汽化并膨胀在离子注入层中存在的离子(原子或分子)，按压以扩散其中键合被削弱的离子注入层的一部分，以及分离包括籽晶衬底的一部分的半导体衬底或包括半导体层和籽晶衬底的一部分的半导体衬底。根据这种方式的制造半导体衬底的方法可以通过利用光(包括激光束)照射来分离半导体衬底，而不使用直接改变或切割形成籽晶衬底的半导体的功能。因此，可以在短时间内分离半导体衬底，因为可以进行与通过利用光照射直接切割形成籽晶衬底的半导体相比功率较低且面积较大(光束大小)的照射。
根据这种方式，代替直接切割半导体元素的牢固的键的方法，照射光被发射到离子注入层或其附近，其能量被施加到注入层或其附近以使在注入层中存在的注入元素汽化，并且离子注入层的上表面和下表面被利用气体压力按压并扩散。因此，半导体衬底可以以非常低的功率与籽晶衬底的大部分分离。
根据这种方式，可以在室温下分离半导体衬底。即使当将注入元素汽化所需的温度等于或高于用于熔化半导体的温度时，也可以将照射光的能量施加到局部注入元素，以仅产生所需的气体压力。因此，不需要将整个半导体衬底暴露于高温。因此，形成籽晶衬底或半导体层的半导体几乎不受表面原子的热、解吸或重构而熔化和改变以及掺杂原子的扩散的影响。照射光的能量不施加到其中没有引入缺陷的结晶部分，而是施加到通过离子注入引入缺陷的表面(离子注入层，即保留注入离子的层)。因此，在离子注入层以外的位置上几乎不产生裂纹。剥离容易地在离子注入层中进行，就像沿着穿孔进行撕裂一样。
半导体衬底可以利用增加到所需温度的温度而分离。在这种情况下，可以根据温度的限制、离子注入量的限制、时间限制和设备限制来在条件的范围之中选择并设置比在常规分离技术下宽得多的条件。
根据这种方式，照射光只能作用于将离子注入籽晶衬底、离子注入层或其附近期间引入的元素。因此，可以采用功率小于用于常规直接切割半导体原子的键的照射光。
(3)优选地，离子注入层具有不小于50nm且不大于10μm的厚度，并且离子的剂量在不小于1×1014cm-2且不大于2×1018cm-2的范围内。因此，可以缩短用于将半导体衬底与籽晶衬底的一部分分离的时间周期。
(4)优选地，注入包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种元素的离子。当它们间接或直接吸收光能时，这些离子容易汽化。因此，由于能够有效地利用光的照射能量，所以能够缩短分离半导体衬底与籽晶衬底的一部分的时间周期。优选使用包括选自由氢分子、氧分子和氮分子组成的组的至少一种类型分子的离子。当它们间接或直接吸收光能时，这些分子离子比单独的原子更容易汽化。因此，由于能够有效地利用光的照射能量，所以能够缩短分离半导体衬底与籽晶衬底的一部分的时间周期。
(5)优选地，光为脉冲光，在利用光照射的主表面的前表面处每脉冲的照射通量不低于0.01J/mm2且不高于1500J/mm2。因此，光仅能够破坏离子注入层，而不会破坏半导体层和籽晶衬底的主表面的前表面，或者在籽晶衬底和半导体层中产生裂纹。
(6)优选地，光为脉冲光，并且在利用光照射的主表面的前表面处的脉冲能量不低于0.05mJ且不高于1000mJ。因此，如果存在半导体层，则光可以仅破坏离子注入层而不破坏利用光照射的主表面的前表面或者在籽晶衬底和半导体层中产生裂纹。
(7)优选地，光为激光束，并且扫描利用光照射的主表面的前表面。利用激光束，可以在一个脉冲中产生强光，并且可以容易地控制一个脉冲或脉冲宽度的强度。光也容易集聚或扩散，并且功率密度可以调节。可以选择激光束的波长，并且也可以选择不太可能被高度结晶的半导体吸收但可能被较少结晶的离子注入层或缺陷吸收的波长。
(8)优选地，在液体中进行分离半导体衬底。因此，如果由于利用光的照射而存在半导体层，则可以减轻施加到籽晶衬底和半导体层的冲击，从而可以抑制籽晶衬底或半导体层中的裂纹或断裂的产生。
(9)优选地，半导体层包含选自由金刚石、氮化铝、氮化镓、碳化硅、硒化锌和硫化锌组成的组的至少一种。包含这种半导体的半导体层可以适当地用作半导体器件的材料。半导体材料可以是多晶的或可以用于光学应用。
(10)根据本发明的一种方式的半导体衬底是利用上述(1)至(9)中描述的制造半导体衬底的方法获得的半导体。半导体衬底实现了制造成本降低，因为与籽晶衬底的一部分分离的时间周期缩短。
(11)根据本发明的一种方式的半导体衬底包括利用气相合成方法形成的半导体层。半导体衬底包括第一主表面和第二主表面。第一主表面包含与形成半导体衬底的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。第一主表面具有小于10μm的表面粗糙度。半导体衬底具有平坦的前表面并且易于处理用于各种应用。形成半导体衬底的主要元素是指形成半导体衬底的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态意指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。形成半导体衬底的半导体晶格的元素被键合到形成半导体晶格的另一元素。在与第一主表面中的半导体晶格中的键合状态不同的键合状态下形成半导体衬底的半导体晶格的元素的存在包括其中元素未键合到形成半导体晶格的另一元素的示例，以及其中元素键合到与形成半导体晶格的元素不同的元素的示例。可以利用二次离子质谱(SIMS)、X射线光电子能谱(XPS)、俄歇电子能谱(AES)、能量色散X射线分析(EDX)、电子探针微量分析(EPMA)等等分析元素的类型。可以利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等来分析元素或键合状态。可以利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等来分析元素的键合状态。
(12)在第一主表面中的多个基本圆形的图案中可以存在第一元素。这种示例还包括其中第一元素处于基本圆形图案中，就好像第一元素存在以在第一主表面中形成多个基本圆形凹部的示例。可以通过利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等进行映射来分析由元素形成的图案。
(13)根据本发明的一种方式的制造组合半导体衬底的方法包括制备包含半导体材料的籽晶衬底，通过将离子注入到籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层，利用气相合成方法在籽晶衬底的主表面上生长半导体层，将第一衬底键合到半导体层上，并且通过利用光照射第一衬底和籽晶衬底中的至少任何一个的主表面的前表面分离包括第一衬底、半导体层和籽晶衬底的一部分的组合半导体衬底。
根据这种方式，可以在短时间内将籽晶衬底薄切片。即使籽晶衬底的厚度小或尺寸大，籽晶衬底也可以被薄切片。可以获得切片表面平坦的组合半导体衬底。
(14)根据本发明的一种方法制造组合半导体衬底的方法包括制备包含半导体材料的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层，将第一衬底键合到籽晶衬底的主表面上，并且通过利用光照射第一衬底和籽晶衬底中的任何一个的主表面的前表面分离包括第一衬底和籽晶衬底的一部分的组合半导体衬底。
根据这种方式，可以在短时间内将籽晶衬底薄切片。即使籽晶衬底的厚度小或尺寸大，籽晶衬底也可以被薄切片。可以获得切片表面平坦的组合半导体衬底。
(15)利用上述(13)或(14)所述的组合半导体衬底的制造方法，获得根据本发明的一种方式的组合半导体衬底。组合半导体衬底实现了制造成本的降低，因为与籽晶衬底的一部分分离的时间周期被缩短。
(16)根据本发明的一种方式的组合半导体衬底包括堆叠在第一衬底的主表面上的第一衬底和半导体层。半导体层一侧的组合半导体衬底的主表面包含与形成半导体层的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。组合半导体衬底在半导体层一侧的主表面具有小于10μm的表面粗糙度。半导体层具有不小于0.1μm且不大于50μm的厚度。组合半导体衬底具有平坦的前表面并且易于处理用于各种应用。形成半导体层的主要元素是指形成半导体层的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态意指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。形成半导体层的半导体晶格的元素被键合到形成半导体晶格的另一元素。形成与第一主表面中的半导体晶格中的键合状态不同的键合状态的半导体层的半导体晶格的元素的存在包括其中元素未键合到形成半导体晶格的另一元素的示例，以及其中元素键合到与形成半导体晶格的元素不同的元素的示例。可以利用二次离子质谱(SIMS)、X射线光电子能谱(XPS)、俄歇电子能谱(AES)、能量色散X射线分析(EDX)、电子探针微量分析(EPMA)等等来分析元素的类型。可以利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等来分析元素的键合状态。
(17)在半导体层的一侧的主表面中的多个基本圆形的图案中可以存在第一元素。可以通过利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等进行映射来分析由元素形成的图案。
(18)根据本发明的一种方式的半导体结合衬底包括包含半导体材料的籽晶衬底和布置在籽晶衬底的主表面上的半导体层。籽晶衬底具有离子注入层，该离子注入层包含与形成半导体材料的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。形成半导体材料的主要元素是指形成半导体材料的半导体晶格的元素，主要元素以原子比包含达1atm％或更多。键合的不同状态意指以下。对于碳，sp3键和sp2键表示彼此不同的键合状态。金属与氮键合的示例不同于与氧键合的状态和与金属键合的状态。形成半导体材料的半导体晶格的元素被键合到形成半导体晶格的另一元素。形成与离子注入层中的半导体晶格中的键合状态不同的键合状态的半导体材料的半导体晶格的元素的存在包括其中元素未键合到形成半导体晶格的另一元素的示例，以及其中元素键合到与形成半导体晶格的元素不同的元素的示例。可以利用二次离子质谱(SIMS)、X射线光电子能谱(XPS)、俄歇电子能谱(AES)、能量色散X射线分析(EDX)、电子探针微量分析(EPMA)等等来分析元素的类型。可以利用X射线光电子能谱(XPS)、俄歇电子能谱(AES)等来分析元素的键合状态。
[本发明的实施例的细节]
以下，参照附图对根据本发明的实施例的制造半导体衬底的方法和半导体衬底的具体示例进行说明。本发明不限于这些示例，而是由专利权利要求的术语定义，并且旨在包括与专利权利要求的项等同的范围和含义内的任何修改。
[第一实施例]
<制造半导体衬底的方法>
图1(A)至(E)是示意性地示出根据本发明的实施例的制造半导体衬底的方法的图。图2是示出根据本发明的实施例的制造半导体衬底的方法的流程图。
根据本发明的实施例的制造半导体衬底的方法包括制备包含半导体材料的籽晶衬底(如图1(A)所示和作为图2中的衬底制备步骤(S1))，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面的一定深度的离子注入层(如图1(B)所示和作为图2中的离子注入层形成步骤(S2))，利用气相合成方法在籽晶衬底的主表面上生长半导体层(如图1(C)所示和作为图2中的半导体层生长步骤(S3))，通过利用光照射半导体层和籽晶衬底中的至少任何一个的主表面的前表面分离包括半导体层和籽晶衬底的一部分的半导体衬底(如图1(D-1)、(D-2)和(E)所示和作为图2中的半导体分离步骤(S4))。
(籽晶衬底制备步骤)
最初参照图1(A)，制备包含半导体材料的籽晶衬底1。
籽晶衬底1可以是单晶半导体衬底或多晶半导体衬底。通常，单晶材料更贵，并且从更展现本发明的实施例的效果的观点出发，优选单晶半导体衬底。半导体器件通常是单晶。
诸如金刚石、氮化铝、氧化铝、氧化镁、氮化镓、氧化镓、碳化硅、硒化锌和硫化锌的宽带隙半导体或诸如砷化镓、磷化铟和硅的半导体可以用作将被包含在籽晶衬底1中的半导体材料。这些半导体材料可以适用于各种半导体器件。
籽晶衬底1优选是高度结晶的。利用结晶度高的籽晶衬底1，形成在籽晶衬底1上的半导体层3也可以是高结晶性的。籽晶衬底1优选利用能够合成高结晶半导体的方法制造。如果使用金刚石，则优选由利用高温高压合成方法制造的单晶组成。如果使用碳化硅，则优选升华方法。如果使用硅，则优选利用切克劳斯基(Czochralski)方法制造硅。优选利用升华方法制造氮化铝，利用通量法或切克劳斯基方法制造氧化铝，利用通量法制造氧化镁，利用气相外延法或通量法制造氮化镓，利用熔融生长方法制造氧化镓，利用升华方法或者其中碘作为输送剂的化学传输方法制造硒化锌，利用升华方法制造硫化锌，利用垂直布里奇曼法制造砷化镓和磷化铟。利用气相合成方法制造的单晶半导体可以是可接受的。从利用根据本发明的实施例的制造半导体衬底的方法获得的半导体衬底的处理得到的产物是可以接受的。
为了有效地将半导体层3形成为大的厚度(图1(C)中的垂直方向))，籽晶衬底1的主表面优选具有特定的平面取向。例如，对于硅或金刚石，优选(001)面。对于碳化硅或氮化镓，优选c面。对于硒化锌或硫化锌，优选(111)面。为了提高半导体层3的晶体的均匀性，籽晶衬底1的主表面相对于特定平面取向成优选不小于0°且不大于15°，更优选不小于1.5°且不大于10°的角度。
籽晶衬底1具有优选不小于10μm且不大于1000μm，进一步优选不小于100μm且不大于800μm的厚度。在籽晶衬底1的主表面的中心附近测量籽晶衬底1的厚度。
虽然籽晶衬底1由图1(A)、图1(B)、图1(C)、图1(D-1)和图1(D-2)中的一种衬底形成，但是籽晶衬底1可以被构造成使得包含籽晶的半导体层被结合(键合)到非半导体衬底上，而不影响后续处理。因此，即使包含籽晶的半导体层薄，也可以防止断裂，并且提高处理性。
尽管籽晶衬底1的主表面的形状没有被特别限制，但是形状可以是例如四边形、多边形和圆形(也包括取向平坦)。籽晶衬底1的主表面的前表面可以是具有凹透镜、凸透镜、矩形、梯形、金字塔等形式的凹凸的平面或表面。
(离子注入层形成步骤)
现在参考图1(B)，通过将离子注入籽晶衬底1中(图中指向向下方向的箭头)，离子注入层2形成在距离籽晶衬底1的主表面的前表面一定深度处。在离子注入中，与形成籽晶衬底的半导体原子不同的原子或缺陷引入籽晶衬底1中，或者半导体原子之间的键被松动。由于不同的原子或缺陷在离子注入中进入籽晶衬底1，所以籽晶衬底1的前表面保持半导体的晶体结构。因此，在通过离子注入形成层之后，可以在籽晶衬底1上形成半导体层。
可以根据主要使用的离子的类型、注入能量和照射量来调节形成离子注入层2的衬底表面的深度或其厚度。离子注入层2的设计可以通过诸如TRIM的蒙特卡罗模拟来实质上准确地计算和预期。
注入能量优选不小于50keV，且不大于10000keV，进一步优选为不小于80keV，且不大于800keV。照射量优选为不小于1×1014/cm2，且不大于2×1018/cm2，更优选为不小于1×1015/cm2，且不大于8×1017/cm2。当注入能量和照射量在这些范围内时，可以破坏籽晶衬底1内部的晶体结构，并且可以形成其中半导体原子之间的键合强度降低的离子注入层2，同时籽晶衬底1的主表面的结晶度被维持至允许利用气相合成方法进行外延生长的程度。
当注入能量高达50keV或以上时，在离子注入层2中产生原子空位，形成半导体的原子间的键合强度变低。原子之间的键合强度低的部分设置在离子注入层2中的同一平面上。因此，当从外部发射光使得引入的原子吸收能量并汽化并膨胀时，力等同地施加到离子注入层2中的部分。因此，由于作为离子注入层2的破坏而导致的破坏面的分离面变平坦。当离子注入层2的厚度较小或者原子空位的量较大时，平坦度优选较高。当离子注入层2中的离子量过小时，不太可能获得剥离力。
当照射量过大时，在最外表面处的半导体的晶体结构被破坏，半导体层3可能不会在已经进行了注入的籽晶衬底1的前表面上被合成。即使可以合成半导体层3，离子注入层2可能在合成时受到气氛的影响而部分地消失，并且分离可能变得困难。当注入能量过高时，离子注入层2变得太厚，难以获得平坦的分离面。当照射量太小时，通过在随后的步骤中进行的利用光的照射来分离半导体衬底变得困难。
籽晶衬底1中形成的离子注入层2优选不同于籽晶衬底1的照射光的吸收率。因此，可以在较短的时间内将半导体层与籽晶衬底的一部分分离。即使离子注入层2和籽晶衬底1在光的吸收率上彼此相等，也可以将半导体层与籽晶衬底的一部分分离。这是因为，替代利用光直接切割半导体衬底的键，而是将能量局部地施加到半导体晶体的晶格或注入的离子以将能量转移到注入的原子或注入的分子，使得原子或分子发生膨胀，这作用于并削减通过注入而减弱的键。
离子注入层2的透光率比籽晶衬底1优选低至少1％，因为在离子注入层2中照射光被有效地吸收。离子注入层2的透光率比籽晶衬底1进一步优选低至少5％，进一步优选低至少20％。即使离子注入层2的透光率等于或高于籽晶衬底1的透光率，也可以通过调节利用光的照射条件在短时间内将半导体层与籽晶衬底的一部分分离。考虑到多次内反射，透光率Ta以下面的表达式(1)表示。
Ta＝It/Io 表达式(1)
考虑到多次反射和单次反射R的反射率Ra分别在下面的表达式(2)和(3)中表示。
Ra＝Ir/Io 表达式(2)
R＝(n0-nf)2/(n0+nf)2 表达式(3)
(在表达式(1)中，Io表示入射光的强度，I1表示光通过介质后的发射强度，Ir表示插入介质后的反射光的强度，n0表示空气的折射率，并且nf表示金刚石的折射率。)
当照射光的能量高于半导体的带隙时，透光率的差异不明显。由于半导体本身的吸收大，所以差异不明显。当利用光照射离子注入层时，光应该通过半导体衬底并到达离子注入层。在这种情况下，希望光不被半导体衬底吸收。因此，在本实施例中，通常有效地使用具有小于半导体带隙的能量的光。
可以利用普通的分光光度计测量透光率。离子注入层2的透光率表示为与透光性高的籽晶衬底1相比的值，并且将其测量为包含反射率的值，而不会减去反射率。因此，由于具有100％透光性的离子注入层的反射率不小于作为半导体的折射率计算的值，所以其实际透光率不超过通过减去反射率计算的透光率。由于离子注入层具有非常小的厚度，因此透光率变化甚至1％将导致吸收系数的很大差异并且产生显著的效果。然而，根据本发明，离子注入层的厚度太薄或者不形成清晰的吸收水平，并且吸收对透光率的影响几乎看不到。根据本发明，即使在这种情况下，只要通过离子切割晶体中的原子键，就能发挥其效果。
在分离半导体层3的后续步骤中使用的照射光的波长下，离子注入层2的吸收系数优选为籽晶衬底1的吸收系数的至少5倍，并且更优选至少30倍。考虑到多次内反射，光吸收系数以下面的表达式(4)表示：
μ＝(loge((It/Io)/((Ir/Io)/R-1)))/x 表达式(4)
(其中μ表示平均光吸收系数，Io表示入射光强度，It表示光通过介质后的发射强度，Ir表示插入介质后的反射光强度，R表示在表达式(3)中表示的单次反射R，并且x表示介质的厚度(离子注入层2的有效厚度))。
当使用包括混合波长的光源作为光源时，光的透光率和吸收系数意指在光源中包括的波长范围内具有表现出最大吸收能量的波长的透光率和光系数。
当籽晶衬底1和离子注入层2之间的透光率或光吸收系数的关系在上述范围内时，光通过籽晶衬底1，并且当利用光照射籽晶衬底1时在离子注入层2中被有效地吸收。因此，能够缩短离子注入层2的破坏所需的时间周期。当离子注入层2的透光率变高时，光能的吸收效率变高，这对于缩短离子注入层2的破坏所需的时间周期是方便的，但并不是必须的。离子注入主要是为了降低接下来将要描述的原子之间的键合强度。在这种情况下，光优选在晶格或离子本身中非线性吸收。在这种情况下，重要的是膨胀注入的原子和由于膨胀切割部分弱化键合力，而不直接切割晶格间的键。因此，例如通过在离子注入后进行热退火，通过利用光分离的步骤的时间可以降低透光率。可以使用与吸收光的波长不同的光的波长。能量可以间接地转移到注入的离子中，以便最终膨胀注入的离子并施加能量以便分离。
可以降低离子注入层2的结晶度的元素的离子用作待注入的离子。例如，可以使用可以注入离子的所有元素的离子，诸如碳、硼、氮、氧、磷、氖、氢、氦、铝、硅、硫和氩。其中优选使用选自由氢离子、氢分子离子、氧离子、氧分子离子、氮离子、氮分子离子、氦离子、氖离子和氩离子组成的组的至少一种。这些离子倾向于被光的能量汽化。因此，当离子注入层包含这些离子时，当离子注入层2或其附近吸收光时，这些离子汽化并膨胀，因此促进了具有弱原子间键的离子注入层的破坏。
这些离子进一步优选是惰性气体离子，其不键合到可能键合到半导体但不包含在基质中的半导体或氢离子，以便于分离半导体。
硼、氮、硅和磷不是有效的，因为当这种元素与半导体中的原子形成4-配位键时，需要等效于切割半导体原子之间的键的能量。不形成4-配位的聚集氮趋向于汽化，这是有效的。可以通过将基于取代类型检测的电子自旋共振(ESR)与二次离子质谱法(SIMS)的总氮量进行比较来计算基质中原子的取代。
离子注入层2优选形成在距离籽晶衬底1的主表面优选不小于0.05μm且不大于10μm，进一步优选不小于0.1μm且不大于1μm的深度处。因此，被照射光破坏的层的厚度足够小，并且可以防止分离失败。籽晶衬底1的主表面是指注入离子的表面。距离籽晶衬底1的主表面的深度是指籽晶衬底1的主表面与最接近籽晶衬底1的主表面的离子注入层2中心之间的距离(离子注入浓度最高的位置)。
离子注入层2具有优选为不小于50nm且不大于10μm，进一步优选为不小于100nm且不大于1μm的厚度。因此，被照射光破坏的层(分离所需的层)具有足够小的厚度，并且可以确保分离面的足够的平坦度。
在离子注入层2中，离子的剂量优选在不小于1×1014cm-2且不大于2×1018cm-2，进一步优选在不小于1×1015cm-2且不大于8×1017cm-2的范围内。当离子的剂量在该范围内时，在离子注入层2中形成足够量的原子空位。由于在原子空位的位置处没有原子存在，因此松动了周围原子的键合强度。因此，当离子注入层2或其附近吸收光时，离子注入层被定义为起始点的原子空位破坏。根据注入时的离子电流计算出离子的剂量，根据照射面积以及注入时间周期计算出离子电流密度，以及可以利用二次离子质谱(SIMS)检查是否进行了设计的注入。
根据照射光(激光)的强度设计离子注入层的厚度或剂量。当聚光(激光)的强度高时，即使离子注入量小，也能实现分离。当聚光(激光)的强度低时，离子注入量被设计得相对大。应该将离子注入量调节到使离子注入的半导体的最外表面处的晶体不会崩溃的程度。
离子注入层2具有原子空位密度优选在不小于0.001％且不大于100％的范围内，进一步优选在不小于0.01％且不大于100％的范围内的最大峰值。利用原子空位密度在该范围内，能够促进离子注入层2的破坏。当原子空位密度的最大峰值小于0.001％时，离子注入层2的破坏起始点很少，并且破坏离子注入层2所需的时间周期和功率也将增加。在这种情况下，高结晶半导体也被损坏。基于可见光透光率或近红外透光率来测量原子空位的密度。可以基于通过模拟离子注入获得的原子的密度和透光率的测量值的校准曲线来计算。在室温下，原子的密度以相对于理想碳原子密度的百分数表示。因此，如果设置了离子注入条件，则可以确定原子空位的密度而不进行测量。
离子注入层2可以是原子空位的组合或可以包含非晶相。非晶相优选包含许多悬挂键。在这种情况下，当离子注入层2或其附近吸收光时，离子注入层2被定义为起始点的非晶相中的悬挂键破坏。由于非晶相层形成为尽可能远的籽晶衬底1的最外表面，所以分离不能很好地进行。这是因为，离子注入的籽晶衬底1的上表面上的半导体层3的外延生长变难。因此，存在离子注入量的上限。
(半导体层生长步骤)
现在参考图1(C)，利用气相合成方法在籽晶衬底1的主表面上生长半导体层3。半导体层3更优选为异质外延生长层或同质外延生长层。
首先，对半导体层由金刚石组成的示例中的生长方法的一个示例进行说明。
气相合成方法没有被特别限定，可以使用PVD、CVD、MOCVD、VPE、分子束外延、升华方法等。具体而言，例如在利用微波等离子体CVD合成金刚石的方法中，籽晶衬底1设置在真空室内，真空室内的压力设定为2.66kPa至53.2kPa，室内衬底的温度为增加至800℃至1200℃，引入诸如甲烷、氢气的碳氢化合物气体和诸如惰性气体和氦气的添加气体，在籽晶衬底1的主表面上外延生长由金刚石组成的半导体层3。可以根据需要加入或不必加入添加气体。半导体层3的生长方向是图1(C)中的向上方向。半导体层3的上表面接管籽晶衬底1的主表面的平面取向。
现在将描述半导体层由氮化镓、氮化铝或硒化锌组成的示例中的合成方法的一个示例。
在利用MOCVD生长氮化镓的方法中，将籽晶衬底1(通常为具有(0001)面的C面作为主表面的衬底)设置在炉中，炉中的衬底的温度升高到600℃至1300℃，引入诸如三甲基镓、氨气的有机镓的气体，诸如氢气的载气，在籽晶衬底1的主表面上外延生长由氮化镓组成的半导体层3。基于体积，原料气体中的三甲基镓气体与氨气之间的混合比优选设定为1∶2000。半导体层3的生长方向是图1(C)中的向上方向。半导体层3的上表面接管籽晶衬底1的主表面的平面取向。气相合成方法不限于MOCVD，也可以使用其它通常已知的气相合成方法。
在利用升华方法生长氮化铝的方法中，将籽晶衬底1(具有(0001)面或(0002)面的衬底)设置在炉中，炉中的衬底的温度保持在2000°，氮化铝源材料在2400℃升华，并且在籽晶衬底1的主表面上外延生长由氮化铝组成的半导体层3。半导体层3的生长方向是图1(C)中的向上方向。半导体层3的上表面接管籽晶衬底1的主表面的平面取向。气相合成方法不限于升华方法，也可以使用其它通常已知的气相合成方法。
在利用升华法合成硒化锌的方法中，籽晶衬底1设置在炉中，炉中的衬底的温度保持在1000至1200℃，从代表在较高温度下利用用作载气的惰性气体设定在设备中的源材料的多晶硒化锌引入代表源材料的硒和锌，并且在籽晶衬底1的主表面上外延生长由硒化锌组成的半导体层3。半导体层3的生长方向是图1(C)中的向上方向。半导体层3的上表面接管籽晶衬底1的主表面的平面取向。气相合成方法不限于升华方法，也可以使用其它通常已知的气相合成方法。
现在将描述半导体层由碳化硅组成的示例中的合成方法的一个示例。
籽晶衬底1((0001)面通常用作主表面，然而，其在0.05至10°的范围内成角度)设置在炉中，炉中的衬底的温度随着高频升高至1400℃至1600℃，引入诸如单硅烷气体的硅氢基气体，诸如丙烷气体的烃基气体和诸如氢气的载气，以及由碳化硅组成的半导体层3在籽晶衬底1的主表面上外延生长。采用大气压水平冷壁CVD设备等作为炉。原料气体中的硅基气体与碳基气体的混合比优选设定为1.5∶1等。半导体层3的生长方向是图1(C)中的向上方向。半导体层3的上表面接管籽晶衬底1的主表面的平面取向。气相合成方法不限于上述方法，也可以使用其它通常已知的气相合成方法。
关于半导体层3和离子注入层2之间的透光性的关系，离子注入层2的透光率优选比半导体层3低至少1％，进一步优选至少5％。这里的透光率是指利用表达式(1)表达的值。
关于在照射光的波长下的半导体层3和离子注入层2之间的光吸收系数的关系，离子注入层2的吸收系数优选为半导体层3的吸收系数的至少5倍，更优选为至少30倍。这里的光吸收系数利用表达式(4)表示。
通过离子注入层2和半导体层3之间的透光率或光吸收系数的关系在该范围内，当半导体层3被利用光照射时光通过利用光照射的半导体层3，并且在离子注入层2中被有效地吸收。因此，能够缩短离子注入层2的破坏所需的时间周期。
为了使半导体层3的透光性比离子注入层2高，在实现更高结晶度的条件下进行合成是有效的。离子注入层2的透光性由于通过注入产生的原子空位导致的点缺陷而降低。在注入了离子的籽晶衬底1的最外表面处，与离子注入层2相比，晶格的顺序保持得更令人满意，大部分点缺陷不会被随后生长的半导体层3接管。因此，半导体层3的结晶度比离子注入层2高。
半导体层3可以由单晶或多晶组成。单晶半导体是昂贵的。多晶半导体在降低制造成本方面是有效的。半导体层3可以是导电的或绝缘的。半导体层3优选是绝缘的，然而，其可以通过掺杂原子的离子注入的掺杂衬底来实现。然而，在掺杂金属时，当从半导体层3的一侧发射光时，光可能不会到达离子注入层2。因此，在掺杂金属时，从籽晶衬底1的主表面的一侧发射光，其中没有形成半导体层使得光到达离子注入层2。
包括具有离子注入层2和布置在图1(C)所示的籽晶衬底1的主表面上的半导体层3的籽晶衬底1的堆叠在此也称为“半导体结合衬底”。通过使用图1(C)所示的半导体结合衬底，可以通过下述的分离步骤来制造半导体衬底。
(半导体层和衬底彼此分离的步骤)
现在参考图1(D-1)和(D-2)，半导体层3和籽晶衬底1中的至少任何一个的主表面的前表面利用光4照射。如图1(E)所示，离子注入层2或其附近吸收光4，光的能量汽化并膨胀存在于离子注入层中的离子，膨胀压力推动并扩散半导体之间的键弱的离子注入层的一部分，并且包括半导体层3和籽晶衬底(籽晶衬底1a)的一部分的半导体衬底5与籽晶衬底(籽晶衬底1b)的大部分分离。
由于通过离子注入形成离子注入层2，所以其包含组成基质的半导体原子的离子、原子空位、非晶体部分和悬挂键中的至少任何一个。当离子注入层2或其附近吸收光4时，离子注入层2的温度升高，离子注入层中存在的离子原子或不与半导体晶格中的原子键合的原子汽化并膨胀，并且离子注入层2被定义为起始点的离子注入层2中原子间键弱部分的原子空位或悬挂键破坏。离子注入层2可以被按压和扩散，以便不影响半导体层3。离子注入层2以这样的方式形成，使得注入离子的籽晶衬底1的前表面预先形成为平滑或平坦的并且通过该表面注入离子。因此，离子注入层2和籽晶衬底1之间的界面处的不规则性小。因此，在光被离子注入层2或其附近吸收之后，破坏离子注入层的半导体衬底5和籽晶衬底1b之间的分离面的表面粗糙度小。由于分离面的粗糙度等于和离子注入层的厚度基本相等的表面粗糙度，其可以小于10μm，并且进一步小于1μm。
优选地，光4在离子注入层2中集聚，并且通过离子注入层扫描集聚点。虽然光4可以在离子注入层2中集聚，但其可能会稍微偏离离子注入层2。离子注入层2可以变成吸光层并吸收能量，或者离子注入层2的附近可以吸收能量和将能量转移到注入离子。因此，即使光集聚的距离稍微偏离，也可以无关地实现分离。
如图1(D-1)所示，光4可以发射到半导体层3的主表面的一侧。或者，如图1(D-2)所示，光可以发射到未形成半导体层3的籽晶衬底1的主表面的一侧。照射的最外表面可能略微粗糙。类似于即使照射的最外表面稍微粗糙，即使其前表面被雾化也可以提取光盘(CD)中的信息这样的原理，可以在离子注入层中或其附近成功地吸收光。
照射光源的示例可以包括脉冲激光、连续波(CW)激光、闪光灯和脉冲灯。使用诸如脉冲激光、闪光灯或脉冲灯的发射脉冲光的光源是优选的，因为在半导体的温度升高之前可以停止利用光照射，在半导体被冷却之后可以恢复利用光照射，并且仅能够升高离子注入层的温度。脉冲灯是指基本以脉冲方式发射光的灯，其中尽管灯本身是连续发射型的，但是屏蔽板物理地切断光或改变光线的路线。
当使用脉冲光作为光源时，利用光照射的半导体层3和籽晶衬底1中的至少任何一个的主表面的前表面处的每个脉冲的照射通量优选为不低于0.01J/mm2且不高于1500J/mm2，进一步优选为不低于0.1J/mm2且不高于500J/mm2。因此，光可以仅升高离子注入层的温度而不升高半导体层和衬底的温度。因此，仅能够破坏离子注入层而不破坏半导体层和籽晶衬底的主表面的前表面，或者在籽晶衬底和半导体层中产生裂纹。当脉冲光的每脉冲的照射通量低于0.01J/mm2时，离子注入层破坏所需的脉冲数可能增加，或者脉冲光可能不能破坏离子注入层。当脉冲光的每脉冲的照射通量超过1500J/mm2时，籽晶衬底或半导体层的前表面或内部的晶体结构可能被损坏。
脉冲光的脉冲宽度优选为从0.01psec至10msec的范围，优选不短于0.01nsec且不长于10msec，进一步优选不短于0.1nsec且不长于1msec。当脉冲宽度短于0.01nsec时，脉冲光的能量进入足以切割半导体原子之间的键的能级，因此半导体层和籽晶衬底的主表面的前表面可能粗糙或可能破裂。当脉冲宽度短于0.01nsec时，难以利用光照射设备控制脉冲宽度。超过10msec的脉冲宽度不仅影响离子注入层的温度升高，还影响包括籽晶衬底和半导体的整体的温度升高。整体温度的升高也取决于照射通量。因此，当照射通量低于0.01J/mm2时，脉冲宽度高达100msec是允许的。
脉冲光的脉冲间隔优选从0.1nsec至100msec。下限不短于0.1nsec，优选不短于10nsec，更优选不短于1μsec，更优选不短于10μsec。上限不长于100msec，优选不长于10msec，进一步优选不长于1msec。(重复频率的下限优选为不短于1Hz，更优选为不短于10Hz，进一步优选为不短于100Hz，进一步优选为不短于1kHz，上限优选为不长于1000mHz，更优选为不长于1000kHz，进一步优选为不长于100kHz)。脉冲间隔与脉冲宽度之间的比优选从10至109，更优选为从10至106，进一步优选为从10至1000。
利用光照射的半导体层3和籽晶衬底1中的至少任何一个的主表面的前表面处的脉冲光的脉冲能量优选为不低于0.05mJ且不高于1000mJ。因此，光可以仅破坏离子注入层2而不会破坏半导体层3和籽晶衬底1的主表面的前表面，或者在籽晶衬底1和半导体层3中产生裂纹。当脉冲能量小于0.05mJ时，照射光不能破坏离子注入层。当脉冲能量超过1000mJ时，照射光可能破坏除离子注入层以外的半导体层或衬底。脉冲能量进一步优选为不低于0.1mJ且不高于50mJ，进一步优选为不低于0.3mJ且不高于30mJ。
优选使用激光束作为照射光。使用激光束可以在改变脉冲的宽度或强度以及适于吸收的波长的可选择性方面获得容易的效果。可以根据离子注入层的吸收波长使用固体激光器、液体激光器或气体激光器。具体来说，可以使用玻璃激光、钇铝石榴石(YAG)激光、氟化钇锂YLF激光、CO2激光、准分子激光或Yb掺杂光纤激光。或者，可以通过使用二次谐波产生(SHG)获得这种激光的具有双波长或三波长的激光。
可以根据离子注入层2的吸收波长，在250nm至10.6μm的范围内适当选择激光束的波长。例如，优选不短于250nm且不长于400nm的波长并且进一步优选不短于450nm且不长于550nm的波长。此外，更优选不短于1μm且不长于2μm的波长。较长的激光束波长是优选的，因为有助于通过热汽化注入离子用于膨胀的能量的激光束的比高于通过多栅吸收形成基质的半导体原子之间切割键合的激光束的比。
激光束优选地扫描半导体层3或籽晶衬底1的主表面的前表面。扫描速度由脉冲间隔(频率)和光的尺寸(激光束的尺寸)确定。操作速度优选为脉冲频率×光束尺寸的至少两倍且至多30倍，进一步优选至少5倍且至多20倍。因此，前表面可以被加工成更平坦，并且可以在短时间内有效地实现分离而不浪费。
半导体衬底5和籽晶衬底1b彼此的分离优选在液体中进行。由于能够减轻由于利用光照射而对半导体衬底5和籽晶衬底1b产生的冲击，可以抑制籽晶衬底1a、1b和半导体层3的裂纹的产生。液体没有特别限制，只要能够减轻由激光束施加的冲击，可以使用例如纯水、各种水溶液和各种油或诸如固体凝胶的软固体。
优选在环境温度降低的同时执行半导体衬底5和籽晶衬底1b的相互分离。因此，可以减少由于照射光引起的籽晶衬底1a和1b或半导体层3的热膨胀，并且可以抑制籽晶衬底1a和1b以及半导体层3中的裂纹的产生。可以例如通过引入冷却剂气氛或使用诸如纯水的冷却的液体、各种水溶液、各种油或冷却的固体凝胶来进行冷却。
如图1(E)所示，分离的籽晶衬底1b和半导体衬底5之间的分离面的表面粗糙度小。当使用包括籽晶衬底1a和半导体层3的半导体衬底5作为用于诸如器件的衬底的应用产品时，可能需要使前表面平坦化。由于包括在半导体衬底5中的籽晶衬底1a的分离面的表面粗糙度小，所以可以容易地进行对诸如器件的衬底的应用产品的处理。为了再次使用分离的籽晶衬底1b作为用于外延生长的衬底，前表面应该被平坦化。由于籽晶衬底1b具有表面粗糙度小的分离面，因此可以容易地将其加工成籽晶衬底。最终，化学气相沉积(CVD)外延后的激光分离可以通过相同的处理在离子注入之后进行，而不再对衬底进行处理。
分离的籽晶衬底1b和半导体衬底5之间的分离面的表面粗糙度(Ra)优选小于10μm，更优选为不大于1μm，进一步优选为小于0.3μm。因此有助于平坦化前表面的处理。表面粗糙度(Ra)意指JIS B 0601-2013的定义下的算术平均粗糙度，并且意指当在平均线的方向上从粗糙度曲线中仅提取基准长度时，在以下表达式(5)中获得并且以微米(μm)表达的粗糙度，在提取部分的平均线的方向上定义X轴，并且在垂直比例因子的方向上定义Y轴并且粗糙度曲线表示为y＝f(x)。
Figure GDA0002581488830000301
分离的籽晶衬底1b可以通过普通机械抛光进行平面化，并且Ra可以为0.1nm。当通过籽晶衬底1的前表面注入离子以形成离子注入层2并且通过利用光照射离子注入层2而被破坏时，分离面的平坦度降低。然而，通过诸如减小离子注入层2的厚度、较低利用光扫描的速度或使用低功率的手段，可以提高分离面的平坦度。
[第二实施例]
根据本发明的实施例的半导体衬底是在第一实施例中利用制造半导体衬底的方法获得的半导体衬底5。由于籽晶衬底1b的分离时间周期缩短，所以半导体衬底5实现制造成本的降低。
根据本发明的实施例的半导体衬底是包含利用气相合成方法形成的半导体层3的半导体衬底5。半导体衬底5包括第一主表面和第二主表面。第一主表面包含与形成半导体衬底的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。第一主表面具有小于10μm的表面粗糙度。半导体衬底具有平坦的前表面，并且容易地被加工成各种应用。第一主表面具有优选不大于1μm，更优选小于0.3μm的表面粗糙度。本实施例中的半导体衬底可以利用第一实施例中的制造半导体衬底的方法来制造。在这种情况下，本实施例中的半导体衬底的第一主表面的前表面对应于籽晶衬底1a的前表面。选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种元素(其是包含在第一主表面中的第一元素)源于离子注入中注入的离子。虽然当分离半导体衬底时，离子注入中注入的大部分离子被去除，但离子保留在几乎没有缺陷的离子注入层的一部分中。离子注入产生的元素的分布已经是已知的，并且由离子产生的元素在与形成半导体衬底的主要元素的类型或键合状态方面是不同的。因此，可以区分在离子注入中注入的离子的第一主表面中的存在。除非用作要在其上形成器件的半导体衬底的前表面，否则前表面没有问题。当其用作衬底的背面时，保留的注入离子存在于碳键之间。然后，只有最外表面由不那么硬的层形成。当这种表面键合到不同类型的衬底时，它有利地用作缓冲垫。随后可以通过等离子体蚀刻或化学蚀刻抛光(如果可能的话)去除该层，或者可以机械地去除该层。因此，该层也可以用作要形成器件的半导体的前表面。另一方面，同时该层不利之处在于，产生蚀刻凹坑，积累机械应变或产生额外成本，因此应该再次执行形成令人满意的外延膜的步骤。由于面向分离面的生长面是外延形成的前表面，所以作为不会形成半导体器件的前表面不会引起问题。
包括在第一主表面的前表面中的裂纹具有不大于100μm的长度，并且包括在前表面中的改变层具有优选地不大于100μm的最大直径。这种裂纹可以利用光学显微镜观察为线性黑色阴影。虽然裂缝是由局部和瞬时膨胀引起的，但是它小并保留在前表面中。因此，除非将表面用作要形成器件的半导体衬底的前表面，否则裂纹不会特别引起问题。改变层是指非晶层的一部分，并且可以基于环形图案的存在利用RHEED进行确认。裂纹的应变已经被释放，并且改变层是非晶的。因此，不会发生破裂。因此，当将该表面再次用作要结合到不同类型的衬底的背面时，其功能是停止新的裂纹的发展，有利地展现抵抗断裂的耐久性。随后可以通过等离子体蚀刻或化学蚀刻抛光(如果可能的话)去除这样的层，或者可以机械地去除这样的层。因此，该层也可以用作要形成器件的半导体的前表面。另一方面，同时该层不利之处在于，产生蚀刻凹坑，积累机械应变或产生额外成本，因此应该再次执行形成令人满意的外延膜的步骤。由于面向分离面的生长面是外延形成的前表面，所以作为不会形成半导体器件的前表面不会引起问题。
代表形成半导体衬底的主要元素的至少一种的第一元素优选以与半导体衬底的半导体晶格不同的原子键的状态存在于第一主表面的前表面处。可以通过利用XPS或AES观察来检查与在前表面处的键合状态不同的元素的存在。由于第一元素保留在前表面处，因此除非将表面用作要形成器件的半导体衬底的前表面，否则不会特别地引起衬底的使用问题。第一元素松散地保留在安全的前表面处。因此，当表面用作要结合到不同类型的衬底的背面时，该表面有利地防止断裂并用作缓冲垫。随后可以通过等离子体蚀刻或化学蚀刻抛光(如果可能的话)去除这样的层，或者可以机械地去除这样的层。因此，该层也可以用作要形成器件的半导体的前表面。另一方面，同时该层不利之处在于，产生蚀刻凹坑，积累机械应变或产生额外成本，因此应该再次执行形成令人满意的外延膜的步骤。由于面向分离面的生长面是外延形成的前表面，所以作为不会形成半导体器件的前表面不会引起问题。
代表形成半导体衬底的主要元素的至少一种的第一元素优选以与半导体衬底的半导体晶格不同的原子键的状态存在于第一主表面的前表面处，并且在多个基本圆形图案中。可以通过利用XPS或AES的映射通过观察来检查在前表面处的键合状态下不同的元素及其图案的存在。当半导体衬底5与籽晶衬底1b分离时，第一元素可以瞬间地被施加的物理能量膨胀，并且可以形成多个基本圆形的图案。多个基本圆形的图案可以形成包络。除了将其用作要形成器件的半导体衬底的前表面之外，目前的前表面不特别地引起使用衬底的问题。第一元素松散地和部分地保留在安全的前表面中。因此，当表面结合到不同类型的衬底时，有利地，该表面有利地用作衬垫。随后可以通过等离子体蚀刻或化学蚀刻抛光(如果可能的话)去除这样的层，或者可以机械地去除这样的层。因此，该层也可以用作要形成器件的半导体的前表面。另一方面，同时该层不利之处在于，产生蚀刻凹坑，积累机械应变或产生额外成本，因此应该再次执行形成令人满意的外延膜的步骤。由于面向分离面的生长面是外延形成的前表面，所以作为不会形成半导体器件的前表面不会引起问题。
根据本实施例的半导体衬底可以用于器件的衬底或衬底被施加到的其它应用产品。由于用于器件或应用产品的衬底包括半导体衬底，所以制造成本降低。
在半导体层3由金刚石组成的示例中的应用产品具体包括切割工具，诸如金刚石切割工具、钻头、立铣刀、用于钻头的抛弃型切削刀片、用于立铣刀的抛弃型切削刀片、用于铣削的抛弃型切削刀片、用于切削的抛弃型切削刀片、金属锯、齿轮切削工具、铰刀和龙头。不限于切削工具，产品包括研磨工具、耐磨工具和部件。研磨工具的示例包括修整器。耐磨工具和部件的示例包括模具、划线器、水或粉末喷射喷嘴以及线的引导等。热应用的示例包括诸如大功率激光二极管(LD)或大功率半导体发光元件(LED)的半导体器件的散热器，并且光学应用的示例包括用于高功率激光和X射线靶的窗口的材料。
在半导体层3由氮化镓组成的示例中的应用产品包括用于蓝色LED或白色LED的衬底和用于高效开关器件的衬底。
在半导体3由碳化硅组成的示例中的应用产品包括用于功率控制的衬底或安装在汽车上的高效率功率器件。
[第三实施例]
<制造组合半导体衬底的方法>
图3(A)至(F)是示意性地示出根据本发明的实施例的制造组合半导体衬底的方法的图。图4是示出根据本发明的实施例的制造组合半导体衬底的方法的流程图。
根据本发明的实施例的制造组合半导体衬底的方法包括制备包含半导体材料(如图3(A)所示和作为图4中的衬底制备步骤(S21))的籽晶衬底，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面一定深度的离子注入层(如图3(B)所示和作为图4中的离子注入层形成步骤(S22))，利用气相合成方法在籽晶衬底的主表面上生长半导体层(如图3(C)所示和作为图4中的半导体层生长步骤(S23))，将第一衬底键合到半导体层上(如图3(D)所示和作为图4中的第一衬底键合步骤(S24))，以及通过利用光照射第一衬底和籽晶衬底中的任何一个的主表面的前表面，分离包括第一衬底、半导体层和籽晶衬底的一部分的组合半导体衬底(如图3(E-1)、(E-2)和(F)所示和作为图4中的组合半导体衬底分离步骤(S25))。
在根据第三实施例的制造组合半导体衬底的方法中，可以采用根据第一实施例的制造半导体衬底的方法中的包括衬底制备步骤(S1)、离子注入层形成步骤(S2)、半导体层生长步骤(S3)和半导体衬底分离步骤(S4)的同一方法用于衬底制备步骤(S21)、离子注入层形成步骤(S22)、半导体层生长步骤(S23)和组合半导体衬底分离步骤(S25)。因此，下面将描述代表与第一实施例的不同的第一衬底键合步骤(S24)。
(第一衬底键合步骤)
如图3(D)所示，第一衬底25被键合到半导体层23上。因此，即使半导体层23形成为不独立的小的厚度，包括半导体层23和第一衬底25的组合半导体衬底26可以独立并且可处理性令人满意。由于与第一实施例相比，在第三实施例中昂贵的半导体层23的厚度可以更小，所以制造组合半导体衬底26的成本降低。
例如，可以使用氧化硅(SiO2)衬底作为第一衬底25。在抛光成非常平坦的半导体衬底23上形成SiO2层之后，氧化硅衬底可以键合到SiO2层上。可以使用多个第一衬底25。例如，可以在第一衬底25上形成SiO2层，并且可以将多个SiO2衬底键合到SiO2层上。第一衬底的材料不限于SiO2，只要能够在前表面上形成清洁和平坦的膜，也可以使用其它材料(诸如金属)。其它材料的示例包括金(Au)、钛(Ti)、钼(Mo)、钽(Ta)和钨(W)。可以应用半导体、陶瓷、单晶材料或多晶材料。例如，硅(Si)、锗(Ge)或氧化铝(Al2O3)也是可应用的。任何组合优选地带来比要分离的半导体衬底更不昂贵的衬底。
由树脂组成的衬底可以用于第一衬底25。仅当本发明涉及室温下允许分离的技术时才能实现。当在高温处理中使用半导体层23时，使用粘合剂将组合半导体衬底26的籽晶衬底21的主表面键合到另一耐热衬底，之后由树脂组成的第一衬底25在诸如酒精的适当液体中被去除，或者通过去除第一衬底25和半导体层23之间的粘合剂来拆开第一衬底25。当第一衬底25由树脂组成时，第一衬底25的前表面的平面度可能稍微低于由SiO2组成的第一衬底25。这是因为可以在第一衬底25和半导体层23之间布置由软而薄的粘合剂组成的粘合剂层。
[第四实施例]
<制造组合半导体衬底的方法>
图5(A)至(E)是示意性地示出根据本发明的实施例的制造组合半导体衬底的方法的图。图6是示出根据本发明的实施例的制造组合半导体衬底的方法的流程图。
根据本发明的实施例的制造组合半导体衬底的方法包括制备包含半导体材料的籽晶衬底(如图5(A)所示和作为图6中的衬底制备步骤(S31))，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面的一定深度的离子注入层(如图5(B)所示和作为图6中的离子注入层形成步骤(S32))，将第一衬底键合到籽晶衬底的主表面上(如图5(C)所示和作为图6中的第一衬底键合步骤(S33))，以及通过利用光照射第一衬底和籽晶衬底中的任何一个的主表面的前表面，分离包括第一衬底和籽晶衬底的一部分的组合半导体衬底(如图5(D-1)、(D-2)和(E)所示和作为图6中的组合半导体衬底分离步骤(S34))。
根据第四实施例的制造组合半导体衬底的方法包括与第三实施例相同的步骤，除了不包括第三实施例中的制造组合半导体衬底的方法中的半导体层生长步骤(S23)之外。
在根据第四实施例的制造组合半导体衬底的方法中，第一衬底35直接键合到籽晶衬底31的主表面上。在获得的组合半导体衬底36中，籽晶衬底31a的层被薄薄地形成在第一衬底35的前表面上。即使籽晶衬底31a被薄切割成不独立，组合半导体衬底26可以是独立的并且可操作性令人满意。由于没有形成昂贵的半导体层，所以在第四实施例中制造组合半导体衬底36的成本比第三实施例低。
[第五实施例]
根据本发明的实施例的组合半导体衬底是在第三或第四实施例中利用制造半导体衬底的方法获得的组合半导体衬底26或36。组合半导体衬底26或36可以实现制造成本的降低，因为缩短了与籽晶衬底21b或31b分离的时间周期。由于可以在不使得昂贵的半导体层23的厚度较薄或不制造半导体层的情况下获得组合半导体衬底26或36，所以制造成本降低。
根据本发明的一种方式的组合半导体衬底包括堆叠在第一衬底的主表面上的第一衬底和半导体层。组合半导体衬底的主表面在半导体层的一侧包含与形成半导体层的主要元素的类型或键合状态不同的第一元素。第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种。组合半导体衬底的主表面在半导体层的一侧的表面粗糙度小于10μm。半导体层具有不小于0.1μm且不大于50μm的厚度。半导体衬底具有平坦的前表面并且易于加工成各种应用。虽然本发明的组合半导体衬底包含第一元素，但是其优选地允许光通过其中。
组合半导体衬底26或36可以用于与第二实施例中的半导体衬底类似的应用产品。
[第六实施例]
本发明的第六实施例中的半导体结合衬底可以如下制造。类似地进行在第一实施例中采用的方法中的“籽晶衬底制备步骤”、“离子注入层形成步骤”和“半导体层生长步骤”的处理。然后，生长表面被抛光成平坦的而不分离半导体衬底。关于平坦度，Ra优选不大于100nm，更优选不大于10nm，进一步优选不大于1nm。这种平坦度允许在结合时将SOG施加到非常小的厚度之后的直接结合或键合。抛光的前表面具有至离子注入层的平行度，优选不大于1°，更优选不大于0.1°，进一步优选不大于0.03°。当随后进行分离时，较高的平行度会严重影响半导体层的厚度的分布。半导体层的较小厚度将导致更大的影响。厚度的均匀分布带来作为半导体的令人满意的特性。因此，尽管半导体结合衬底使得半导体层在离子注入层处不与籽晶衬底分离，但其特征在于用作随后在室温或不大于500℃的低温下分离。离子注入的条件也如第一实施例所述。此外，对于本半导体结合衬底，离子的剂量期望在不小于1×1015cm-2且小于3×1016cm-2的范围。这样的范围可以确保透明度并且允许利用照射光的能量进行分离。
当半导体层的厚度小时，例如当半导体层具有不大于200μm的厚度时，可以有效地使用半导体结合衬底。半导体层的厚度小时，当衬底分离并且是独立的时，衬底趋于断裂。半导体结合衬底中的半导体层具有优选不大于140μm，更优选不大于90μm，进一步优选不大于50μm的厚度。半导体层优选不小于1μm，并且利用该厚度其可以用作半导体层。半导体结合衬底也可以结合到不能经受热处理的衬底或电路，之后可以分离籽晶衬底。例如，结合衬底可以在室温下与焊料一起结合到其中已经形成电子电路的电路衬底，之后通过利用光照射分离籽晶衬底，并且可以实现将薄的半导体层键合到电路衬底的状态。当半导体层由金刚石层形成时，可以将裸GaN芯片(激光二极管芯片)与其结合，以便形成用于激光二极管的散热器。当半导体层由GaN层形成时，可以安装发光二极管(LED)或激光二极管(LD)用于形成混合器件。
[第七实施例]
<制造半导体衬底的方法>
图7(A)至(D)是示意性地示出根据本发明的实施例的制造半导体衬底的方法的图。图8是示出根据本发明的实施例的制造半导体衬底的方法的流程图。
根据本发明的实施例的制造半导体衬底的方法包括制备包含半导体材料的籽晶衬底(如图7(A)所示和作为图8中的衬底制备步骤(S41))，通过将离子注入籽晶衬底中形成距离籽晶衬底的主表面的前表面的一定深度的离子注入层(如图7(B)所示和作为图8中的离子注入层形成步骤(S42))，以及通过利用光照射籽晶衬底的主表面的前表面分离包括籽晶衬底的一部分的半导体衬底(如图7(C-1)、(C-2)和(D)所示和作为图8中的半导体分离步骤(S43))。
根据第七实施例的制造半导体衬底的方法包括与第一实施例相同的步骤，除了不包括在第一实施例中的制造半导体衬底的方法中的半导体层生长步骤(S3)之外。
示例1
虽然以下参照示例进一步具体说明本发明的实施例，但本发明的实施例不限于此。
在示例1中，对根据第一实施例的制造半导体衬底的方法进行了综述。
[样品1-1和1-2]
(籽晶衬底的制备)
首先，制备由具有6mm×6mm的尺寸、1mm的厚度的高温高压合成IIa型单晶金刚石衬底形成的籽晶衬底1。在籽晶衬底1的前表面被机械抛光之后，通过反应离子蚀刻将籽晶衬底1的前表面蚀刻至1μm至2μm的厚度。
(离子注入层的形成)
然后，通过将氢离子注入通过籽晶衬底1的主表面形成离子注入层2。将注入能量设定为200keV，并且剂量设定为1×1015/cm2(样品1-1)和1×1016/cm2(样品(1-2)。离子注入层2距离籽晶衬底1的主表面的深度为大约0.34μm，并且离子注入层2具有大约0.06μm的厚度。
目视检查离子注入层2的透光性。每个样品是透明的，并且不能明确地确定籽晶衬底1和离子注入层2之间的透光率差异。
(金刚石层的形成)
然后，将形成具有离子注入层2的籽晶衬底1放置在微波等离子体CVD设备的真空室中，使得离子已经通过其注入的表面露出。将籽晶衬底1加热到800℃的温度，并且将真空室中的压力设定为13.3kPa。此后，通过将氢气、甲烷气体和氮气引入真空室中并进行微波等离子体CVD，在籽晶衬底1上形成由具有500μm的厚度的单晶金刚石层形成的半导体层3。这里的气体之间的混合比(体积％)设定为氢气：甲烷气体：氮气＝92∶8∶0.005。
对于样品1-1和样品1-2的样本，籽晶衬底1的透光率(T1)、离子注入层2的透光率(T2)和金刚石层(半导体层3)的透光率(T3)在紫外线、可见光和近红外区域中利用普通分光光度计加以测量。每个样品实现的衬底的透光率(T1)与具有800nm波长的光的离子注入层的透光率(T2)之间的比(T2/T1)不小于99％。离子注入层的透光率(T2)与具有800nm波长的光的金刚石层的透光率(T3)之间的比(T2/T3)为不小于99％。
(半导体衬底的分离)
然后，利用具有1.06μm的波长的YAG激光束照射金刚石层(半导体层3)的主表面的前表面。激光束以40usec的脉冲间隔和10nsec的脉冲宽度发射，在主表面的前表面处被集聚成30μm的直径。激光束的焦点位于离子注入层中。通过激光束扫描的速度设定为25mm/秒。激光束的脉冲能量(A)选自不小于0.01mJ且不大于10mJ的范围。在金刚石层(半导体层3)的主表面的前表面处每个脉冲的照射通量设定为1410mJ/mm2。激光束在室温(25℃)下的空气、冷空气(-5℃)、纯水(25℃)和市售发动机油(25℃)中以任何选定的条件发射。因此，籽晶衬底1b与包括金刚石层(半导体层3)和籽晶衬底1a的半导体衬底5分离。在室温下的空气中分离所需的时间周期对于样品1-1为11分钟，并且对于样品1-2为7分钟。
Figure GDA0002581488830000411
Figure GDA0002581488830000421
(评估)
在下面的标准下评估获得的籽晶衬底1b和包括籽晶衬底1a和金刚石层(半导体层3)的半导体衬底5。
A：作为在普通光学显微镜的x20处观察的结果，在籽晶衬底1a和1b以及金刚石层(半导体层3)中没有产生裂纹，并且分离面具有Ra≤10μm的表面粗糙度(Ra)。
B：在衬底1a和1b以及金刚石层(半导体层3)中没有产生裂纹，并且分离面具有1μm＜Ra＜10μm的表面粗糙度(Ra)。
C：在衬底1a和1b以及金刚石层(半导体层3)中的至少任何一个中产生裂纹，或分离面具有Ra≥10μm的表面粗糙度(Ra)。
在普通光学显微镜的x20处观察到产生裂纹。基于白光干涉测量原理的光学显微镜利用三维轮廓仪(型号名称：由Zygo公司制造的NEW VIEW 200)确定表面粗糙度。
(结果)
将在室温下的空气中发射激光的样品确定为B，并且将在纯水中、在冷空气中和在油中发射激光的样品确定为A。表2总结了结果。
Figure GDA0002581488830000441
利用SIMS观察确定为A的样本的分离的前表面。然后，可以确认量明显大于体积中的氢元素。利用SIMS观察确定为B的样本的分离的前表面。然后，可以确认量明显大于体积中的氢元素。利用XPS进一步分析前表面。然后，不仅可以确认实现sp3键的碳元素，而且也可以确认实现sp2键的碳元素。
利用与样品1-1和样品1-2相同的过程制造的样品在室温下的纯水中利用0.02psec、1psec、10psec的脉冲宽度、以1msec的脉冲间隔(重复频率为1kHz)并且以0.01μJ、0.03μJ和0.06μJ的脉冲能量的激光束照射。对于样品1-1和样品1-2两者的确定结果相同。在0.02psec的条件下和1psec的条件下，在前述的评估中确定为C，在10Psec的条件下，确定为B。用于切割键的能量高，因此难以获得确定A。即使在利用激光束照射的这种条件下，也可以将金刚石层与籽晶衬底分离。
[样品2至样品35]
在样品2至样品35中，除了离子注入中的注入离子的类型、离子注入层的剂量之外，利用与样品1-1相同的方法将半导体衬底5和籽晶衬底1b彼此分离，并且利用激光束照射的条件如表1和表2所示。在样品11、25和32中，利用激光束照射籽晶衬底1的主表面的一侧而不是金刚石层(半导体层3)的主表面的一侧。表1示出了在室温下的空气中分离所需的时间周期。
在与样品1-1相同的标准下评估获得的籽晶衬底1b和包括籽晶衬底1a和金刚石层(半导体层3)的半导体衬底5。
其中在室温下的空气中发射激光的样品被确定为B或C，并且其中在冷空气中、在水溶液中和在油中发射激光的样品被确定为A或B，除了其中在冷空气中进行照射的样品19之外。表2总结了结果。
利用SIMS观察确定为A的样本的分离的前表面。然后，除了其中注入碳离子的样本之外，可以确认明显量大于体积中的注入元素。也利用SIMS观察确定为B的样本的分离的前表面。然后，除了其中注入碳离子的样本之外，可以确认量明显大于体积中的注入元素。利用XPS进一步分析前表面。然后，不仅可以确认实现sp3键的碳元素，而且也可以确认实现sp2键的碳元素，其中注入碳离子的样本也被包括。利用SIMS观察确定为C的样本的分离的前表面。然后，可以确认量大于体积中的注入元素。在利用XPS的分析中，可以确认存在实现sp2键的碳元素和形成具有不小于30μm的直径的至少一个基本圆形图案的碳元素。利用三维轮廓仪评估表面粗糙度，并且可以确认基本圆形图案的一部分凹进。当可以确认至少两个这样的基本圆形图案时，它们是线性对准的。线性方向与分离中通过激光扫描的方向匹配。这里的基本圆形图案不意指完美圆形，而是指具有至少具有完美轮廓的至少1/5圆弧的圆形。圆形不仅包含精确的圆，而且包括椭圆形。
示例2
在示例2中，对根据第一实施例的制造半导体衬底的方法进行了综述。
[样品36]
(籽晶衬底的制备、离子注入层的形成和金刚石层的形成)
制备样品1-1中的籽晶衬底1，并利用与样品1-1相同的方法形成离子注入层2和金刚石层(半导体层3)。在样品36的样本中，在紫外线、可见光和近红外区域中利用普通分光光度计测量籽晶衬底1的透光率(T1)、离子注入层2的透光率(T2)和金刚石层(半导体层3)的透光率(T3)。对于具有800nm波长的光，衬底的透光率(T1)与离子注入层的透光率(T2)之比(T2/T1)不小于99％。对于具有波长800nm的光，离子注入层的透光率(T2)与金刚石层的透光率(T3)之比(T2/T3)不小于99％。
(金刚石层的分离)
然后，利用来自闪光灯的光照射金刚石层(半导体层3)的主表面的前表面。光来自氙气闪光灯，并集聚至5mm的直径。具有小于500nm且超过1.25μm波长的光被切断，选择性地使用具有不小于500nm且不超过1.25μm波长的光。来自闪光灯的光被发射为被物理切断以实现8msec的脉冲间隔、1μsec的脉冲宽度以及在主表面的前表面处的1mm直径，并且进一步集聚至0.1mm。来自闪光灯的光的焦点位于离子注入层2中。通过来自闪光灯的光(实际上，被移动的样本)扫描的速度设定为10mm/秒。来自闪光灯的光的脉冲输出(A)在大于3mJ且小于30mJ的范围内变化。在金刚石层(半导体层3)的主表面的前表面处每1msec的脉冲宽度的辐射通量设定为1900mJ/mm2。来自闪光灯的光在室温(25℃)下的空气、冷空气(-5℃)、纯水(25℃)和市售发动机油(25℃)中以任何选定的条件发射。从包括金刚石层(半导体层3)和籽晶衬底1a的半导体衬底5分离籽晶衬底1b。在室温下的空气中分离所需的时间周期为14分钟。
Figure GDA0002581488830000481
(评估)
在与示例1相同的标准下评估获得的籽晶衬底1b和包括籽晶衬底1a和金刚石层(半导体层3)的半导体衬底5。
(结果)
将来自闪光灯的光在室温下的空气中发射的样品被确定为B，在冷水中、在纯水中以及在油中发光的样品被确定为A。表4示出了结果。
表4
Figure GDA0002581488830000491
利用SIMS观察确定为A的样本的分离的前表面。然后，可以确认量明显大于体积中的氢元素。利用SIMS观察确定为B的样本的分离的前表面。然后，可以确认量明显大于体积中的氢元素。利用XPS进一步分析前表面。然后，不仅可以确认实现sp3键的碳元素，而且可以确认实现sp2键的碳元素。
[样品37至样品49]
(样品的制造)
在样品37至样品49中，利用与样品36相同的方法将半导体衬底5和籽晶衬底1b彼此分离，除了离子注入中的注入离子的类型、离子注入层的剂量和利用来自闪光灯的光照射的条件如表3所示设置之外。表3示出了在室温下的空气中分离所需的时间周期。
(评估)
在与示例1相同的标准下评估所获得的衬底和金刚石层。表4总结了结果。
(结果)
将在室温下的空气中发射来自闪光灯的光的样品确定为B或C，将在冷空气中和在纯水中发射光的样品确定为A或B，并且将在油中发射光的样品确定为A。
利用SIMS观察确定为A的样本的分离的前表面。然后，除了注入碳离子的示例之外，可以确认量大于体积中的注入元素。在也被确定为B的样本的分离的前表面处，除了其中注入碳离子的样本之外，可以利用SIMS确认量大于体积中的注入元素。利用XPS进一步分析前表面。然后，不仅可以确认实现sp3键的碳元素，而且可以确认实现sp2键的碳元素。在被确定为C的样本的分离的前表面处，可以利用SIMS确认量大于体积中的注入元素。在利用XPS的分析中，可以确认存在实现sp2键的碳元素和形成具有不小于30μm直径的至少一个基本圆形图案的碳元素。利用三维轮廓仪评估表面粗糙度，并且可以确认基本圆形图案的一部分凹进。当可以确认至少两个这样的基本圆形图案时，它们是线性对准的。线性方向与分隔中通过激光扫描的方向匹配。
示例3
在示例3中，对根据第一实施例的制造半导体衬底的方法进行了综述。
[样品101-1、101-2、201-1、201-2、301-1、301-2、401-1和401-2]
(籽晶衬底的制备)
首先，制备各自具有20mm×20mm的尺寸和2mm的厚度的由氮化镓衬底(样品101-1和101-2)、氮化铝衬底(样品201-1和201-2)、硒化锌衬底(样品301-1和301-2)和碳化硅衬底(样品401-1和401-2)的半导体衬底形成的籽晶衬底1。在籽晶衬底1的前表面被机械抛光之后，利用适用于每个籽晶衬底1的热或等离子体或化学处理将籽晶衬底1的前表面蚀刻至3至5μm的厚度。
(离子注入层的形成)
然后，通过将籽晶衬底1的主表面通过注入氢离子形成离子注入层2。将注入能量设定为200keV，并且剂量设定为7×1015/cm2(样品101-1、201-1、301-1和401-1)或7×1016/cm2(样品101-2、201-2、301-2和401-2)。离子注入层2距离籽晶衬底1的主表面的前表面的深度可以基本精确地模拟，并且不大于1μm，并且离子注入层2具有不大于0.5μm的厚度。
(半导体层的形成)
然后，在已经形成离子注入层2的籽晶衬底1的已经注入离子的表面上生长半导体层3。下面对于每个类型的半导体层3将描述半导体层3的形成。
当由氮化镓层形成半导体层3时，利用MOCVD生长氮化镓层。首先，将由氮化镓组成的并且具有(0001)面作为主表面的籽晶衬底1置于炉中，将炉中籽晶衬底1的温度升高至1030℃，引入三甲基镓气体、氨气、以及氢气作为载气，并且氮化镓层(半导体层3)在籽晶衬底1的主表面上外延生长。基于体积的三甲基镓气体和氨气之间的混合比设定为1：2000。因此，氮化镓层(半导体层3)可以在由氮化镓衬底形成的籽晶衬底1上外延生长至0.8mm的厚度。
当由氮化铝层形成半导体层3时，利用升华方法生长氮化铝层。首先，将由氮化铝组成的并且具有(0001)面作为主表面的籽晶衬底1设置在炉中，炉中籽晶衬底1的温度保持在2000℃，氮化铝源材料在2380℃升华，并且氮化铝层(半导体层3)在籽晶衬底1的主表面上外延生长至1mm的厚度。
当半导体层3由硒化锌组成时，利用升华方法合成硒化锌层。首先，将由硒化锌组成的并且具有(111)面作为主表面的籽晶衬底1放置在炉中，炉中籽晶衬底1的温度保持在1100℃，通过在大约1130℃分解多晶硒化锌源材料获得的硒和锌被引入具有惰性气体作为载气的设备中，并且硒化锌层3在籽晶衬底1的主表面上外延生长。
当半导体层3由碳化硅组成时，利用大气压水平冷壁CVD设备生长碳化硅层。首先，将相对于4C-SiC衬底的(0001)面成角度2度的籽晶衬底1设置在炉中，并且通过高频加热将炉中籽晶衬底1的温度设定为1500℃。引入单硅烷气体、丙烷气体和氢气作为载气，并且碳化硅层3在籽晶衬底1的主表面上外延生长。基于体积的在单硅烷气体与丙烷气体之间的混合比被设定为1.5∶1。
在紫外线、可见光和近红外区域中利用普通分光光度计测量籽晶衬底1的透光率(T1)、离子注入层2的透光率(T2)和每个半导体层3的透光率(T3)。对于具有800nm波长的光，籽晶衬底1的透光率(T1)与离子注入层2的透光率(T2)之比(T2/T1)超过90％。对于具有800nm波长的光，离子注入层的透光率(T2)与半导体层的透光率(T3)之比(T2/T3)超过90％。
(半导体衬底的分离)
然后，利用具有1.06μm波长的YAG激光束照射半导体层3的主表面的前表面。激光束以40μsec的脉冲间隔和10nsec的脉冲宽度发射，在主表面的前表面处被集聚成30μm的直径。激光束的焦点位于光吸收层中。通过激光束扫描的速度设定为25mm/秒。激光束的脉冲能量(A)选自不小于0.01mJ且不大于10mJ的范围。在半导体层的主表面的前表面处的每个脉冲的照射通量设定为1410mJ/mm2。激光束在室温(25℃)下的空气、冷空气(-5℃)、纯水(25℃)和市售发动机油(25℃)的任何选定条件下发射。因此，衬底和半导体层彼此分离。
Figure GDA0002581488830000531
Figure GDA0002581488830000541
Figure GDA0002581488830000551
Figure GDA0002581488830000561
(评估)
在与示例1相同的标准下评估获得的籽晶衬底1b和包括籽晶衬底1a和半导体层3的半导体衬底5。
(结果)
在半导体层3由氮化镓组成的样品101-1和101-2中，将在室温下的空气中发射激光的样品确定为B，并且将在冷空气中、在纯水中、在油中发射激光的样品确定为A。
在半导体层3由氮化铝组成的样品201-1和201-2中，将在室温下的空气中发射激光的样品确定为B，以及将在冷空气中、在纯水中和在油中发射激光的样品确定为A。
在半导体层3由硒化锌组成的样品301-1和301-2中，将在室温下的空气中发射激光的样品确定为C，将在冷空气中发射激光的样品确定为B，以及将在纯水中和在油中发射激光的样品确定为A。
在半导体层3由碳化硅组成的样品401-1和401-2中，将在室温下的空气中发射激光的样品确定为B，以及将在冷空气中、在纯水中和在油中发射激光的样品确定为A。
表9至表12总结了结果。
Figure GDA0002581488830000581
Figure GDA0002581488830000591
利用SIMS观察确定为A的样本的分离的前表面。然后，可以确认量明显大于体积中的氢元素。在确定为B的样本的分离的前表面处，可以利用SIMS在观察中确认量大于体积中的氢元素。利用XPS进一步分析前表面。然后，可以确认存在与半导体衬底中的键合状态不同的键合状态的主要元素。具体地，可以确认在GaN衬底的情况下的Ga元素、在A1N衬底的情况下的A1元素、在ZnSe衬底的情况下的Zn元素、以及在SiC衬底的情况下的Si元素各自处于与衬底中的键合状态不同的键合状态。在确定为C的样本的分离的前表面处，可以利用SIMS确认量大于体积中的氢元素。在利用XPS的分析中可以确认处于与半导体衬底中的键合状态不同的键合状态的主要元素。当利用三维轮廓仪评估表面粗糙度时，也可以确认具有不小于30μm直径的凹部的基本圆形图案。
在与样品101-1、样品101-2、样品201-1、样品201-2、样品301-1、样品301-2、样品401-1和样品401-2相同条件下的样品利用以0.02psec、1psec和10psec的脉冲宽度、1msec的脉冲间隔(重复频率1kHz)以及0.008μJ、0.02μJ、0.05μJ的脉冲能量的激光束在室温下的纯水中照射。所有样品的确定结果相同。在0.02psec的条件和1psec的条件下，在前述的评估中确定为C，并且在10psec的条件下，确定为B。用于切割键的能量高，因此难以获得确定A。即使在利用激光束照射的这种条件下，金刚石层可以与籽晶衬底分离。
[样品102至样品120]
在样品102到样品120中，以与样品101-1相同的方法将衬底和半导体层彼此分离，除了如表5所设定的离子注入中的注入离子的类型、离子注入层的剂量、利用激光束的照射条件之外。在样品111中，利用激光束照射衬底的主表面的一侧，而不是半导体层的主表面的一侧。
[样品202至样品220]
(样品的制造)
在样品202到样品220中，以与样品201-1相同的方法将衬底和半导体层彼此分离，除了如表6所设定的离子注入中的注入离子的类型、离子注入层的剂量、激光束的照射条件之外。在样品211中，利用激光束照射衬底的主表面的一侧，而不是半导体层的主表面的一侧。
[样品302至样品320]
在样品302至样品320中，以与样品301-1相同的方法将衬底和半导体层彼此分离，除了如表7所设定的离子注入中的注入离子的类型、离子注入层的剂量、激光束的照射条件之外。在样品311中，利用激光束照射衬底的主表面的一侧，而不是半导体层的主表面的一侧。
[样品102至样品120]
在样品402到样品420中，以与样品401-1相同的方法将衬底和半导体层彼此分离，除了如表8所设定的离子注入中的注入离子的类型、离子注入层的剂量、激光束的照射条件之外。在样品411中，利用激光束照射衬底的主表面的一侧，而不是半导体层的主表面的一侧。
(评估)
在与示例1相同的标准下评估获得的籽晶衬底1b和包括籽晶衬底1a和半导体层3的半导体衬底5。
(结果)
在半导体层3由氮化镓组成的样品102至120中，将在室温下的空气中或在冷空气中发射激光的样品确定为A或B，并且将在纯水中和在油中发射激光的样品确定为A。
在半导体层3由氮化铝组成的样品202至220中，将在室温下的空气中或在冷空气中发射激光的样品确定为A或B，并且将在纯水中和在油中发射激光的样品确定为A。
在半导体层3由硒化锌组成的样品302至320中，将在室温下的空气中发射激光的样品确定为B或C，以及将在冷空气中发射激光的样品确定为A或B，并且将在纯水和油中发射激光的样品确定为A。
在半导体层3由碳化硅组成的样品402和420中，将在室温下的空气中发射激光的样品确定为A或B，以及将在冷空气中、在纯水中和在油中发射激光的样品确定为A。
利用SIMS观察确定为A的样本的分离的前表面。然后，可以确认明显量大于体积中的注入元素。在确定为B的样本的分离的前表面处，可以利用SIMS在观察中确认量大于体积中的注入元素。利用XPS进一步分析前表面。然后，可以确认存在处于与半导体衬底中的键合状态不同的键合状态的主要元素。具体地，可以确认在GaN衬底的情况下的Ga元素、在AlN衬底的情况下的Al元素、在ZnSe的情况下的Zn元素、以及在SiC衬底的情况下的Si元素各自处于与衬底中的键合状态不同的键合状态。在确定为C的样本的分离的前表面处，可以利用SIMS确认量大于体积中的注入元素。在利用XPS的分析中可以确认处于与半导体衬底中的键合状态不同的键合状态的主要元素。当利用三维轮廓仪评估表面粗糙度时，也可以确认具有不小于30μm直径的凹部的基本圆形图案。
示例4
在示例4中，对根据第四实施例的制造半导体衬底的方法进行了综述。具体而言，在本示例中，以与示例3相同的方法将组合半导体衬底36和籽晶衬底31b彼此分离，除了将离子注入籽晶衬底之后，由SiO2组成的第一衬底35键合到籽晶衬底31代替在示例3中的制造样品101至120的过程中形成半导体层。虽然在一些样品中，前表面的粗糙度稍大，但是分离面的评估显示出与示例3的表9基本匹配的趋势。
在组合半导体衬底36中，由SiO2组成的第一衬底35可以容易地形成为不小于0.3mm的厚度。因此，即使半导体衬底具有小的厚度，也不破裂，并且可以获得非常轻便的衬底。
示例5
在示例5中，对根据第四实施例的制造半导体衬底的方法进行了综述。具体而言，在本示例中，以与示例1中的相同的方法将组合半导体衬底36和籽晶衬底31b彼此分离，除了将离子注入籽晶衬底之后，由SiO2组成的第一衬底35键合到籽晶衬底31代替在示例1中的制造样品1至35的过程中形成金刚石层。尽管在一些样品中，前表面的粗糙度略高，但是分离面的评估显示出与示例1的表2基本匹配的趋势。
在组合半导体衬底36中，由SiO2组成的第一衬底35可以容易地形成为不小于0.3mm的厚度。因此，即使半导体衬底具有小的厚度，也不破裂，并且可以获得非常轻便的衬底。
示例6
在示例6中，如下制造第六实施例中的半导体结合衬底。以与示例1中使用的样品1-1和样品1-2相同的制造方法制备籽晶衬底，形成离子注入层，之后形成金刚石层(半导体层)。然后，生长表面被抛光成平坦的，以便在不分离半导体衬底的情况下实现不大于0.1μm的Ra。由此获得半导体结合衬底。当Ra不大于1μm时，不需要抛光。在与样品1-1相同的条件下制造的衬底具有150μm的半导体层的厚度，在与样品1-2相同的条件下制造的衬底具有50μm的半导体层的厚度。设有离子注入层并被平坦化以满足适当条件的衬底是半导体结合衬底。将半导体结合衬底利用AuSn焊料键合到已经形成电子电路的电路衬底(半导体的裸衬底)。此后，与示例1同样地，在冷空气中发射激光束用于与籽晶衬底分离，并将薄金刚石层键合到电路衬底。此后，通过在室温下在利用超声波振动的摩擦原理下插入薄Sn，将裸GaN芯片(激光二极管芯片)键合到薄金刚石层上，并且激光二极管被布线和操作。基于在存在和不存在金刚石层之间的激光二极管的输出的比较，在金刚石层存在的情况下可以获得高20至30％的输出。
示例7
在示例7中，如下制造第六实施例中的半导体结合衬底。以与示例3中使用的样品101-1和样品101-2相同的制造方法制备籽晶衬底，形成离子注入层，此后形成金刚石层(半导体层)。然后，通过平面化获得半导体结合衬底作为半导体衬底，而不分离半导体衬底。通过形成必要的外延层，在半导体结合衬底上制造LED元件，在其上形成SiO2作为盖层，并且将该表面研磨成平坦的，以便实现不大于10nm的Ra。迄今为止在2英寸晶圆上进行处理。此后，将晶圆切成3mm的正方形，并且将具有LED的半导体结合衬底键合并结合到提供平坦SiO2层的电路衬底(由Si半导体组成的裸衬底)。此后，与实施例1同样地，在冷空气中发射激光束用于与籽晶衬底分离，制造仅薄半导体层被保留在其上的电路衬底。此后，将电路衬底连线到激光二极管并成功地操作。在本示例中，可以制造混合电子电路。
应当理解，本文公开的实施例和示例在各方面都是说明性的和非限制性的。本发明的范围由权利要求的项而不是上述描述定义，并且旨在包括与权利要求的项等同的范围和意义内的任何修改。
工业适用性
本发明中的半导体衬底和组合半导体衬底可用于诸如切割工具、研磨工具和耐磨工具的工具，诸如光学部件、半导体和电子部件的各种产品，用于蓝色LED和白色LED的衬底，用于高效开关器件的衬底，用于安装在汽车上的功率控制或高效率功率器件的衬底，光学衬底和光学透镜。
附图标记列表
1、21、31、41籽晶衬底；1a、1b、21a、21b、31a、31b、41a、41b籽晶衬底的一部分；2、22、32离子注入层；3、23半导体层；4、24、34、44光；5半导体衬底；25、35第一衬底；以及26、36组合半导体衬底。

Claims (15)

1.一种制造半导体衬底的方法，包括：
制备包含半导体材料的籽晶衬底；
通过将离子注入到所述籽晶衬底中，来形成距离所述籽晶衬底的主表面的前表面一定深度的离子注入层；以及
通过利用光照射所述籽晶衬底的所述主表面的所述前表面，来分离包括所述籽晶衬底的一部分的半导体衬底，其中
所述离子注入层或其附近吸收光，所述光的能量汽化并膨胀存在于所述离子注入层中的离子，膨胀压力推动并扩散半导体之间的键弱的所述离子注入层的一部分，并且包括所述籽晶衬底的所述一部分的所述半导体衬底与所述籽晶衬底的大部分分离，
其中，所述半导体衬底包括：
半导体层，所述半导体层利用气相合成方法形成，
所述半导体衬底包括第一主表面和第二主表面，
所述第一主表面包含与形成所述半导体衬底的主要元素的类型或键合状态不同的第一元素，
所述第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种，以及
所述第一主表面具有小于10μm的表面粗糙度，其中
在所述第一主表面中的多个基本圆形的图案中存在所述第一元素。
2.一种制造半导体衬底的方法，包括：
制备包含半导体材料的籽晶衬底；
通过将离子注入到所述籽晶衬底中，来形成距离所述籽晶衬底的主表面的前表面一定深度的离子注入层；
利用气相合成方法，在所述籽晶衬底的所述主表面上生长半导体层；以及
通过利用光照射所述半导体层和所述籽晶衬底中的至少任何一个的所述主表面的所述前表面，来分离包括所述籽晶衬底的一部分和所述半导体层的半导体衬底，其中
所述离子注入层或其附近吸收光，所述光的能量汽化并膨胀存在于所述离子注入层中的离子，膨胀压力推动并扩散半导体之间的键弱的所述离子注入层的一部分，并且包括所述半导体层和所述籽晶衬底的所述一部分的所述半导体衬底与所述籽晶衬底的大部分分离，
其中，所述半导体衬底包括：
半导体层，所述半导体层利用气相合成方法形成，
所述半导体衬底包括第一主表面和第二主表面，
所述第一主表面包含与形成所述半导体衬底的主要元素的类型或键合状态不同的第一元素，
所述第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种，以及
所述第一主表面具有小于10μm的表面粗糙度，其中
在所述第一主表面中的多个基本圆形的图案中存在所述第一元素。
3.根据权利要求1或2所述的制造半导体衬底的方法，其中
所述离子注入层具有不小于50nm且不大于10μm的厚度
离子的剂量在不小于1×1014cm-2且不大于2×1018cm-2的范围内。
4.根据权利要求1或2所述的制造半导体衬底的方法，其中
注入包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种元素的离子。
5.根据权利要求1或2所述的制造半导体衬底的方法，其中
所述光是脉冲光，并且在利用所述光照射的所述主表面的所述前表面处每脉冲的照射通量不低于0.01J/mm2且不高于1500J/mm2。
6.根据权利要求1或2所述的制造半导体衬底的方法，其中
所述光是脉冲光，并且在利用所述光照射的所述主表面的所述前表面处的脉冲能量不低于0.05mJ且不高于1000mJ。
7.根据权利要求1或2所述的制造半导体衬底的方法，其中
所述光是激光束并且扫描利用所述光照射的所述主表面的所述前表面。
8.根据权利要求1或2所述的制造半导体衬底的方法，其中
在液体中进行分离半导体衬底。
9.根据权利要求2所述的制造半导体衬底的方法，其中
所述半导体层包含选自由金刚石、氮化铝、氮化镓、碳化硅、硒化锌和硫化锌组成的组的至少一种。
10.一种利用根据权利要求1至9中的任一项所述的制造半导体衬底的方法获得的半导体衬底。
11.一种半导体衬底，包括：
半导体层，所述半导体层利用气相合成方法形成，
所述半导体衬底包括第一主表面和第二主表面，
所述第一主表面包含与形成所述半导体衬底的主要元素的类型或键合状态不同的第一元素，
所述第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种，以及
所述第一主表面具有小于10μm的表面粗糙度，其中
在所述第一主表面中的多个基本圆形的图案中存在所述第一元素。
12.一种制造组合半导体衬底的方法，包括：
制备包含半导体材料的籽晶衬底；
通过将离子注入到所述籽晶衬底中，来形成距离所述籽晶衬底的主表面的前表面一定深度的离子注入层；
利用气相合成方法在所述籽晶衬底的所述主表面上生长半导体层；
将第一衬底键合到所述半导体层上；以及
通过利用光照射所述第一衬底和所述籽晶衬底中的至少任何一个的所述主表面的所述前表面，来分离包括所述籽晶衬底的一部分、所述第一衬底和所述半导体层的组合半导体衬底，其中
所述离子注入层或其附近吸收光，所述光的能量汽化并膨胀存在于所述离子注入层中的离子，膨胀压力推动并扩散半导体之间的键弱的所述离子注入层的一部分，并且包括所述第一衬底、所述半导体层和所述籽晶衬底的所述一部分的所述组合半导体衬底与所述籽晶衬底的大部分分离，
其中，所述组合半导体衬底包括：
第一衬底；以及
半导体层，所述半导体层被堆叠在所述第一衬底的主表面上，
所述组合半导体衬底的在所述半导体层一侧的主表面包含与形成所述半导体层的主要元素的类型或键合状态不同的第一元素，
所述第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种，
所述组合半导体衬底在所述半导体层一侧的所述主表面的表面粗糙度小于10μm，以及
所述半导体层具有不小于0.1μm且不大于50μm的厚度，其中
在所述半导体层一侧的所述主表面中的多个基本圆形的图案中存在所述第一元素。
13.一种制造组合半导体衬底的方法，包括：
制备包含半导体材料的籽晶衬底；
通过将离子注入到所述籽晶衬底中，来形成距离所述籽晶衬底的主表面的前表面一定深度的离子注入层；
将第一衬底键合到所述籽晶衬底的所述主表面上；以及
通过利用光照射所述第一衬底和所述籽晶衬底中的至少任何一个的所述主表面的所述前表面，来分离包括所述籽晶衬底的一部分和所述第一衬底的组合半导体衬底，其中
所述离子注入层或其附近吸收光，所述光的能量汽化并膨胀存在于所述离子注入层中的离子，膨胀压力推动并扩散半导体之间的键弱的所述离子注入层的一部分，并且包括所述第一衬底和所述籽晶衬底的所述一部分的所述组合半导体衬底与所述籽晶衬底的大部分分离。
14.一种利用根据权利要求12或13所述的制造组合半导体衬底的方法获得的组合半导体衬底。
15.一种组合半导体衬底，包括：
第一衬底；以及
半导体层，所述半导体层被堆叠在所述第一衬底的主表面上，
所述组合半导体衬底的在所述半导体层一侧的主表面包含与形成所述半导体层的主要元素的类型或键合状态不同的第一元素，
所述第一元素包括选自由氢、氧、氮、碳、氦、氖和氩组成的组的至少一种，
所述组合半导体衬底在所述半导体层一侧的所述主表面的表面粗糙度小于10μm，以及
所述半导体层具有不小于0.1μm且不大于50μm的厚度，其中
在所述半导体层一侧的所述主表面中的多个基本圆形的图案中存在所述第一元素。
CN201680005889.XA 2015-01-16 2016-01-15 半导体衬底及其制造方法，组合半导体衬底及其制造方法 Active CN107112205B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-006903 2015-01-16
JP2015006903 2015-01-16
PCT/JP2016/051094 WO2016114382A1 (ja) 2015-01-16 2016-01-15 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Publications (2)

Publication Number Publication Date
CN107112205A CN107112205A (zh) 2017-08-29
CN107112205B true CN107112205B (zh) 2020-12-22

Family

ID=56405922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680005889.XA Active CN107112205B (zh) 2015-01-16 2016-01-15 半导体衬底及其制造方法，组合半导体衬底及其制造方法

Country Status (5)

Country Link
US (1) US10304739B2 (zh)
EP (1) EP3246937B1 (zh)
JP (3) JP6822146B2 (zh)
CN (1) CN107112205B (zh)
WO (1) WO2016114382A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4350054B2 (ja) 2005-03-14 2009-10-21 株式会社クボタ 運転キャビン構造
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP6945215B2 (ja) * 2016-08-05 2021-10-06 国立大学法人東京工業大学 金属化合物結晶性膜およびその製造方法
JP6923877B2 (ja) * 2017-04-26 2021-08-25 国立大学法人埼玉大学 基板製造方法
WO2018209168A1 (en) * 2017-05-12 2018-11-15 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
DE102017119568B4 (de) 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
JP6943388B2 (ja) * 2017-10-06 2021-09-29 国立大学法人埼玉大学 基板製造方法
JP7123583B2 (ja) * 2018-03-14 2022-08-23 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
FR3079535B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau diamant ou iridium et substrat pour croissance par epitaxie d'une couche monocristalline de materiau diamant ou iridium
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
SG11202009989YA (en) * 2018-04-27 2020-11-27 Globalwafers Co Ltd Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
EP3766095A4 (en) * 2018-05-04 2021-12-15 The Government of the United States of America, as represented by the Secretary of the Navy ACTIVATION OF IMPLANT DOPANT FOR BROADBAND SEMICONDUCTOR ELECTRONICS WITH FORBIDDEN ENERGY
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
JP7327920B2 (ja) * 2018-09-28 2023-08-16 株式会社ディスコ ダイヤモンド基板生成方法
US11414782B2 (en) * 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN110079859A (zh) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 一种SiC基GaN外延片的剥离方法
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
US20220290324A1 (en) * 2019-08-06 2022-09-15 Kwansei Gakuin Educational Foundation SiC SUBSTRATE PRODUCTION METHOD
WO2021060365A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 半導体基板の製造方法及び半導体基板の製造装置
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
FR3105748B1 (fr) * 2019-12-26 2022-09-02 Aledia Dispositif pour traitement par laser et procédé de traitement au laser
CN111146146B (zh) * 2019-12-30 2022-09-06 长春理工大学 一种基底可多次利用的高效散热半导体衬底的制备方法
EP4101952A4 (en) * 2020-02-06 2024-01-24 Shinetsu Chemical Co METHOD AND DEVICE FOR PRODUCING A CRYSTALLINE OXIDE SEMICONDUCTOR LAYER AND GALLIUM OXIDE LAYER AND METHOD FOR PRODUCING A VERTICAL SEMICONDUCTOR COMPONENT
JP6941208B2 (ja) * 2020-02-06 2021-09-29 信越化学工業株式会社 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
DE102020205670A1 (de) 2020-05-05 2021-11-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Einkristallines Aluminiumnitrid-Substrat und Verfahren zur Trennung eines Aluminiumnitrid-Substrats von einem epitaktisch abgeschiedenen Bauelement
CN111733454B (zh) * 2020-05-20 2022-08-23 西南科技大学 基于掺硼过渡层的cvd同质外延金刚石大单晶的分离方法
US20220020705A1 (en) * 2020-07-20 2022-01-20 Western Digital Technologies, Inc. Semiconductor wafer thinned by stealth lasing
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US545559A (en) * 1895-09-03 William henry wakfer
JP3350994B2 (ja) 1993-02-12 2002-11-25 住友電気工業株式会社 ダイヤモンド薄板の製造方法
US5587210A (en) 1994-06-28 1996-12-24 The United States Of America As Represented By The Secretary Of The Navy Growing and releasing diamonds
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
JP2001077335A (ja) 1999-09-07 2001-03-23 Sony Corp 半導体層の分離方法，半導体基板の製造方法および半導体装置の製造方法
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP5055671B2 (ja) * 2001-07-26 2012-10-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
GB0127263D0 (en) * 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
JP2005219962A (ja) * 2004-02-05 2005-08-18 Sumitomo Electric Ind Ltd ダイヤモンド単結晶基板及びその製造方法
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
JP4742800B2 (ja) 2005-10-18 2011-08-10 住友電気工業株式会社 ダイヤモンドの加工方法
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
CA2669228C (en) * 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
JP2011054622A (ja) * 2009-08-31 2011-03-17 Sumco Corp シリコン基板とその製造方法
JP5509448B2 (ja) 2009-09-07 2014-06-04 国立大学法人埼玉大学 基板スライス方法
JP5561666B2 (ja) 2009-09-07 2014-07-30 国立大学法人埼玉大学 基板スライス方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5946112B2 (ja) 2011-02-10 2016-07-05 国立大学法人埼玉大学 基板加工方法
CA2769141C (en) * 2011-03-08 2016-07-12 Drilformance Technologies, Llc Drilling apparatus
JP2011176322A (ja) * 2011-03-11 2011-09-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
EP2817819A4 (en) 2012-02-26 2015-09-02 Solexel Inc SYSTEMS AND METHOD FOR LASER DISTRIBUTION AND DEVICE LAYER TRANSMISSION
JP2013191889A (ja) * 2013-06-21 2013-09-26 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US10304739B2 (en) 2019-05-28
JP2021006501A (ja) 2021-01-21
CN107112205A (zh) 2017-08-29
US20170372965A1 (en) 2017-12-28
WO2016114382A1 (ja) 2016-07-21
EP3246937A1 (en) 2017-11-22
EP3246937B1 (en) 2023-05-10
JPWO2016114382A1 (ja) 2017-11-30
EP3246937A4 (en) 2018-09-26
JP2023039951A (ja) 2023-03-22
JP6822146B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
CN107112205B (zh) 半导体衬底及其制造方法，组合半导体衬底及其制造方法
CN110691671B (zh) 用于具有限定地定向的改性线的晶片制造的方法
US11371139B2 (en) Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool
CN105899325B (zh) 借助于激光处理和温度诱导的应力的组合的晶片制造法
US20190103507A1 (en) Bond and release layer transfer process
US7291529B2 (en) Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US8921239B2 (en) Process for recycling a substrate
CN102203966B (zh) 半导体发光元件的制造方法
JP2011040564A (ja) 半導体素子の製造方法および製造装置
TW201448262A (zh) 用於形成光電子裝置之技術
JP2016043558A (ja) 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置
TW201025681A (en) Method for manufacturing semiconductor light emitting element
CN101689585A (zh) 半导体发光装置及其制造方法
JP2009266892A (ja) 化合物半導体結晶基材の製造方法
JP2002316893A (ja) 化合物半導体ウエハの製造方法
JP2007112637A (ja) ダイヤモンドの加工方法
US20100038656A1 (en) Nitride LEDs based on thick templates
TW202243061A (zh) 自基板分離結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant