JP2001077335A - 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法 - Google Patents
半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法Info
- Publication number
- JP2001077335A JP2001077335A JP25246799A JP25246799A JP2001077335A JP 2001077335 A JP2001077335 A JP 2001077335A JP 25246799 A JP25246799 A JP 25246799A JP 25246799 A JP25246799 A JP 25246799A JP 2001077335 A JP2001077335 A JP 2001077335A
- Authority
- JP
- Japan
- Prior art keywords
- porous layer
- substrate
- layer
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
剥離することなく、かつ後工程において基体から半導体
層を良好に分離することができる半導体層の分離方法、
並びにそれを用いた半導体基板の製造方法および半導体
装置の製造方法を提供する。 【解決手段】 まず、陽極化成を行って形成用基板11
の表面を多孔質化する。その際、低多孔率多孔質層12
および高多孔率多孔質層13を順次形成したのち、高多
孔率多孔質層13の内側に低多孔率多孔質層14を形成
して、低多孔率多孔質層14により高多孔率多孔質層1
3と形成用基板11とが完全に離間されるようにする。
次いで、低多孔率多孔質層12上にエピタキシャル層1
5を形成し、エピタキシャル層15上に基板本体を配設
したのち、エピタキシャル層15を形成用基板11から
分離する。
Description
層を介して形成された半導体層を基体から分離する方
法、並びにこの方法を用いた半導体基板の製造方法およ
び半導体装置の製造方法に関する。
シリコンを、イオン伝導体にフッ化水素酸(HF)をそ
れぞれ用いた電気分解(陽極化成)を行うことにより容
易に形成できることが知られている。この多孔質シリコ
ンを分離手段として用いて基体から素子形成層を分離す
る方法が、例えば特開平8−213645号公報および
特開平9−312349号公報に開示されている。
では、以下に説明する方法が開示されている。すなわ
ち、まず、図9(A)に示したように、単結晶シリコン
基板101の表面を多孔質化して多孔度(ポロシティ)
が低い多孔質層102を形成し、その内部側に中多孔度
の多孔質層103を形成する。そののち、図9(B)に
示したように、この中多孔度の多孔質層103の内部に
分離層となる高多孔度の多孔質層104を形成し、更に
多孔質層102の上にエピタキシャル成長法により単結
晶シリコン層105を成長させ、単結晶シリコン層10
5を多孔質層104において単結晶シリコン基板101
から分離する。この方法では、主に陽極化成電流密度と
陽極化成時間とを調整することにより、各多孔質層10
2〜104の多孔度を調整するようにしている。
方法では、実際には、チョクラルスキー(CZ;Czochr
alski )法などを用いた単結晶シリコン基板101の製
造時に発生した結晶欠陥、および陽極化成装置の電解液
槽や電極の大きさあるいは形状などにより、陽極化成を
行う際に単結晶シリコン基板101に流れる電流の密度
が不均一になるという問題があった。
層104の形成される深さが場所によって異なってお
り、多孔質層104が波形状になっている場合があっ
た。そのような場合には、多孔質層104が多孔質層1
03よりも単結晶シリコン基板101側に形成され、多
孔質層104と単結晶シリコン基板101との間に界面
が形成されると、素子形成を行っている間にこの界面に
おいて剥離してしまい、製造の歩留まりが低下するとい
う問題があった。特に、単結晶シリコン基板101の端
部近傍では、基板に電流が流れにくく、この問題が顕著
であった。
素子形成中に多孔質層104と単結晶シリコン基板10
1とが剥離しないように多孔質層104の多孔度を出来
る限り小さくすると、単結晶シリコン基板101から単
結晶シリコン層105を分離する際に良好に剥離しない
という問題があった。
ので、その目的は、製造工程の途中において単結晶シリ
コン層などの半導体層が基体から剥離することなく、か
つ後工程において基体から半導体層を良好に分離するこ
とができる半導体層の分離方法、並びにそれを用いた半
導体基板の製造方法および半導体装置の製造方法を提供
することにある。
分離方法は、基体の表面を多孔質化することにより多孔
質層を形成する工程と、基体上に多孔質層を介して半導
体層を形成する工程と、半導体層を、多孔質層において
基体から分離する工程とを含む半導体層の分離方法であ
って、多孔質層を形成する工程において、基体の表面か
ら内部側に向かって、第1の多孔質層と、この第1の多
孔質層よりも多孔度が低い第2の多孔質層とをこの順に
形成するようにし、半導体層を基体から分離する工程に
おいて、第1の多孔質層を利用して分離するようにした
ものである。
体の表面を多孔質化することにより多孔質層を形成する
工程と、基体上に多孔質層を介して、半導体基板の少な
くとも一部となる半導体層を形成する工程と、半導体層
を、多孔質層において基体から分離する工程とを含む半
導体基板の製造方法であって、多孔質層を形成する工程
において、基体の表面から内部側に向かって、第1の多
孔質層と、この第1の多孔質層よりも多孔度が低い第2
の多孔質層とをこの順に形成するようにし、半導体層を
基体から分離する工程において、第1の多孔質層を利用
して分離するようにしたものである。
体の表面を多孔質化することにより多孔質層を形成する
工程と、基体上に多孔質層を介して半導体素子を形成す
る工程と、半導体素子を、多孔質層において基体から分
離する工程とを含む半導体装置の製造方法であって、多
孔質層を形成する工程において、基体の表面から内部側
に向かって、第1の多孔質層と、この第1の多孔質層よ
りも多孔度が低い第2の多孔質層とをこの順に形成する
ようにし、半導体素子を基体から分離する工程におい
て、第1の多孔質層を利用して分離するようにしたもの
である。
体の表面が多孔質化されて、表面から内部側に向かっ
て、第1の多孔質層と第1の多孔質層よりも多孔度が低
い第2の多孔質層とがこの順に形成され、これら第1お
よび第2の多孔質層を介して基体上に半導体層が形成さ
れたのち、第1の多孔質層を利用して半導体層が基体か
ら分離される。なお、本発明による半導体層の分離方法
では、基体の表面から内部側に向かって、第1の多孔質
層よりも多孔度が低い第3の多孔質層と第1の多孔質層
と第2の多孔質層とがこの順に形成されることが、より
好ましい。
本発明の半導体層の分離方法と同様にして基体の表面が
多孔質化されて第1および第2の多孔質層がそれぞれ形
成されたのち、基体上に第1および第2の多孔質層を介
して半導体基板の少なくとも一部となる半導体層が形成
され、第1の多孔質層を利用して半導体層が基体から分
離される。
本発明の半導体層の分離方法と同様にして基体の表面が
多孔質化されて第1および第2の多孔質層がそれぞれ形
成されたのち、基体上に第1および第2の多孔質層を介
して、半導体素子が形成され、第1の多孔質層を利用し
て半導体素子が基体から分離される。
て図面を参照して詳細に説明する。
2を参照して、本発明の第1の実施の形態に係る半導体
基板の製造方法について説明する。なお、本実施の形態
に係る半導体層の分離方法は、本実施の形態に係る半導
体基板の製造方法によって具現化されるので、以下併せ
て説明する。
(100)結晶面の単結晶シリコンよりなる形成用基板
11を用意する。単結晶シリコンとしては、例えばホウ
素などのp型不純物が1019atoms /cm3 程度添加さ
れ、0.01〜0.02Ω・cm程度の比抵抗を有する
ものが好ましい。なお、形成用基板11としては、後述
する陽極化成法によりその上に多孔質層を形成する観点
からは、p型の単結晶シリコンよりなるものを用いるこ
とが望ましいが、条件設定によってはn型の単結晶シリ
コンや多結晶シリコンよりなるものを用いるようにして
もよい。ここで、形成用基板11が、本発明の「基体」
の一具体例に対応している。
ば、常温(20℃)において、電解溶液(陽極化成溶
液)としてHF(フッ化水素酸):C2 H5 OH(エタ
ノール)=1:1(49%HF溶液と99.5%C2 H
5 OH溶液との体積比)の電解溶液を用い、1〜7mA
/cm2 程度の電流密度で数分間、第1段階の陽極化成
を行うことにより、形成用基板11の表面を多孔質化す
る。これにより、例えば厚さが3μm程度で多孔度が小
さい(例えば20%以下)多孔質シリコンよりなる低多
孔率多孔質層12が形成される。既に述べようように、
形成用基板(単結晶シリコン基板)11の製造時におい
て発生した結晶欠陥、および陽極化成装置の電解液槽や
電極の大きさあるいは形状などにより、陽極化成を行う
際に形成用基板11に流れる電流の密度は局所的に不均
一であり、低多孔率多孔質層12と形成用基板11との
界面は例えば波形状となる。なお、エタノールは、多孔
質層が形成されるときに発生する気泡を除去するための
ものであり、形成用基板11の場所による電流密度のむ
らの発生を防止するためのものである。そののち、低多
孔率多孔質層12が所望の厚さ(時間)になった時点で
通電を止める。ここで、低多孔率多孔質層12が、本発
明の「第3の多孔質層」の一具体例に対応している。
極としてフッ化水素酸中で通電を行う方法であり、例え
ば伊東等による「表面技術Vol.46.No.5.p8〜13,1995
[多孔質シリコンの陽極化成] 」に示された2重セル法
により行うことができる。この方法では、2つの電解溶
液槽の間に多孔質層(ここでは、低多孔率多孔質層1
2)を形成すべき形成用基板11を配置し、両方の電解
溶液槽には直流電源と接続された白金電極を設置する。
そして、両電解溶液槽に電解溶液を入れ、白金電極に直
流電圧を印加する。これにより形成用基板11の陽極側
の面が浸食されて多孔質化する。
た方法により例えば50〜200mA/cm2 程度の電
流密度で数秒間、第2段階の陽極化成を行って、例えば
厚さが1μm程度で多孔度が大きい(例えば30〜70
%程度)高多孔率多孔質層13を形成する。このとき、
高多孔率多孔質層13は低多孔率多孔質層12の内側
(図の下側)に形成され、第1段階の陽極化成により形
成された表層の低多孔率多孔質層12はそのまま低多孔
率を保っている。こののち、高多孔率多孔質層13が所
望の厚さになった時点で通電を止める。ここで、高多孔
率多孔質層13が、本発明の「第1の多孔質層」の一具
体例に対応している。
1〜7mA/cm2 程度の電流密度で数分間、第3段階
の陽極化成を行うことにより、例えば厚さが3μm程度
で多孔度が小さい(例えば20%以下)低多孔率多孔質
層14を形成する。このとき、低多孔率多孔質層14
は、高多孔率多孔質層13と形成用基板11とを完全に
離間するように高多孔率多孔質層13の内側に形成され
る。また、低多孔率多孔質層12および高多孔率多孔質
層13はそのまま多孔度を保っている。なお、低多孔率
多孔質層14の多孔度と低多孔率多孔質層12の多孔度
とは、同じであっても、異なっていても、共に高多孔率
多孔質層13の多孔度よりも低ければよい。ここで、低
多孔率多孔質層14が、本発明の「第2の多孔質層」の
一具体例に対応している。
において950〜1150℃の温度で30〜60分程度
熱処理(水素アニール)を行う。熱処理を行うことによ
り、低多孔率多孔質層12の表面に形成された自然酸化
膜、および各多孔質層中の酸素原子が除去されると共
に、低多孔率多孔質層12の表面に存在する穴を塞がれ
るので、低多孔率多孔質層12の表面が滑らかになる。
(SiH4 )などのガスを用いてエピタキシャル成長さ
せることにより、低多孔率多孔質層12の上に、例えば
単結晶シリコンよりなるエピタキシャル層15を形成す
る。なお、ジボラン(B2 H6 )あるいはホスフィン
(PH3 )などのガスを供給すれば、p型シリコンある
いはn型シリコンよりなるエピタキシャル層15を形成
することができる。本実施の形態では、上述したよう
に、水素アニールを行って低多孔率多孔質層12の表面
を滑らかにしているので、結晶性に優れたエピタキシャ
ル層15を形成することができる。ここで、エピタキシ
ャル層15が、本発明の「半導体層」の一具体例に対応
している。
ル成長とを行っている間に、各多孔質層中のシリコン原
子が移動し再配列される結果、高多孔率多孔質層13の
各孔の大きさが更に大きくなり、高多孔率多孔質層13
は一層脆弱なものとなる。
フッ素樹脂、ポリカーボネートあるいはポリエチレンテ
レフタレートなどよりなるプラスチックフィルムにより
構成された基板本体21を用意し、この基板本体21を
エピタキシャル層15の上に、例えばエポキシ樹脂より
なる接着層22を介して接着させる。
キシャル層15を基板本体21と共に高多孔率多孔質層
13において形成用基板11から分離し、エピタキシャ
ル層15を基板本体21に転写する。分離の際には、例
えば、水あるいはエタノールなどの溶液中に形成用基板
11を浸し、超音波を照射して高多孔率多孔質層13の
強度を弱めて分離する方法、基板本体21と形成用基板
11との間に引っ張り力を加える方法、遠心力を加え、
高多孔率多孔質層13の強度を弱めて分離する方法、ま
たは上記3つの方法のうちの複数を併せて用いる。
多孔率多孔質層13と形成用基板11とを完全に離間す
るように高多孔率多孔質層13の内側に低多孔率多孔質
層14が形成されているので、上述した各製造工程にお
いて形成用基板11とその上に形成された各層とが剥離
するおそれがない。また、エピタキシャル層15を形成
用基板11から分離する際には、高多孔率多孔質層13
において良好に分離される。
板11については、表面に残存している多孔質層(高多
孔率多孔質層13および低多孔率多孔質層14)を通常
の研磨方法、電解研磨あるいはシリコンエッチングによ
り除去すれば、次回の半導体基板の作製工程において再
利用することが可能になる。
O3 )および酢酸(CH3 COOH)の混合溶液を用い
てエッチングを行い、エピタキシャル層15の裏面(図
の下側)に残存している多孔質層(低多孔率多孔質層1
2および高多孔率多孔質層13)を除去する。これによ
り、図2(C)に示したように、基板本体21の上に単
結晶シリコンよりなるエピタキシャル層15を備えた半
導体基板が完成する。
の製造方法によれば、高多孔率多孔質層13を形成した
のち、その内側に低多孔率多孔質層14を形成するよう
にしたので、低多孔率多孔質層14によって高多孔率多
孔質層13と形成用基板11とが完全に離間される。そ
のため、陽極化成を行う際に形成用基板11に流れる電
流の密度が不均一であっても、各多孔質層およびエピタ
キシャル層15を形成している間に、これらの層が形成
用基板11から剥離するおそれがない。また、エピタキ
シャル層15を形成用基板11から分離する際には、エ
ピタキシャル層15や基板本体21に損傷を与えること
なく、高多孔率多孔質層13において良好に分離するこ
とができる。従って、形成用基板11上に形成されたエ
ピタキシャル層15が基板本体21に転写された半導体
基板を歩留りよく製造することができる。
施の形態における低多孔率多孔質層12の形成工程と高
多孔率多孔質層13の形成工程との間に、低多孔率多孔
質層12よりも多孔度が大きく、かつ高多孔率多孔質層
13よりも多孔度が小さい中多孔率多孔質層31を形成
する工程を追加するようにしてもよい。
孔質層12と同様にして、陽極化成を行うことにより、
低多孔率多孔質層12の内側に形成する。その際、例え
ば、電流密度5〜15mA/cm2 の条件で数分間行う
ようにする。なお、高多孔率多孔質層13は、中多孔率
多孔質層31の内側に形成するようにする。
ニールを行うことによって低多孔率多孔質層12の表面
を滑らかにするようにしたが、陽極化成を行う際に用い
る電解溶液のフッ化水素酸の濃度を高くしても、低多孔
率多孔質層12の表面の孔を小さくすることができ、低
多孔率多孔質層12の表面が滑らかになる。これによっ
ても、結晶性に優れたエピタキシャル層15を形成する
ことが可能になる。具体的には、例えば、上述したフッ
化水素酸およびエタノールが、フッ化水素酸:エタノー
ル=2:1あるいは3:1の割合で混合された電解溶液
を用いることにより実現することができる。
導体基板の製造方法の変形例について説明する。
は、図4に示したように、上述した第1の実施の形態に
係るエピタキシャル層15に代えて、エピタキシャル層
15aを形成することを除き、他は第1の実施の形態と
同様である。よって、ここではその説明を省略する。
面の水素アニールを行ったのち、例えば、900℃にお
いてゲルマンガス(GeH4 )およびシランガスを用い
たCVD(Chemical Vapor Deposition )を行うことに
より、低多孔率多孔質層12上にシリコン・ゲルマニウ
ム混晶(SiGe混晶)よりなるエピタキシャル膜を成
長させる。
で下げつつ、シランガスの濃度を徐々に低減させ、80
0℃において例えばゲルマンガスのみを用いてCVDを
行うことにより、単結晶ゲルマニウムよりなるエピタキ
シャル膜を成長させる。このようにして、低多孔率多孔
質層12上に、低多孔率多孔質層12の側からシリコン
の組成比が漸次減少したシリコンゲルマニウム混晶膜、
およびゲルマニウム膜よりなるエピタキシャル層15a
を形成する。
ウムヒ素(GaAs)膜をヘテロエピタキシャル成長さ
せて、表面がガリウムヒ素よりなるエピタキシャル層を
形成することもできる。
シャル成長を行う際に用いるガスを適宜選択することに
より、所望の組成のエピタキシャル層を形成することが
できる。
は、第1の実施の形態において説明した単結晶シリコン
よりなる形成用基板11に代えて、板状の単結晶サファ
イア(Al2 O3 )の上に、例えばCVD法により単結
晶シリコン層が形成されてなる基板を形成用基板として
用いることを除き、他は第1の実施の形態と同様のプロ
セスである。なお、このような形成用基板を使用した場
合の陽極化成法については、特開平11−195775
号公報において提案されている。
キシャル層15を分離したのち、形成用基板側を通常の
方法によりエッチングすると、シリコンよりなる各多孔
質層および上述したサファイア上のシリコン層のみを容
易に除去することができる。従って、板状サファイア
は、繰り返し再利用しても劣化および損傷しにくく、板
状サファイアの再利用回数を形成用基板11よりも増加
させることができる。また、特開平11−195775
号公報においても述べられているように、面積の大きな
基板を用いても、多孔度が均一な多孔質層を形成するこ
とができる。
態に係る半導体基板の製造方法の応用例について説明す
る。
いし図5(D)に示したように、上述した第1の実施の
形態に係る製造方法のエピタキシャル層15の形成工程
と基板本体21の.着工程との間に、絶縁層41の形成
工程を追加したことを除き、他は第1の実施の形態と同
様である。よって、ここではその説明を省略する。
5(A)に示したように、例えば水素ガスと酸素ガス
(O2 )との体積比が1:1の混合気流中(温度は、例
えば1000℃)にエピタキシャル層15の表面を曝
し、エピタキシャル層15の表面を酸化(ウェット酸
化)することにより絶縁層41を形成する。なお、エピ
タキシャル層15の表面を酸素ガス雰囲気中に曝すこと
により絶縁層41を形成することもできるが、ウェット
酸化により形成した方が、良質の絶縁層41を形成する
ことができるので好ましい。
示したように、第1の実施の形態と同様にして、基板本
体21を用意し、絶縁層41の上に、接着層22を介し
て基板本体21を接着させる。本応用例においては、基
板本体として、例えばシリコン基板,酸化シリコン(S
iO2 )基板あるいはプラスチック基板を用いる。その
のち、図5(C)に示したように、第1の実施の形態と
同様にして、エピタキシャル層15を基板本体21と共
に高多孔率多孔質層13において形成用基板11から分
離し、エピタキシャル層15を基板本体21に転写す
る。
り、図5(D)に示したように、シリコン層がエピタキ
シャル成長法により形成された、良好なSOI(Silico
n-on-Insulator)基板を作製することができる。
8および先の図1を参照して、本発明の第2の実施の形
態に係る半導体装置の製造方法としての薄膜太陽電池の
製造方法について説明する。なお、第1の実施の形態と
同一の構成要素には同一の符号を付し、ここではその詳
細な説明を省略する。
(A)ないし図1(D)に示した工程と同様にして、形
成用基板11の表面を多孔質化して、低多孔率多孔質層
12,高多孔率多孔質層13および低多孔率多孔質層1
4をそれぞれ形成したのち、水素アニールを行う。
ば、低多孔率多孔質層12上に、例えばシランガスを用
いて1050℃の温度条件で単結晶シリコンよりなるエ
ピタキシャル層51を成長させる。ここでは、エピタキ
シャル層51として、例えばホウ素(B)などのp型不
純物を高濃度(1×1019atoms /cm3 程度)に含む
p+ 型領域52と、例えばホウ素などのp型不純物を1
×1016〜1×1018atoms /cm3 含むp型領域53
とを、これらの厚さの合計が例えば10μmとなるよう
に順次エピタキシャル成長させる。ここで、エピタキシ
ャル層51が、本発明の「半導体層」の一具体例に対応
している。
エキシマレーザを用いて、p型領域53およびp+ 型領
域52を順次選択的に除去する。これにより、各太陽電
池素子形成領域に応じてp型領域53およびp+ 型領域
52がそれぞれ分離され、各太陽電池素子に分離する。
領域53にホウ素などのp型不純物を高濃度に導入し、
p+ 型領域54を形成する。また、各p型領域53にリ
ンなどのn型不純物を導入し、n型領域55を形成す
る。
エピタキシャル層51を熱酸化することにより、エピタ
キシャル層51の表面に絶縁膜56aを選択的に形成す
ると共に、エピタキシャル層51の側面に絶縁膜56b
を形成する。なお、絶縁膜56aは、保護膜として機能
するものである。また、絶縁膜56bは、各太陽電池素
子を絶縁分離する役割を果たすものであり、例えば絶縁
膜56aよりも厚い膜(例えば、0.2μm程度)とな
るように形成する。そののち、絶縁膜56a上に例えば
酸化チタン(TiO2 )よりなる反射防止膜57を形成
し、更に、例えば、互いに隣接する太陽電池素子を直列
に接続するように、アルミニウムなどよりなる金属電極
58を選択的にそれぞれ形成する。
フッ素樹脂、ポリカーボネートあるいはポリエチレンテ
レフタレートよりなるプラスチックフィルムにより構成
された転写用基板61を用意し、この転写用基板61を
太陽電子素子の表面側(図の上側)に接着層22を介し
て接着させる。
実施の形態と同様にして、各太陽電池素子を転写用基板
61と共に高多孔率多孔質層13において形成用基板1
1から分離し、太陽電池素子を転写用基板61に転写す
る。
実施の形態と同様にして、エピタキシャル層51の裏面
(図の下側)に残存している多孔質層(低多孔率多孔質
層12および高多孔率多孔質層13)を除去する。これ
により、多孔質層によって短絡されていた隣接する太陽
電池素子は完全に分離される。
電池素子の裏面側に、例えばエポキシ樹脂よりなる接着
層62を介して、例えばプラスチックフィルムよりなる
基板63を接着させる。これにより、転写用基板61に
太陽電池素子が配設された薄膜太陽電池が完成する。
池の製造方法によれば、第1の実施の形態と同様の理由
により、陽極化成を行う際に形成用基板11に流れる電
流の密度が不均一であっても、各多孔質層および太陽電
池素子を形成している間に、これらの層が形成用基板1
1から剥離するおそれがない。また、太陽電池素子を形
成用基板11から分離する際には、高多孔率多孔質層1
3において良好に分離することができる。従って、形成
用基板11上に形成された太陽電池素子が形成用基板6
1に転写された薄膜太陽電池を歩留りよく製造すること
ができる。
に説明する。
型単結晶シリコン(比抵抗0.01〜0.02Ω・c
m)よりなる形成用基板を用意した。次に、HF:C2
H5 OH=1:1(49%HF溶液と99.5%C2 H
5 OH溶液との体積比)の混合溶液を電解溶液として用
いて、2mA/cm2 の電流密度で6分間陽極化成を行
うことにより、形成用基板の表面に、低多孔率多孔質層
を形成した。
秒間陽極化成を行って、高多孔率多孔質層を形成した。
続いて、2mA/cm2 の電流密度で5分間陽極化成を
行うことにより、低多孔率多孔質層を形成した。この低
多孔率多孔質層は、高多孔率多孔質層と形成用基板とを
完全に離間するように高多孔率多孔質層の内側に形成さ
れると共に、先に形成した低多孔率多孔質層および高多
孔率多孔質層はそのまま多孔度を保っていた。
℃の温度で熱処理を行った。これにより、先に形成した
低多孔率多孔質層の表面が滑らかになった。また、各多
孔質層中のシリコン原子が移動し再配列されて、高多孔
率多孔質層は一層脆弱なものとなり、強度が最も弱い分
離層となった。
VDを行って、後に形成した低多孔率多孔質層の上に、
p型不純物としてホウ素を高濃度に含んだp+ 型領域、
および同じくp型不純物としてホウ素を含んだp型の単
結晶シリコンよりなるp型領域を、これらの層の厚さの
合計が10μmになるまで成長させてエピタキシャル層
を形成した。
型領域を形成することにより、エピタキシャル層にpn
接合を形成した。そののち、エピタキシャル層上に酸化
チタンよりなる反射防止膜を形成し、更に、電極を選択
的に形成した。
用基板を用意し、この転写用基板をエピタキシャル層の
表面側に紫外線(UV)硬化性樹脂よりなる接着層を介
して接着させた。そののち、高多孔率多孔質層に対して
超音波を照射して高多孔率多孔質層を破壊し、pn接合
が形成されたエピタキシャル層を転写用基板と共に高多
孔率多孔質層において形成用基板から分離して、エピタ
キシャル層を転写用基板に転写した。
ムよりなる裏面電極を形成した。そののち、転写用基板
および接着層のうちの、電極形成領域に対応する部分を
窓開けして電極を取り出して、転写用基板の上に太陽電
池素子が配設された薄膜太陽電池を作製した。
型単結晶シリコン(比抵抗0.01〜0.02Ω・c
m)よりなる形成用基板を用意した。次に、HF:C2
H5 OH=1:1(49%HF溶液と99.5%C2 H
5 OH溶液との体積比)の混合溶液を電解溶液として用
いて、1mA/cm2 の電流密度で8分間陽極化成を行
うことにより、形成用基板の表面に、低多孔率多孔質層
を形成した。そののち、7mA/cm2 の電流密度で8
分間陽極化成を行って、低多孔率多孔質層の内側に、中
多孔率多孔質層を形成した。
秒間陽極化成を行って、高多孔率多孔質層を形成した。
続いて、7mA/cm2 の電流密度で8分間陽極化成を
行うことにより、低多孔率多孔質層を形成した。この低
多孔率多孔質層は、高多孔率多孔質層と形成用基板とを
完全に離間するように高多孔率多孔質層の内側に形成さ
れると共に、先に形成された低多孔率多孔質層および高
多孔率多孔質層はそのまま多孔度を保っていた。
℃の温度で熱処理を行った。これにより、後に形成した
低多孔率多孔質層の表面が滑らかになった。また、各多
孔質層中のシリコン原子が移動し再配列されて、高多孔
率多孔質層は一層脆弱なものとなり、強度が最も弱い分
離層となった。
VDを行って、後に形成した低多孔率多孔質層の上に単
結晶シリコンよりなるエピタキシャル層を10μm成長
させた。
ックフィルムにより構成された基板本体を用意し、この
基板本体をエピタキシャル層の上に、エポキシ樹脂より
なる接着層を介して接着させた。
照射してその強度を弱めて、エピタキシャル層を基板本
体と共に高多孔率多孔質層において形成用基板から分離
し、エピタキシャル層を基板本体に転写した。
混合溶液を用いてエッチングを行い、エピタキシャル層
の裏面に残存している多孔質層を除去して、基板本体の
上に単結晶シリコンよりなるエピタキシャル層が配設さ
れた半導体基板を得た。
行ったこと、および900℃においてゲルマンガスおよ
びシランガスを用いたCVDを行って低多孔率多孔質層
上にシリコンゲルマニウム混晶よりなるエピタキシャル
膜を成長させたのち、温度を800℃に達するまで下げ
つつ、シランガスの濃度を徐々に低減させ、800℃に
おいてゲルマンガスのみを用いてヘテロエピタキシャル
成長させることにより、単結晶ゲルマニウムよりなるエ
ピタキシャル膜を0.1μm成長させて、エピタキシャ
ル層を形成したことを除き、他は実施例2と同一の条件
で半導体基板を作製した。
のち、エピタキシャル層の上に、更にトリメチルガリウ
ムとトリエチルヒ素とを用いてガリウムヒ素膜を1μm
ヘテロエピタキシャル成長させて、表面がガリウムヒ素
よりなるエピタキシャル層を形成したことを除き、他は
実施例3と同一の条件で半導体基板を作製した。
として、HF:C2 H5 OH=2:1(49%HF溶液
と99.5%C2 H5 OH溶液との体積比)の混合溶液
を用いたこと、先に形成する低多孔率多孔質層を7mA
/cm2 の電流密度で4分間陽極化成を行うことにより
形成したこと、中多孔率多孔質層を形成しなかったこ
と、高多孔率多孔質層を50mA/cm2 の電流密度で
1分間陽極化成を行うことにより形成したこと、および
後に形成する低多孔率多孔質層を7mA/cm2 の電流
密度で4分間陽極化成を行うことにより形成したことを
除き、他は実施例2と同一の条件で半導体基板を作製し
た。
層を7mA/cm2 の電流密度で5分間陽極化成を行う
ことにより形成したこと、および後に形成する低多孔率
多孔質層を7mA/cm2 の電流密度で8分間陽極化成
を行うことにより形成したことを除き、他は実施例5と
同一の条件で半導体基板を作製した。本実施例において
は、エピタキシャル層を形成用基板から分離した分離面
が、平滑であり、鏡面のようになっていた。
として、HF:C2 H5 OH=3:1(49%HF溶液
と99.5%C2 H5 OH溶液との体積比)の混合溶液
を用いたこと、先に形成する低多孔率多孔質層を7mA
/cm2 の電流密度で5分間陽極化成を行うことにより
形成したこと、および高多孔率多孔質層を200mA/
cm2 の電流密度で数秒間陽極化成を行うことにより形
成したことを除き、他は実施例5と同一の条件で半導体
基板を作製した。
0)結晶面のp型単結晶シリコン(比抵抗0.01〜
0.02Ω・cm)よりなる形成用基板を用意した。次
に、HF:C2 H5OH=1:1(49%HF溶液と9
9.5%C2 H5 OH溶液との体積比)の混合溶液を電
解溶液として用いて、7mA/cm2 の電流密度で2分
間陽極化成を行うことにより、形成用基板の表面に、低
多孔率多孔質層を形成した。
秒間陽極化成を行って、低多孔率多孔質層の内側に高多
孔率多孔質層を形成した。続いて、7mA/cm2 の電
流密度で2分間陽極化成を行うことにより、低多孔率多
孔質層を形成した。
℃の温度で熱処理を行ったのち、シランガスを用いて1
050℃でCVDを行って、先に形成した低多孔率多孔
質層の上に単結晶シリコンよりなるエピタキシャル層を
10μm成長させた。
1:1の1000℃の混合気流中にエピタキシャル層の
表面を曝し、エピタキシャル層の表面を酸化することに
より絶縁層を形成した。そののち、表面を熱酸化させた
シリコンよりなる基板本体を用意し、この基板本体を絶
縁層の上に、酸化シリコンよりなる接着層を介して接着
させた。
照射してその強度を弱めて、エピタキシャル層および絶
縁層を基板本体と共に高多孔率多孔質層において形成用
基板から分離し、エピタキシャル層および絶縁層を基板
本体に転写した。
混合溶液を用いてエッチングを行い、エピタキシャル層
の裏面に残存している多孔質層を除去して、基板本体の
上に絶縁層およびエピタキシャル層が配設されたSOI
基板を得た。
ア基板の上に、シランガスとジボランガスとを用いて1
050℃でCVDを行って、p型単結晶シリコン層を5
μm成長させて、形成用基板を作製した。
行うことにより、低多孔率多孔質層,高多孔率多孔質層
および低多孔率多孔質層を、形成用基板の内部側に向か
って順次形成した。そののち、水素ガス雰囲気中におい
て1100℃の温度で熱処理を行った。更に、シランガ
スを用いて1050℃でCVDを行って、先に形成した
低多孔率多孔質層の上に単結晶シリコンよりなるエピタ
キシャル層を10μm成長させた。それ以降の工程は、
実施例2と同様にして行い、基板本体の上に単結晶シリ
コンよりなるエピタキシャル層が配設された半導体基板
を得た。
基板の表面を多孔質化する際に、形成用基板の表面から
内部側に向かって、高多孔率多孔質層と低多孔率多孔質
層とをこの順に形成し、エピタキシャル層を形成用基板
から分離すれば、歩留りよく半導体基板あるいは薄膜太
陽電池を作製できることが分かった。
発明を説明したが、本発明は上記各実施の形態および各
実施例に限定されるものではなく、種々変形可能であ
る。例えば、上記各実施の形態では、単結晶シリコンよ
りなる形成用基板11の上にエピタキシャル層15を形
成する場合について説明したが、例えばIII−V族化
合物半導体などの単結晶シリコン以外の半導体よりなる
形成用基板11を用いてエピタキシャル層15を形成す
ることも可能である。
(エピタキシャル層13,51)を単結晶シリコンによ
り構成するようにしたが、単結晶に限らず、多結晶やア
モルファスのいずれか、あるいはそれらの複合体や複合
層により構成するようにしてもよい。
孔質層12を設ける場合について説明したが、低多孔率
多孔質層12を必ずしも設ける必要はない。要は、高多
孔率多孔質層13を形成したのちに、高多孔率多孔質層
13と形成用基板11とを完全に離間するように高多孔
率多孔質層13の内側に低多孔率多孔質層14が形成さ
れればよい。
溶液としてフッ化水素酸とエタノールとの混合溶液を用
いるようにしたが、フッ化水素酸とメタノールとの混合
溶液を用いるようにしてもよい。また、陽極化成溶液と
してフッ化水素酸を用い、多孔質層を形成する際に発生
する気泡を超音波により除去するようにしてもよい。
装置として太陽電池素子を備えた薄膜太陽電池を例に挙
げて説明したが、本発明は、その他の受光素子あるいは
発光素子、液晶表示素子、集積回路素子など他の半導体
素子を備えた半導体装置についても広く適用される。
項2記載の半導体層の分離方法あるいは請求項3ないし
請求項11のいずれか1項に記載の半導体基板の製造方
法あるいは請求項12ないし請求項14のいずれか1項
に記載の半導体装置の製造方法によれば、基体の表面か
ら内部に向かって、第1の多孔質層および第2の多孔質
層をこの順に形成するようにしたので、第2の多孔質層
によって、多孔度が高い第1の多孔質層と基体とを離間
させることができる。その結果、基板上に半導体層を形
成している間に、多孔質層が基体から剥離するおそれが
ない。また、半導体層を基体から分離する際には、第1
の多孔質層において良好に分離することができる。よっ
て、基体から半導体層を歩留りよく分離することができ
るという効果を奏する。
あるいは請求項4記載の半導体基板の製造方法あるいは
請求項13記載の半導体装置の製造方法によれば、基体
の表面から内部側に向かって、第1の多孔質層よりも多
孔度が低い第3の多孔質層と第1の多孔質層と第2の多
孔質層とをこの順に形成するようにしたので、第3の多
孔質層上に、良質の半導体層を形成することができると
いう効果を奏する。
製造工程を説明するための断面図である。
ある。
体基板の製造工程を説明するための断面図である。
る半導体基板の製造工程を説明するための断面図であ
る。
体基板の製造工程を説明するための断面図である。
の製造工程を説明するための断面図である。
ある。
ある。
ための断面図である。
するための断面図である。
3…高多孔率多孔質層、15,15a,51…エピタキ
シャル層、21…基板本体、22,62…接着層、31
…中多孔率多孔質層、41…絶縁層、56a,56b…
絶縁膜、57…反射防止膜、58…金属電極、61…転
写用基板、63…基板
Claims (14)
- 【請求項1】 基体の表面を多孔質化することにより多
孔質層を形成する工程と、 前記基体上に前記多孔質層を介して半導体層を形成する
工程と、 前記半導体層を、前記多孔質層において前記基体から分
離する工程とを含む半導体層の分離方法であって、 前記多孔質層を形成する工程において、前記基体の表面
から内部側に向かって、第1の多孔質層と、この第1の
多孔質層よりも多孔度が低い第2の多孔質層とをこの順
に形成すると共に、前記半導体層を基体から分離する工
程において、前記第1の多孔質層を利用して分離するよ
うにしたことを特徴とする半導体層の分離方法。 - 【請求項2】 前記多孔質層を形成する工程において、
前記基体の表面から内部側に向かって、前記第1の多孔
質層よりも多孔度が低い第3の多孔質層と、前記第1の
多孔質層と、前記第2の多孔質層とをこの順に形成する
ことを特徴とする請求項1記載の半導体層の分離方法。 - 【請求項3】 基体の表面を多孔質化することにより多
孔質層を形成する工程と、 前記基体上に前記多孔質層を介して、半導体基板の少な
くとも一部となる半導体層を形成する工程と、 前記半導体層を、前記多孔質層において前記基体から分
離する工程とを含む半導体基板の製造方法であって、 前記多孔質層を形成する工程において、前記基体の表面
から内部側に向かって、第1の多孔質層と、この第1の
多孔質層よりも多孔度が低い第2の多孔質層とをこの順
に形成すると共に、前記半導体層を基体から分離する工
程において、前記第1の多孔質層を利用して分離するよ
うにしたことを特徴とする半導体基板の製造方法。 - 【請求項4】 前記多孔質層を形成する工程において、
前記基体の表面から内部側に向かって、前記第1の多孔
質層よりも多孔度が低い第3の多孔質層と、前記第1の
多孔質層と、前記第2の多孔質層とをこの順に形成する
ことを特徴とする請求項3記載の半導体基板の製造方
法。 - 【請求項5】 前記基体として、少なくとも表面が半導
体よりなる基体を用いることを特徴とする請求項3記載
の半導体基板の製造方法。 - 【請求項6】 前記基体として、少なくとも表面がシリ
コンよりなる基体を用いると共に、前記多孔質層として
多孔質シリコン層を形成することを特徴とする請求項5
記載の半導体基板の製造方法。 - 【請求項7】 前記多孔質層を、陽極化成により形成す
ることを特徴とする請求項3記載の半導体基板の製造方
法。 - 【請求項8】 前記陽極化成における電流密度または前
記陽極化成を行う時間を調整することにより、前記多孔
質層の多孔度を調整することを特徴とする請求項7記載
の半導体基板の製造方法。 - 【請求項9】 前記半導体層を、エピタキシャル成長法
により形成することを特徴とする請求項3記載の半導体
基板の製造方法。 - 【請求項10】 前記半導体層を基体から分離する工程
の前に、更に、 前記半導体層の前記第1の多孔質層と反対側に、半導体
基板の一部となる絶縁層を形成する工程を含むことを特
徴とする請求項3記載の半導体基板の製造方法。 - 【請求項11】 更に、前記半導体層の前記第1の多孔
質層と反対側に、半導体基板の一部となる基板本体を配
設する工程を含むことを特徴とする請求項3記載の半導
体基板の製造方法。 - 【請求項12】 基体の表面を多孔質化することにより
多孔質層を形成する工程と、 前記基体上に多孔質層を介して半導体素子を形成する工
程と、 前記半導体素子を、前記多孔質層において前記基体から
分離する工程とを含む半導体装置の製造方法であって、 前記多孔質層を形成する工程において、前記基体の表面
から内部側に向かって、第1の多孔質層と、この第1の
多孔質層よりも多孔度が低い第2の多孔質層とをこの順
に形成すると共に、前記半導体素子を基体から分離する
工程において、前記第1の多孔質層を利用して分離する
ようにしたことを特徴とする半導体装置の製造方法。 - 【請求項13】 前記多孔質層を形成する工程におい
て、前記基体の表面から内部側に向かって、前記第1の
多孔質層よりも多孔度が低い第3の多孔質層と、前記第
1の多孔質層と、前記第2の多孔質層とをこの順に形成
することを特徴とする請求項12記載の半導体装置の製
造方法。 - 【請求項14】 更に、前記半導体素子の前記第1の多
孔質層と反対側に、転写用基板を配設する工程を含むと
共に、前記半導体素子を基体から分離する工程におい
て、前記半導体素子を前記転写用基板に転写するように
したことを特徴とする請求項12記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25246799A JP2001077335A (ja) | 1999-09-07 | 1999-09-07 | 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25246799A JP2001077335A (ja) | 1999-09-07 | 1999-09-07 | 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077335A true JP2001077335A (ja) | 2001-03-23 |
JP2001077335A5 JP2001077335A5 (ja) | 2006-04-20 |
Family
ID=17237799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25246799A Pending JP2001077335A (ja) | 1999-09-07 | 1999-09-07 | 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001077335A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016114382A1 (ja) * | 2015-01-16 | 2016-07-21 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
-
1999
- 1999-09-07 JP JP25246799A patent/JP2001077335A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016114382A1 (ja) * | 2015-01-16 | 2016-07-21 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
CN107112205A (zh) * | 2015-01-16 | 2017-08-29 | 住友电气工业株式会社 | 制造半导体衬底的方法、半导体衬底、制造组合半导体衬底的方法、组合半导体衬底和半导体结合衬底 |
JPWO2016114382A1 (ja) * | 2015-01-16 | 2017-11-30 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
US10304739B2 (en) | 2015-01-16 | 2019-05-28 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4075021B2 (ja) | 半導体基板の製造方法および薄膜半導体部材の製造方法 | |
US6566235B2 (en) | Process for producing semiconductor member, and process for producing solar cell | |
US6190937B1 (en) | Method of producing semiconductor member and method of producing solar cell | |
US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
US6605518B1 (en) | Method of separating composite member and process for producing thin film | |
KR100300279B1 (ko) | 반도체기판의제조방법 | |
US6664169B1 (en) | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus | |
JP3250721B2 (ja) | Soi基板の製造方法 | |
US6100165A (en) | Method of manufacturing semiconductor article | |
US6756289B1 (en) | Method of producing semiconductor member and method of producing solar cell | |
US6375738B1 (en) | Process of producing semiconductor article | |
JP3501606B2 (ja) | 半導体基材の製造方法、および太陽電池の製造方法 | |
JPH07302889A (ja) | 半導体基板の作製方法 | |
JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
JP2003257804A (ja) | 複合基板および基板製造方法 | |
JPH11214720A (ja) | 薄膜結晶太陽電池の製造方法 | |
US6468841B2 (en) | Process for producing crystalline silicon thin film | |
JPH09255487A (ja) | 薄膜半導体の製造方法 | |
JPH05217823A (ja) | 半導体基材の作製方法 | |
JP4035862B2 (ja) | 半導体基板の製造方法 | |
JP3647176B2 (ja) | 半導体基材及び太陽電池の製造方法及びその製造装置 | |
JP2001077335A (ja) | 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法 | |
JP3963030B2 (ja) | 薄膜半導体の製造方法 | |
JP4420475B2 (ja) | 薄膜半導体の製造方法 | |
JPH09102594A (ja) | 半導体基板及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090507 |