JP4035862B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4035862B2 JP4035862B2 JP18665397A JP18665397A JP4035862B2 JP 4035862 B2 JP4035862 B2 JP 4035862B2 JP 18665397 A JP18665397 A JP 18665397A JP 18665397 A JP18665397 A JP 18665397A JP 4035862 B2 JP4035862 B2 JP 4035862B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon layer
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ポーラスシリコンの不均一分布を避けて基板の再利用化を容易にし、且つ半導体素子の製造コストを下げる半導体基板の製造方法に関する。
【０００２】
【従来の技術】
薄膜結晶半導体素子を製造する方法として、単結晶シリコン基板上にポーラスシリコン層を形成し、その層上に半導体素子となる半導体層を成長し、その半導体層上にプラスチックフィルム等を接着剤を用いて接着し、引っ張り応力により単結晶基板から半導体層とプラスチックフィルム等を剥離し、薄膜単結晶半導体素子とする発明がすでに出願されている（特開平８−２１３６４５）。これにより、シリコン基板を再利用し、省資源および低コスト化を図ることができる。
【０００３】
また、基板から半導体層を容易に剥離できるように、ポーラスシリコン層内の多孔率を深さ方向で変化させ、剥離が容易で且つ多孔質層上の半導体層の品質を向上させる発明もすでに出願されている（特願平９−５３３５４）。特にシリコン基板に最初１ｍＡ／ｃｍ2 、次いで７ｍＡ／ｃｍ2 、更に２００ｍＡ／ｃｍ2 の陽極化成電流を流し、ポーラスシリコン層を形成する時、その層上にシリコンをエピタキシャル成長させると、ポーラスシリコン層内に引っ張り強度の弱い剥離層が形成できることが判明している。
【０００４】
上記製造方法において、ポーラスシリコンを形成するため、陽極化成法によるシリコンエッチングを行うが、そのシリコンエッチング速度はシリコン基板中の不純物濃度に強く依存する。シリコン基板にはもともと不純物濃度の不均一な分布が存在し、その結果シリコン基板内に形成されたポーラスシリコン層は不純物濃度の不均一性に依存した不均一分布を示す。この不均一分布により剥離層が不均一に形成され、剥離される部分と剥離できない部分とが形成されてしまうので、この不均一分布を除去する必要がある。またシリコン基板の再利用化を図るためにもこの不均一分布を除去する必要がある。
【０００５】
一方、太陽電池のコストを下げるには、シリコン基板をシリコンインゴットの長さ方向に切り出して長尺化した大面積基板上に形成することが有効であり、すでに特許出願されている（特願平８−６１５５１）。この長尺単結晶シリコン基板を薄膜化することができれば、シリコン基板の材料費を節約できる。
【０００６】
ここで、太陽電池を例として、従来の薄膜結晶半導体素子の製造方法を、図４を参照しながら説明する。
【０００７】
まず、図４に示すように、単結晶シリコン基板（ｐ型、０．０１〜０．０２Ω・ｃｍ）にポーラスシリコン層を陽極化成により形成する。
【０００８】
次に、ポーラスシリコン膜上に結晶性のよいエピタキシャル層が形成できるように、まず多孔率の小さなポーラスシリコンを形成し、次いで多孔率が中程度のポーラスシリコンを形成し、次いで多孔率が大きなポーラスシリコンを形成する。 第三のポーラスシリコン形成時にポーラスシリコン層内に分離層の元となる多孔率の非常に大きい層が発生する。
【０００９】
次に、水素アニールを行い、ポーラスシリコン表面に存在する穴を塞いだ後、ポーラスシリコン層上にＳｉＨ4 等のガスを用いてエピタキシャル成長させる。
【００１０】
この水素アニールとエピタキシャル成長をしている間に、ポーラスシリコン膜中のシリコン原子が移動し再配列される結果、ポーラスシリコン膜中の多孔率が大きかった部分が大きく変化し、引っ張り強度が著しく弱い層即ち剥離層になる
。
【００１１】
次いでエピタキシャル膜中にｎ型拡散層や反射防止膜、電極を形成して太陽電池を作製し、プラスチックフィルム等の基板を接着剤で太陽電池の表面に接着する。尚、図４には省略してあるが、太陽電池の裏面に形成されたポーラスシリコン層を高効率のため除去するのが望ましく、この層を除去した後裏面に電極を形成し、別のプラスチックフィルムを接着剤で接着し、太陽電池が完成する。又、シリコン基板は、表面に形成されたポーラスシリコン層を除去した後に、再利用に回すことができる。
【００１２】
【発明が解決しようとする課題】
しかし、陽極化成によるシリコンエッチングでは、そのエッチング速度がシリコン基板中の不純物濃度に強く依存するので、シリコン基板の不均一な不純物濃度分布の影響を受け、不均一なポーラスシリコン層が形成されてしまう。特に０．０１〜０．０２Ω・ｃｍのように不純物濃度が高い場合にこの不均一性が大になり、シリコンウエーハではＳｗｉｒｌとして知られている。
【００１３】
このシリコン基板の濃度分布による影響を避けるには、シリコン基板にシリコンをエピタキシャル層を成長させ、この層内にポーラスシリコンを形成すれば、エピタキシャル層内の不純物分布がシリコン基板よりも均一性が著しく高いため、均一なポーラスシリコン層が形成され、均一な剥離層が形成されると共に再利用化が容易になる。
【００１４】
但し、この方法を採用すると、エピタキシャル成長の回数が２倍になるので、太陽電池のコストが高くなるという問題があった。
【００１５】
本発明はこのような課題に鑑みてなされたものであり、ポーラスシリコン層の均一性を向上させることができ、且つ半導体素子の製造コストを下げることができる半導体基板の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、単結晶シリコン基板の表面に第１のポーラスシリコン層を形成し、第１のポーラスシリコン層上に第１の薄膜単結晶シリコン層をエピタキシャル成長により形成する工程と、導電性のある支持基板上にポリシリコン層を形成する工程と、第１の薄膜単結晶シリコン層とポリシリコン層を張り合わせた後、第１のポーラスシリコン層から剥離し、支持基板上にポリシリコン層を介して前記第１の薄膜単結晶シリコン層を転写する工程を有し、第１の薄膜単結晶シリコン層が転写された支持基板は、第１の薄膜単結晶シリコン層の表面に第２のポーラスシリコン層を形成し、第２のポーラスシリコン層上に大面積薄膜単結晶シリコン半導体素子となる第２の薄膜単結晶シリコン層をエピタキシャル成長により形成し、第２の薄膜単結晶シリコン層を第２のポーラスシリコン層から剥離し、第２のポーラスシリコン層を支持基板上から除去した後に、再利用される基板となることを特徴とする。
【００１７】
本発明の半導体基板の製造方法は、支持基板として、ＳｉＣ基板あるいはグラファイトにＳｉＣ薄膜をコーティングした基板を用いることができる。
【００１８】
本発明の半導体基板の製造方法は、前記支持基板上にポリシリコン層を形成した工程の後に、ポリシリコン層を表面研磨する工程を有することができる。
【００１９】
本発明の半導体基板の製造方法は、ポーラスシリコン層を、陽極化成により形成することができる。
【００２０】
ポリシリコン層と第１の薄膜単結晶シリコン層は、低温で張り合わせ、張り合わせた後、高温でアニールして支持基板と単結晶シリコン基板の熱膨張率差による剪断応力で、第１のポーラスシリコン層で剥離することができる。
【００２１】
本発明の半導体基板の製造方法は、薄膜単結晶シリコン層を、一枚の支持基板上に複数枚転写させることができる。
【００２３】
本発明の半導体基板の製造方法によれば、単結晶シリコン基板の表面に形成した第１のポーラスシリコン層上にエピタキシャル成長にて第１の薄膜単結晶シリコンを形成し、第１のポーラスシリコン層から第１の薄膜単結晶シリコン層を剥離し、ポリシリコン層を形成させた導電性のある支持基板上に転写する。この支持基板上の第１の薄膜単結晶シリコン層の表面に第２のポーラスシリコン層を形成するので、半導体素子を剥離するのに必要な第２のポーラスシリコン層の均一性を向上することができる。支持基板は、機械的強度が強いので、再利用の回数を増加することができる。
【００２４】
【発明の実施の形態】
以下、本発明に係る半導体基板の製造方法の実施例について図１〜図３を参照しながら説明する。
【００２８】
実施例１
本実施例は、大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、単結晶シリコン基板から薄膜単結晶シリコン層を剥離し、接着層を形成させた導電性のある支持基板上に転写する工程を有することを特徴とするものである。
【００２９】
図２に上記基板を作製する方法を示す。
まず、単結晶シリコン基板から薄膜単結晶シリコン層を剥離するため、その単結晶シリコン基板に剥離用のポーラスシリコン層を形成し、そのポーラスシリコン層の上に薄膜単結晶シリコン層をエピタキシャル成長させる。すなわち、図２右上に示すように、長尺のシリコン基板１４に、図１で説明するような剥離用のポーラスシリコン層２を形成し、さらに数μｍから数十μｍの厚さの単結晶シリコン層１３をエピタキシャル成長させる。
ここで、ポーラスシリコン層は陽極化成により形成される。
【００３０】
一方、図２左上に示すように、ＳｉＣ基板またはグラファイトにＳｉＣコーティングした基板では、シリコンとボイドが無い状態で張り合わせするためには、その表面を研磨しなくてはならない。しかしその表面にはかなりの凹凸が存在するので、ＳｉＣ表面に高濃度ボロンをドープしたポリシリコン層（接着層）を５μｍ程度成長させる。
なお、ここでボロンをドープしたのは、後のプロセスで陽極化成するが、その際に化成電流が容易に流れるようにするためである。
【００３１】
次に、接着層であるポリシリコン層は、接着を可能にするためそのポリシリコン層を表面研磨する。すなわち、ハードクロスで研磨してポリシリコンの表面の凹凸を除去した後、ソフトクロスで研磨して張り合わせに十分な平坦化を実現し、シリコン基板と室温（低温）にて張り合わせる。
【００３２】
次に、機械的に強固な張り合わせを得るため、酸素雰囲気中で１１００℃に昇温しアニールを開始する。
【００３３】
この昇温中あるいは１１００℃でアニール中、シリコン基板とＳｉＣ基板（支持基板）との熱膨張率の差によりシリコン基板とＳｉＣ基板との間に剪断応力がかかり、ポーラスシリコン膜中に形成されている剥離層が剥離する。
【００３４】
１１００℃で約２時間アニールすると、シリコンエピタキシャル層とＳｉＣ上のポリシリコンが機械的に強固に張り合わされ、結局ＳｉＣ上に薄膜単結晶シリコン膜が形成された基板が完成する。
【００３５】
次に、薄膜単結晶シリコン層上のポーラスシリコン層およびシリコン基板上のポーラスシリコン層は、エッチングおよび／または研磨により除去する。
【００３６】
なお、ポーラスシリコン層を除去したシリコン基板は、図２右上に示すシリコン基板として再利用することができる。
【００３７】
このようにして形成されたシリコンエピタキシャル層１３付きＳｉＣ基板１１（支持基板）を、図１に示すように使用して薄膜単結晶シリコン太陽電池を作製することができた。
すなわち、図１の一番上に示すように、シリコンエピタキシャル層１３付きＳｉＣ基板１１（支持基板）を従来のシリコン基板に代えて用いる。
【００３８】
次に、シリコンエピタキシャル層１３にポーラスシリコン層２を陽極化成により形成する。まずポーラスシリコン層２上に結晶性のよいエピタキシャル層が形成できるように、例えば０．５〜３ｍＡ／ｃｍ2 程度の電流密度で８分間第一の陽極化成を行うことにより、多孔率の小さなポーラスシリコンを形成し、次いで３〜２０ｍＡ／ｃｍ2 程度の電流密度で８分間第二の陽極化成により、多孔率が中程度のポーラスシリコンを形成し、４０〜３００ｍＡ／ｃｍ2 の電流密度で数秒間第三の陽極化成により、多孔率が大きなポーラスシリコンを形成する。第三のポーラスシリコン形成時にポーラスシリコン層内に分離層の元となる多孔率の非常に大きい層が発生する。
尚、陽極化成する際の溶液はＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を用いた。
【００３９】
次に、１１００℃で３０分間水素アニールを行い、ポーラスシリコン表面に存在する穴を塞いだ後、ポーラスシリコン層２上にＳｉＨ4 等のガスを用いて１０７０℃でエピタキシャル成長させた。単結晶シリコン太陽電池の場合、膜厚は１〜５０μｍ程度成長せるのがよい。この水素アニールとエピタキシャル成長をしている間に、ポーラスシリコン膜中のシリコン原子が移動し再配列される結果、ポーラスシリコン膜中の多孔率が大きかった部分が大きく変化し、引っ張り強度が著しく弱い層即ち剥離層になる。
【００４０】
次に、エピタキシャル膜中にｎ型拡散層や反射防止膜、電極を形成して太陽電池を作製し、プラスチックフィルム等の基板を接着剤で太陽電池の表面に接着する。
尚、図１には省略してあるが、太陽電池の裏面に形成されたポーラスシリコン層を除去後、裏面に電極を形成し、別のプラスチックフィルムを接着剤で接着し、太陽電池が完成する。
【００４１】
また、ＳｉＣ基板１１に残っているポーラスシリコン層を除去する。ただし、ＳｉＣ基板との界面に残っているエピタキシャル層は再利用化のため必ず残るようにする。また必要ならば、このエピタキシャル層にさらに一定厚さのエピタキシャル層を形成してもよい。このようにＳｉＣ基板はエピタキシャル層を形成することにより再利用することができる。
【００４２】
このように、従来は陽極化成によるシリコンエッチングでは、そのエッチング速度がシリコン基板中の不純物濃度に強く依存するので、シリコン基板の不均一な不純物濃度分布の影響を受け、不均一なポーラスシリコン層が形成されてしまうこと、すなわち、シリコンウエーハではＳｗｉｒｌとして知られていた問題点を解消することができる。
【００４４】
尚、ＳｉＣ基板の抵抗率は１００００Ω・ｃｍと高いため陽極化成溶液との界面抵抗が高くなり、陽極化成電流が流れにくい。この場合、ＳｉＣ基板の裏面に高濃度ポリシリコンを形成して、界面抵抗を下げることが望ましい。
【００４７】
実施例２
上述した実施例１では、一枚のＳｉＣ基板に一枚のシリコン基板を張り合わせたが、ＳｉＣ基板（例えばＣＶＤ法で形成された基板）は単結晶シリコン基板のようにサイズが制限されず、大面積基板が可能である。
【００４８】
そこで、本実施例では、図３に示すように一枚のＳｉＣ基板に複数の単結晶シリコン基板を張り合わせたＳｉＣ基板を、太陽電池製造用大面積基板とした。
この方法を採用すると、再利用する基板のサイズが単結晶シリコンインゴットのサイズよりも大きくでき、太陽電池製造コストを低減することができる。
【００４９】
以上の如く、本実施例によれば、ＳｉＣのような機械的強度が強い基板を使用することにより、従来のシリコン基板を用いる時よりも再利用回数を増加させることが可能になった。
また、ＳｉＣ上のシリコン層は薄膜であり、一枚の約１ｍｍ厚のシリコン基板から、十枚以上の薄膜シリコン付きＳｉＣ基板を形成することが可能であり、太陽電池コストは著しく低減できる。
【００５０】
なお、本発明を薄膜単結晶シリコン太陽電池の例で説明したが、本発明を大面積の集積回路、発光素子、液晶ディスプレイ素子等へ応用することは容易である。
また、これらの半導体素子を支持基板から剥離し、ガラス、プラスチック等の絶縁物、ＳＵＳ等の金属、あるいはシリコン等の半導体に転写することができる。
【００５１】
また、本発明は上述の実施例に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、太陽電池を製造する際のシリコン材料のコストを低減できる。
また、基板の機械的強度が強いため、再利用する回数が増加する。
また、再利用する基板のサイズが単結晶シリコンインゴットのサイズよりも大きくでき、太陽電池製造コストを低減できる。
また、太陽電池を剥離するのに必要なポーラスシリコン層の均一性が向上し、太陽電池の効率を上げることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板の製造方法の実施例における、半導体素子の製造工程を示す図である。
【図２】本発明に係る半導体基板の製造方法の実施例における、半導体基板の製造工程を示す図である。
【図３】本発明に係る半導体基板の製造方法の実施例における、大面積基板を示す図である。
【図４】従来の半導体素子の製造工程を示す図である。
【符号の説明】
１ シリコン基板、２ ポーラスシリコン層、３ 剥離層、４ 太陽電池、
５ 接着剤、６ プラスチックフィルム、７ 薄層単結晶シリコン太陽電池、
１１ ＳｉＣ基板、１２ ポリシリコン層、１３ シリコンエピタキシャル層、
１４ シリコン基板、１５ 薄層シリコン
【発明の属する技術分野】
本発明は、ポーラスシリコンの不均一分布を避けて基板の再利用化を容易にし、且つ半導体素子の製造コストを下げる半導体基板の製造方法に関する。
【０００２】
【従来の技術】
薄膜結晶半導体素子を製造する方法として、単結晶シリコン基板上にポーラスシリコン層を形成し、その層上に半導体素子となる半導体層を成長し、その半導体層上にプラスチックフィルム等を接着剤を用いて接着し、引っ張り応力により単結晶基板から半導体層とプラスチックフィルム等を剥離し、薄膜単結晶半導体素子とする発明がすでに出願されている（特開平８−２１３６４５）。これにより、シリコン基板を再利用し、省資源および低コスト化を図ることができる。
【０００３】
また、基板から半導体層を容易に剥離できるように、ポーラスシリコン層内の多孔率を深さ方向で変化させ、剥離が容易で且つ多孔質層上の半導体層の品質を向上させる発明もすでに出願されている（特願平９−５３３５４）。特にシリコン基板に最初１ｍＡ／ｃｍ2 、次いで７ｍＡ／ｃｍ2 、更に２００ｍＡ／ｃｍ2 の陽極化成電流を流し、ポーラスシリコン層を形成する時、その層上にシリコンをエピタキシャル成長させると、ポーラスシリコン層内に引っ張り強度の弱い剥離層が形成できることが判明している。
【０００４】
上記製造方法において、ポーラスシリコンを形成するため、陽極化成法によるシリコンエッチングを行うが、そのシリコンエッチング速度はシリコン基板中の不純物濃度に強く依存する。シリコン基板にはもともと不純物濃度の不均一な分布が存在し、その結果シリコン基板内に形成されたポーラスシリコン層は不純物濃度の不均一性に依存した不均一分布を示す。この不均一分布により剥離層が不均一に形成され、剥離される部分と剥離できない部分とが形成されてしまうので、この不均一分布を除去する必要がある。またシリコン基板の再利用化を図るためにもこの不均一分布を除去する必要がある。
【０００５】
一方、太陽電池のコストを下げるには、シリコン基板をシリコンインゴットの長さ方向に切り出して長尺化した大面積基板上に形成することが有効であり、すでに特許出願されている（特願平８−６１５５１）。この長尺単結晶シリコン基板を薄膜化することができれば、シリコン基板の材料費を節約できる。
【０００６】
ここで、太陽電池を例として、従来の薄膜結晶半導体素子の製造方法を、図４を参照しながら説明する。
【０００７】
まず、図４に示すように、単結晶シリコン基板（ｐ型、０．０１〜０．０２Ω・ｃｍ）にポーラスシリコン層を陽極化成により形成する。
【０００８】
次に、ポーラスシリコン膜上に結晶性のよいエピタキシャル層が形成できるように、まず多孔率の小さなポーラスシリコンを形成し、次いで多孔率が中程度のポーラスシリコンを形成し、次いで多孔率が大きなポーラスシリコンを形成する。 第三のポーラスシリコン形成時にポーラスシリコン層内に分離層の元となる多孔率の非常に大きい層が発生する。
【０００９】
次に、水素アニールを行い、ポーラスシリコン表面に存在する穴を塞いだ後、ポーラスシリコン層上にＳｉＨ4 等のガスを用いてエピタキシャル成長させる。
【００１０】
この水素アニールとエピタキシャル成長をしている間に、ポーラスシリコン膜中のシリコン原子が移動し再配列される結果、ポーラスシリコン膜中の多孔率が大きかった部分が大きく変化し、引っ張り強度が著しく弱い層即ち剥離層になる
。
【００１１】
次いでエピタキシャル膜中にｎ型拡散層や反射防止膜、電極を形成して太陽電池を作製し、プラスチックフィルム等の基板を接着剤で太陽電池の表面に接着する。尚、図４には省略してあるが、太陽電池の裏面に形成されたポーラスシリコン層を高効率のため除去するのが望ましく、この層を除去した後裏面に電極を形成し、別のプラスチックフィルムを接着剤で接着し、太陽電池が完成する。又、シリコン基板は、表面に形成されたポーラスシリコン層を除去した後に、再利用に回すことができる。
【００１２】
【発明が解決しようとする課題】
しかし、陽極化成によるシリコンエッチングでは、そのエッチング速度がシリコン基板中の不純物濃度に強く依存するので、シリコン基板の不均一な不純物濃度分布の影響を受け、不均一なポーラスシリコン層が形成されてしまう。特に０．０１〜０．０２Ω・ｃｍのように不純物濃度が高い場合にこの不均一性が大になり、シリコンウエーハではＳｗｉｒｌとして知られている。
【００１３】
このシリコン基板の濃度分布による影響を避けるには、シリコン基板にシリコンをエピタキシャル層を成長させ、この層内にポーラスシリコンを形成すれば、エピタキシャル層内の不純物分布がシリコン基板よりも均一性が著しく高いため、均一なポーラスシリコン層が形成され、均一な剥離層が形成されると共に再利用化が容易になる。
【００１４】
但し、この方法を採用すると、エピタキシャル成長の回数が２倍になるので、太陽電池のコストが高くなるという問題があった。
【００１５】
本発明はこのような課題に鑑みてなされたものであり、ポーラスシリコン層の均一性を向上させることができ、且つ半導体素子の製造コストを下げることができる半導体基板の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、単結晶シリコン基板の表面に第１のポーラスシリコン層を形成し、第１のポーラスシリコン層上に第１の薄膜単結晶シリコン層をエピタキシャル成長により形成する工程と、導電性のある支持基板上にポリシリコン層を形成する工程と、第１の薄膜単結晶シリコン層とポリシリコン層を張り合わせた後、第１のポーラスシリコン層から剥離し、支持基板上にポリシリコン層を介して前記第１の薄膜単結晶シリコン層を転写する工程を有し、第１の薄膜単結晶シリコン層が転写された支持基板は、第１の薄膜単結晶シリコン層の表面に第２のポーラスシリコン層を形成し、第２のポーラスシリコン層上に大面積薄膜単結晶シリコン半導体素子となる第２の薄膜単結晶シリコン層をエピタキシャル成長により形成し、第２の薄膜単結晶シリコン層を第２のポーラスシリコン層から剥離し、第２のポーラスシリコン層を支持基板上から除去した後に、再利用される基板となることを特徴とする。
【００１７】
本発明の半導体基板の製造方法は、支持基板として、ＳｉＣ基板あるいはグラファイトにＳｉＣ薄膜をコーティングした基板を用いることができる。
【００１８】
本発明の半導体基板の製造方法は、前記支持基板上にポリシリコン層を形成した工程の後に、ポリシリコン層を表面研磨する工程を有することができる。
【００１９】
本発明の半導体基板の製造方法は、ポーラスシリコン層を、陽極化成により形成することができる。
【００２０】
ポリシリコン層と第１の薄膜単結晶シリコン層は、低温で張り合わせ、張り合わせた後、高温でアニールして支持基板と単結晶シリコン基板の熱膨張率差による剪断応力で、第１のポーラスシリコン層で剥離することができる。
【００２１】
本発明の半導体基板の製造方法は、薄膜単結晶シリコン層を、一枚の支持基板上に複数枚転写させることができる。
【００２３】
本発明の半導体基板の製造方法によれば、単結晶シリコン基板の表面に形成した第１のポーラスシリコン層上にエピタキシャル成長にて第１の薄膜単結晶シリコンを形成し、第１のポーラスシリコン層から第１の薄膜単結晶シリコン層を剥離し、ポリシリコン層を形成させた導電性のある支持基板上に転写する。この支持基板上の第１の薄膜単結晶シリコン層の表面に第２のポーラスシリコン層を形成するので、半導体素子を剥離するのに必要な第２のポーラスシリコン層の均一性を向上することができる。支持基板は、機械的強度が強いので、再利用の回数を増加することができる。
【００２４】
【発明の実施の形態】
以下、本発明に係る半導体基板の製造方法の実施例について図１〜図３を参照しながら説明する。
【００２８】
実施例１
本実施例は、大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、単結晶シリコン基板から薄膜単結晶シリコン層を剥離し、接着層を形成させた導電性のある支持基板上に転写する工程を有することを特徴とするものである。
【００２９】
図２に上記基板を作製する方法を示す。
まず、単結晶シリコン基板から薄膜単結晶シリコン層を剥離するため、その単結晶シリコン基板に剥離用のポーラスシリコン層を形成し、そのポーラスシリコン層の上に薄膜単結晶シリコン層をエピタキシャル成長させる。すなわち、図２右上に示すように、長尺のシリコン基板１４に、図１で説明するような剥離用のポーラスシリコン層２を形成し、さらに数μｍから数十μｍの厚さの単結晶シリコン層１３をエピタキシャル成長させる。
ここで、ポーラスシリコン層は陽極化成により形成される。
【００３０】
一方、図２左上に示すように、ＳｉＣ基板またはグラファイトにＳｉＣコーティングした基板では、シリコンとボイドが無い状態で張り合わせするためには、その表面を研磨しなくてはならない。しかしその表面にはかなりの凹凸が存在するので、ＳｉＣ表面に高濃度ボロンをドープしたポリシリコン層（接着層）を５μｍ程度成長させる。
なお、ここでボロンをドープしたのは、後のプロセスで陽極化成するが、その際に化成電流が容易に流れるようにするためである。
【００３１】
次に、接着層であるポリシリコン層は、接着を可能にするためそのポリシリコン層を表面研磨する。すなわち、ハードクロスで研磨してポリシリコンの表面の凹凸を除去した後、ソフトクロスで研磨して張り合わせに十分な平坦化を実現し、シリコン基板と室温（低温）にて張り合わせる。
【００３２】
次に、機械的に強固な張り合わせを得るため、酸素雰囲気中で１１００℃に昇温しアニールを開始する。
【００３３】
この昇温中あるいは１１００℃でアニール中、シリコン基板とＳｉＣ基板（支持基板）との熱膨張率の差によりシリコン基板とＳｉＣ基板との間に剪断応力がかかり、ポーラスシリコン膜中に形成されている剥離層が剥離する。
【００３４】
１１００℃で約２時間アニールすると、シリコンエピタキシャル層とＳｉＣ上のポリシリコンが機械的に強固に張り合わされ、結局ＳｉＣ上に薄膜単結晶シリコン膜が形成された基板が完成する。
【００３５】
次に、薄膜単結晶シリコン層上のポーラスシリコン層およびシリコン基板上のポーラスシリコン層は、エッチングおよび／または研磨により除去する。
【００３６】
なお、ポーラスシリコン層を除去したシリコン基板は、図２右上に示すシリコン基板として再利用することができる。
【００３７】
このようにして形成されたシリコンエピタキシャル層１３付きＳｉＣ基板１１（支持基板）を、図１に示すように使用して薄膜単結晶シリコン太陽電池を作製することができた。
すなわち、図１の一番上に示すように、シリコンエピタキシャル層１３付きＳｉＣ基板１１（支持基板）を従来のシリコン基板に代えて用いる。
【００３８】
次に、シリコンエピタキシャル層１３にポーラスシリコン層２を陽極化成により形成する。まずポーラスシリコン層２上に結晶性のよいエピタキシャル層が形成できるように、例えば０．５〜３ｍＡ／ｃｍ2 程度の電流密度で８分間第一の陽極化成を行うことにより、多孔率の小さなポーラスシリコンを形成し、次いで３〜２０ｍＡ／ｃｍ2 程度の電流密度で８分間第二の陽極化成により、多孔率が中程度のポーラスシリコンを形成し、４０〜３００ｍＡ／ｃｍ2 の電流密度で数秒間第三の陽極化成により、多孔率が大きなポーラスシリコンを形成する。第三のポーラスシリコン形成時にポーラスシリコン層内に分離層の元となる多孔率の非常に大きい層が発生する。
尚、陽極化成する際の溶液はＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を用いた。
【００３９】
次に、１１００℃で３０分間水素アニールを行い、ポーラスシリコン表面に存在する穴を塞いだ後、ポーラスシリコン層２上にＳｉＨ4 等のガスを用いて１０７０℃でエピタキシャル成長させた。単結晶シリコン太陽電池の場合、膜厚は１〜５０μｍ程度成長せるのがよい。この水素アニールとエピタキシャル成長をしている間に、ポーラスシリコン膜中のシリコン原子が移動し再配列される結果、ポーラスシリコン膜中の多孔率が大きかった部分が大きく変化し、引っ張り強度が著しく弱い層即ち剥離層になる。
【００４０】
次に、エピタキシャル膜中にｎ型拡散層や反射防止膜、電極を形成して太陽電池を作製し、プラスチックフィルム等の基板を接着剤で太陽電池の表面に接着する。
尚、図１には省略してあるが、太陽電池の裏面に形成されたポーラスシリコン層を除去後、裏面に電極を形成し、別のプラスチックフィルムを接着剤で接着し、太陽電池が完成する。
【００４１】
また、ＳｉＣ基板１１に残っているポーラスシリコン層を除去する。ただし、ＳｉＣ基板との界面に残っているエピタキシャル層は再利用化のため必ず残るようにする。また必要ならば、このエピタキシャル層にさらに一定厚さのエピタキシャル層を形成してもよい。このようにＳｉＣ基板はエピタキシャル層を形成することにより再利用することができる。
【００４２】
このように、従来は陽極化成によるシリコンエッチングでは、そのエッチング速度がシリコン基板中の不純物濃度に強く依存するので、シリコン基板の不均一な不純物濃度分布の影響を受け、不均一なポーラスシリコン層が形成されてしまうこと、すなわち、シリコンウエーハではＳｗｉｒｌとして知られていた問題点を解消することができる。
【００４４】
尚、ＳｉＣ基板の抵抗率は１００００Ω・ｃｍと高いため陽極化成溶液との界面抵抗が高くなり、陽極化成電流が流れにくい。この場合、ＳｉＣ基板の裏面に高濃度ポリシリコンを形成して、界面抵抗を下げることが望ましい。
【００４７】
実施例２
上述した実施例１では、一枚のＳｉＣ基板に一枚のシリコン基板を張り合わせたが、ＳｉＣ基板（例えばＣＶＤ法で形成された基板）は単結晶シリコン基板のようにサイズが制限されず、大面積基板が可能である。
【００４８】
そこで、本実施例では、図３に示すように一枚のＳｉＣ基板に複数の単結晶シリコン基板を張り合わせたＳｉＣ基板を、太陽電池製造用大面積基板とした。
この方法を採用すると、再利用する基板のサイズが単結晶シリコンインゴットのサイズよりも大きくでき、太陽電池製造コストを低減することができる。
【００４９】
以上の如く、本実施例によれば、ＳｉＣのような機械的強度が強い基板を使用することにより、従来のシリコン基板を用いる時よりも再利用回数を増加させることが可能になった。
また、ＳｉＣ上のシリコン層は薄膜であり、一枚の約１ｍｍ厚のシリコン基板から、十枚以上の薄膜シリコン付きＳｉＣ基板を形成することが可能であり、太陽電池コストは著しく低減できる。
【００５０】
なお、本発明を薄膜単結晶シリコン太陽電池の例で説明したが、本発明を大面積の集積回路、発光素子、液晶ディスプレイ素子等へ応用することは容易である。
また、これらの半導体素子を支持基板から剥離し、ガラス、プラスチック等の絶縁物、ＳＵＳ等の金属、あるいはシリコン等の半導体に転写することができる。
【００５１】
また、本発明は上述の実施例に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、太陽電池を製造する際のシリコン材料のコストを低減できる。
また、基板の機械的強度が強いため、再利用する回数が増加する。
また、再利用する基板のサイズが単結晶シリコンインゴットのサイズよりも大きくでき、太陽電池製造コストを低減できる。
また、太陽電池を剥離するのに必要なポーラスシリコン層の均一性が向上し、太陽電池の効率を上げることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板の製造方法の実施例における、半導体素子の製造工程を示す図である。
【図２】本発明に係る半導体基板の製造方法の実施例における、半導体基板の製造工程を示す図である。
【図３】本発明に係る半導体基板の製造方法の実施例における、大面積基板を示す図である。
【図４】従来の半導体素子の製造工程を示す図である。
【符号の説明】
１ シリコン基板、２ ポーラスシリコン層、３ 剥離層、４ 太陽電池、
５ 接着剤、６ プラスチックフィルム、７ 薄層単結晶シリコン太陽電池、
１１ ＳｉＣ基板、１２ ポリシリコン層、１３ シリコンエピタキシャル層、
１４ シリコン基板、１５ 薄層シリコン
Claims (8)
- 大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、
単結晶シリコン基板の表面に第１のポーラスシリコン層を形成し、前記第１のポーラスシリコン層上に第１の薄膜単結晶シリコン層をエピタキシャル成長により形成する工程と、
導電性のある支持基板上にポリシリコン層を形成する工程と、
前記第１の薄膜単結晶シリコン層と前記ポリシリコン層を張り合わせた後、前記第１のポーラスシリコン層から剥離し、前記支持基板上にポリシリコン層を介して前記第１の薄膜単結晶シリコン層を転写する工程を有し、
前記第１の薄膜単結晶シリコン層が転写された前記支持基板は、
前記第１の薄膜単結晶シリコン層の表面に第２のポーラスシリコン層を形成し、前記第２のポーラスシリコン層上に大面積薄膜単結晶シリコン半導体素子となる第２の薄膜単結晶シリコン層をエピタキシャル成長により形成し、
前記第２の薄膜単結晶シリコン層を前記第２のポーラスシリコン層から剥離し、前記第２のポーラスシリコン層を前記支持基板上から除去した後に、
再利用される基板となる
ことを特徴とする半導体基板の製造方法。 - 前記支持基板は、ＳｉＣ基板あるいはグラファイトにＳｉＣ薄膜をコーティングした基板からなる
ことを特徴とする請求項１記載の半導体基板の製造方法。 - 前記支持基板上にポリシリコン層を形成した工程の後に、前記ポリシリコン層を表面研磨する工程を有する
ことを特徴とする請求項１又は２記載の半導体基板の製造方法。 - 前記第１および第２のポーラスシリコン層は陽極化成により形成される
ことを特徴とする請求項１、２または３記載の半導体基板の製造方法。 - 前記ポリシリコン層と前記第１の薄膜単結晶シリコン層は、低温で張り合わせ、
前記張り合わせた後、高温でアニールして前記支持基板と前記単結晶シリコン基板の熱膨張率差による剪断応力で、前記第１のポーラスシリコン層で剥離する
ことを特徴とする請求項１、２、３又は４記載の半導体基板の製造方法。 - 前記支持部材は、ガラス、プラスチック等の絶縁物、ＳＵＳ等の金属、あるいはシリコン等の半導体からなる
ことを特徴とする請求項１、２、３、４又は５記載の半導体基板の製造方法。 - 前記第１の薄膜単結晶シリコン層は、一枚の前記支持基板上に複数枚転写させる
ことを特徴とする請求項１記載の半導体基板の製造方法。 - 前記第２の薄膜単結晶シリコン層に、太陽電池等の受光素子、発光素子、液晶ディスプレイ素子、集積回路等の半導体素子を形成する
ことを特徴とする請求項１記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18665397A JP4035862B2 (ja) | 1997-07-11 | 1997-07-11 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18665397A JP4035862B2 (ja) | 1997-07-11 | 1997-07-11 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131828A JPH1131828A (ja) | 1999-02-02 |
| JP4035862B2 true JP4035862B2 (ja) | 2008-01-23 |
Family
ID=16192346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18665397A Expired - Fee Related JP4035862B2 (ja) | 1997-07-11 | 1997-07-11 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035862B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3619053B2 (ja) * | 1999-05-21 | 2005-02-09 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP4182323B2 (ja) * | 2002-02-27 | 2008-11-19 | ソニー株式会社 | 複合基板、基板製造方法 |
| JP4410456B2 (ja) * | 2002-04-24 | 2010-02-03 | 株式会社リコー | 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法 |
| JP4417615B2 (ja) * | 2002-08-09 | 2010-02-17 | 株式会社リコー | 薄膜デバイス装置の製造方法 |
| JP2012004494A (ja) * | 2010-06-21 | 2012-01-05 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法および製造装置 |
| JP5983125B2 (ja) | 2012-07-18 | 2016-08-31 | 日亜化学工業株式会社 | 半導体発光素子の製造方法 |
| WO2019103168A1 (ko) * | 2017-11-21 | 2019-05-31 | 한국에너지기술연구원 | 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 |
| KR102271268B1 (ko) | 2019-09-20 | 2021-06-30 | 재단법인대구경북과학기술원 | 전자장치 제조방법 |
| CN112967992B (zh) * | 2020-12-07 | 2022-09-23 | 重庆康佳光电技术研究院有限公司 | 外延结构的转移方法 |
-
1997
- 1997-07-11 JP JP18665397A patent/JP4035862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131828A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2225131C (en) | Process for producing semiconductor article | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| US6246068B1 (en) | Semiconductor article with porous structure | |
| US6294478B1 (en) | Fabrication process for a semiconductor substrate | |
| KR100300279B1 (ko) | 반도체기판의제조방법 | |
| US6221738B1 (en) | Substrate and production method thereof | |
| US6664169B1 (en) | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus | |
| JP4802380B2 (ja) | 半導体基板の製造方法 | |
| US20030087503A1 (en) | Process for production of semiconductor substrate | |
| JP3962465B2 (ja) | 半導体部材の製造方法 | |
| JP3453544B2 (ja) | 半導体部材の作製方法 | |
| JPH07302889A (ja) | 半導体基板の作製方法 | |
| KR100356416B1 (ko) | 반도체기판및그제작방법 | |
| JP4035862B2 (ja) | 半導体基板の製造方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3472197B2 (ja) | 半導体基材及び太陽電池の製造方法 | |
| JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
| JP3927977B2 (ja) | 半導体部材の製造方法 | |
| JP3963030B2 (ja) | 薄膜半導体の製造方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP2000349265A (ja) | 半導体部材の作製方法 | |
| JPH10326882A (ja) | 半導体基板及びその作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JP2000277403A (ja) | 半導体基体の作製方法 | |
| JP2000223725A (ja) | 光電変換装置および半導体層の分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |