CN112967992B - 外延结构的转移方法 - Google Patents

外延结构的转移方法 Download PDF

Info

Publication number
CN112967992B
CN112967992B CN202011419314.7A CN202011419314A CN112967992B CN 112967992 B CN112967992 B CN 112967992B CN 202011419314 A CN202011419314 A CN 202011419314A CN 112967992 B CN112967992 B CN 112967992B
Authority
CN
China
Prior art keywords
substrate
layer
epitaxial structure
bonding
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011419314.7A
Other languages
English (en)
Other versions
CN112967992A (zh
Inventor
王涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202011419314.7A priority Critical patent/CN112967992B/zh
Publication of CN112967992A publication Critical patent/CN112967992A/zh
Application granted granted Critical
Publication of CN112967992B publication Critical patent/CN112967992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Abstract

本发明涉及一种外延结构的转移方法。该转移方法包括以下步骤：提供表面具有外延结构的第一衬底和第二衬底，通过第一胶层将第一衬底与第二衬底粘接键合，外延结构位于第一衬底靠近第二衬底的一侧，去除第一衬底；提供第三衬底，通过第二胶层将第二衬底与第三衬底粘接键合，外延结构位于第二衬底靠近第三衬底的一侧；去除第二衬底和第一胶层，以将外延结构转移至第三衬底上。本发明的上述转移方法提高了转移后的外延结构表面的良率，使外延结构表面的面积完整良率能够达到92％以上，从而提高了晶片表面平整度。

Description

外延结构的转移方法
技术领域
本发明涉及芯片转移技术领域，尤其涉及一种外延结构的转移方法。
背景技术
目前国内外采用的键合手段很多，主要包括阳极键合、硅直接键合、玻璃熔封键合、共晶键合、热压键合和粘接键合等。阳极键合是通过在硅和玻璃间加电形成场助键合，键合温度通常为300～600℃,特点是强度高,具有气密性,缺点是应力匹配较差。硅直接键合是硅片和硅片间通过热退火形成Si-O-Si共价键形成键合,温度在1000℃左右，优点是键合强度高,气密性和应力匹配性好，缺点是键合温度高，对表面要求极高，键合难度较大。玻璃熔封键合采用玻璃料作为中间键合介质完成键合，键合温度400～600℃，特点是气密，工艺简单，缺点是键合温度较高，图形化精度不高。共晶键合利用冶金相变形成键合，键合温度较低，特点是残余应力小，图形化容易实现且精度高。固态热压键合和扩散键合特点类似于共晶键合，二者之间区别在于是否会形成合金，但其对表面质量要求较高，需要较大压力和较高温度。现有技术中的粘接键合通常是采用环氧树脂或低k介电材料作为中间材料进行一步键合，具有便于应用、低材料成本、有足够的强度和渗透率、键合温度低以及工艺简单等优点，缺点是键合良率不高，面对严格的可靠性试验时会存在较大的技术难度。
在芯片的制造工艺中，在砷化镓衬底上生长外延结构后，需要将外延结构转移至蓝宝石衬底，由于后续要采用激光剥离技术剥离掉蓝宝石片，对光束质量和控制很重要，如激光剥离的功率控制不好会对外延层有一定的损伤；在转移过程中通常需要用到键合工艺，采用中间层键合时，中间层与外延层之间的粘附性不是很好的话，会在键合过程中发生位移导致错位等现象，从而导致键合后外延结构表面的率低，外延结构表面出现空洞等现象。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种外延结构的转移方法，旨在解决现有技术中外延结构的转移工艺易导致外延结构表面的面积完整良率低的问题。
一种外延结构的转移方法，包括以下步骤：
提供第一衬底和第二衬底，第一衬底的表面具有外延结构；
通过第一胶层将第一衬底与第二衬底粘接键合，外延结构位于第一衬底靠近第二衬底的一侧，并去除第一衬底；
提供第三衬底，通过第二胶层将第二衬底与第三衬底粘接键合，外延结构位于第二衬底靠近第三衬底的一侧；
去除第二衬底和第一胶层，以将外延结构转移至第三衬底上。
在本发明中，通过将先将第一衬底上的外延结构通过粘合剂键合的方式转移至第二衬底，再将第二衬底上的外延结构通过粘合剂键合的方式转移至第三衬底，与采用其它键合工艺方式进行一次转移的工艺相比，采用上述两步转移工艺能够在将外延结构转移至目标衬底时不改变外延结构中各层的设置顺序，从而使后续工艺不会对外延结构的面积完整性造成影响；同时，通过两步转移工艺能够合理分配每步中的键合力，从而与现有技术中的一步转移工艺相比，能够在每步转移步骤中均采用较低的键合力，实现与一步转移工艺相当的键合强度，降低了一步转移工艺键合力较大对外延结构的损伤，不仅提高了面积完整性，还提高了键合成功率，此外，还可以通过使前一步转移工艺中的键合力小于后一步转移工艺，使外延结构逐渐适应键合力的作用，从而进一步降低键合力带来的损伤，进而提高了转移后的外延结构表面的良率，使外延结构表面的面积完整良率能够达到92％以上。
可选地，在通过第一胶层将第一衬底与第二衬底粘接键合的步骤之前，上述转移方法还包括以下步骤：在外延结构远离第一衬底的一侧形成腐蚀截止层，第一衬底与第二衬底粘接键合时第一胶层与腐蚀截止层接触设置，在去除第二衬底的步骤之后，转移方法还包括去除腐蚀截止层的步骤。上述腐蚀截止层不仅能够起到腐蚀截止的作用，还能够阻挡后续从第二衬底激光剥离时对外延结构的损伤。
可选地，上述腐蚀截止层包括钛/金叠层。
可选地，在通过第一胶层将第一衬底与第二衬底粘接键合的步骤之前，上述转移方法还包括以下步骤：在腐蚀截止层的靠近和/或远离外延结构的一侧形成保护层，在去除第二衬底的步骤之后，转移方法还包括去除保护层的步骤。上述保护层不仅能够防止后续腐蚀、激光剥离时损坏外延结构表面，还能够在后续通过腐蚀将第一胶层去除干净的同时还能够作为中间层增加外延结构与腐蚀截止层之间的粘附性，使两者粘接键合强度有所提高。
可选地，形成上述保护层的材料包括氮化硅。当上述第一衬底为砷化镓衬底时，实验证明氮化硅与砷化镓上生长的外延结构的粘附性更好，保证了外延结构在转移时不会脱落，还可以采用原子层沉积(Atomic Layer Deposition，ALD)以保证保护层具有更高的致密性，从而更好地作为一层保护层及腐蚀层。
可选地，在通过第一胶层将第一衬底与第二衬底粘接键合的步骤之前，转移方法还包括以下步骤：在第二衬底的一侧形成第一胶层，并在第一胶层的裸露表面形成第一缓冲层；或在外延结构远离第一衬底的一侧形成第一胶层，并在第一胶层的裸露表面形成第一缓冲层；或在第二衬底的一侧以及外延结构远离第一衬底的一侧均形成第一胶层，并在至少一个第一胶层的裸露表面形成第一缓冲层。上述第一缓冲层能够在第二衬底与外延结构粘接键合时起到缓冲的作用，防止键合工艺带来的损伤。
可选地，在通过第二胶层将第二衬底与第三衬底粘接键合的步骤之前，转移方法还包括以下步骤：在第三衬底的一侧形成第二胶层，并在第二胶层的裸露表面形成第二缓冲层；或在外延结构远离第二衬底的一侧形成第二胶层，并在第二胶层的裸露表面形成第二缓冲层；或在第三衬底的一侧以及外延结构远离第二衬底的一侧形成第二胶层，并在至少一个第二胶层的裸露表面形成第二缓冲层。上述第二缓冲层能够在第三衬底与外延结构粘接键合时起到缓冲的作用，防止键合工艺带来的损伤。
可选地，第二胶层形成于第三衬底的一侧，转移方法还包括以下步骤：在外延结构远离第二衬底的一侧形成第三缓冲层。上述第三缓冲层同样用于在第三衬底与外延结构粘接键合中起到缓冲的作用，防止键合工艺带来的损伤。
可选地，第二衬底包括蓝宝石衬底，采用激光剥离工艺去除第二衬底。由于上述腐蚀截止层和保护层的存在，能够阻挡和保护外延结构从第二衬底激光剥离时受到的损伤。
可选地，第一胶层和/或第二胶层包括苯并环丁烯。苯并环丁烯(BCB)具有较高的键合强度、良好的密封性以及较低的内应力，而且其固化温度低，可以实现低温键合，兼有制造工艺简单、工艺兼容性好等优点，能够满足外延结构转移的要求。
附图说明
图1为根据本发明一种实施例中提供的外延结构的转移方法中，在外延结构的远离第一衬底的一侧形成保护层后基体的结构示意图；
图2为在图1所示的保护层的远离外延结构的一侧顺序形成腐蚀截止层和另一层保护层后基体的结构示意图，其中，腐蚀截止层的靠近和远离外延结构的一侧均形成有保护层；
图3为在图2所示的保护层的远离外延结构的一侧以及第二衬底表面均覆盖第一胶层后基体的结构示意图；
图4为在图3所示的第一胶层的裸露表面形成第一缓冲层并第一胶层将第一衬底与第二衬底粘接键合后基体的结构示意图；
图5为去除图4所示的第一衬底后基体的结构示意图；
图6为在第三衬底上覆盖第二胶层后基体的结构示意图；
图7为通过图6所示的第二胶层将第二衬底与第三衬底粘接键合后基体的结构示意图；
图8为去除图7所示的第二衬底后基体的结构示意图；
图9为去除图8所示的第一胶层、保护层、腐蚀截止层和第一缓冲层后基体的结构示意图。
附图标记说明：
10-第一衬底；20-外延结构；210-第一半导体层；220-有源层；230-第二半导体层；30-保护层；40-腐蚀截止层；50-第一胶层；60-第二衬底；70-第一缓冲层；80-第三衬底；90-第二胶层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
正如背景技术部分所描述的，在外延结构的转移过程中通常需要用到键合工艺，采用中间层键合时，中间层与外延层之间的粘附性不是很好的话，会在键合过程中发生位移导致错位等现象，从而导致键合后外延结构表面的面积完整良率低，外延结构表面出现空洞等现象。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请的发明人针对上述问题进行研究，提出了一种外延结构的转移方法，包括以下步骤：
提供第一衬底和第二衬底，第一衬底的表面具有外延结构；
通过第一胶层将第一衬底与第二衬底粘接键合，外延结构位于第一衬底靠近第二衬底的一侧，并去除第一衬底；
提供第三衬底，通过第二胶层将第二衬底与第三衬底粘接键合，外延结构位于第二衬底靠近第三衬底的一侧；
去除第二衬底和第一胶层，以将外延结构转移至第三衬底上。
在本发明中，通过将先将第一衬底上的外延结构通过粘合剂键合的方式转移至第二衬底，再将第二衬底上的外延结构通过粘合剂键合的方式转移至第三衬底，与采用其它键合工艺方式并进行一次转移的工艺相比，采用上述两步转移工艺能够在将外延结构转移至目标衬底时不改变外延结构中各层的设置顺序，从而使后续工艺不会对外延结构的面积完整性造成影响；同时，通过两步转移工艺能够合理分配每步中的键合力，从而与现有技术中的一步转移工艺相比，能够在每步转移步骤中均采用较低的键合力，实现与一步转移工艺相当的键合强度，降低了一步转移工艺键合力较大对外延结构的损伤，不仅提高了面积完整性，还提高了键合成功率，此外，还可以通过使前一步转移工艺中的键合力小于后一步转移工艺，使外延结构逐渐适应键合力的作用，从而进一步降低键合力带来的损伤，进而提高了转移后的外延结构表面的良率，使外延结构表面的面积完整良率能够达到92％以上。
下面将结合附图1至图9更详细地描述根据本申请提供的外延结构的转移方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，提供表面具有外延结构20的第一衬底10和第二衬底60，通过第一胶层50将第一衬底10与第二衬底60粘接键合，外延结构20位于第一衬底10靠近第二衬底60的一侧，如图3和图4所示，然后去除第一衬底10，如图5所示。
上述外延结构20通常包括在第一衬底10上层叠设置的第一半导体层210、有源层220和第二半导体层230，如图1所示。
示例性的，上述第一衬底10可以为砷化镓衬底、蓝宝石衬底和硅衬底等。
示例性的，上述第二衬底60可以为刚性基底，如玻璃片、石英片和蓝宝石衬底等。
示例性的，上述第一胶层50包括苯并环丁烯。苯并环丁烯(BCB)具有较高的键合强度、良好的密封性以及较低的内应力，而且其固化温度低，可以实现低温键合，兼有制造工艺简单、工艺兼容性好等优点，能够满足外延结构20转移的要求。
在一些实施方式中，在形成第一胶层50的步骤之前，转移方法还包括以下步骤：在外延结构20远离第一衬底10的一侧形成腐蚀截止层40，如图2所示。
在上述实施方式，腐蚀截止层40不仅能够起到腐蚀截止的作用，还能够阻挡后续从第二衬底60激光剥离时对外延结构20的损伤。上述腐蚀截止层40可以为钛/金(Ti/Au)叠层或氧化铝(Al2O3)层。
在一些实施方式中，在形成第一胶层50的步骤之前，在腐蚀截止层40的远离外延结构20的一侧形成保护层30，如图1所示，或在腐蚀截止层40的靠近外延结构20的一侧形成保护层30，或在腐蚀截止层40的靠近外延结构20的一侧以及远离外延结构20的一侧均形成保护层30，如图2所示。
在上述实施方式，上述保护层30不仅能够防止后续腐蚀、激光剥离时损坏外延结构20表面，还能够在后续通过腐蚀将第一胶层50去除干净，同时上述保护层30还能够作为中间层增加外延结构20与腐蚀截止层40之间的粘附性，使两者粘接键合强度有所提高。
在上述实施方式，保护层30的材料可以包括氮化硅(SiN)。当上述第一衬底10为砷化镓(GaAs)衬底时，实验证明SiN与GaAs上生长的外延结构20的粘附性更好，保证了外延结构20在转移时不会脱落，还可以采用ALD沉积以保证保护层30具有更高的致密性，从而更好地作为一层保护层30及腐蚀层。
为了通过第一胶层50将第一衬底10与第二衬底60粘接键合，在一些实施方式中，在第二衬底60的一侧形成上述第一胶层50，然后将第一衬底10粘接键合在第二衬底60的具有第一胶层50的一侧。
在另一些实施方式中，可以在外延结构20远离第一衬底10的一侧形成上述第一胶层50，然后将第二衬底60粘接键合在第一衬底10的具有第一胶层50的一侧。
在另一些实施方式中，还可以在第二衬底60的一侧以及外延结构20远离第一衬底10的一侧均形成上述第一胶层50，如图3所示，然后使第一衬底10的具有第一胶层50的一侧与第二衬底60的具有第一胶层50的一侧粘接键合。
在上述实施例方式中，在第一衬底10和/或第二衬底60的一侧形成上述第一胶层50之前，还可以先涂覆一层增粘剂，用于增强第一胶层50与第一衬底10和/或第二衬底60之间的粘附力，上述增粘剂可以为现有技术中的常规种类，如AP3000增粘剂。
在一些实施方式中，使用键合机台在一定压力和时间下将第一衬底10与第二衬底60粘接键合。
为了缓解键合时作用力对外延结构20带来的影响，在一些实施方式中，在通过第一胶层50将第一衬底10与第二衬底60粘接键合的步骤之前，可以在第一胶层50表面形成第一缓冲层70。
在本申请的一个实施例中，在第二衬底60的一侧形成第一胶层50，并在位于第二衬底60上第一胶层50的裸露表面形成第一缓冲层70，然后通过第一胶层50将第一衬底10与第二衬底60粘接键合。
在本申请的另一个实施例中，在外延结构20远离第一衬底10的一侧形成第一胶层50，并在位于外延结构20上的第一胶层50的裸露表面形成第一缓冲层70，然后通过第一胶层50将第一衬底10与第二衬底60粘接键合。
在本申请的另一个实施例中，在第二衬底60的一侧以及外延结构20远离第一衬底10的一侧均形成第一胶层50，并在至少一个第一胶层50的裸露表面形成第一缓冲层70，然后通过第一胶层50将第一衬底10与第二衬底60粘接键合。
在上述实施例中，第一缓冲层70能够在第二衬底60与外延结构20粘接键合时起到缓冲的作用，防止键合工艺带来的损伤。上述第一缓冲层70可以为石墨纸，但并不局限于上述种类，上述第一缓冲层70也可以为现有技术中其它常规的柔性材料。
在一些实施方式中，上述第一衬底10为GaAs衬底，通过氨水和双氧水去除上述第一衬底10。本领域技术人员可以根据第一衬底10的具体种类选择合适的刻蚀工艺将上述第一衬底10去除。
在去除上述第一衬底10的步骤之后，提供第三衬底80，通过第二胶层90将第二衬底60与第三衬底80粘接键合，外延结构20位于第二衬底60靠近第三衬底80的一侧，如图7所示，然后去除第二衬底60和第一胶层50，以将外延结构20转移至第三衬底80上，如图8和图9所示。
示例性的，上述第三衬底80可以为刚性基底，如玻璃片、石英片和蓝宝石衬底等。
示例性的，上述第二胶层90包括苯并环丁烯。苯并环丁烯(BCB)具有较高的键合强度、良好的密封性以及较低的内应力，而且其固化温度低，可以实现低温键合，兼有制造工艺简单、工艺兼容性好等优点，能够满足外延结构20转移的要求。
为了通过第二胶层90将第二衬底60与第三衬底80粘接键合，在一些实施方式中，在第三衬底80的一侧形成第二胶层90，如图6所示，然后将第二衬底60粘接键合在第三衬底80的具有第二胶层90的一侧。
在另一些实施方式中，可以在外延结构20远离第二衬底60的一侧形成第二胶层90，然后将第三衬底80粘接键合在第二衬底60的具有第二胶层90的一侧。
在另一些实施方式中，还可以在第三衬底80的一侧以及外延结构20远离第二衬底60的一侧均形成第二胶层90，然后使第二衬底60的具有第二胶层90的一侧与第三衬底80的具有第二胶层90的一侧粘接键合。
在上述实施例方式中，在第二衬底60和/或第三衬底80的一侧形成上述第二胶层90之前，还可以先涂覆一层增粘剂，用于增强第二胶层90与第二衬底60和/或第三衬底80之间的粘附力，上述增粘剂可以为现有技术中的常规种类，如AP3000增粘剂。
在一些实施方式中，外延结构20远离第一衬底10的一侧形成有腐蚀截止层40，在去除第二衬底60的步骤之后，去除上述腐蚀截止层40，如图9所示。
在一些实施方式中，腐蚀截止层40的靠近外延结构20的一侧以及腐蚀截止层40的离外延结构20的一侧均形成有保护层30，在去除第二衬底60的步骤之后，去除上述保护层30，如图9所示。
在一些实施方式中，第一胶层50表面形成有第一缓冲层70，在去除第二衬底60的步骤之后，去除上述第一缓冲层70，如图9所示。
在上述实施方式中，采用湿法腐蚀去除上述腐蚀截止层40和保护层30，本领域技术人员可以根据腐蚀截止层40和保护层30的具体种类对腐蚀剂进行合理选取，例如，上述腐蚀截止层40为Ti/Au叠层，保护层30为位于腐蚀截止层40两侧的SiN层时，可以使用氢氟酸溶液浸泡去除Ti/Au叠层上的SiN层，并使用Au蚀刻液腐蚀掉Ti/Au叠层中的Au截止层，然后使用缓冲氧化物刻蚀液(Buffered Oxide Etch，BOE)去除Ti/SiN层。
在一些实施方式中，上述第二衬底60为蓝宝石衬底，采用激光剥离工艺去除第二衬底60。由于上述腐蚀截止层40和保护层30的存在，能够阻挡和保护外延结构20从第二衬底60激光剥离时受到的损伤。
为了缓解键合时作用力对外延结构20带来的影响，在一些实施方式中，在通过第二胶层90将第二衬底60与第三衬底80粘接键合的步骤之前，可以在第二胶层90表面形成第二缓冲层。
在本申请的一个实施例中，在第三衬底80的一侧形成第二胶层90，并在位于第三衬底80上的第二胶层90的裸露表面形成第二缓冲层，然后通过第二胶层90将第二衬底60与第三衬底80粘接键合。
在本申请的另一个实施例中，在外延结构20远离第二衬底60的一侧形成第二胶层90，并在位于外延结构20上的第二胶层90的裸露表面形成第二缓冲层，然后通过第二胶层90将第二衬底60与第三衬底80粘接键合。
在本申请的另一个实施例中，在第三衬底80的一侧以及外延结构20远离第二衬底60的一侧均形成第二胶层90，并在至少一个第二胶层90的裸露表面形成第二缓冲层，然后通过第二胶层90将第二衬底60与第三衬底80粘接键合。
在上述实施例中，第二缓冲层能够在第三衬底80与外延结构20粘接键合时起到缓冲的作用，防止键合工艺带来的损伤。
为了缓解键合时作用力对外延结构20带来的影响，在一些实施方式中，在通过第二胶层90将第二衬底60与第三衬底80粘接键合的步骤之前，可以直接在外延结构20远离第二衬底60的一侧形成第三缓冲层。
在上述实施方式中，第三缓冲层同样用于在第三衬底80与外延结构20粘接键合中起到缓冲的作用，防止键合工艺带来的损伤。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (9)

1.一种外延结构的转移方法，其特征在于，包括以下步骤：
提供第一衬底和第二衬底，所述第一衬底的表面具有外延结构；
通过第一胶层将所述第一衬底与所述第二衬底粘接键合，所述外延结构位于所述第一衬底靠近所述第二衬底的一侧，并去除所述第一衬底；
提供第三衬底，通过第二胶层将所述第二衬底与所述第三衬底粘接键合，所述外延结构位于所述第二衬底靠近所述第三衬底的一侧；
去除所述第二衬底和所述第一胶层，以将所述外延结构转移至所述第三衬底上，
在通过所述第一胶层将所述第一衬底与所述第二衬底粘接键合的步骤之前，所述转移方法还包括以下步骤：
在所述第二衬底的一侧形成所述第一胶层，并在所述第一胶层的裸露表面形成第一缓冲层；或
在所述外延结构远离所述第一衬底的一侧形成所述第一胶层，并在所述第一胶层的裸露表面形成第一缓冲层；或
在所述第二衬底的一侧以及所述外延结构远离所述第一衬底的一侧均形成所述第一胶层，并在至少一个所述第一胶层的裸露表面形成第一缓冲层。
2.如权利要求1所述的转移方法，其特征在于，在通过所述第一胶层将所述第一衬底与所述第二衬底粘接键合的步骤之前，所述转移方法还包括以下步骤：
在所述外延结构远离所述第一衬底的一侧形成腐蚀截止层，所述第一衬底与所述第二衬底粘接键合时所述第一胶层与所述腐蚀截止层接触设置，
在去除所述第二衬底的步骤之后，所述转移方法还包括去除所述腐蚀截止层的步骤。
3.如权利要求2所述的转移方法，其特征在于，所述腐蚀截止层包括钛/金叠层。
4.如权利要求2所述的转移方法，其特征在于，在通过所述第一胶层将所述第一衬底与所述第二衬底粘接键合的步骤之前，所述转移方法还包括以下步骤：
在所述腐蚀截止层的靠近和/或远离所述外延结构的一侧形成保护层，
在去除所述第二衬底的步骤之后，所述转移方法还包括去除所述保护层的步骤。
5.如权利要求4所述的转移方法，其特征在于，形成所述保护层的材料包括氮化硅。
6.如权利要求1所述的转移方法，其特征在于，在通过所述第二胶层将所述第二衬底与所述第三衬底粘接键合的步骤之前，所述转移方法还包括以下步骤：
在所述第三衬底的一侧形成所述第二胶层，并在所述第二胶层的裸露表面形成第二缓冲层；或
在所述外延结构远离所述第二衬底的一侧形成所述第二胶层，并在所述第二胶层的裸露表面形成第二缓冲层；或
在所述第三衬底的一侧以及所述外延结构远离所述第二衬底的一侧形成所述第二胶层，并在至少一个所述第二胶层的裸露表面形成第二缓冲层。
7.如权利要求6所述的转移方法，其特征在于，所述第二胶层形成于所述第三衬底的一侧，所述转移方法还包括以下步骤：
在所述外延结构远离所述第二衬底的一侧形成第三缓冲层。
8.如权利要求2至5中任一项所述的转移方法，其特征在于，所述第二衬底包括蓝宝石衬底，采用激光剥离工艺去除所述第二衬底。
9.根据权利要求2至5中任一项所述的转移方法，其特征在于，所述第一胶层和/或所述第二胶层包括苯并环丁烯。
CN202011419314.7A 2020-12-07 2020-12-07 外延结构的转移方法 Active CN112967992B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011419314.7A CN112967992B (zh) 2020-12-07 2020-12-07 外延结构的转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011419314.7A CN112967992B (zh) 2020-12-07 2020-12-07 外延结构的转移方法

Publications (2)

Publication Number Publication Date
CN112967992A CN112967992A (zh) 2021-06-15
CN112967992B true CN112967992B (zh) 2022-09-23

Family

ID=76271517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011419314.7A Active CN112967992B (zh) 2020-12-07 2020-12-07 外延结构的转移方法

Country Status (1)

Country Link
CN (1) CN112967992B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131828A (ja) * 1997-07-11 1999-02-02 Sony Corp 半導体基板の製造方法
CN1667839A (zh) * 2004-03-10 2005-09-14 精工爱普生株式会社 薄膜器件的供给体及其制造方法、转印方法
CN102790137A (zh) * 2011-05-19 2012-11-21 晶能光电（江西）有限公司 GaN基薄膜芯片的制备方法
CN102790138A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 一种GaN基薄膜芯片的生产方法
CN103378228A (zh) * 2012-04-24 2013-10-30 株式会社迪思科 剥离方法
WO2015152817A1 (en) * 2014-03-31 2015-10-08 Nanyang Technological University Methods of recycling substrates and carrier substrates
CN105374467A (zh) * 2015-10-23 2016-03-02 苏州大学 纳米转印方法及纳米功能器件
CN106531862A (zh) * 2016-12-20 2017-03-22 东莞市中镓半导体科技有限公司 一种GaN基复合衬底的制备方法
CN106611809A (zh) * 2017-01-11 2017-05-03 东莞市中镓半导体科技有限公司 一种用于GaN生长的具有隔离保护层的复合衬底制备方法
CN108598218A (zh) * 2018-04-26 2018-09-28 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN111769036A (zh) * 2020-07-07 2020-10-13 东莞市中镓半导体科技有限公司 氮化镓单晶衬底的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219086A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
KR101603766B1 (ko) * 2009-11-13 2016-03-15 삼성전자주식회사 그라펜 적층체 및 그의 제조방법
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
JPWO2014155756A1 (ja) * 2013-03-26 2017-02-16 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP2017518638A (ja) * 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ 電子デバイスを提供する方法およびその電子デバイス
US10504722B2 (en) * 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer
TWI675899B (zh) * 2018-04-25 2019-11-01 達興材料股份有限公司 暫時黏著被加工物之方法及黏著劑
JP7333192B2 (ja) * 2019-04-23 2023-08-24 株式会社ディスコ 移設方法
CN110957289A (zh) * 2019-12-17 2020-04-03 母凤文 多层复合基板结构及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131828A (ja) * 1997-07-11 1999-02-02 Sony Corp 半導体基板の製造方法
CN1667839A (zh) * 2004-03-10 2005-09-14 精工爱普生株式会社 薄膜器件的供给体及其制造方法、转印方法
CN102790137A (zh) * 2011-05-19 2012-11-21 晶能光电（江西）有限公司 GaN基薄膜芯片的制备方法
CN102790138A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 一种GaN基薄膜芯片的生产方法
CN103378228A (zh) * 2012-04-24 2013-10-30 株式会社迪思科 剥离方法
WO2015152817A1 (en) * 2014-03-31 2015-10-08 Nanyang Technological University Methods of recycling substrates and carrier substrates
CN105374467A (zh) * 2015-10-23 2016-03-02 苏州大学 纳米转印方法及纳米功能器件
CN106531862A (zh) * 2016-12-20 2017-03-22 东莞市中镓半导体科技有限公司 一种GaN基复合衬底的制备方法
CN106611809A (zh) * 2017-01-11 2017-05-03 东莞市中镓半导体科技有限公司 一种用于GaN生长的具有隔离保护层的复合衬底制备方法
CN108598218A (zh) * 2018-04-26 2018-09-28 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN111769036A (zh) * 2020-07-07 2020-10-13 东莞市中镓半导体科技有限公司 氮化镓单晶衬底的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
挠性基板制造工艺;韩卓江等;《印制电路信息》;20130310(第03期);正文全文 *

Also Published As

Publication number Publication date
CN112967992A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
KR100991395B1 (ko) 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법
US20190115247A1 (en) Room temperature metal direct bonding
TWI795293B (zh) 工程基板結構
US9685513B2 (en) Semiconductor structure or device integrated with diamond
WO2021024768A1 (ja) 半導体基板の仮接合方法
US8241961B2 (en) Method for manufacturing hetero-bonded wafer
US7691656B2 (en) Method for fabricating a semiconductor component based on GaN
KR101148050B1 (ko) 플레이트들의 전달 방법
US20070141803A1 (en) Methods for making substrates and substrates formed therefrom
US6770542B2 (en) Method for fabricating semiconductor layers
US20020142562A1 (en) Method for manufacturing device substrate with metal back-gate and structure formed thereby
CN112967992B (zh) 外延结构的转移方法
JPH0682753B2 (ja) 半導体装置の製造方法
US20220115340A1 (en) Methods and systems for fabrication of mmic and rf devices on engineered substrates
WO2021026872A1 (zh) 一种半导体薄膜层的转移方法及复合晶圆的制备方法
KR19990057286A (ko) 반도체 장치의 입출력 패드 제조 방법
GB2616190A (en) Oxide-bonded wafer pair separation using laser debonding
KR20040059730A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant