CN110957289A - 多层复合基板结构及其制备方法 - Google Patents

多层复合基板结构及其制备方法 Download PDF

Info

Publication number
CN110957289A
CN110957289A CN201911297870.9A CN201911297870A CN110957289A CN 110957289 A CN110957289 A CN 110957289A CN 201911297870 A CN201911297870 A CN 201911297870A CN 110957289 A CN110957289 A CN 110957289A
Authority
CN
China
Prior art keywords
layer
oxide
single crystal
aluminum
semiconductor functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911297870.9A
Other languages
English (en)
Inventor
母凤文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201911297870.9A priority Critical patent/CN110957289A/zh
Publication of CN110957289A publication Critical patent/CN110957289A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多层复合基板结构及其制备方法，该结构包括一半导体功能薄层、一表面活化保护层、一中间接合过渡层、一表面光滑层和一高导热支撑基板层；半导体功能薄层通过键合转移或薄化等方法至高导热支撑基板层之上，可以用于外延层的外延或直接器件制作。该多层复合半导体基板的主体为高导热支撑基板层，在通过半导体功能薄层实现功能的同时，可显著降低成本，提高器件性能。

Description

多层复合基板结构及其制备方法
技术领域
本发明涉及半导体工艺和半导体封装技术领域，特别涉及一种多层复合基板结构及其制备方法。
背景技术
目前很多器件功率越来越高，继续高效的散热管理，一种有效的方法是将半导体功能层与高导热基板集成，实现高器件可靠性，进而降低成本。
一种方法是将半导体功能薄层通过键合转移至高导热基板上，然后外延或开展器件制作，以实现可高效散热的器件，然而：
(1)高导热基板的直接光滑化后通常比较困难，成本较高。
(2)另外，键合过程中的表面活化步骤会给半导体功能薄层带来损伤，影响界面导热和导电性能。
综上所述，目前仍无非常完好的解决方法。
发明内容
有鉴于此，本发明系提供一种多层复合半导体基板结构及其制备方法，以解决现有技术实现困难的问题。
根据本发明的一个方面，提供了一种多层复合半导体基板结构，该多层复合半导体基板结构包括一半导体功能薄层、一表面活化保护层、一中间接合过渡层、一表面光滑层和一高导热支撑基板层：其中该表面活化保护层形成于该半导体功能薄层表面，通过一中间接合面层与一高导热支撑基板层集成，该高导热支撑基板层表面有一表面光滑层，该中间接合过渡层形成于半导体功能薄层和高导热支撑基板层集成的键合工艺，位于表面活化保护层与表面光滑层之间；亦在半导体功能薄层上继续外延，又亦可对半导体功能薄层(含外延层)、表面活化保护层、中间接合过渡层和表面光滑层进行图形化刻蚀加工。
上述方案中，所述高导热支撑基板为下列材料的一种或多种叠层：硅，氧化铝，碳化硅(4H或6H)，氮化镓，氮化铝，铜钼合金，铜-金刚石复合材料，覆铜陶瓷基板，自支撑铜基板，砷化硼，金刚石，厚度为100～3000 微米，晶型不限，可为单晶和多晶，晶片方向不限。
上述方案中，该表面光滑层的厚度范围为0.1纳米-5微米，为下列材料中的一种或多种叠层：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化硅铝、氧化镁、氧化镓、氧化铍、氧化铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、砷化硼、氧化铜、氧化锌、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
上述方案中，该中间接合过渡层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化镁、氧化镓、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、砷化硼、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为0.1纳米-1微米，晶型不限，可为非晶、单晶和多晶。
上述方案中，该表面活化保护层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、砷化硼，、硅、锗、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为2-100纳米，晶型不限，可为非晶、单晶和多晶。
上述方案中，该半导体功能薄层为下列材料中的一种或多种组成：单晶碳化硅、单晶硅、单晶氮化镓、单晶氮化铝、单晶砷化硼、单晶氮化镓铝、单晶氧化镓铝、单晶氧化锌、单晶氧化镁、单晶氧化镓、单晶氮化硼、单晶石墨烯、单晶硫化钼和单晶金刚石，厚度范围为1纳米-100微米，晶型及晶片方向不限，掺杂类型不限。
根据本发明的另一个方面，提供了上述多层复合半导体基板的一种制备方法，
该方法包括：在高导热基板上沉积表面光滑层通过研磨等方法进行表面光滑化，在有支撑体(含母体)的半导体功能薄层表面沉积表面活化保护层，将半导体功能薄层通过键合和层转移方法通过一中间接合过渡层与有表面光滑层的高导热支撑基板键合，该中间接合过渡层形成于表面活化保护层与表面光滑层之间，该半导体功能薄层具有一上表面；通过研磨抛光等已公开方法使半导体功能薄层露出的表面光滑，使其适用于后续器件或外延工艺；
该方法亦包括：将半导体功能薄层通过临时键合和层转移方法将该半导体功能薄层先临时转移到一临时晶圆上，通过研磨抛光等已公开方法使半导体功能薄层露出的表面光滑，在光滑后的半导体功能薄层表面沉积表面活化保护层，而后通过键合和临时晶圆的解键合剥离将该半导体功能薄层转移至有表面光滑层的高导热支撑基板，一中间接合过渡层形成于表面活化保护层与表面光滑层之间；通过清洗抛光等已公开方法使半导体功能薄层露出的表面洁净光滑，使其适用于后续器件制作及外延工艺；
该方法亦包括：通过已公开的外延生长方法，在半导体功能薄层的初始层上进一步外延多层，此外延层可以包含形核层和缓冲层。亦可对半导体功能薄层及其外延层、表面活化保护层、中间接合过渡层和表面光滑层进行图形化刻蚀加工；刻蚀后的表面可以具有均匀分布立方体结构，亦可具有均匀分布的环形槽等结构，刻蚀深度不小于500纳米，刻蚀单位图形的宽度不小于500纳米；
该方法亦包括：高导热支撑基板的尺寸可以远大于半导体功能薄层；转移到高导热支撑基板之上的半导体功能薄层可以是多个小直径的晶圆尺寸的薄层；转移过程可以同时也可以是多次。
上述方案中，该支撑衬底为下列材料的一种或多种：所述高导热支撑基板为下列材料的一种或多种叠层：硅，氧化铝，碳化硅(4H或6H)，氮化镓，氮化铝，铜钼合金，铜-金刚石复合材料，覆铜陶瓷基板，自支撑铜基板，砷化硼，金刚石，厚度为100～3000微米，晶型不限，可为单晶和多晶，晶片方向不限。
上述方案中，该表面光滑层的厚度范围为0.1纳米-5微米，为下列材料中的一种或多种叠层：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化硅铝、氧化镁、氧化镓、氧化铍、氧化铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、砷化硼、氮碳化学物、氮碳氧化学物、氧化铜、氧化锌、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
上述方案中，该中间接合过渡层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化镁、氧化镓、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、砷化硼、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为0.1纳米-1微米，晶型不限，可为非晶、单晶和多晶。
上述方案中，该表面活化保护层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、砷化硼、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为2-100纳米，晶型不限，可为非晶、单晶和多晶。
上述方案中，该半导体功能薄层为下列材料中的一种或多种组成：砷化硼、单晶碳化硅、单晶硅、单晶氮化镓、单晶氮化铝、单晶氮化镓铝、单晶氧化镓铝、单晶氧化锌、单晶氧化镁、单晶氧化镓、单晶氮化硼、单晶石墨烯、单晶硫化钼和单晶金刚石，厚度范围为1纳米-100微米，晶型及晶片方向不限，掺杂类型不限。
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种多层复合半导体基板结构及其制备方法，因为支撑衬底的光滑化易加工，可以降低成本；此外，可以通过公知的层转移方法重复利用，进而节约材料成本。
2、本发明提供的这种多层复合半导体基板结构及其制备方法，因为表面活化保护层可以进一步避免键合过程中带来的损伤，增强界面导热导电性能，进而实现器件性能的优化。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为依照本发明实施例的多层复合基板结构的一种结构示意图。
图2为依照本发明实施例的多层复合基板结构制作的一过程示意图。
图3为依照本发明实施例的多层复合基板结构制作的另一过程示意图。
【附图标记】
100––高导热支撑衬底；
101––表面光滑层；
102–––中间接合层
103––表面活化保护层；
104––半导体功能层
105––半导体功能层母体
106––临时支撑晶圆
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。具体实施例及附图仅用于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分非按正常比例缩放，故不代表实施例中各结构的实际相对大小。
如图1所示，本发明提供的多层复合半导体基板结构包括：一半导体功能薄层104、一表面活化保护层103、一中间接合过渡层102、一表面光滑层101和一高导热支撑基板层100：其中该表面活化保护层103形成于该半导体功能薄层表面104，通过一中间接合面层102与一高导热支撑基板层100集成，该高导热支撑基板层表面有一表面光滑层101，该中间接合过渡层102形成于半导体功能薄层104和高导热支撑基板层100集成的键合工艺，位于表面活化保护层103与表面光滑层101之间；亦在半导体功能薄层104上继续外延，又亦可对半导体功能薄层104(含外延层)、表面活化保护层103、中间接合过渡层102和表面光滑层101进行图形化刻蚀加工。
高导热支撑基板层100主要用于器件的散热，可为下列材料中的一种或多种组成：硅，氧化铝，碳化硅(4H或6H)，氮化镓，氮化铝，铜钼合金，铜-金刚石复合材料，覆铜陶瓷基板，自支撑铜基板，砷化硼，金刚石，厚度为100～3000微米，晶型不限，可为单晶和多晶，晶片方向不限。
表面光滑层101主要用于辅助高导热支撑基板100的表面光滑化，为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化镁、氧化镓、氧化铍、氧化铝、氮化硅、氮化硼、氮化铝、氧化硅铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、砷化硼、氧化铜、氧化锌、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶；厚度范围为0.1纳米-5微米。
中间接合过渡层102为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化镁、氧化镓、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、砷化硼、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为0.1纳米-1微米，晶型不限，可为非晶、单晶和多晶。
表面活化保护层103为下列材料的一种或多种：：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、砷化硼，、硅、锗、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为2-100纳米，晶型不限，可为非晶、单晶和多晶。
半导体功能薄层104为下列材料中的一种或多种组成：单晶碳化硅、单晶硅、单晶氮化镓、单晶氮化铝、单晶砷化硼、单晶氮化镓铝、单晶氧化镓铝、单晶氧化锌、单晶氧化镁、单晶氧化镓、单晶氮化硼、单晶石墨烯、单晶硫化钼和单晶金刚石，厚度范围为1纳米-100微米，晶型及晶片方向不限，掺杂类型不限。
在本发明一实施例中，在半导体功能层104形成后，可对表面活化保护层103和中间接合过渡层102两层或表面活化保护层103、中间接合过渡层102和表面光滑层101三层进行图形化加工。
在本发明的一实施例中，支撑衬底100为多晶碳化硅，表面光滑化层101为非晶碳化硅,中间接合过渡层102为氧化钛层，表面活化保护层103 为氧化铝，半导体功能薄层104为单晶氧化镓；各层的厚度可根据实际需求在权利要求范围内进行调整，例如半导体功能薄层104和表面光滑化层厚度分别为0.5微米和100纳米，表面活化保护层103和中间接合过渡层 102厚度分为5纳米和5纳米。支撑衬底100厚度为400微米，热导率为 300W/mk，氧化镓晶向为(0001)。
在本发明的一实施例中，支撑衬底100为多晶金刚石，表面光滑化层 101为氧化硅,中间接合过渡层102为氧化钛层，表面活化保护层103为氧化铝，半导体功能薄层104为单晶氧化镓；各层的厚度可根据实际需求在权利要求范围内进行调整，例如半导体功能薄层104和表面光滑化层厚度分别为0.5微米和100纳米，表面活化保护层103和中间接合过渡层102 厚度分为5纳米和5纳米。支撑衬底100厚度为500微米，热导率为 1200W/mk，氧化镓晶向为(0001)。
在本发明的一实施例中，支撑衬底100为多晶金刚石，表面光滑化层 101为氧化硅,中间接合过渡层102为氧化钛层，表面活化保护层103为氧化铝，半导体功能薄层104为单晶氧化镓和单晶氧化镓铝复合层；各层的厚度可根据实际需求在权利要求范围内进行调整，例如氧化镓/氧化镓铝半导体功能薄层104厚度为0.5微米/0.1微米，表面光滑化层厚度为100 纳米，表面活化保护层103和中间接合过渡层102厚度分为5纳米和5纳米。支撑衬底100厚度为500微米，热导率为1200W/mk，氧化镓晶向为 (0001)。
基于上述本发明实施例提供的多层复合半导体基板结构，本发明实施例还提供了制备这种可拆解的多层复合半导体基板结构的两种方法。
方法一具体包括以下步骤：
步骤1：在半导体功能层母体表面形成一表面活化保护层
步骤2：通过键合方法将半导体功能层母体键合到有光滑表面层的高导热支撑衬底之上，在键合工艺中会形成一中间接合过渡层，具体键合是指低温直接或间接键合甚至室温下键合，比如通过表面活性化方法或等离子体活化方法等，
步骤3：通过已公开的转移方法包括离子注入分离、刻蚀和激光剥离等方法，将一半导体功能薄层转移至有光滑表面层的高导热支撑衬底之上；并对转移后露出的半导体功能薄层的表面进行研磨，使其适合器件制作或者外延；剩余的半导体功能层母体在进行研磨后可反复使用。
基于上述本发明实施例提供的制备该多层复合基板结构的方法，以下结合图1-3对制备工艺进行详细说明。
如图2所示，提供一半导体功能层母体105，材料选择为单晶氧化镓，通过公知的成膜方法如CVD，分子束生长法，原子层生长法等在半导体功能层母体第一表面1051上形成一氧化铝表面活化保护层103，而后将其通过键合转移方法和一有表面光滑层101的高导热支撑衬底100，表面光滑层101为氧化硅，高导热支撑衬底100为多晶金刚石，在键合工艺中形成一中间接合过渡层102，材料为氧化钛，而后通过公知的剥离方法实现转移如离子注入；而后对该转移的半导体功能薄层104第一表面1041进行研磨使其表面光滑化。
除直接转移外，还有另一种转移方式如图3所示，具体为有一临时支撑衬底晶圆106，在其上通过键合转移方法形成半导体功能薄层104，有第一上表面1041，在其第一表面1041上形成一表面活化保护层，然后与有一表面光滑层的支撑衬底上进行键合，然后去除临时支撑衬底106，将半导体功能薄层第二表面1042露出，表面处理后可用于器件制作或后续外延。具体临时支撑衬底106材料可以是硅，半导体薄膜层104的材料为高质量单晶氧化镓层，厚度为500纳米。
在本发明实施例中，键合方法可采用表面活性化键合方法或者原子扩散键合方法在超高真空里进行室温下键合。
在本发明实施例中，在半导体功能薄层104形成后，可对半导体功能薄层104和表面活化保护层103两层或半导体功能薄层104、表面活化保护层103和中间接合过渡层102三层进行图形化加工。
在本发明实施例中，单晶支撑基板的尺寸可以远大于单晶外延种子层；转移到单晶支撑基板之上的高品质单晶外延种子层可以是多个小尺寸的薄层，形状不限；转移过程可以同时也可以是多次。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多层复合基板结构，该复合基板结构包括一半导体功能薄层、一表面活化保护层、一中间接合过渡层、一表面光滑层和一高导热支撑基板层，其中：
该半导体功能薄层表面形成一表面活化保护层后，通过一中间接合面层与一高导热支撑基板层集成，
该高导热支撑基板层通过特殊处理或表面沉积又或转移一表面光滑层，该中间接合过渡层形成于半导体功能薄层和高导热支撑基板层集成的键合工艺，位于表面活化保护层与表面光滑层之间。
2.根据权利要求1所述的多层复合基板结构，其中，所述高导热支撑基板为下列材料的一种或多种叠层：硅，氧化铝，碳化硅(4H或6H)，氮化镓，氮化铝，铜钼合金，铜金刚石复合材料，覆铜陶瓷基板，自支撑铜基板，砷化硼，金刚石，厚度为100～3000微米，晶型不限，可为单晶和多晶，晶片方向不限。
3.根据权利要求1所述的多层复合基板结构，其中，所述表面光滑层的厚度范围为0.1纳米-5微米，为下列材料中的一种或多种叠层：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化镁、氧化镓、氧化铍、氧化铝、氧化硅铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、砷化硼、氮碳氧化学物、氧化铜、氧化锌、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
4.根据权利要求1所述的多层复合基板结构，其中，所述中间接合过渡层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化硅铝、氧化镁、氧化镓、砷化硼、氧化铍、氧化铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为0.1纳米-5微米，晶型不限，可为非晶、单晶和多晶。
5.根据权利要求1所述的多层复合基板结构，其中，所述表面活化保护层为下列材料中的一种或多种组成：钛、镍、金、铝、银、铂、铜、氧化钛、金刚石、硅、锗、氧化硅、氧化硅铝、氧化镁、氧化镓、氧化铍、砷化硼、氧化铝、氮化硅、氮化硼、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、氧化锌、氧化铪、氧化铒和氧化锆，厚度范围为0.1纳米-5微米，晶型不限，可为非晶、单晶和多晶。
6.根据权利要求1所述的多层复合基板结构，其中，所述半导体功能薄层为下列材料中的一种或多种组成：单晶砷化硼、单晶碳化硅、单晶硅、单晶氮化镓、单晶氮化铝、单晶氮化镓铝、单晶氧化镓铝、单晶氧化锌、单晶氧化镁、单晶氧化镓、单晶氮化硼、单晶石墨烯、单晶硫化钼和单晶金刚石，厚度范围为1纳米-100微米，晶型及晶片方向不限，掺杂类型不限。
7.一种制备权利要求1至6中任一项所述的制作的多层复合半导体基板结构的方法，包括：
在高导热基板上沉积或转移一表面光滑层，然后通过研磨等方法进行表面光滑化，在有支撑体的半导体功能薄层表面沉积表面活化保护层，将半导体功能薄层通过键合和层转移方法通过一中间接合过渡层与有表面光滑层的高导热支撑基板键合，该中间接合过渡层形成于表面活化保护层与表面光滑层之间，该半导体功能薄层具有一上表面；
通过研磨抛光等已公开方法使半导体功能薄层露出的表面光滑，使其适用于后续器件或外延工艺；
可通过已公开的外延生长方法，在半导体功能薄层上进一步外延多层，此外延层可以包含形核层和缓冲层。亦可对半导体功能薄层及其外延层、表面活化保护层、中间接合过渡层和表面光滑层进行图形化刻蚀加工。
8.一种制备权利要求1至6中任一项所述的制作的多层复合半导体基板结构的方法，包括：
将半导体功能薄层通过临时键合和层转移方法将该半导体功能薄层先临时转移到一临时晶圆上，通过研磨抛光等已公开方法使半导体功能薄层露出的第二表面光滑，在光滑后的半导体功能薄层表面沉积表面活化保护层，而后通过键合和临时晶圆的解键合剥离将该半导体功能薄层转移至有表面光滑层的高导热支撑基板，一中间接合过渡层形成于表面活化保护层与表面光滑层之间；
通过清洗抛光等已公开方法使半导体功能层露出的表面洁净光滑，使其适用于后续器件制作及外延工艺。
9.根据权利要求7或8所述的制备多层复合基板结构的方法，其中，
高导热支撑基板的第一表面在表面光滑化前又或在和半导体功能薄层键合前亦可进行图形化刻蚀加工；
刻蚀后的表面可以具有均匀分布立方体结构，亦可具有均匀分布的环形槽等结构，刻蚀深度不小于500纳米，刻蚀单位图形的宽度不小于500纳米。
10.根据权利要求6或7所述的制备多层复合基板结构的方法，其中，
高导热支撑基板的尺寸可以远大于半导体功能薄层；
转移到高导热支撑基板之上的半导体功能薄层可以是多个小尺寸的薄层，形状不限；
转移过程可以同时也可以是多次。
CN201911297870.9A 2019-12-17 2019-12-17 多层复合基板结构及其制备方法 Pending CN110957289A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911297870.9A CN110957289A (zh) 2019-12-17 2019-12-17 多层复合基板结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911297870.9A CN110957289A (zh) 2019-12-17 2019-12-17 多层复合基板结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110957289A true CN110957289A (zh) 2020-04-03

Family

ID=69982054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911297870.9A Pending CN110957289A (zh) 2019-12-17 2019-12-17 多层复合基板结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110957289A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112142498A (zh) * 2020-09-15 2020-12-29 上海富乐华半导体科技有限公司 一种dbc基板两面铜箔同时烧结时用的垫板及其制备方法
CN112750690A (zh) * 2021-01-18 2021-05-04 西安电子科技大学 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法
CN112967992A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 外延结构的转移方法
CN113314835A (zh) * 2021-05-26 2021-08-27 北京京东方技术开发有限公司 固态等离体子天线及其制备方法
CN115058777A (zh) * 2022-06-06 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种GaN衬底的制备方法及其应用
WO2022193399A1 (zh) * 2021-03-19 2022-09-22 苏州大学 光谱选择性热辐射器及其设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008142A1 (en) * 2002-06-10 2004-01-15 Xiaoling Guo High gain integrated antenna and devices therefrom
US20120074404A1 (en) * 2009-03-31 2012-03-29 Bridgestone Corporation Supporting substrate, bonded substrate, method for manufacturing supporting substrate, and method for manufacturing bonded substrate
CN206250180U (zh) * 2014-05-19 2017-06-13 天津莱尔德电子材料有限公司 热界面材料组件和设备
CN107039373A (zh) * 2017-05-31 2017-08-11 母凤文 氮化镓器件结构及其制备方法
CN108172556A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 基于原子键合的片内微流散热氮化镓晶体管及其制造方法
CN109860049A (zh) * 2019-03-22 2019-06-07 西安交通大学 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008142A1 (en) * 2002-06-10 2004-01-15 Xiaoling Guo High gain integrated antenna and devices therefrom
US20120074404A1 (en) * 2009-03-31 2012-03-29 Bridgestone Corporation Supporting substrate, bonded substrate, method for manufacturing supporting substrate, and method for manufacturing bonded substrate
CN206250180U (zh) * 2014-05-19 2017-06-13 天津莱尔德电子材料有限公司 热界面材料组件和设备
CN107039373A (zh) * 2017-05-31 2017-08-11 母凤文 氮化镓器件结构及其制备方法
CN108172556A (zh) * 2017-12-24 2018-06-15 中国电子科技集团公司第五十五研究所 基于原子键合的片内微流散热氮化镓晶体管及其制造方法
CN109860049A (zh) * 2019-03-22 2019-06-07 西安交通大学 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112142498A (zh) * 2020-09-15 2020-12-29 上海富乐华半导体科技有限公司 一种dbc基板两面铜箔同时烧结时用的垫板及其制备方法
CN112967992A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 外延结构的转移方法
CN112750690A (zh) * 2021-01-18 2021-05-04 西安电子科技大学 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法
WO2022193399A1 (zh) * 2021-03-19 2022-09-22 苏州大学 光谱选择性热辐射器及其设计方法
CN113314835A (zh) * 2021-05-26 2021-08-27 北京京东方技术开发有限公司 固态等离体子天线及其制备方法
CN115058777A (zh) * 2022-06-06 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种GaN衬底的制备方法及其应用

Similar Documents

Publication Publication Date Title
CN110957289A (zh) 多层复合基板结构及其制备方法
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
Crnogorac et al. Semiconductor crystal islands for three-dimensional integration
US11557505B2 (en) Method of manufacturing a template wafer
US6328796B1 (en) Single-crystal material on non-single-crystalline substrate
US7749863B1 (en) Thermal management substrates
CN104716080B (zh) 化合物结构和用于形成化合物结构的方法
JP2004519093A (ja) 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP6772711B2 (ja) 半導体積層構造体および半導体デバイス
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
CN110600435A (zh) 多层复合基板结构及其制备方法
US7695564B1 (en) Thermal management substrate
TW201724178A (zh) ＳｉＣ複合基板之製造方法
TW201246301A (en) A method and apparatus for forming a thin lamina
CN110600436A (zh) 多层复合基板结构及其制备方法
GB2497664A (en) Substrates for preparing polycrystalline diamond
CN207134352U (zh) 氮化镓器件结构
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
CN113711335A (zh) 半导体衬底及其制造方法、半导体器件
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
CN111226314B (zh) 多层复合基板结构及其制备方法
JP2008522422A (ja) マイクロエレクトロニクス用の矩形半導体支持体及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination