KR102271268B1 - 전자장치 제조방법 - Google Patents

전자장치 제조방법 Download PDF

Info

Publication number
KR102271268B1
KR102271268B1 KR1020190116259A KR20190116259A KR102271268B1 KR 102271268 B1 KR102271268 B1 KR 102271268B1 KR 1020190116259 A KR1020190116259 A KR 1020190116259A KR 20190116259 A KR20190116259 A KR 20190116259A KR 102271268 B1 KR102271268 B1 KR 102271268B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
thin film
peeled
electronic device
Prior art date
Application number
KR1020190116259A
Other languages
English (en)
Other versions
KR20210034376A (ko
Inventor
장경인
금호현
라종철
허승경
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020190116259A priority Critical patent/KR102271268B1/ko
Priority to US16/675,559 priority patent/US11367647B2/en
Priority to EP19207642.0A priority patent/EP3796406A1/en
Priority to JP2019202822A priority patent/JP6951697B2/ja
Publication of KR20210034376A publication Critical patent/KR20210034376A/ko
Application granted granted Critical
Publication of KR102271268B1 publication Critical patent/KR102271268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B32B37/025—Transfer laminating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 전자장치 제조방법을 제공한다. 본 발명은 기판 상에 피박리층을 배치하여 적층체를 형성하는 단계, 상기 적층체에 열충격을 가하는 단계, 상기 기판으로부터 상기 피박리층를 이탈시키는 단계 및 이탈된 상기 피박리층을 대상 기판으로 전사하는 단계를 포함하는, 전자장치 제조방법을 제공한다.

Description

전자장치 제조방법{MANUFACTURING METHOD FOR ELECTRONIC DEVICE}
본 발명의 실시예들은 전자장치 제조방법에 관한 것으로, 보다 구체적으로 전자소자를 박리하는 과정에서 발생하는 전자소자의 손상 및 변형을 최소화할 수 있고, 복잡한 형상의 대면적 전자소자를 제조할 수 있는 전자장치 제조방법에 관한 것이다.
일반적으로 전자장치를 제조하는 경우, 전자소자를 전자장치의 일 구성요소가 될 전사 대상에 직접 형성할 수도 있지만, 필요에 따라서는 피전사 기판에 전자소자를 형성한 다음, 이를 박리하여 전사 대상으로 전사할 수도 있다.
그런데 전자소자를 피전사 기판으로부터 박리할 때, 박리에 사용되는 용액의 유동으로 인해 전자소자의 배치가 초기 배치와 달라지거나, 레이저에 의해 전자소자가 손상되는 문제점이 있다.
본 발명은 전술한 문제점을 포함한 종래 기술의 문제점을 해결하기 위한 것으로서, 전자소자를 박리하는 과정에서 전자소자의 손상 및 변형을 최소화할 수 있고, 복잡한 형상의 대면적 전자소자를 제조할 수 있는 전자장치 제조방법에 관한 것이다. 다만 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 전자장치 제조방법은, 기판 상에 피박리층을 배치하여 적층체를 형성하는 단계, 상기 적층체에 열충격을 가하는 단계, 상기 기판으로부터 상기 피박리층를 이탈시키는 단계 및 이탈된 상기 피박리층을 대상 기판으로 전사하는 단계를 포함한다.
또한, 상기 열충격을 가하는 단계는 상기 기판과 상기 피박리층에 서로 반대 방향의 열응력을 발생시킬 수 있다.
또한, 상기 열충격을 가하는 단계는 상기 적층체를 가열 후 냉각할 수 있다.
또한, 상기 열충격을 가하는 단계는 상기 기판을 100℃ 내지 400℃로 가열할 수 있다.
또한, 상기 열충격을 가하는 단계는 상기 기판을 상온까지 냉각할 수 있다.
또한, 상기 피박리층은 박막과 기능층을 포함하고, 상기 적층체를 형성하는 단계는, 상기 박막을 상기 기판 상에 배치하는 단계 및 상기 박막 상에 상기 기능층을 배치하는 단계를 포함할 수 있다.
또한, 상기 기판과 상기 박막은 서로 다른 열팽창 계수를 갖고, 상기 열충격을 가하는 단계는 상기 기판과 상기 박막의 계면에 전단 응력을 발생시켜, 상기 기판으로부터 상기 박막을 박리할 수 있다.
또한, 상기 박막은 상기 기판의 열팽창 계수보다 높은 열팽창 계수를 갖는 금속일 수 있다.
또한, 상기 기능층은 상기 박막과 접촉하는 보호층 및 상기 보호층 상에 배치되는 전자소자를 포함할 수 있다.
또한, 상기 피박리층을 이탈시키는 단계는 상기 피박리층 상에 전사층을 접합하고, 서로 접합된 상기 피박리층과 상기 전사층을 상기 기판으로부터 이탈시킬 수 있다.
또한, 상기 전사층은 PDMS, 열박리 테이프 및 수용성 테이프 중 어느 하나로 이루어질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 일 실시예에 따른 전자장치 제조방법은 전자소자를 박리하는 과정에서 발생하는 전자소자의 손상, 왜곡 및 변형을 최소화할 수 있다.
또한, 전자소자의 박리에 소요되는 시간을 획기적으로 줄일 수 있어 복잡한 형상의 대면적 전자소자를 신속하게 제조할 수 있다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 전자장치 제조방법을 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따른 전자장치 제조방법으로 제조된 전자장치의 일부 구성을 나타낸다.
도 12는 본 발명의 일 실시예에 따른 전자장치 제조방법으로 제조된 전자장치에 대한 XPS 분석 그래프이다.
도 13은 본 발명의 일 실시예에 따른 전자장치 제조방법과 종래의 전자장치 제조방법을 비교하는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 발명의 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시예로 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 다른 실시예에 도시되어 있다 하더라도, 동일한 구성요소에 대하여서는 동일한 식별부호를 사용한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면들에 도시된 본 발명에 관한 실시예들을 참조하여 본 발명을 상세히 설명한다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 전자장치 제조방법을 나타내는 도면이다.
도 1 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 전자장치 제조방법은 기판(100) 상에 피박리층(200)을 배치하여 적층체(10)를 형성하는 단계와, 적층체(10)에 열충격을 가하는 단계와, 기판(100)으로부터 피박리층(200)을 이탈시키는 단계 및 이탈된 피박리층(200)을 전사 대상(400)으로 전사하는 단계를 포함한다.
먼저 기판(100)을 준비한다. 기판(100)의 재질은 특별히 한정하지 않으며, 일반적으로 사용되는 실리콘 기판 등이 사용될 수 있다. 또한, 기판(100)은 불투명한 재질이라도 상관 없다. 즉, 본 발명의 일 실시예에 따른 전자장치 제조방법에서는 범용의 기판을 그대로 이용할 수 있어 활용도가 높다. 본 발명의 일 실시예에서 기판(100)은 실리콘 기판 또는 유리 기판일 수 있다.
다음, 도 1에 나타낸 바와 같이, 기판(100) 상에 박막(210)을 배치한다. 박막(210)은 기판(100)과 직접 접촉하며, 기판(100)과 기능층(220)의 사이에 개재된다. 박막(210)의 두께는 특별히 한정하지 않으나, 후술하는 바와 같이 적층체(10)에 열충격을 가했을 때 기판(100)과 박막(210)의 열팽창 계수의 차이에 따라 박막(210)이 용이하게 박리되기 위해서는, 박막(210)의 두께는 수 nm 내지 수백 nm인 것이 바람직하다. 또한, 플렉서블한 전자장치(1)를 구현하기 위해 박막(210)의 두께는 얇은 것이 바람직하다. 박막(210)은 높은 열팽창 계수를 갖는 것이 바람직하며, 금속으로 이루어질 수 있다. 예를 들어, 박막(210)은 금(Au), 은(Ag) 및 구리(Cu) 중 어느 하나로 이루어질 수 있다.
박막(210)을 기판(100) 상에 배치하는 방법은 특별히 한정하지 않으며, 통상의 증착 방법이 적용될 수 있다. 예를 들어, 스퍼터링(Sputtering) 증착법 또는 E-beam Evaporation과 같은 PVD(Physical Vapor Deposition) 증착 방법이 적용될 수 있다.
다음, 도 2에 나타낸 바와 같이, 기능층(220)을 박막(210) 상에 배치한다. 기능층(220)은 보호층으로 피복된 전자소자일 수 있다. 보호층은 물리적인 충격과 급격한 온도 변화로부터 전자소자를 보호하는 절연체일 수 있다. 예를 들어, 보호층은 폴리이미드(Polyimide)와 같은 폴리머일 수 있다.
기능층(220)은 다음과 같은 방법으로 박막(210) 상에 배치될 수 있다. 먼저, 기판(100)에 배치된 박막(210) 상에 보호층으로서 폴리머를 코팅한다. 다음, 폴리머 상에 금속을 증착시키고 패터닝을 실시한다. 그리고 다시 폴리머를 코팅하여 금속 부분을 피복한다. 다만, 금속 부분을 반드시 피복할 필요는 없으며, 노출된 상태로 다음 공정을 진행할 수 있다.
적층된 박막(210)과 기능층(220)은 피박리층(200)을 이룬다. 피박리층(200)은 박리 공정에 의해 기판(100)으로부터 박리되어, 최종적으로 전사 대상(400) 상에 배치된다. 또한, 기판(100)과 피박리층(200)은 적층체(10)를 이룬다.
한편, 본 발명의 일 실시예에 따른 전자장치 제조방법에 의하면, 서브미터(Submeter) 단위에서부터 나노미터 단위의 전자장치를 형상의 왜곡 및 변형 없이 제조할 수 있다. 따라서 박막(210)과 기능층(220)의 크기 및 형상은 특별히 한정하지 않으며, 다양한 형상 및 패턴을 갖는 박막(210)과 기능층(220)을 이용할 수 있다. 또한, 박막(210)과 기능층(220)은 서로 대응되는 형상을 가지거나, 박막(210)이 기능층(220)보다 넓은 면적을 가질 수 있다.
본 발명의 일 실시예에서, 기판(100)과 박막(210)은 서로 다른 열팽창 계수를 가지는 것이 바람직하다. 예를 들어, 열충격에 의해 기판(100)에 인장 응력이 작용하고, 박막(210)에 압축 응력이 작용하도록, 박막(210)의 열팽창 계수가 기판(100)의 열팽창 계수보다 더 클 수 있다.
다음, 적층체(10)에 열충격(Thermal shock)을 가한다. 열충격은 물체에 급격한 온도 변화를 일으켜 물체에 물리적인 변화를 야기하는 것으로, 본 발명의 일 실시예에서는 적층체(10)를 가열한 다음 즉시 냉각함으로써 열충격을 부여할 수 있다.
먼저, 도 3에 나타낸 바와 같이, 적층체(10)를 가열한다. 도 3에 나타낸 화살표는 외부로부터 적층체(10)로 열이 공급되는 상태를 나타낸다. 적층체(10)를 가열하는 방식은 특별히 한정하지 않는다. 적층체(10)를 가열 챔버 또는 오븐 등에 넣어 전체적으로 가열하거나, 기판(100)과 박막(210)의 계면을 선택적으로 가열하거나, 핫 플레이트 등을 이용하여 기판(100)의 하부를 선택적으로 가열할 수 있다. 본 발명의 일 실시예에서는 가열부로서 핫 플레이트(Hot plate)를 기판(100)의 하부에 배치하여 적층체(10)를 가열할 수 있다. 적층체(10)를 가열하게 되면 기판(100)과 박막(210)에 열응력이 발생한다.
구체적으로, 도 3의 A의 확대도인 도 4에 나타낸 바와 같이, 적층체(10)를 가열하게 되면 기판(100)의 온도가 올라감에 따라 기판(100)이 팽창하여 내부에 인장 응력이 발생한다. 반면, 박막(210)의 경우, 전술한 바와 같이 열팽창 계수가 기판(100)의 열팽창 계수보다 크기 때문에 기판(100)의 팽창률보다 더 큰 팽창률을 갖는다. 그러나 박막(210)은 기판(100)에 의해 형상이 고정되어 있는 상태이기 때문에, 박막(210)의 팽창이 구속되어 박막(210)의 내부에는 압축 응력이 발생한다. 따라서 도 4에서 화살표로 나타낸 바와 같이, 기판(100)의 상부와 박막(210)의 하부에는 서로 반대 방향의 열응력이 발생한다. 이에 따라, 기판(100)과 박막(210)의 계면에, 계면과 평행한 방향으로 전단 응력이 발생하여 기판(100)과 박막(210)의 결합력이 약화된다.
가열 공정은 기판(100)의 온도가 100℃ 내지 400℃에 이를 때까지 진행될 수 있다. 기판(100)의 온도가 100℃ 미만일 경우, 기판(100)과 박막(210)에 열응력이 충분히 발생되지 않아 박막(210)이 기판(100)으로부터 박리되지 않을 수 있다. 반대로 기판(100)의 온도가 400℃를 초과할 경우, 기능층(220)에 손상이 발생할 수 있다.
가열 공정에 소요되는 시간은 기판(100) 및 박막(210)의 재질과 크기 및 가열부의 특성 등에 의존적이며, 특별히 한정하지 않는다. 예를 들어, 가열부로서 핫 플레이트를 이용하여 기판(100)을 400℃까지 가열하는데 10분 정도의 시간이 소요될 수 있다.
다음, 도 5에 나타낸 바와 같이, 적층체(10)를 냉각한다. 도 5에 나타낸 화살표는 적층체(10)로부터 외부로 열이 방출되는 상태를 나타낸다. 냉각 공정은 적층체(10)에 열충격을 가하기 위해 가열 공정이 종료된 후 즉시 실시하는 것이 바람직하다. 가열 공정과 마찬가지로, 적층체(10)를 전체적으로 냉각하거나, 기판(100)과 박막(210)의 계면을 선택적으로 냉각하거나, 냉각부를 이용하여 기판(100)의 하부를 선택적으로 냉각할 수 있다. 본 발명의 일 실시예에서는 냉각 부를 기판(100)의 하부에 부착할 수 있다. 적층체(10)를 냉각하게 되면 기판(100)과 박막(210)에 열응력이 발생한다.
구체적으로, 도 5의 B의 확대도인 도 6에 나타낸 바와 같이, 적층체(10)를 냉각하게 되면 기판(100)은 온도가 떨어짐에 따라 수축하면서 내부에 압축 응력이 발생한다. 반면, 박막(210)의 경우, 전술한 바와 같이 열팽창 계수가 기판(100)의 열팽창 계수보다 크기 때문에 기판(100)의 수축률보다 더 큰 수축률을 갖는다. 그러나 박막(210)은 기판(100)에 의해 형상이 고정되어 있는 상태이기 때문에, 박막(210)의 수축이 구속되어 박막(210)의 내부에는 인장 응력이 발생한다. 즉, 냉각 공정에서는 가열 공정에서 발생하는 열응력과 반대 방향으로 적층체(10)에 열응력이 발생한다. 이에 따라, 가열 공정을 거치면서 기판(100)과 박막(210)의 결합력이 약화된 상태에서, 반대 방향으로 열응력이 작용하면서 기판(100)과 박막(210)의 계면에 전단 응력이 발생한다. 이로 인해 박막(210)의 길이 방향 끝에서부터 미세 박리가 일어나, 박막(210)이 기판(100)으로부터 박리된다. 즉, 피박리층(200)이 기판(100)으로부터 박리된다.
냉각부는 특별히 한정하지 않는다. 다만, 가열된 적층체(10)를 신속하기 냉각하여 열충격을 가하기 위해 열전도율이 높은 재질로 이루어진 냉각 플레이트 등을 기판(100)의 하부에 부착하여 냉각을 실시할 수 있다. 구체적으로, 냉각 플레이트로서 알루미늄 플레이트가 이용될 수 있다.
냉각 공정에서의 냉각 온도는 특별히 한정하지 않으며, 기판(100)의 온도가 상온에 이를 때까지 냉각할 수 있다. 또는 기판(100)과 박막(210)을 보다 확실하게 박리하기 위해 상온 이하로 냉각할 수도 있다.
냉각 공정에 소요되는 시간은 기판(100) 및 박막(210)의 재질과 크기 및 냉각부의 특성에 의존적이며, 특별히 한정하지 않는다. 다만, 적층체(10)에 열충격을 가하기 위해 냉각 공정에 소요되는 시간은 짧은 것이 바람직하며, 기판(100)의 온도를 1분 이내에 상온까지 냉각함으로써 기판(100)으로부터 박막(210)이 용이하게 박리될 수 있다.
또한, 가열 공정과 냉각 공정을 거친 후에, 반드시 박막(210)이 기판(100)으로부터 물리적으로 완전히 박리되어야 하는 것은 아니다. 즉, 후술하는 바와 같이 전사층(300)을 이용해 피박리층(200)을 기판(100)으로부터 이탈하는 과정에서, 기판(100)과 피박리층(200)에 손상이 발생하지 않을 정도로 기판(100)과 박막(210)의 접착력이 약해진 상태면 충분하다.
다음, 기판(100)으로부터 박리된 피박리층(200)을 이탈시킨다. 피박리층(200)을 이탈시키는 방법은 특별히 한정하지 않으나, 본 발명의 일 실시예에서는 전사층(300)을 피박리층(200) 상에 접합한 다음, 서로 접합된 피박리층(200)과 전사층(300)을 기판(100)으로부터 이탈시킬 수 있다.
먼저, 도 7에 나타낸 바와 같이, 전사층(300)을 피박리층(200)의 상면에 접합시킨다. 전사층(300)은 기능층(220)과 용이하게 접합되고, 이를 전사 대상(400)으로 전사하는데 적합한 부재면 충분하다. 전사층(300)의 면적은 피박리층(200)의 면적을 고려하여 적절히 선택할 수 있으며, 전사 공정을 용이하게 수행하기 위해 피박리층(200)보다 큰 면적을 갖는 것이 바람직하다. 전사층(300)은 PDMS, 열박리 테이프 또는 수용성 테이프 중 어느 하나일 수 있다.
다음, 도 8에 나타낸 바와 같이, 피박리층(200)과 접합된 전사층(300)을 들어올려 기판(100)으로부터 피박리층(200)을 이탈시킨다. 전술한 바와 같이, 적층체(10)에 열충격을 가하는 단계가 종료된 후, 기판(100)과 피박리층(200)은 완전히 박리된 상태이거나, 접착력이 매우 약해진 상태를 유지하며 서로 부착되어 있을 수 있다. 이 경우 박리에 필요한 소정의 힘을 인가하여 기판(100)으로부터 피박리층(200)을 완전히 이탈시킬 수 있다. 어느 경우에도 열충격을 가하고 나서 피박리층(200)을 이탈시킨 뒤에는, 기판(100)의 상면에 박막(210)이 잔존하지 않는다.
다음, 도 9에 나타낸 바와 같이 이탈된 피박리층(200)을 전사 대상(400)으로 전사한다. 구체적으로, 전사층(300)과 접합되어 있는 피박리층(200)(박막(210))의 하면이 전사 대상(400)의 상면과 접촉하도록 전사층(300)을 배치한다. 피박리층(200)의 하면이 전사 대상(400)의 상면과 접착된 다음, 전사층(300)을 제거할 수 있다.
전사층(300)을 제거하는 방법은 특별히 한정하지 않는다. 예를 들어, 전사층(300)이 PDMS로 이루어진 경우, 전사 대상(400)의 상면은 PDMS보다 더 큰 점착력을 갖는 부재(예를 들어, 폴리이미드 등)로 이루어질 수 있다. 이 경우, 피박리층(200)을 전사 대상(400)과 접합시킨 다음, 피박리층(200)으로부터 전사층(300)을 제거할 수 있다. 또한, 전사층(300)이 열박리 테이프인 경우, 전사 대상(400)의 상면에 배치된 전사층(300)을 소정의 온도로 가열하여, 피박리층(200)으로부터 전사층(300)을 박리할 수 있다. 또한 전사층(300)이 수용성 테이프인 경우, 전사층(300)에 물을 접촉시켜 전사층(300)을 제거할 수 있다. 이와 같이, 본 발명의 일 실시예에 따른 전자장치 제조방법에서는 다양한 전사 방법을 이용할 수 있다.
전사층(300)이 제거되고 나면 전사 대상(400)의 상면에는 피박리층(200)만 남게 된다. 이후 피박리층(200)의 상면에 상용 칩 또는 LED 등을 부착함으로써 최종적으로 전자장치(1)가 완성된다.
도 11은 본 발명의 일 실시예에 따른 전자장치 제조방법으로 제조된 전자장치(1)의 일부 구성을 나타내는 도면이다. 보다 구체적으로 도 11은 기판(100)으로부터 박리된 피박리층(200)의 상면을 나타낸다.
도 11(a) 내지 도 11(f)를 참조하면, 본 발명의 일 실시예에 따른 전자장치 제조방법의 경우, 박막(210) 및 기능층(220)이 매우 좁은 폭을 갖는 복잡한 패턴의 형상인 경우에도, 형상의 왜곡 및 변형이 거의 발생하지 않음을 알 수 있다.
도 12는 본 발명의 일 실시예에 따른 전자장치 제조방법을 이용하여 제조된 전자장치(1)에 대한 XPS 분석 그래프이다.
도 12(a)는 박리 후 박막(210)의 하면에 대한 XPS(X-ray Photoelectron Spectroscopy) 분석 결과 그래프이고, 도 12(b)는 박리 후 기판(100)의 상면에 대한 XPS 분석 결과 그래프이다. 여기서 기판(100)과 박막(210)의 재질은 각각 Si 및 Cu인 것을 이용하였다. 도 12(a) 및 도 12(b)에 나타낸 바와 같이, 박리 후 박막(210)의 하면에는 Si이 거의 존재하지 않고, 박리 후 기판(100)의 상면에는 Cu가 거의 존재하지 않음을 알 수 있다. 즉, 본 발명의 일 실시예에 따른 전자장치 제조방법에 의할 경우, 기판(100)과 박막(210)의 성분이 반대측에 남아있는 일 없이 박리됨을 알 수 있다. 이에 따라, 박리 후 박막(210)의 하면을 평탄하고 균일하게 할 수 있어, 박막(210)과 전사 대상(400)이 보다 확실하게 접합될 수 있다. 또한, 박막(210)에 기판(100)의 성분이 혼재되는 일이 없어, 목적하는 물성을 갖는 전자장치(1)를 최종적으로 얻을 수 있다.
도 13은 본 발명의 일 실시예에 따른 전자장치 제조방법과 종래의 전자장치 제조방법을 비교하는 도면이다.
도 13(a)는 전자소자의 오리지널 설계 도면이고, 도 13(b) 내지 도 13(d)는 본 발명의 일 실시예에 따른 전자장치 제조방법에 따라 박리된 피박리층(200)을 나타내고, 도 13(e) 내지 도 13(g)는 종래의 전자장치 제조방법 중 습식 박리 방법에 따라 박리된 전자소자를 나타낸다.
도 13(a)에 나타낸 바와 같이, 전자소자가 복잡한 패턴의 형상을 갖는 경우에도, 본 발명의 일 실시예에 따른 전자장치 제조방법을 이용하여 얻은 피박리층(200)의 경우, 도 13(b) 내지 도 13(d)에 나타낸 바와 같이, 표면에 주름이 발생하지 않으며, 오리지널 설계 도면과 비교했을 때 형상의 어긋남이 거의 없음을 알 수 있다.
반면, 종래의 전자장치 제조방법 중 습식 박리 방법으로 얻은 전자소자의 경우, 도 13(e) 내지 도 13(g)에 나타낸 바와 같이, 전자소자에 주름이 발생하고, 오리지널 설계 도면과 비교했을 때 형상의 어긋남이 큰 것을 알 수 있다.
이는 습식 박리 방법의 경우 희생층을 제거하기 위해 별도의 용액을 사용하므로, 용액이 전자소자의 계면을 따라 곡면을 형성하는 메니스커스(Meniscus) 현상 또는 용액의 이동에 의해 전자소자의 배치가 초기 설계와 달라져 전자소자의 형상이 왜곡되기 때문이다.
반면, 본 발명의 일 실시예에 따른 전자장치 제조방법의 경우, 용액을 이용하지 않기 때문에, 도 13에 나타낸 바와 같이 용액에 의해 피박리층(200)의 배치가 변형 또는 왜곡되는 문제가 발생하지 않는다.
또한, 습식 박리 방법의 경우, 용액이 기판과 전자소자 사이에 개재되어 있는 희생층으로 확산되어 희생층과 화학 반응을 해야 하므로, 대면적의 기판에 대해서는 희생층을 녹이기까지 많은 시간이 소요된다. 기판 및 희생층의 재질 또는 크기에 따라 달라질 수 있으나, 대면적의 기판의 경우, 박리 공정이 완료되기까지 통상적으로 수 시간이 소요된다. 또한 화학 물질인 용액의 사용으로 인한 유해성의 문제도 존재한다.
또한, 종래의 전자장치 제조방법 중 레이저를 이용한 리프트 오프(Laser lift-off) 방식의 경우, 기판은 레이저를 투과할 수 있는 투광성 재질이어야만 하고, 레이저 장비를 구축하는데 많은 비용이 든다. 또한, 기판과 피박리층의 계면을 매우 높은 온도로 가열하기 때문에, 고열에 의한 변형이 불가피하다. 또한, 레어저를 특정 영역에 집중시켜야 하기 때문에 대면적의 전자소자를 제조하기에는 부적합하다.
반면, 본 발명의 일 실시예에 따른 전자장치 제조방법의 경우, 기판(100)을 소정의 온도까지 가열 후 냉각하는데 소요되는 시간만 필요하다. 따라서 대면적의 피박리층(200)도 빠르게 박리할 수 있어, 박막(210) 및 기능층(220)의 크기에 대한 제약이 없으며, 전자장치 제조공정에 소요되는 시간을 단축시킬 수 있다. 또한, 열에 의해 변형이 발생하지 않는 온도 범위 내에서 박리 공정을 실시하므로 기판(100) 또는 피박리층(200)에 변형이 발생하지 않는다.
또한, 본 발명의 일 실시예에 따른 전자장치 제조방법에서는 기판(100) 상에 박막(210) 및 기능층(220)을 형성한 상태에서 그대로 박리 공정을 실시하고, 별도의 층(예를 들어, 수소 이온 주입층)을 추가로 형성할 필요가 없기 때문에 공정이 매우 간단하고 공정에 소요되는 시간 및 비용을 획기적으로 줄일 수 있다. 또한, 수 nm의 극히 얇은 두께의 박막(210)을 이용할 수 있어, 매우 플렉서블한 전자장치(1)를 구현할 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 청구범위에 의하여 정해져야 할 것이다.
1: 전자장치
10: 적층체
100: 기판
200: 피박리층
210: 박막
220: 기능층
300: 전사층
400: 전사 대상

Claims (11)

  1. 기판 상에 피박리층을 배치하여 적층체를 형성하는 단계;
    상기 적층체에 열충격을 가하는 단계;
    상기 기판으로부터 상기 피박리층를 이탈시키는 단계; 및
    이탈된 상기 피박리층을 대상 기판으로 전사하는 단계;를 포함하며,
    상기 피박리층은 박막과 기능층을 포함하고,
    상기 적층체를 형성하는 단계는,
    상기 박막을 상기 기판 상에 배치하는 단계; 및
    상기 박막 상에 상기 기능층을 배치하는 단계;를 포함하고,
    상기 박막은 상기 기판의 열팽창 계수보다 높은 열팽창 계수를 가지며,
    상기 열충격을 가하는 단계는, 상기 기판의 온도가 100℃ 내지 400℃에 이를 때까지 가열한 다음, 즉시 상기 기판의 온도를 1분 이내에 상온까지 냉각하여, 상기 기판과 상기 박막의 계면에 전단 응력을 발생시켜 상기 기판으로부터 상기 박막을 박리하는, 전자장치 제조방법.
  2. 제1 항에 있어서,
    상기 열충격을 가하는 단계는 상기 기판과 상기 피박리층에 서로 반대 방향의 열응력을 발생시키는, 전자장치 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 항에 있어서,
    상기 기능층은
    상기 박막과 접촉하는 보호층; 및
    상기 보호층 상에 배치되는 전자 소자;를 포함하는, 전자장치 제조방법.
  10. 제1 항에 있어서,
    상기 피박리층을 이탈시키는 단계는 상기 피박리층 상에 전사층을 접합하고, 서로 접합된 상기 피박리층과 상기 전사층을 상기 기판으로부터 이탈시키는, 전자장치 제조방법.
  11. 제10 항에 있어서,
    상기 전사층은 PDMS, 열박리 테이프 및 수용성 테이프 중 어느 하나로 이루어진, 전자장치 제조방법.
KR1020190116259A 2019-09-20 2019-09-20 전자장치 제조방법 KR102271268B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190116259A KR102271268B1 (ko) 2019-09-20 2019-09-20 전자장치 제조방법
US16/675,559 US11367647B2 (en) 2019-09-20 2019-11-06 Method of manufacturing electronic device
EP19207642.0A EP3796406A1 (en) 2019-09-20 2019-11-07 Method of manufacturing electronic device
JP2019202822A JP6951697B2 (ja) 2019-09-20 2019-11-08 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190116259A KR102271268B1 (ko) 2019-09-20 2019-09-20 전자장치 제조방법

Publications (2)

Publication Number Publication Date
KR20210034376A KR20210034376A (ko) 2021-03-30
KR102271268B1 true KR102271268B1 (ko) 2021-06-30

Family

ID=68502868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190116259A KR102271268B1 (ko) 2019-09-20 2019-09-20 전자장치 제조방법

Country Status (4)

Country Link
US (1) US11367647B2 (ko)
EP (1) EP3796406A1 (ko)
JP (1) JP6951697B2 (ko)
KR (1) KR102271268B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291728A (ja) * 2000-04-07 2001-10-19 Ind Technol Res Inst ポリアミド膜工程を用いたパッケージ方法
JP2002241191A (ja) 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法
JP2004048038A (ja) 1996-05-15 2004-02-12 Commiss Energ Atom 半導体材料の薄層の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP4035862B2 (ja) * 1997-07-11 2008-01-23 ソニー株式会社 半導体基板の製造方法
JP3755333B2 (ja) 1999-04-09 2006-03-15 松下電器産業株式会社 微細パターンの製造方法及びそれを用いたプリント配線板
JP2002171009A (ja) 2000-12-04 2002-06-14 Canon Inc 膜の転写方法
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
CN100530575C (zh) 2004-07-30 2009-08-19 株式会社半导体能源研究所 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法
JP5064693B2 (ja) 2006-02-13 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2007220782A (ja) 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5041714B2 (ja) 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用ｓｏｉ基板
JP2008177182A (ja) 2007-01-16 2008-07-31 Seiko Epson Corp 薄膜デバイスの製造方法
JP5580155B2 (ja) 2010-09-27 2014-08-27 スタンレー電気株式会社 タッチパネル入力装置の製造方法
KR20130126062A (ko) * 2012-05-10 2013-11-20 한국과학기술원 수용해성 접착제를 이용한 플렉서블 전자소자 제조방법 및 이에 의하여 제조된 플렉서블 전자소자
JP2014120664A (ja) 2012-12-18 2014-06-30 Dainippon Screen Mfg Co Ltd 剥離補助方法および剥離補助装置
WO2015073089A1 (en) 2013-08-26 2015-05-21 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
KR102013283B1 (ko) 2017-12-05 2019-08-22 재단법인 오송첨단의료산업진흥재단 열팽창 계수를 이용한 박막전극 분리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048038A (ja) 1996-05-15 2004-02-12 Commiss Energ Atom 半導体材料の薄層の製造方法
JP2001291728A (ja) * 2000-04-07 2001-10-19 Ind Technol Res Inst ポリアミド膜工程を用いたパッケージ方法
JP2002241191A (ja) 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法

Also Published As

Publication number Publication date
US20210090932A1 (en) 2021-03-25
EP3796406A1 (en) 2021-03-24
JP2021049768A (ja) 2021-04-01
US11367647B2 (en) 2022-06-21
JP6951697B2 (ja) 2021-10-20
KR20210034376A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
US6214733B1 (en) Process for lift off and handling of thin film materials
US20090008802A1 (en) Flexible carrier for high volume electronic package fabrication
JP5548167B2 (ja) 積層体及び積層体の製造方法
KR101812510B1 (ko) 적층형 히터용 복합 기판
JP5704783B2 (ja) ウエハをボンディングするための処理及び装置
KR20050088251A (ko) 점착시트, 반도체 웨이퍼의 표면보호 방법 및 워크의가공방법
EP2088622A2 (en) Method for forming an electronic device on a flexible metallic substrate and resultant device
US10930528B2 (en) Method for transferring micro device
Lee et al. A practical microgripper by fine alignment, eutectic bonding and SMA actuation
US5874365A (en) Semiconductor wafer etching method
KR102271268B1 (ko) 전자장치 제조방법
JP2011023438A (ja) 基板接合体の製造方法
US10586725B1 (en) Method for polymer-assisted chip transfer
KR20180067664A (ko) 소자 처리용 반도체-다이아몬드 웨이퍼의 장착 방법
US10607962B2 (en) Method for manufacturing semiconductor chips
KR102334577B1 (ko) 소자 전사방법 및 이를 이용한 전자패널 제조방법
JP2008114448A (ja) 転写基板とそれを用いた転写方法
US10937674B2 (en) Method for transferring micro device
TWI752369B (zh) 用於轉移微型元件的方法
JP6991399B2 (ja) 半導体素子の製造方法及び半導体素子の製造システム
US10395954B2 (en) Method and device for coating a product substrate
US9698039B2 (en) Controlled spalling utilizing vaporizable release layers
JP5849405B2 (ja) 半導体装置の製造方法
US20220396067A1 (en) Method for Transferring a Layer to a Substrate
US10388516B1 (en) Method for polymer-assisted chip transfer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant