JP6991399B2 - 半導体素子の製造方法及び半導体素子の製造システム - Google Patents
半導体素子の製造方法及び半導体素子の製造システム Download PDFInfo
- Publication number
- JP6991399B2 JP6991399B2 JP2021536612A JP2021536612A JP6991399B2 JP 6991399 B2 JP6991399 B2 JP 6991399B2 JP 2021536612 A JP2021536612 A JP 2021536612A JP 2021536612 A JP2021536612 A JP 2021536612A JP 6991399 B2 JP6991399 B2 JP 6991399B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- islands
- semiconductor
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 394
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 389
- 239000000463 material Substances 0.000 claims description 75
- 238000005304 joining Methods 0.000 claims description 68
- 239000011368 organic material Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 57
- 238000010438 heat treatment Methods 0.000 claims description 47
- 238000000926 separation method Methods 0.000 claims description 47
- 238000003466 welding Methods 0.000 claims description 45
- 238000001179 sorption measurement Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 21
- 230000003746 surface roughness Effects 0.000 claims description 18
- 238000003825 pressing Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 8
- 229920001046 Nanocellulose Polymers 0.000 claims description 4
- 229920002678 cellulose Polymers 0.000 claims description 4
- 239000001913 cellulose Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 382
- 238000005530 etching Methods 0.000 description 14
- 238000002474 experimental method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000011148 porous material Substances 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003550 marker Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004439 roughness measurement Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Led Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本実施形態に係る半導体素子の製造方法は、母材基板である第1基板に形成された半導体層を第1基板から分離して、第1基板と異なる第2基板に半導体層を接合することにより半導体素子を製造する方法である。当該製造方法においては、第1基板上で結晶成長させた半導体層を第1基板から分離させ、分離させた半導体層を第2基板に接合させる際に半導体層に印加する荷重を小さくすることで、半導体素子の品質を安定及び向上させることが実現可能になる。
(第1基板からの半導体層の分離)
図1A及び図1Bは、第1基板から半導体層を分離させる工程について説明するための図である。
まず、図1A(a)に示すように、母材基板である第1基板101上に犠牲層102及び半導体層103を形成する。第1基板101は、例えば、Si基板、GaAs基板、GaN基板、AIN基板、InP基板、SiC基板などの半導体基板、Al2O3基板、Ga2O3基板、ZnO基板などの酸化物基板である。
以上の工程により半導体層の島104を第1基板101から分離させた後に、半導体層の島104を第2基板201に接合させる。図2A及び図2Bは、半導体層の島104を第2基板201に接合する工程について説明するための図である。第2基板201上の接合予定領域には、無機材料層、有機材料層、金属材料層、半導体層又はこれらの材料の積層構造を設けることができる。半導体層の島104を第2基板201に接合する前に、半導体層の島104及び第2基板201における接合予定領域にプラズマ処理や薬液を使ったケミカル処理のような表面処理を施す工程を実行してもよい。
第2分離工程において、ピックアップ基板113への荷重の印加を停止した後に半導体層の島104をピックアップ基板113から分離させる方法は任意であるが、例えば以下の4つの方法が考えられる。
(1)有機材料層111を化学的に溶解させる方法
(2)ピックアップ基板113における有機材料層111と基板112とを機械的に分離し、その後、半導体層の島104の表面に付着した有機材料層111を化学的に溶解させる方法
(3)ピックアップ基板113における有機材料層111と基板112とを機械的に分離し、その後、半導体層の島104の表面に付着した有機材料層111を機械的に分離させる方法
(4)有機材料層111を半導体層の島104から機械的に分離させる方法
図4は、本実施形態に係る半導体素子の製造方法を実施するための製造システムSの構成を示す図である。図4に示す製造システムSの各部は、一つの装置により実現されてもよく、複数の装置を組み合わせて実現されてもよい。
(第1実験)
発明者は、実験により、加熱しながら低荷重で半導体層の島104を第2基板201に圧接する工程により、半導体層の島104を良好に第2基板201に接合可能であることを見出した。第1実験においては、第2基板201の接合予定領域に、それぞれ弾性率が異なる複数の材料を使用し、半導体層の島104を第2基板201上の接合予定領域に圧接中に加熱する工程を実行した場合と、圧接中に加熱工程を実行しない場合とで、接合状態(すなわち接合歩留)を比較した。その結果、第2の接合予定領域の材料として弾性率が大きい材料が用いられる場合であっても、上記の加熱工程を設けることにより、低い圧接荷重で、接合状態の飛躍的な向上(すなわち飛躍的な接合歩留向上)が得られることを見出した。
第2実験においては、第2基板201の接合予定領域に、それぞれ表面の粗さが異なる複数の材料を使用し、半導体層の島104を第2基板201上の接合予定領域に圧接中に加熱工程を設けた場合と、圧接中に加熱工程を設けない場合とで、接合状態を比較した。
図8は、所定の弾性率及びrms粗さの材料により形成された接合予定領域に、それぞれ異なる荷重で半導体層を圧接した場合の接合状態を示す図である。図8における丸印マーカー(〇)は、圧接中に加熱工程を実行した場合の結果を示している。図8に示す破線は、丸印マーカー(〇)で示した実験データを外挿したものである。図8の横軸は、荷重パラメータを示しており、半導体層を圧接した際の荷重を換算係数P0で割った値である。
以上の説明においては、有機材料層111を有するピックアップ基板113により第1基板101から半導体層の島104を分離させる場合を例示したが、真空吸着を用いた手段又は電磁気を用いた吸着手段などを用いて半導体層103を分離させてもよい。
図10は、本変形例に係るピックアップ基板310の構成例を示す図である。図10に示すように、ピックアップ基板310は、空気吸引孔311が形成された吸着用基板312と、吸着層313とを有する治具である。空気吸引孔311は、空気を吸引するための経路である。
図1及び図2においては、第2基板201上に2つの接合予定領域が設けられており、第2基板201に2つの半導体層の島104を接合する場合を例示したが、第2基板201に接合する半導体層の島104の数は任意である。第2基板201に複数の半導体層の島104を接合する場合、第2基板201又はピックアップ基板113の温度を室温よりも高い温度に保持した状態で、複数の半導体層の島104を同時に第2基板201に圧接することで、接合工程の効率を向上させることができる。
以上説明したように、半導体層の島104を第2基板201に圧接する間に接合面の温度が上昇するように加熱することで、第2基板201上の接合予定領域の材料が硬く変形しにくい場合、又は第2基板201上の接合予定領域の表面粗さが大きい場合であっても、接合に要する荷重を従来よりも小さくすることができる。その結果、ピックアップ基板113上の有機材料層111が半導体層の島104により強く押し付けられることによる大きな変形を抑制できる。また、有機材料層111が半導体層の島104に固着したり、半導体層の島104の外側で有機材料層111が第2基板201に固着したりすることも抑制できる。
12 ヒーター
13 制御装置
100 接合歩留
101 第1基板
102 犠牲層
103 半導体層
104 島
105 固定層
106 空隙
111 有機材料層
112 基板
113 ピックアップ基板
131 第1分離部
132 圧接部
133 温度保持部
134 第2分離部
201 第2基板
211 材料治具
213 ピックアップ基板
222 吸着治具
310 ピックアップ基板
311 空気吸引孔
312 吸着用基板
313 吸着層
314 孔
315 吸着予定領域
410 高弾性率材料層
420 半導体層
Claims (15)
- 第1基板に形成された複数の半導体層の島を前記第1基板から分離して、前記第1基板と異なる第2基板に前記複数の半導体層の島を接合することにより半導体素子を製造する方法であって、
ピックアップ基板を前記複数の半導体層の島のうち1つの第1半導体層の島に密着させることにより前記第1半導体層の島を前記第1基板から分離させる第1分離工程と、
前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持した状態で、前記室温で前記第1半導体層の島を前記第2基板に圧接して前記第1半導体層の島を前記第2基板に接合するために必要な荷重よりも小さく、前記第1半導体層の島の外側に前記ピックアップ基板の一部の部位が固着しない大きさの荷重を前記半導体層に印加することにより、前記半導体層を前記第2基板に圧接する圧接工程と、
前記第1半導体層の島を前記第2基板に圧接する工程を実行中に、前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持する温度保持工程と、
前記接触面の温度を室温よりも高い温度に保持した後に、前記第1半導体層の島を前記ピックアップ基板から分離させる第2分離工程と、
を有し、
前記第1半導体層の島に対する前記第2分離工程の後に、前記複数の半導体層の島のうち前記第1半導体層の島と異なる第2半導体層の島に対して前記第1分離工程から前記第2分離工程までを実行する、
半導体素子の製造方法。 - 第1基板に形成された複数の半導体層の島を前記第1基板から分離して、前記第1基板と異なる第2基板に前記複数の半導体層を接合することにより半導体素子を製造する方法であって、
ピックアップ基板が有する有機材料層を前記複数の半導体層の島のうち1つの第1半導体層の島に密着させることにより前記第1半導体層の島を前記第1基板から分離させる第1分離工程と、
前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持した状態で、前記有機材料層が塑性変形する荷重よりも小さい荷重を前記第1半導体層の島に印加することにより前記第1半導体層の島を前記第2基板に圧接する圧接工程と、
前記第1半導体層の島を前記第2基板に圧接する工程を実行中に、前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持する温度保持工程と、
前記接触面の温度を室温よりも高い温度に保持した後に、前記第1半導体層の島を前記ピックアップ基板から分離させる第2分離工程と、
を有し、
前記第1半導体層の島に対する前記第2分離工程の後に、前記複数の半導体層の島のうち前記第1半導体層の島と異なる第2半導体層の島に対して前記第1分離工程から前記第2分離工程までを実行する、
半導体素子の製造方法。 - 前記圧接工程を実行している間に、前記第2基板又は前記ピックアップ基板の少なくともいずれかを加熱する工程をさらに有する、
請求項1又は2に記載の半導体素子の製造方法。 - 前記加熱する工程の前に、前記第2基板又は前記半導体層の材質、厚み又は表面状態を示す情報を取得する工程をさらに実行し、
前記加熱する工程において、前記第2基板又は前記半導体層の材質、厚み又は表面状態に基づいて決定した加熱量で前記第2基板又は前記ピックアップ基板の少なくともいずれかを加熱する、
請求項3に記載の半導体素子の製造方法。 - 前記圧接工程を開始する前に、前記第2基板又は前記ピックアップ基板の少なくともいずれかの加熱を開始する、
請求項1から4のいずれか一項に記載の半導体素子の製造方法。 - 前記第1分離工程において、前記2以上の半導体層の島を前記第1基板から分離させ、
前記温度保持工程において、前記ピックアップ基板に密着した前記2以上の半導体層の島に対応する領域を少なくとも含む領域を加熱する、
請求項1から5のいずれか一項に記載の半導体素子の製造方法。 - 前記圧接工程において、前記第2基板に向けて前記ピックアップ基板に荷重を加え、
前記第2分離工程において、前記ピックアップ基板に前記荷重を加えることを停止する、
請求項1から6のいずれか一項に記載の半導体素子の製造方法。 - 前記圧接工程を実行中に、前記第1半導体層の島と前記第2基板との接触面の温度を80度以上150度以下に保持する、
請求項1から7のいずれか一項に記載の半導体素子の製造方法。 - 前記第2基板において前記第1半導体層の島が圧接される接合予定領域の材料の弾性率が5GPaよりも大きい、
請求項1から8のいずれか一項に記載の半導体素子の製造方法。 - 前記第2基板において前記第1半導体層の島が圧接される接合予定領域の表面のrms表面粗さが1nm以上、又はP-V値が10nm以上である、
請求項1から9のいずれか一項に記載の半導体素子の製造方法。 - 前記第1分離工程において、前記第1半導体層の島の厚さよりも内径が小さい孔が形成された前記ピックアップ基板を前記第1半導体層の島に密着させる、
請求項1から10のいずれか一項に記載の半導体素子の製造方法。 - 前記第1分離工程において、前記第1半導体層の島に接する面がセルロース多孔質体又はナノセルロース多孔質体を含む前記ピックアップ基板を前記第1半導体層の島に密着させる、
請求項1から11のいずれか一項に記載の半導体素子の製造方法。 - 前記ピックアップ基板が、空気を吸引するための空気吸引孔が形成された吸着用基板と、前記吸着用基板に設けられており、前記第1半導体層の島の厚さよりも内径が小さい孔が形成された吸着層と、を有しており、
前記第1分離工程において、前記吸着層を前記第1半導体層の島に接触させた状態で前記空気吸引孔から空気を吸引することにより、前記第1半導体層の島を前記第1基板から分離させる、
請求項1から12のいずれか一項に記載の半導体素子の製造方法。 - ピックアップ基板を第1基板に形成された複数の半導体層の島のうち1つの第1半導体層の島に密着させることにより前記第1半導体層の島を前記第1基板から分離させる第1分離部と、
前記ピックアップ基板に密着した前記第1半導体層の島に荷重を加えることにより、前記第1半導体層の島を前記第1基板と異なる第2基板に圧接する圧接部と、
前記第1半導体層の島を前記第2基板に圧接している間に、前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持する温度保持部と、
前記温度保持部が前記接触面の温度を室温よりも高い温度に保持した後に、前記第1半導体層の島を前記ピックアップ基板から分離させる第2分離部と、
を有し、
前記圧接部は、前記室温で前記半導体層を前記第2基板に圧接して前記第1半導体層の島を前記第2基板に接合するために必要な荷重よりも小さく、前記第1半導体層の島の外側に前記ピックアップ基板が固着しない大きさの荷重を前記第1半導体層の島に印加することにより前記第1半導体層の島を前記第2基板に圧接し、
前記第1半導体層の島を前記ピックアップ基板から分離させた後に、前記複数の半導体層の島のうち前記第1半導体層の島と異なる第2半導体層の島に対して前記第1分離部、前記圧接部及び前記第2分離部の処理を実行する、半導体素子の製造システム。 - ピックアップ基板が有する有機材料層を第1基板に形成された複数の半導体層の島のうち1つの第1半導体層の島に密着させることにより前記第1半導体層の島を前記第1基板から分離させる第1分離部と、
前記ピックアップ基板に密着した前記第1半導体層の島に荷重を加えることにより、前記第1半導体層の島を前記第1基板と異なる第2基板に圧接する圧接部と、
前記第1半導体層の島を前記第2基板に圧接している間に、前記第1半導体層の島と前記第2基板との接触面の温度を室温よりも高い温度に保持する温度保持部と、
前記温度保持部が前記接触面の温度を室温よりも高い温度に保持した後に、前記半導体層を前記ピックアップ基板から分離させる第2分離部と、
を有し、
前記圧接部は、前記半導体層と前記第2基板との接触面の温度を室温よりも高い温度に保持した状態で、前記有機材料層が塑性変形する荷重よりも小さい荷重を前記第1半導体層の島に印加することにより前記第1半導体層の島を前記第2基板に圧接し、
前記第1半導体層の島を前記ピックアップ基板から分離させた後に、前記複数の半導体層の島のうち前記第1半導体層の島と異なる第2半導体層の島に対して前記第1分離部、前記圧接部及び前記第2分離部の処理を実行する、半導体素子の製造システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019138945 | 2019-07-29 | ||
JP2019138945 | 2019-07-29 | ||
PCT/JP2020/017684 WO2021019855A1 (ja) | 2019-07-29 | 2020-04-24 | 半導体素子の製造方法及び半導体素子の製造システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021019855A1 JPWO2021019855A1 (ja) | 2021-12-02 |
JP6991399B2 true JP6991399B2 (ja) | 2022-01-12 |
Family
ID=74229055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021536612A Active JP6991399B2 (ja) | 2019-07-29 | 2020-04-24 | 半導体素子の製造方法及び半導体素子の製造システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220148921A1 (ja) |
JP (1) | JP6991399B2 (ja) |
CN (1) | CN114127894A (ja) |
WO (1) | WO2021019855A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6431631B1 (ja) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258352A (ja) | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
JP2017504181A (ja) | 2013-11-11 | 2017-02-02 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | エピタキシャルリフトオフ方法のための熱アシストコールドウェルド接合 |
JP6431631B1 (ja) | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57124777A (en) * | 1981-01-27 | 1982-08-03 | Konishiroku Photo Ind Co Ltd | Cleaning device |
TW201004528A (en) * | 2008-03-28 | 2010-01-16 | Hitachi Chemical Co Ltd | Method of fabricating wiring board, photo-electrical composite parts and photo-electrical composite substrate |
US8637383B2 (en) * | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
EP2511942A1 (en) * | 2009-12-11 | 2012-10-17 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device, and semiconductor device |
JP5993676B2 (ja) * | 2012-09-14 | 2016-09-14 | 三恵技研工業株式会社 | 表面光輝品の製造方法 |
WO2019073428A1 (en) * | 2017-10-11 | 2019-04-18 | New Asia Group Holdings Limited | DETECTION FILM WITH INTEGRATED STRUCTURE |
US20200348775A1 (en) * | 2017-04-07 | 2020-11-05 | Mind Technology Development Limited | Weathering-resistant transparent thin film |
US11031521B2 (en) * | 2017-04-07 | 2021-06-08 | New Asia Group Holdings Limited | Flexible transparent thin film |
US10329660B2 (en) * | 2017-04-07 | 2019-06-25 | Mind Technology Development Limited | Flexible transparent thin film |
-
2020
- 2020-04-24 JP JP2021536612A patent/JP6991399B2/ja active Active
- 2020-04-24 CN CN202080051980.1A patent/CN114127894A/zh active Pending
- 2020-04-24 WO PCT/JP2020/017684 patent/WO2021019855A1/ja active Application Filing
-
2022
- 2022-01-24 US US17/581,990 patent/US20220148921A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258352A (ja) | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
JP2017504181A (ja) | 2013-11-11 | 2017-02-02 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | エピタキシャルリフトオフ方法のための熱アシストコールドウェルド接合 |
JP6431631B1 (ja) | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114127894A (zh) | 2022-03-01 |
JPWO2021019855A1 (ja) | 2021-12-02 |
WO2021019855A1 (ja) | 2021-02-04 |
US20220148921A1 (en) | 2022-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI749087B (zh) | 將裝置層轉印至轉印基板之方法及高導熱性基板 | |
JP5351191B2 (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
JP5652940B2 (ja) | 半導体チップ付着装置、及び半導体チップ付着方法 | |
JP5740939B2 (ja) | 半導体装置の製造方法 | |
JP4871973B2 (ja) | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 | |
JP4288392B2 (ja) | エキスパンド方法 | |
JP6991399B2 (ja) | 半導体素子の製造方法及び半導体素子の製造システム | |
JP2002280330A (ja) | チップ状部品のピックアップ方法 | |
JP6266275B2 (ja) | ダイボンダ及びボンディング方法 | |
JPH06151720A (ja) | モノリシック集積回路の構成法 | |
US10607962B2 (en) | Method for manufacturing semiconductor chips | |
JP5259116B2 (ja) | ダイボンダ | |
JP2010517258A (ja) | 粗界面を形成し制御するための方法 | |
JP6032667B2 (ja) | 接合方法 | |
JP4801644B2 (ja) | 基板保持装置、基板処理装置および基板処理方法 | |
US20170334712A1 (en) | Thermocompression bonding with raised feature | |
JP6622445B1 (ja) | 半導体素子の製造方法及び半導体基板 | |
US20170110359A1 (en) | Controlled spalling utilizing vaporizable release layers | |
JP5227554B2 (ja) | 基板処理装置および基板処理方法 | |
WO2017213652A1 (en) | Thermocompression bonding with raised feature | |
US20210210344A1 (en) | Method for manufacturing semiconductor device and semiconductor substrate | |
JPH07130591A (ja) | ウエハの製作方法 | |
JP2560378Y2 (ja) | 半導体製造装置 | |
US20160343684A1 (en) | Thermocompression bonding with raised feature | |
JP5501784B2 (ja) | 接着装置及び接着方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6991399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |