JP5652940B2 - 半導体チップ付着装置、及び半導体チップ付着方法 - Google Patents

半導体チップ付着装置、及び半導体チップ付着方法 Download PDF

Info

Publication number
JP5652940B2
JP5652940B2 JP2010177425A JP2010177425A JP5652940B2 JP 5652940 B2 JP5652940 B2 JP 5652940B2 JP 2010177425 A JP2010177425 A JP 2010177425A JP 2010177425 A JP2010177425 A JP 2010177425A JP 5652940 B2 JP5652940 B2 JP 5652940B2
Authority
JP
Japan
Prior art keywords
collet
semiconductor chip
plate
collet body
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010177425A
Other languages
English (en)
Other versions
JP2011040744A (ja
Inventor
受泳 李
受泳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011040744A publication Critical patent/JP2011040744A/ja
Application granted granted Critical
Publication of JP5652940B2 publication Critical patent/JP5652940B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53191Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体組立工程に関し、より詳細には、半導体チップ付着装置、及び半導体チップ付着方法に関する。
半導体組立工程は、ウエハー工程によって製造された半導体チップを分離し、実際電子部品として使用することができるように電気的に連結し、外部の衝撃から保護されるように密封包装することを含む。一枚のウエハーには普通、同一の電気回路が印刷された数十又は数百個の半導体チップが形成される。このようなウエハーの半導体チップは、個々に分離される。
半導体組立工程は、ダイ付着(die attaching)工程を含む。ダイ付着工程は、ウエハー(wafer)から分離された半導体チップをリードフレーム(lead frame)又は、印刷回路基板PCBに実装する工程である。前記分離された半導体チップは、ピックアップ装置にピックアップされて移動し、前記リ―ドフレーム又は、PCBに付着される。その後、前記半導体チップとリードフレームを連結する配線が形成される。
電子機器の高性能化によって、半導体チップの動作速度も次第に速くなってくる。又は電子機器の小型化によって、半導体パッケージの大きさは、ますます縮小化、薄形化、及び軽量化されてくる。一般的に半導体チップの厚さ減少は、集積回路が形成されないウエハーの裏面を切取る裏面錬磨(back grinding)工程によって実行される。
米国特許公開第2003/0115747号公報
本発明は、上述の問題点に鑑みてなされたもので、その目的は、半導体チップと基板との間に向上した接着力を提供する半導体チップ付着装置、及び半導体チップ付着方法を提供することにある。
本発明が解決しようとする課題は、以上で説明された言及した課題に制限されるものではなく、さらなる言及されない他の課題は、下の記載から当業者に明確に分かるはずある。
上述した技術的課題を解決するための半導体チップ付着装置を提供する。この装置は、ピックアップパッド、及びパッド支持部を含むコレット本体と、前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートと、前記コレットプレート、及び前記コレット本体を貫通する第1配管と、を含み、前記コレットプレートは、前記エッジ部に提供される第2配管を含む。
本発明の一実施形態において、前記コレットプレートの下部面は、前記コレット本体の反対方向に曲率を有する。
本発明の他の実施形態において、前記パッド支持部の上部面は、平らであることを特徴とする。前記パッド支持部の上部面は、前記コレットプレートと反対方向の曲率を有することができる。
本発明の他の実施形態において、前記ピックアップパッドは、半導体チップを吸着するための第3配管を含む。前記コレット本体は、弾性体であることを特徴とする。
上述した技術的課題を解決するための半導体チップ付着方法を提供する。この方法は、ピックアップパッド、及びパッド支持部を含むコレット本体と、及び前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートとを含む半導体チップ付着装置を使用して半導体チップを付着する方法において、前記コレット本体が前記コレットプレートの方向に曲率を有するように真空を適用することと、前記ピックアップパッドに半導体チップを付着するように真空を適用することと、前記ピックアップパッドに付着された前記半導体チップを基板の上に付着することと、前記コレット本体がコレットプレート方向と反対方向の曲率を有するように変形して前記半導体チップを脱着することと、を含む。
本発明の一実施形態において、前記コレットプレート方向と反対方向の曲率を有するように変形された前記コレット本体に前記半導体チップのエッジ部を追加に加圧することを含む。
本発明の他の実施形態において、前記コレット本体が前記コレットプレートの方向に曲率を有するように真空を適用することは上部が平らである前記コレット本体に真空を適用することを含む。前記コレット本体が前記コレットプレート方向と反対方向の曲率を有するように変形することは、前記コレット本体の上部面に圧縮空気を加えることをさらに含む。
本発明の他の実施形態において、前記コレット本体が前記コレットプレートの方向に曲率を有するように真空を適用することは、上部が前記コレットプレートと反対方向に曲率を有する前記コレット本体の上部面に真空を適用することを含む。前記コレット本体が前記コレットプレート方向と反対方向の曲率を有するように変形することは、前記コレット本体の上部面に適用された真空を除去することを含む。
本発明によると、曲率を有するコレットプレート、及びその内部に形成された配管を利用してコレット本体を変形して半導体チップのエッジ部をボイドなしで基板に接着させることができる。
本発明の第1実施形態による半導体チップ付着装置を説明するための断面図である。 本発明の第1実施形態による半導体チップ付着装置を説明するための平面図である。 本発明の第1実施形態による半導体チップ付着装置を説明するための平面図である。 本発明の第1実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第1実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第1実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第1実施形態による半導体チップ付着方法を説明するための平面図である。 本発明の第1実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第2実施形態による半導体チップ付着装置を説明するための平面図である。 本発明の第2実施形態による半導体チップ付着装置を説明するための平面図である。 本発明の第2実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第2実施形態による半導体チップ付着方法を説明するための断面図である。 本発明の第2実施形態による半導体チップ付着方法を説明するための断面図である。
本発明の長所、及び特徴、そして、それを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。しかし本発明は、以下で開示される実施形態に限定されるものでなくその他の多様な形態に具現されることができ、本実施形態は、本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されることであり、本発明は、請求に範囲によって定義される。明細書の全体にわたって同一参照符号は、同一構成要素を示す。
本明細書で、導電性膜、半導体膜、又は、絶縁性膜などの何れかの1つの物質膜が他の物質膜又は、基板“上”にあると言及される場合に、その1つの物質膜は、他の物質膜又は、基板の上に直接形成されることができるか、或いは、それらの間に他の物質膜が介在されていることを意味する。また本明細書の多様な実施形態で第1、第2、第3などの用語が物質膜又は、工程段階を説明するために使われたが、これは、単なるどの特定物質膜又は、工程段階を他の物質膜又は、他の工程段階と区別させるために使われただけであり、このような用語によって限定されてはならない。
本明細書で使われた用語は、実施形態を説明するためのものであり、本発明を制限しようとするのではない。本明細書で、単数型は、文句で特別に言及しない限り複数型も含む。明細書で使われる‘含む(comprises)’、及び/又は‘含む(comprising)’は、言及された構成要素、段階、動作、及び/又は素子は、1つ以上の他の構成要素、段階、動作、及び/又は素子の存在又は、追加を排除しない。
又は、本明細書で記述する実施形態は、本発明の理想的な例示図である断面図、及び/又は平面図を参考にして説明される。図面において、膜、及び領域の厚さは、技術的内容の効果的な説明のために誇張されたのである。したがって、製造技術、及び/又は許容誤差などによって例示図の形態が変形できる。したがって、本発明の実施形態は、示された特定形態に制限されるものでなく製造工程によって、生成される形態の変化も含むものである。例えば、直角に示された蝕刻領域は、ラウンドジガーや所定曲率を有する形態であり得る。したがって、図面で例示された領域は、概略的な属性を有し、図面で例示された領域の模様は、特定形態を例示するためのものであり、発明の範囲を制限するためのものではない。
以下、図面を参照して本発明の実施形態によるチップピックアップ装置、及びチップ付着方法に対して詳細に説明する。
(第1実施形態)
図1乃至図7は、本発明の第1実施形態による半導体チップ付着装置、及び半導体チップ付着方法を説明するための図面である。図1乃至図3を参照すると、コレット本体(collet body)150の上にコレットプレート110が提供されることができる。前記コレットプレート110は、炭素鋼で形成されることができる。前記コレットプレート110は、シャフト105に連結されることができる。第1配管121は、前記シャフト105から延び、前記コレットプレート110、及び前記コレット本体150を貫通できる。前記第1配管121は、前記半導体チップ付着装置に真空を適用するためのものであり得る。
図2は、前記コレットプレート110の下部平面図である。前記コレットプレート110は、中心部a、及びエッジ部bを含むことができる。前記中心部aは、前記コレットプレート110が前記コレット本体150に付着される部分であり得る。前記中心部aは、前記コレット本体150の上部面と接着剤で付着できる。前記エッジ部bは、前記コレット本体150と離隔できる。前記コレットプレート110は、断面が図1に示したように前記コレット本体150と反対方向の曲率を有するように形成され、前記コレット本体150と離隔できる。
前記コレットプレート110は、前記コレット本体150を前記コレットプレート110方向の曲率を有するように変形させるための第2配管122を含むことができる。前記第2配管122に真空を適用して前記コレット本体150が前記コレットプレート110方向の曲率を有するように変形できる。前記第2配管122は、前記コレットプレート110の内に複数個が形成されることができる。前記第2配管122は、第1ピックアップホール141を通じて前記コレットプレート110の下部面に延びることができる。前記第2配管122は、前記第1配管121とに連結されることができる。したがって前記第1配管121に真空が適用される時、前記第2配管122及び前記第1ピックアップホール141にも共に真空が適用されることができる。
前記コレットプレート110の下部面には前記第1ピックアップホール141とに連結される第1ピックアップトレンチ130が提供されることができる。前記第1ピックアップトレンチ130は、前記第2配管122に適用された真空又は、圧縮空気を前記コレットプレート110下部面の全体に供給できる。前記第1ピックアップトレンチ130の形状は、図2に示すことに限定されない。例えば、前記第1ピックアップトレンチ130は、円形、楕円形、直線型であり得る。
図3は、前記コレット本体150の下部平面図である。前記コレット本体150は、ピックアップパッド152及びパッド支持部151を含むことができる。前記ピックアップパッド152は、半導体チップを真空でピックアップできる。前記ピックアップパッド152は、半導体チップを容易に付着するために前記半導体チップより小さく形成されることができる。前記ピックアップパッド152は、前記半導体チップを付着するための第3配管123を含むことができる。前記第3配管123に真空を適用して前記半導体チップをピックアップできる。前記第3配管123は、前記第1配管121に連結されることができる。前記第3配管123の直径は、前記第1配管121及び前記第2配管122の直径を考慮して前記半導体チップのピックアップに必要な圧力を有するように変更できる。例えば、前記第3配管123の直径は、前記第1配管121の直径、及び前記第2配管122の直径より小さいことができる。前記第3配管123は、第2ピックアップホール142を通じて前記ピックアップパッド152の下部に延長できる。前記ピックアップパッド152の下部面には前記第2ピックアップホール142に連結される第2ピックアップトレンチ135が提供されることができる。前記第2ピックアップトレンチ135は、前記第3配管123に適用された真空又は、圧縮空気を前記ピックアップパッド152下部面全体に供給できる。前記第2ピックアップトレンチ135の形状は、図3に示すことに限定されない。例えば、前記第2ピックアップトレンチ135は、円形、楕円形、直線型、四角形であり得る。
前記パッド支持部151が前記コレットプレート110と前記ピックアップパッド152との間に提供される。前記ピックアップパッド152及び前記パッド支持部151は、弾性体であり得る。前記ピックアップパッド152及び前記パッド支持部151は、ゴムであり得る。前記パッド支持部151は、前記第2配管122によって曲率を有するように変形できる。前記パッド支持部151は、前記ピックアップパッド152を支持し、前記第2配管122による変形を前記ピックアップパッド152に伝達できる。したがって前記ピックアップパッド152は、曲率を有するように変形できる。前記パッド支持部151は、真空又は、圧縮空気が適用されない状態で上部面が平らであり得る。したがって、真空又は、圧縮空気が適用されない場合、前記コレットプレート110と離隔できる。
前記コレット本体150は、曲率を有するように変形され、半導体チップのエッジ部を追加に加圧できる。最近、半導体チップは、その厚さが非常に薄くなる傾向がある。半導体チップが薄くなることによって、金属配線とシリコン基板との間の熱膨張係数の差によって半導体チップが曲がることが起こり得る。特に半導体チップのエッジ部が浮かぶことが起こり得る。これと共に曲がった半導体チップは、半導体パッケージの組立過程で多くの問題を発生させる。曲がった半導体チップは、PCB基板又は、リ―ドフレームに付着する時、半導体チップに均一に圧力を加えることが難しくなり得る。特に接着フィルムを利用して基板に付着する場合、半導体チップと基板との間に空いた空間が発生し得る。このような状態でモールド工程前まで数回に前記接着フィルムがキュアリング(curing)される場合、前記半導体チップと接着フィルムとの間の界面が分離され得る。したがって、製品の信頼性の問題が発生し得る。本発明の第1実施形態において、前記半導体チップのエッジ部は、前記コレット本体150によって追加に加圧されて前記半導体チップと前記基板との間に空いた空間が発生しないようにすることができる。
図4乃至図7は、本発明の第1実施形態による半導体チップ付着方法を説明するための図面である。
図4を参照すると、半導体チップ190が前記ピックアップパッド152に付着される。半導体チップ190が前記ピックアップパッド152に付着されるように真空が適用されることができる。前記真空は、前記第1配管121、前記第3配管123、前記第2ピックアップホール142及び前記第2ピックアップトレンチ135を通じて前記半導体チップ190を前記ピックアップパッド152に付着させることできる。
上部が平らな前記コレット本体150が前記コレットプレート110の方向に曲率を有するように真空が適用されることができる。前記真空は、前記第1配管121、前記第2配管122、前記第1ピックアップホール141及び前記第1ピックアップトレンチ135を通じて前記パッド支持部151と前記コレットプレート110との間の空間に提供されることができる。前記パッド支持部151は、前記真空によって前記コレットプレート110方向に曲率を有するように変形される。前記パッド支持部151は、前記真空によって前記コレットプレート110と接触できる。前記ピックアップパッド152も、前記パッド支持部151の変形によって前記コレットプレート110の方向に曲率を有するように変形できる。前記ピックアップパッド152は、前記コレットプレート110の方向に曲率を有するように変形されて前記半導体チップ190が曲率を有する場合にも、前記半導体チップ190を容易にピックアップできる。
図5を参照すると、前記半導体チップ190は、前記ピックアップパッド152にピックアップされた状態に基板199の上に提供されることができる。前記基板199と前記半導体チップ190との間に接着層195が提供されることができる。前記接着層195を媒介で前記半導体チップ190と前記基板199が接着できる。前記接着層195は、接着フィルム又は、接着剤であり得る。前記基板199は、PCB基板又は、リ―ドフレームであり得る。前記半導体チップ190が前記コレット本体150の方向に曲率がある場合、前記半導体チップ190は、エッジ部が前記接着層195と離隔できる。
図6を参照すると、前記半導体チップ190が前記コレット本体150から脱着される。前記コレット本体150は、前記コレットプレート110方向と反対方向の曲率を有するように変形できる。前記コレット本体150は、圧縮空気によって変形できる。前記圧縮空気は、前記真空と同一の経路に提供されることができる。前記圧縮空気は、前記第1配管121、前記第2配管122、前記第1ピックアップホール141及び前記第1ピックアップトレンチ130を通じて前記コレットプレート110の下部に提供される。したがって、前記パッド支持部151がコレットプレート110方向と反対方向の曲率を有するように変形できる。前記パッド支持部151と接触する前記ピックアップパッド152も、前記コレットプレート110の方向と反対方向の曲率を有するように変形できる。
図6及び図7を参照すると、前記ピックアップパッド152が前記コレットプレート110方向と反対方向の曲率を有するように変形された状態に前記基板199に付着された前記半導体チップ190を追加的に加圧する。図7のc領域は、前記ピックアップパッド152が追加的に加圧する領域を示す。前記半導体チップ190は、前記c領域が追加に加圧されて前記基板199上の前記接着層195と離隔されることを防止できる。
(第2実施形態)
図8乃至図13は、本発明の第2実施形態による半導体チップ付着装置、及び半導体チップ付着方法を説明するための断面図又は、平面図である。コレット本体の形態、及び配管とトレンチの形態の差を除外すれば、この第2実施形態は、先の第1実施形態と類似である。したがって、説明を簡単にするために重複する技術的特徴に対する説明は、下で省略される。
図8乃至図10を参照すると、コレット本体250の上にコレットプレート210が提供されることができる。前記コレット本体250の上部面は、真空又は、圧力空気が提供されていない場合、前記コレットプレート210の方向と反対方向の曲率を有することができる。前記コレットプレート210は、炭素鋼で形成されることができる。前記コレットプレート210は、シャフト205に連結されることができる。第1配管221は、前記シャフト205から延び、前記コレットプレート210、及び前記コレット本体250を貫通できる。前記第1配管221は、前記半導体チップ付着装置に真空を適用するための配管であり得る。
図9は、前記コレットプレート210の下部平面図である。前記コレットプレート210は、中心部a、及びエッジ部bを含むことができる。前記中心部aは、前記コレットプレート210が前記コレット本体250に付着される部分であり得る。前記中心部aは、前記コレット本体250の上部面と接着剤で付着できる。前記エッジ部bは、前記コレット本体250と離隔できる。前記コレットプレート210は、断面が図8に示したように前記コレット本体250と反対方向の曲率を有するように形成されて前記コレット本体250と離隔できる。
前記コレットプレート210は、前記コレット本体250を前記コレットプレート210の方向の曲率を有するように変形させるための第2配管222を含むことができる。前記第2配管222に真空を適用して前記コレット本体250が前記コレットプレート210の方向の曲率を有するように変形できる。前記第2配管222は、前記コレットプレート210の内に複数個形成されることができる。前記第2配管222は、第1ピックアップホール241を通じて前記コレットプレート210の下部面に延びることができる。前記第2配管222は、前記第1配管221に連結されることができる。したがって前記第1配管221に真空が適用される時、前記第2配管222及び前記第1ピックアップホール241にも共に真空が適用されることができる。
前記コレットプレート210の下部面には前記第1ピックアップホール241とに連結される第1ピックアップトレンチ230が提供されることができる。前記第1ピックアップトレンチ230は、前記第2配管222に適用された真空又は、圧縮空気を前記コレットプレート210下部面全体に供給できる。前記第1ピックアップトレンチ230の形状は、図9に示すことに限定されない。例えば、前記第1ピックアップトレンチ230は、円形、楕円形、直線型であり得る。
図10は、前記コレット本体250の下部平面図である。前記コレット本体250は、ピックアップパッド252及びパッド支持部251を含むことができる。前記ピックアップパッド252は、半導体チップを真空でピックアップできる。前記ピックアップパッド252は、半導体チップを容易に付着するために前記半導体チップより小さく形成されることができる。前記ピックアップパッド252は、前記半導体チップを付着するための第3配管223を含むことができる。前記第3配管223に真空を適用して前記半導体チップをピックアップできる。前記第3配管223は、前記第1配管221に連結されることができる。前記第3配管223の直径は、前記第1配管221及び前記第2配管222の直径を考慮して前記半導体チップのピックアップに必要な圧力を有するように変更できる。例えば、前記第3配管223の直径は、前記第1配管221の直径、及び前記第2配管222の直径より小さいことができる。前記第3配管223は、第2ピックアップホール242を通じて前記ピックアップパッド252の下部に延長できる。前記ピックアップパッド252の下部面には前記第2ピックアップホール242とに連結される第2ピックアップトレンチ235が提供されることができる。前記第2ピックアップトレンチ235は、前記第3配管223に適用された真空又は、圧縮空気を前記ピックアップパッド252の下部面全体に供給できる。前記第2ピックアップトレンチ235の形状は、図9に示すことに限定されない。例えば、前記第2ピックアップトレンチ235は、円形、楕円形、直線型、四角形であり得る。
前記パッド支持部251が前記コレットプレート210、及び前記ピックアップパッド252との間に提供される。前記ピックアップパッド252及び前記パッド支持部251は、弾性体であり得る。前記ピックアップパッド252及び前記パッド支持部251は、ゴムであり得る。前記パッド支持部251は、前記第2配管222によって曲率を有するように変形できる。前記パッド支持部251は、前記ピックアップパッド252を支持し、前記第2配管222による変形を前記ピックアップパッド252に伝達できる。したがって、前記ピックアップパッド252は、曲率を有するように変形できる。前記パッド支持部251の上部面は、真空又は、圧縮空気が適用されない状態で前記コレットプレート210と反対方向に曲率を有することができる。したがって真空又は、圧縮空気が適用されない場合、前記コレットプレート210と離隔できる。
図11乃至図13は、本発明の第2実施形態による半導体チップ付着方法を説明するための図面である。
図11を参照すると、半導体チップ290が前記ピックアップパッド252に付着される。半導体チップ290が前記ピックアップパッド252に付着されるように真空が適用されることができる。前記真空は、前記第1配管221、前記第3配管223、前記第2ピックアップホール242及び前記第2ピックアップトレンチ235を通じて前記半導体チップ290を前記ピックアップパッド252に付着できる。
前記コレット本体250が前記コレットプレート210の方向に曲率を有するように真空が適用されることができる。前記真空は、前記第1配管221、前記第2配管222、前記第1ピックアップホール241及び前記第1ピックアップトレンチ235を通じて前記パッド支持部251と前記コレットプレート210との間の空間に提供されることができる。前記パッド支持部251は、前記真空によって前記コレットプレート210の方向に曲率を有するように変形される。前記パッド支持部251は、前記真空によって前記コレットプレート210と接触できる。前記ピックアップパッド252も前記パッド支持部251の変形によって前記コレットプレート210の方向に曲率を有するように変形できる。前記ピックアップパッド252は、前記コレットプレート210の方向に曲率を有するように変形されて前記半導体チップ290が曲率を有する場合にも、前記半導体チップ290を容易にピックアップできる。
図12を参照すると、前記半導体チップ290は、前記ピックアップパッド252にピックアップされた状態で基板299の上に提供されることができる。前記基板299と前記半導体チップ290との間に接着層295が提供されることができる。前記接着層295を媒介で前記半導体チップ290と前記基板299が接着できる。前記接着層295は、接着フィルム又は、接着剤であり得る。前記基板299は、PCB基板又は、リ―ドフレームであり得る。前記半導体チップ290が前記コレット本体250の方向に曲率がある場合、前記半導体チップ290は、エッジ部が前記接着層295と離隔できる。
図13を参照すると、前記半導体チップ290が前記コレット本体250から脱着される。前記コレット本体250が前記コレットプレート210方向と反対方向の曲率を有するように回復することができる。前記コレット本体250は、適用された真空を除去して最初形状である前記コレットプレート210と反対方向に曲率を有するように回復することができる。したがって本発明の第1実施形態とは異なる圧縮空気を加えれない。前記ピックアップパッド252が前記コレットプレート210方向と反対方向の曲率を有するように回復した状態で前記基板299に付着された前記半導体チップ290のエッジ部を追加に加圧する。前記半導体チップ290は、エッジ部が追加に加圧されて前記基板299上の前記接着層295と離隔されることを防止できる。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須な特徴を変更しなくて他の具体的な形態に実施できるということが理解することができるはずである。したがって以上で記述した実施形態にはあらゆる面で例示的なことであり、限定的でないことに理解しなければならない。
110、210 コレットプレート
150、250 コレット本体
150、205 シャフト
121、221 第1配管
122、222 第2配管
123、223 第3配管
141、142、241、242 ピックアップホール
130、135、230、235 ピックアップトレンチ

Claims (10)

  1. ピックアップパッド、及びパッド支持部を含むコレット本体と、
    前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートと、
    前記コレットプレートと前記コレット本体とを貫通する第1配管と、を含み、
    前記コレットプレートは、前記エッジ部に提供された第2配管を含む半導体チップ付着装置。
  2. 前記コレットプレート下部面は、前記コレットプレート下部面が前記コレットプレート下部面のエッジ部へ向かって前記コレット本体から離間していくような曲率を有する請求項1に記載の半導体チップ付着装置。
  3. 前記パッド支持部の上部面は、平らであることを特徴とする請求項2に記載の半導体チップ付着装置。
  4. 前記パッド支持部の上部面は、前記パッド支持部の上部面が前記パッド支持部の上部面のエッジ部の方へ向かって前記コレットプレートから離間していくような曲率を有することを特徴とする請求項2に記載の半導体チップ付着装置。
  5. 前記コレットプレートの下部面は、前記第2配管に連結される第2ピックアップトレンチをさらに含む請求項1に記載の半導体チップ付着装置。
  6. ピックアップパッド、及びパッド支持部を含むコレット本体と、
    前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートと、を含む半導体チップ付着装置であって、前記コレットプレートと前記コレット本体とを貫通する第1配管と、前記コレットプレートのエッジ部に提供された第2配管をさらに含む半導体チップ付着装置を使用して半導体チップを付着する方法において、
    前記第2配管に真空を適用することによって、前記コレット本体がコレットプレート方向の曲率を有するように変形させることと、
    前記ピックアップパッドに半導体チップを付着するように真空を適用することと、
    前記ピックアップパッドに付着された前記半導体チップを基板の上に付着することと、
    前記コレット本体がコレットプレート方向から離間するような曲率を有するように前記コレット本体を変形して半導体チップを脱着することと、を含む半導体チップ付着方法。
  7. 前記コレットプレートから離間するような曲率を有するように変形された前記コレット本体に前記半導体チップのエッジ部を追加的に加圧することを含む請求項6に記載の半導体チップ付着方法。
  8. 前記コレット本体が前記コレットプレートに接触するような曲率を有するように真空を適用することは、上部が平らである前記コレット本体に真空を適用することを含む請求項6に記載の半導体チップ付着方法。
  9. 前記コレット本体が、前記コレット本体が前記コレットプレートから離間するような曲率を有するように前記コレット本体を変形することは、前記コレット本体の上部面に圧縮空気を加えることをさらに含む請求項8に記載の半導体チップ付着方法。
  10. 前記コレット本体が、前記コレット本体が前記コレットプレートと接触するような曲率を有するように前記コレット本体に真空を適用することは、上部が前記コレットプレートと反対方向に曲率を有する前記コレット本体の上部面に真空を適用することを請求項6に記載の含む半導体チップ付着方法。
JP2010177425A 2009-08-11 2010-08-06 半導体チップ付着装置、及び半導体チップ付着方法 Expired - Fee Related JP5652940B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0073922 2009-08-11
KR1020090073922A KR101562021B1 (ko) 2009-08-11 2009-08-11 반도체 칩 부착 장치 및 반도체 칩 부착 방법

Publications (2)

Publication Number Publication Date
JP2011040744A JP2011040744A (ja) 2011-02-24
JP5652940B2 true JP5652940B2 (ja) 2015-01-14

Family

ID=43587699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177425A Expired - Fee Related JP5652940B2 (ja) 2009-08-11 2010-08-06 半導体チップ付着装置、及び半導体チップ付着方法

Country Status (3)

Country Link
US (1) US8307543B2 (ja)
JP (1) JP5652940B2 (ja)
KR (1) KR101562021B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170031525A1 (en) 2010-05-14 2017-02-02 Racing Optics, Inc. Touch screen shield
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
US9295297B2 (en) 2014-06-17 2016-03-29 Racing Optics, Inc. Adhesive mountable stack of removable layers
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
JP6018670B2 (ja) * 2015-06-15 2016-11-02 株式会社東芝 ダイボンディング装置、および、ダイボンディング方法
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
KR101731932B1 (ko) 2017-01-18 2017-05-02 주식회사 대한테크 반도체 칩 픽업용 콜렛
US11846788B2 (en) 2019-02-01 2023-12-19 Racing Optics, Inc. Thermoform windshield stack with integrated formable mold
US11524493B2 (en) 2019-02-01 2022-12-13 Racing Optics, Inc. Thermoform windshield stack with integrated formable mold
US11364715B2 (en) 2019-05-21 2022-06-21 Racing Optics, Inc. Polymer safety glazing for vehicles
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
US11410964B2 (en) * 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US11648723B2 (en) 2019-12-03 2023-05-16 Racing Optics, Inc. Method and apparatus for reducing non-normal incidence distortion in glazing films
US11548356B2 (en) 2020-03-10 2023-01-10 Racing Optics, Inc. Protective barrier for safety glazing
KR20210157200A (ko) * 2020-06-19 2021-12-28 삼성전자주식회사 칩 본딩 장치
TWI765762B (zh) * 2020-12-25 2022-05-21 梭特科技股份有限公司 角落或側邊接觸的無衝擊力固晶方法
US11490667B1 (en) 2021-06-08 2022-11-08 Racing Optics, Inc. Low haze UV blocking removable lens stack
US11307329B1 (en) 2021-07-27 2022-04-19 Racing Optics, Inc. Low reflectance removable lens stack
US11709296B2 (en) 2021-07-27 2023-07-25 Racing Optics, Inc. Low reflectance removable lens stack
KR102448731B1 (ko) * 2021-10-20 2022-09-29 주식회사 페코텍 콜렛 및 콜렛 조립체
US11933943B2 (en) 2022-06-06 2024-03-19 Laminated Film Llc Stack of sterile peelable lenses with low creep
US11808952B1 (en) 2022-09-26 2023-11-07 Racing Optics, Inc. Low static optical removable lens stack

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022A (en) * 1847-03-20 Alfred stillman
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
JPS61185916A (ja) * 1985-02-14 1986-08-19 Toshiba Corp 半導体ウエハ−の接合方法及びその接合機構
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
JP3947989B2 (ja) * 1998-10-21 2007-07-25 株式会社エンヤシステム マウント板へのウエ−ハ接着方法及び装置
JP2003124153A (ja) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd ダイサーシート貼り付け方法
TWI283906B (en) 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
US7650688B2 (en) * 2003-12-31 2010-01-26 Chippac, Inc. Bonding tool for mounting semiconductor chips
KR20070016739A (ko) 2005-08-05 2007-02-08 삼성전자주식회사 보이드를 방지하기 위한 다이 픽업 장치
JP2008159724A (ja) 2006-12-22 2008-07-10 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110035936A1 (en) 2011-02-17
JP2011040744A (ja) 2011-02-24
KR20110016293A (ko) 2011-02-17
US8307543B2 (en) 2012-11-13
KR101562021B1 (ko) 2015-10-20

Similar Documents

Publication Publication Date Title
JP5652940B2 (ja) 半導体チップ付着装置、及び半導体チップ付着方法
CN109478516B (zh) 将电子组件连接至基板
KR101143036B1 (ko) 칩의 픽업방법 및 픽업장치
JP5161732B2 (ja) 半導体装置の製造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR101399690B1 (ko) 접착제 부착 칩의 제조방법
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
CN102668019B (zh) 用于从供给台拾取平面对象的工具
KR20070093836A (ko) 반도체 장치의 제조 방법
WO2005029574A1 (ja) コレット、ダイボンダおよびチップのピックアップ方法
EP2075833A2 (en) Method of manufacturing semiconductor device
WO2021019855A1 (ja) 半導体素子の製造方法及び半導体素子の製造システム
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
JP2005150311A (ja) チップマウント方法及び装置
KR100876965B1 (ko) 반도체패키지 제조용 칩 픽업툴
JP4057875B2 (ja) 半導体装置の製造方法
JP4427535B2 (ja) 半導体装置の実装方法
JP2007294575A (ja) 半導体装置の製造方法
JP5414336B2 (ja) 電子部品
KR20070095636A (ko) 반도체 칩 접착 및 스택 방법
JP2003059977A (ja) 電子部品実装用フィルムキャリアテープの製造方法及び製造装置
JP5067399B2 (ja) 電子装置の製造方法
US20230307268A1 (en) Structures and methods of transferring dies and die bonded structures
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP2006237504A (ja) 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5652940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees