JP5652940B2 - 半導体チップ付着装置、及び半導体チップ付着方法 - Google Patents
半導体チップ付着装置、及び半導体チップ付着方法 Download PDFInfo
- Publication number
- JP5652940B2 JP5652940B2 JP2010177425A JP2010177425A JP5652940B2 JP 5652940 B2 JP5652940 B2 JP 5652940B2 JP 2010177425 A JP2010177425 A JP 2010177425A JP 2010177425 A JP2010177425 A JP 2010177425A JP 5652940 B2 JP5652940 B2 JP 5652940B2
- Authority
- JP
- Japan
- Prior art keywords
- collet
- semiconductor chip
- plate
- collet body
- curvature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 25
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000002313 adhesive film Substances 0.000 description 5
- 229910000975 Carbon steel Inorganic materials 0.000 description 2
- 239000010962 carbon steel Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241001584775 Tunga penetrans Species 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53178—Chip component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53183—Multilead component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53191—Means to apply vacuum directly to position or hold work part
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
図1乃至図7は、本発明の第1実施形態による半導体チップ付着装置、及び半導体チップ付着方法を説明するための図面である。図1乃至図3を参照すると、コレット本体(collet body)150の上にコレットプレート110が提供されることができる。前記コレットプレート110は、炭素鋼で形成されることができる。前記コレットプレート110は、シャフト105に連結されることができる。第1配管121は、前記シャフト105から延び、前記コレットプレート110、及び前記コレット本体150を貫通できる。前記第1配管121は、前記半導体チップ付着装置に真空を適用するためのものであり得る。
図8乃至図13は、本発明の第2実施形態による半導体チップ付着装置、及び半導体チップ付着方法を説明するための断面図又は、平面図である。コレット本体の形態、及び配管とトレンチの形態の差を除外すれば、この第2実施形態は、先の第1実施形態と類似である。したがって、説明を簡単にするために重複する技術的特徴に対する説明は、下で省略される。
150、250 コレット本体
150、205 シャフト
121、221 第1配管
122、222 第2配管
123、223 第3配管
141、142、241、242 ピックアップホール
130、135、230、235 ピックアップトレンチ
Claims (10)
- ピックアップパッド、及びパッド支持部を含むコレット本体と、
前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートと、
前記コレットプレートと前記コレット本体とを貫通する第1配管と、を含み、
前記コレットプレートは、前記エッジ部に提供された第2配管を含む半導体チップ付着装置。 - 前記コレットプレート下部面は、前記コレットプレート下部面が前記コレットプレート下部面のエッジ部へ向かって前記コレット本体から離間していくような曲率を有する請求項1に記載の半導体チップ付着装置。
- 前記パッド支持部の上部面は、平らであることを特徴とする請求項2に記載の半導体チップ付着装置。
- 前記パッド支持部の上部面は、前記パッド支持部の上部面が前記パッド支持部の上部面のエッジ部の方へ向かって前記コレットプレートから離間していくような曲率を有することを特徴とする請求項2に記載の半導体チップ付着装置。
- 前記コレットプレートの下部面は、前記第2配管に連結される第2ピックアップトレンチをさらに含む請求項1に記載の半導体チップ付着装置。
- ピックアップパッド、及びパッド支持部を含むコレット本体と、
前記コレット本体の上に提供され、下部面のセンター部が前記パッド支持部の上部面と接触し、下部面のエッジ部が前記パッド支持部の上部面と離隔されるコレットプレートと、を含む半導体チップ付着装置であって、前記コレットプレートと前記コレット本体とを貫通する第1配管と、前記コレットプレートのエッジ部に提供された第2配管をさらに含む半導体チップ付着装置を使用して半導体チップを付着する方法において、
前記第2配管に真空を適用することによって、前記コレット本体がコレットプレート方向の曲率を有するように変形させることと、
前記ピックアップパッドに半導体チップを付着するように真空を適用することと、
前記ピックアップパッドに付着された前記半導体チップを基板の上に付着することと、
前記コレット本体がコレットプレート方向から離間するような曲率を有するように前記コレット本体を変形して半導体チップを脱着することと、を含む半導体チップ付着方法。 - 前記コレットプレートから離間するような曲率を有するように変形された前記コレット本体に前記半導体チップのエッジ部を追加的に加圧することを含む請求項6に記載の半導体チップ付着方法。
- 前記コレット本体が前記コレットプレートに接触するような曲率を有するように真空を適用することは、上部が平らである前記コレット本体に真空を適用することを含む請求項6に記載の半導体チップ付着方法。
- 前記コレット本体が、前記コレット本体が前記コレットプレートから離間するような曲率を有するように前記コレット本体を変形することは、前記コレット本体の上部面に圧縮空気を加えることをさらに含む請求項8に記載の半導体チップ付着方法。
- 前記コレット本体が、前記コレット本体が前記コレットプレートと接触するような曲率を有するように前記コレット本体に真空を適用することは、上部が前記コレットプレートと反対方向に曲率を有する前記コレット本体の上部面に真空を適用することを請求項6に記載の含む半導体チップ付着方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0073922 | 2009-08-11 | ||
KR1020090073922A KR101562021B1 (ko) | 2009-08-11 | 2009-08-11 | 반도체 칩 부착 장치 및 반도체 칩 부착 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011040744A JP2011040744A (ja) | 2011-02-24 |
JP5652940B2 true JP5652940B2 (ja) | 2015-01-14 |
Family
ID=43587699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010177425A Expired - Fee Related JP5652940B2 (ja) | 2009-08-11 | 2010-08-06 | 半導体チップ付着装置、及び半導体チップ付着方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8307543B2 (ja) |
JP (1) | JP5652940B2 (ja) |
KR (1) | KR101562021B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170031525A1 (en) | 2010-05-14 | 2017-02-02 | Racing Optics, Inc. | Touch screen shield |
US9837291B2 (en) | 2014-01-24 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer processing method and apparatus |
US9576827B2 (en) | 2014-06-06 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for wafer level bonding |
US9295297B2 (en) | 2014-06-17 | 2016-03-29 | Racing Optics, Inc. | Adhesive mountable stack of removable layers |
US9490158B2 (en) | 2015-01-08 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond chuck, methods of bonding, and tool including bond chuck |
JP6018670B2 (ja) * | 2015-06-15 | 2016-11-02 | 株式会社東芝 | ダイボンディング装置、および、ダイボンディング方法 |
US9929121B2 (en) * | 2015-08-31 | 2018-03-27 | Kulicke And Soffa Industries, Inc. | Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines |
KR101731932B1 (ko) | 2017-01-18 | 2017-05-02 | 주식회사 대한테크 | 반도체 칩 픽업용 콜렛 |
US11846788B2 (en) | 2019-02-01 | 2023-12-19 | Racing Optics, Inc. | Thermoform windshield stack with integrated formable mold |
US11524493B2 (en) | 2019-02-01 | 2022-12-13 | Racing Optics, Inc. | Thermoform windshield stack with integrated formable mold |
US11364715B2 (en) | 2019-05-21 | 2022-06-21 | Racing Optics, Inc. | Polymer safety glazing for vehicles |
JP7377654B2 (ja) * | 2019-09-17 | 2023-11-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法 |
US11410964B2 (en) * | 2019-11-22 | 2022-08-09 | Micron Technology, Inc. | Contaminant control in thermocompression bonding of semiconductors and associated systems and methods |
US11648723B2 (en) | 2019-12-03 | 2023-05-16 | Racing Optics, Inc. | Method and apparatus for reducing non-normal incidence distortion in glazing films |
US11548356B2 (en) | 2020-03-10 | 2023-01-10 | Racing Optics, Inc. | Protective barrier for safety glazing |
KR20210157200A (ko) * | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 칩 본딩 장치 |
TWI765762B (zh) * | 2020-12-25 | 2022-05-21 | 梭特科技股份有限公司 | 角落或側邊接觸的無衝擊力固晶方法 |
US11490667B1 (en) | 2021-06-08 | 2022-11-08 | Racing Optics, Inc. | Low haze UV blocking removable lens stack |
US11307329B1 (en) | 2021-07-27 | 2022-04-19 | Racing Optics, Inc. | Low reflectance removable lens stack |
US11709296B2 (en) | 2021-07-27 | 2023-07-25 | Racing Optics, Inc. | Low reflectance removable lens stack |
KR102448731B1 (ko) * | 2021-10-20 | 2022-09-29 | 주식회사 페코텍 | 콜렛 및 콜렛 조립체 |
US11933943B2 (en) | 2022-06-06 | 2024-03-19 | Laminated Film Llc | Stack of sterile peelable lenses with low creep |
US11808952B1 (en) | 2022-09-26 | 2023-11-07 | Racing Optics, Inc. | Low static optical removable lens stack |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5022A (en) * | 1847-03-20 | Alfred stillman | ||
US4752180A (en) * | 1985-02-14 | 1988-06-21 | Kabushiki Kaisha Toshiba | Method and apparatus for handling semiconductor wafers |
JPS61185916A (ja) * | 1985-02-14 | 1986-08-19 | Toshiba Corp | 半導体ウエハ−の接合方法及びその接合機構 |
JPH0744135B2 (ja) * | 1989-08-28 | 1995-05-15 | 株式会社東芝 | 半導体基板の接着方法及び接着装置 |
JP3947989B2 (ja) * | 1998-10-21 | 2007-07-25 | 株式会社エンヤシステム | マウント板へのウエ−ハ接着方法及び装置 |
JP2003124153A (ja) * | 2001-10-19 | 2003-04-25 | Murata Mfg Co Ltd | ダイサーシート貼り付け方法 |
TWI283906B (en) | 2001-12-21 | 2007-07-11 | Esec Trading Sa | Pick-up tool for mounting semiconductor chips |
US7650688B2 (en) * | 2003-12-31 | 2010-01-26 | Chippac, Inc. | Bonding tool for mounting semiconductor chips |
KR20070016739A (ko) | 2005-08-05 | 2007-02-08 | 삼성전자주식회사 | 보이드를 방지하기 위한 다이 픽업 장치 |
JP2008159724A (ja) | 2006-12-22 | 2008-07-10 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2009
- 2009-08-11 KR KR1020090073922A patent/KR101562021B1/ko active IP Right Grant
-
2010
- 2010-05-03 US US12/772,561 patent/US8307543B2/en not_active Expired - Fee Related
- 2010-08-06 JP JP2010177425A patent/JP5652940B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110035936A1 (en) | 2011-02-17 |
JP2011040744A (ja) | 2011-02-24 |
KR20110016293A (ko) | 2011-02-17 |
US8307543B2 (en) | 2012-11-13 |
KR101562021B1 (ko) | 2015-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5652940B2 (ja) | 半導体チップ付着装置、及び半導体チップ付着方法 | |
CN109478516B (zh) | 将电子组件连接至基板 | |
KR101143036B1 (ko) | 칩의 픽업방법 및 픽업장치 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
KR101399690B1 (ko) | 접착제 부착 칩의 제조방법 | |
US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
CN102668019B (zh) | 用于从供给台拾取平面对象的工具 | |
KR20070093836A (ko) | 반도체 장치의 제조 방법 | |
WO2005029574A1 (ja) | コレット、ダイボンダおよびチップのピックアップ方法 | |
EP2075833A2 (en) | Method of manufacturing semiconductor device | |
WO2021019855A1 (ja) | 半導体素子の製造方法及び半導体素子の製造システム | |
KR20120132461A (ko) | 비균일 진공 프로파일 다이 부착 팁 | |
JP2005150311A (ja) | チップマウント方法及び装置 | |
KR100876965B1 (ko) | 반도체패키지 제조용 칩 픽업툴 | |
JP4057875B2 (ja) | 半導体装置の製造方法 | |
JP4427535B2 (ja) | 半導体装置の実装方法 | |
JP2007294575A (ja) | 半導体装置の製造方法 | |
JP5414336B2 (ja) | 電子部品 | |
KR20070095636A (ko) | 반도체 칩 접착 및 스택 방법 | |
JP2003059977A (ja) | 電子部品実装用フィルムキャリアテープの製造方法及び製造装置 | |
JP5067399B2 (ja) | 電子装置の製造方法 | |
US20230307268A1 (en) | Structures and methods of transferring dies and die bonded structures | |
JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006237504A (ja) | 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5652940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |