KR20070093836A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070093836A
KR20070093836A KR1020070024243A KR20070024243A KR20070093836A KR 20070093836 A KR20070093836 A KR 20070093836A KR 1020070024243 A KR1020070024243 A KR 1020070024243A KR 20070024243 A KR20070024243 A KR 20070024243A KR 20070093836 A KR20070093836 A KR 20070093836A
Authority
KR
South Korea
Prior art keywords
tape
manufacturing
semiconductor
semiconductor device
semiconductor wafer
Prior art date
Application number
KR1020070024243A
Other languages
English (en)
Inventor
도모꼬 히가시노
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20070093836A publication Critical patent/KR20070093836A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

신장하기 쉬운 제1 테이프(5a)와, 제1 테이프(5a) 상에 설치된 신장하기 어려운 제2 테이프(5b)를 갖는 다이싱 테이프(5) 상에 반도체 웨이퍼를 탑재하고, 그 후, 다이싱 테이프(5) 상에서 상기 반도체 웨이퍼의 외측 주위에 링형 지그(6)를 탑재하고, 또한 상기 반도체 웨이퍼를 다이싱한 후, 다이싱 테이프(5)를 외주로부터 잡아늘여 칩 간격을 넓힌다. 이것에 의해, 다이싱 테이프(5)의 상기 반도체 웨이퍼의 하부가 신장하기 쉽고, 또한 그 외측 주위에 신장하기 어려운 영역이 형성된 상태에서 다이싱 테이프(5)를 외주로부터 잡아늘이기 때문에, 다이싱 테이프(5)를 잡아늘이는 힘이 상기 반도체 웨이퍼가 탑재된 제1 테이프(5a)의 영역에 전달되고, 각 칩 형성 영역의 간격을 충분히 넓게 하여 픽업을 행할 수 있다.
반도체 웨이퍼, 파쇄층, 스크라이브 영역, 반도체 칩, 반도체 기판

Description

반도체 장치의 제조 방법 {MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도1은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에서 이용되는 다이싱 테이프의 형성 방법의 일례를 나타내는 제조 프로세스 흐름도.
도2는 도1에 도시하는 다이싱 테이프에 지그를 접착한 구조의 일례를 나타내는 단면도.
도3은 도2에 도시하는 지그 부착 다이싱 테이프의 구조의 일례를 나타내는 평면도.
도4는 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 이면 연마까지의 조립의 일례를 나타내는 단면도.
도5는 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 웨이퍼 마운트까지의 일례를 나타내는 단면도.
도6은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 보호 테이프 박리까지의 일례를 나타내는 단면도.
도7은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 픽업까지의 일례를 나타내는 단면도.
도8은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 레이저 다이싱 후의 구조의 일례를 나타내는 평면도.
도9는 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 확장 후의 구조의 일례를 나타내는 평면도.
도10은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에서 이용되는 픽업 장치의 구조의 일례를 나타내는 사시도.
도11은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 다이 본딩 방법의 일례를 나타내는 사시도.
도12는 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 2단째 칩의 다이 본딩 방법의 일례를 나타내는 단면도.
도13은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 와이어 본딩 후의 구조의 일례를 나타내는 단면도.
도14는 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 수지 밀봉 및 범프 형성 후의 구조의 일례를 나타내는 단면도.
도15는 본 발명의 제2 실시 형태의 반도체 장치의 제조 방법에서 이용되는 다이싱 테이프의 형성 방법의 일례를 나타내는 제조 프로세스 흐름도.
도16은 도15에 도시하는 다이싱 테이프에 지그를 접착한 구조 및 웨이퍼 마운트를 행한 구조의 일례를 나타내는 단면도.
도17은 도16에 도시하는 지그 부착 다이싱 테이프의 구조의 일례를 나타내는 평면도.
도18은 본 발명의 제2 실시 형태의 반도체 장치의 제조 방법에 있어서의 확장 방법과 픽업 방법의 일례를 나타내는 단면도.
도19는 본 발명의 변형예의 다이싱 테이프의 형성 방법을 나타내는 제조 프로세스 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1W : 반도체 웨이퍼
1Wa : 주면
1Wb : 이면
1Wd : 파쇄층
1We : 스크라이브 영역
1C : 반도체 칩
1S : 반도체 기판
1L, 18L : 배선층
1LB, 18LB : 패드(전극)
2 : 칩 영역
3 : 기재
4 : DAF(접착층)
5 : 다이싱 테이프
5a : 제1 테이프
5b : 제2 테이프
5c, 6a : 개구부
5d : 접착제
5e : 틈
6 : 링형 지그
7 : 레이저
8a, 20a : 접착층
9 : 간극
10 : 픽업 장치
11 : 지지 링
12 : 확장 링
13 : 유리 기판
13a : 박리층
14 : 레이저 스캔
15 : UV 수지
16 : 밀어 올림 부재
17 : 배선 기판
17a, 17b : 전극
18C : 반도체 칩
18S : 반도체 기판
19 : 콜릿
21 : 와이어
22 : 밀봉체
23 : 땜납 볼
24 : CSP(반도체 장치)
[문헌 1] 일본 특허 공개 제2005-228794호 공보(도1)
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히, 다이싱 테이프를 이용하는 반도체 장치의 제조 방법에 적용하기에 유효한 기술에 관한 것이다.
표면측에 보호 시트가 접착되고, 이면이 연삭되어 매우 얇게 가공된 웨이퍼를, 이면측을 위로 하여 제1 점착 시트를 통해 링형의 제1 프레임에 마운트하고, 이 상태에서 웨이퍼를 이면으로부터 다이싱하는 공정과, 다이싱된 웨이퍼를 표리 반대로 하여, 제2 점착 시트를 통해 링형의 제2 프레임에 재접착하는 공정을 갖도록 한 기술이 있다(예를 들어, 특허 문헌 1 참조).
반도체 장치의 제조 공정의 다이싱 공정에서는, 반도체 웨이퍼(이후, 웨이퍼라고도 함)의 주면의 스크라이브 영역이라 불리는 격자형의 영역을 따라 웨이퍼를 절단하여, 반도체 칩을 형성하고 있다. 그때, 웨이퍼의 절단에는 다이싱 블레이드라 불리는 원반형의 절단 공구가 사용되고 있다. 다이싱 블레이드에 의해 웨이퍼를 개편화(個片化)(분할)하고, 개편화 후에는, 웨이퍼를 보유 지지하고 있는 다이 싱 테이프를 외주 방향으로 잡아늘이는 확장 방식(확장 공정)에 의해, 각 칩끼리의 간격을 넓힌 후 칩의 픽업을 행하고 있다.
그러나, 최근의 반도체 웨이퍼의 박형화에 수반하여, 블레이드 다이싱 방식으로부터, 레이저 다이싱 방식을 채용한 기술이 알려져 있고, 상기 특허 문헌 1(일본 특허 공개 제2005-228794호 공보)에도 레이저 다이싱 방식이 개시되어 있다.
또한, 다이싱 공정이나 확장 공정에서는, 웨이퍼가 마운트된 다이싱 테이프에 있어서 웨이퍼의 외측 주위에 링형 지그가 탑재된 것을 사용하고 있다. 링형 지그 자체는, 다이싱 블레이드와의 간섭을 피하기 위해, 치수가 규격을 기초로 하여 설계되어 있고, 웨이퍼의 주연부(단부)와 링형 지그와의 거리에, 예를 들어 25 ㎜ 정도의 여유를 갖게 하고 있다.
그로 인해, 레이저 다이싱 방식을 개편화 수단으로서 적용해도, 웨이퍼는, 웨이퍼의 주연부와 링형 지그와의 사이에 25 ㎜ 정도의 간격을 가진 상태에서 다이싱 테이프에 고정된다. 이 결과, 개편화 후의 확장 공정시, 다이싱 테이프를 외주로부터 잡아늘이는 힘이, 웨이퍼가 탑재되어 있는 영역에 전달되기 어렵고, 각 칩 형성 영역의 간격을 충분히 넓히는 것이 곤란하여, 이것이 문제로 된다.
또한, 최근에는 반도체 웨이퍼의 박형화에 수반하여, 분할된 박형의 반도체 칩을, 페이스트재를 통해 실장하면, 반도체 칩이 얇기 때문에 페이스트재가 칩의 주면을 따라 오르기 쉬워진다. 그 경우, 반도체 장치의 고밀도화에 대응하여 반도체 칩을 다단으로 적층하는 구조에 있어서는, 1단째에 실장한 반도체 칩의 주면 상에 형성된 페이스트재에 의해 평탄성이 낮아지고, 2단째의 반도체 칩의 적층 불량 으로 된다.
그래서, 반도체 칩의 이면에 필름형으로 형성되고 다이 본드재인 DAF(Die Attach Film)를 접착하고, DAF를 통해 반도체 칩을 실장하는 기술이 알려져 있다. 그러나, DAF는 신장성(신장률, 신축률)이 높으면, DAF의 분할성은 나빠지는 경향이 있기 때문에, 비교적 높은 신장성을 갖는 DAF는 레이저 다이싱에는 사용하는 것이 곤란하다. 따라서, 반도체 칩의 이면에 접착하는 DAF는, 분할성을 고려하여 낮은 신장성인 것이 바람직하다.
그러나, 레이저에 의한 절삭 폭은 수 마이크로미터 정도이고, 확장 공정에 있어서 각 칩 형성 영역의 간격을, 블레이드를 사용하는 블레이드 다이싱 방식의 경우와 대략 동일한 정도로 넓히는 것이 곤란하다. 그로 인해, 낮은 신장성의 DAF를 사용하면, 각 칩 형성 영역의 간격을 충분히 넓히는 것이 곤란하게 되어, 이것이 문제로 된다.
또한, 각 칩 형성 영역의 간격이 충분히 넓어져 있지 않으면, 칩을 픽업할 때, 픽업되는 칩과 인접하는 칩이 접촉하여 칩 크랙이 생길 가능성이 있다. 이것은, 블레이드 다이싱 방식의 경우, 확장하기 전에 블레이드 폭의 분만큼 각 칩 형성 영역 사이에 간극이 형성되어 있기 때문에, 신장률이 낮아도, 인접하는 칩끼리 접촉하는 문제는 생기기 어려웠다.
그러나, 레이저 다이싱 방식의 경우, 레이저 조사에 의해 반도체 웨이퍼의 내부에 파쇄층을 형성하지만, 확장할 때까지는 각 칩 형성 영역은 분리하고 있지 않는, 즉 접촉한 상태로 되어 있기 때문에, 확장 공정에 있어서 인접하는 칩끼리의 간격을 충분히 넓히지 않으면 픽업시에 칩끼리 접촉하여 칩 크랙에 이르는 것이 문제로 된다.
그래서, 본 발명의 목적은, 반도체 장치의 신뢰성의 향상을 도모할 수 있는 기술을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 반도체 칩의 취득수의 증가를 도모할 수 있는 기술을 제공하는 데 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
즉, 본 발명은, 제1 신장률을 갖는 제1 테이프와, 제1 신장률보다 낮은 제2 신장률을 갖고, 또한 제1 테이프 상에 설치된 제2 테이프를 갖는 다이싱 테이프 상에 반도체 웨이퍼를 탑재하고, 다이싱 테이프 상에서 반도체 웨이퍼의 외측 주위에 지그를 탑재하고, 반도체 웨이퍼를 다이싱하고, 다이싱 테이프를 외주로부터 잡아늘여 칩 간격을 넓히는 것이다.
이하의 실시 형태에서는 특히 필요할 때 이외에는 동일 또는 마찬가지의 부분의 설명을 원칙으로서 반복하지 않는다.
또한, 이하의 실시 형태에서는 편의상 그 필요가 있을 때에는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관계인 것은 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정의 수로 한정되는 경우 등을 제외하고, 그 특정의 수에 한정되는 것은 아니고, 특정의 수 이상이라도 이하라도 좋은 것으로 한다.
이하, 본 발명의 실시 형태를 도면을 기초로 하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복의 설명은 생략한다.
(제1 실시 형태)
도1은 본 발명의 제1 실시 형태의 반도체 장치의 제조 방법에서 이용되는 다이싱 테이프의 형성 방법의 일례를 나타내는 제조 프로세스 흐름도, 도2는 도1에 도시하는 다이싱 테이프에 지그를 접착한 구조의 일례를 나타내는 단면도, 도3은 도2에 도시하는 지그 부착 다이싱 테이프의 구조의 일례를 나타내는 평면도, 도4는 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 이면 연마까지의 조립의 일례를 나타내는 단면도이다. 또한, 도5는 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 웨이퍼 마운트까지의 일례를 나타내는 단면도, 도6은 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 보호 테이프 박리까지의 일례를 나타내는 단면도, 도7은 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 픽업까지의 일례를 나타내는 단면도, 도8은 본 제1 실시 형태의 반도체 장치의 제 조 방법에 있어서의 레이저 다이싱 후의 구조의 일례를 나타내는 평면도이다. 또한, 도9는 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 확장 후의 구조의 일례를 나타내는 평면도, 도10은 본 제1 실시 형태의 반도체 장치의 제조 방법에서 이용되는 픽업 장치의 구조의 일례를 나타내는 사시도, 도11은 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 다이 본딩 방법의 일례를 나타내는 사시도이다. 또한, 도12는 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 2단째 칩의 다이 본딩 방법의 일례를 나타내는 단면도, 도13은 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 와이어 본딩 후의 구조의 일례를 나타내는 단면도, 도14는 본 제1 실시 형태의 반도체 장치의 제조 방법에 있어서의 수지 밀봉 및 범프 형성 후의 구조의 일례를 나타내는 단면도이다.
본 제1 실시 형태의 반도체 장치의 제조 방법은, 예를 들어 칩 두께가 50 ㎛ 이하의 박형의 반도체 칩이 탑재되는 반도체 장치의 조립에 관한 것이다.
우선, 본 제1 실시 형태의 반도체 장치의 조립 공정의 확장 공정이나 다이 본딩 공정에서 이용되는 다이싱 테이프(5)의 구조 및 제조 방법에 대해 설명한다.
도1에 도시하는 바와 같이, 본 제1 실시 형태의 다이싱 테이프(5)는, 제1 신장률(탄성률)을 갖는 제1 테이프(5a)와, 상기 제1 신장률보다 낮은 제2 신장률(탄성률)을 갖고, 또한 제1 테이프(5a) 상에 설치된 제2 테이프(5b)를 구비한 2층 구조의 것이다.
즉, 신축성이 높아서 신장하기 쉬운 제1 테이프(5a)와, 신축성이 낮아서 신 장하기 어려운 제2 테이프(5b)로 이루어지고, 제1 테이프(5a) 상에 제2 테이프(5b)가 배치된 2층 구조로 되어 있다.
또한, 제1 테이프(5a)는, 예를 들어 폴리올레핀(PO) 등의 수지에 의해 형성되고, 그 신장률은, 예를 들어 50 ％ 내지 200 ％이다.
한편, 제2 테이프(5b)는, 예를 들어 신장률 20 ％ 정도의 폴리올레핀(다른 폴리올레핀) 혹은 폴리에틸렌테레프탈레이트(PET) 등에 의해 형성되어 있다. 따라서, 제2 테이프(5b)보다 제1 테이프(5a)의 쪽이 신장률은 높고, 신축하기 쉽다. 제2 테이프(5b)는, 제1 테이프(5a)에 비해 신장하기 어려운 테이프이다.
또한, 신장률의 정의로서, 대상물을 잡아 늘일 때, 그 대상물이 잡아늘이는 기준의 상태로부터 어느 정도 신장했는지를 퍼센티지로 나타낸다. 예를 들어 신장률이 0 ％인 경우, 확장을 실시해도, 전혀 신축하지 않는 것을 의미한다. 즉, 이 값이 클수록 테이프가 신장하기 쉬운 것을 나타내고, 이 값이 낮을수록 테이프가 신장하기 어려운 것을 나타낸다. 또한, 폴리올레핀(PO)의 경우, 용도에 따라서 그 신장률을 제어할 수 있기 때문에, 폴리염화비닐(PVC)보다도 신장률이 높은 테이프를 제조하는 것도 가능하다. 그러나, 폴리에틸렌테레프탈레이트(PET)보다도 그 신장률을 저감하는 것은 재질상 곤란하기 때문에, 제2 테이프(5b)의 재료로서는, 신축성이 낮은 폴리에틸렌테레프탈레이트(PET)를 사용하는 것이 바람직하다.
또한, 제2 테이프(5b)는, 제1 테이프(5a) 상에 접착제(5d)를 통해 접합되어 있고, 또한, 제2 테이프(5b)의 표면에는 지그 접합용의 접착제(5d)가 마련되어 있다. 즉, 제2 테이프(5b)의 표리 양면에 접착제(5d)가 마련되어 있다. 단, 제1 테 이프(5a)와 제2 테이프(5b) 사이에 배치된 접착제(5d)는 반드시 마련되어 있지 않아도 좋다. 즉, 제1 테이프(5a)와 제2 테이프(5b)가 같은 종류의 수지에 의해 형성되어 있는 경우, 같은 종류의 수지끼리는 분자간 접속 등으로 접속하는 것도 가능하기 때문에, 그 경우에는 제1 테이프(5a)와 제2 테이프(5b) 사이의 접착제(5d)는 없어도 좋다.
또한, 제2 테이프(5b)에는, 그 중앙부에 원형의 개구부(5c)가 형성되어 있고, 도2에 도시하는 바와 같이, 이 개구부(5c)에 반도체 웨이퍼(1W)가 배치되고, 도5에 도시하는 바와 같이, 반도체 웨이퍼(1W)의 이면(1Wb)과 다이싱 테이프(5)의 제1 테이프(5a)가 접합된다. 즉, 반도체 웨이퍼(1W)는, 신축하기 쉬운 제1 테이프(5a)와 접합하고, 반도체 웨이퍼(1W)의 외측 주위에는 제1 테이프(5a)와 접합하고, 또한 신장하기 어려운 제2 테이프(5b)가 배치된다.
또한, 제2 테이프(5b)의 개구부(5c)에 있어서, 반도체 웨이퍼(1W)는 접착층을 통해 제1 테이프(5a)와 접합한다. 따라서, 제1 테이프(5a)에 있어서의 제2 테이프(5b)의 개구부(5c)에 노출된 영역에는, 예를 들어 접착층인 DAF(Die Attach Film)(4)이 접착되어 있다. DAF(4)는 필름형으로 형성되고 다이 본드재이다.
따라서, 제2 테이프(5b)의 개구부(5c)의 크기는, 도2에 도시하는 바와 같이, DAF(4)를 접착할 때의 위치 어긋남, 및 반도체 웨이퍼(1W)를 마운트할 때의 위치 어긋남을 고려하여 각각에 여유를 갖게 하여 형성되어 있는 것이 바람직하다. 예를 들어, 반도체 웨이퍼(1W)의 직경(L)이 300 ㎜인 경우, DAF(4)의 직경(M)은 약 320 ㎜이고, DAF(4)를 접착할 때의 위치 어긋남과 반도체 웨이퍼(1W)를 마운트할 때의 위치 어긋남을 각각 고려하면, 제2 테이프(5b)의 개구부(5c)의 직경(M + C + C)은 325 내지 330 ㎜이다. 즉, DAF(4)의 직경(M)보다 5 내지 10 ㎜ 정도 직경이 큰 개구부(5c)로 하는 것이 바람직하다.
다음에, 본 제1 실시 형태의 다이싱 테이프(5)의 제조 방법에 대해 설명한다.
우선, 도1의 스텝 S1에 나타내는 DAF재 준비를 행한다. 여기서는, 기재(基材)(3)에 DAF(4)가 접착된 DAF재를 준비한다.
그 후, 스텝 S2에 나타내는 제1/제2 테이프 접착을 행한다. 즉, 신축성이 높아서 신장하기 쉬운 제1 신장률을 갖는 제1 테이프(5a)와, 제1 테이프(5a)보다도 신축성이 낮아서 신장하기 어려운 제2 신장률을 갖는 제2 테이프(5b)를 준비하고, 제1 테이프(5a) 상에, 표리 양면에 접착제(5d)가 마련된 제2 테이프(5b)를 접착제(5d)를 통해 접착한다. 이것에 의해, 제2 테이프(5b)의 표면에는 접착제(5d)가 노출된 상태로 된다.
그 후, 스텝 S3에 나타내는 테이프 펀칭을 행한다. 여기서는, 펀칭에 의해 제2 테이프(5b)에만 개구부(5c)를 형성한다. 개구부(5c)는, DAF(4)를 접착할 때의 위치 어긋남, 및 반도체 웨이퍼(1W)를 마운트할 때의 위치 어긋남을 고려하여 각각에 여유를 갖게 한 크기로 형성하는 것이 바람직하다.
그 후, 스텝 S4에 나타내는 DAF재 접착을 행한다. 여기서는, 기재(3)에 접착된 상태의 DAF(4)를 제2 테이프(5b)의 개구부(5c) 내에 배치하고, DAF(4)를 개구부(5c) 내의 제1 테이프(5a)에 접착한다.
그 후, 스텝 S5에 나타내는 기재 제거를 행한다. 여기서는, 제1 테이프(5a) 상에 접착된 DAF(4)로부터 기재(3)를 박리하여 다이싱 테이프(5)의 제조를 완료한다.
다음에, 본 제1 실시 형태의 반도체 장치의 제조 방법에 대해 설명한다. 여기서는, 도14에 도시하는 바와 같은 칩 적층형의 CSP(Chip Size Package)(24)를 일례로서 들어 설명한다. 또한, CSP(24)에서는, 패키지의 박형을 도모하기 위해 박형의 반도체 칩(1C, 18C)을 패키지 내에 적층하는 경우를 설명한다.
우선, 도1에 도시하는 바와 같이, 제1 신장률을 갖고 있고, 신축성이 높아서 신장하기 쉬운 제1 테이프(5a)와, 상기 제1 신장률보다 낮은 제2 신장률을 갖고 있고, 신축성이 낮아서 신장하기 어렵게 제1 테이프(5a) 상에 접착된 제2 테이프(5b)로 이루어지는 다이싱 테이프(5)를 준비한다. 또한, 제2 테이프(5b)의 중앙부에는 반도체 웨이퍼(1W)보다 약간 큰 정도의 개구부(5c)가 형성되어 있고, 이 개구부(5c)에는, 반도체 웨이퍼(1W)에 대응한 크기ㆍ형상의 DAF(4)가 접착되어 있다.
그 후, 도2에 도시하는 바와 같이 다이싱 테이프(5)에의 링형 지그(6)의 접착을 행한다. 여기서는, 링형 지그(6)를 다이싱 테이프(5)의 제2 테이프(5b) 상에 접착제(5d)를 통해 접착한다. 링형 지그(6)는, 도3에 도시하는 바와 같이 제2 테이프(5b)의 주연부를 따른 형상으로 형성되어 있다.
또한, 링형 지그(6)는, 예를 들어 SUS(스테인레스강) 등의 금속에 의해 형성되어 있는 것이 바람직하다. 또한, 링형 지그(6)의 중앙의 개구부(6a)의 직경은, 제2 테이프(5b)의 개구부(5c)의 직경보다 크게 형성되어 있다. 예를 들어, 도2에 도시하는 바와 같이 직경 300 ㎜의 반도체 웨이퍼(1W)를 탑재했을 때의 링형 지그(6)의 내주면과 반도체 웨이퍼(1W)의 단부와의 사이의 간극(9)의 간격이, 20 ㎜ 이상으로 되도록 개구부(6a)가 형성되어 있는 것이 바람직하다.
이 경우, 예를 들어 링형 지그(6)의 내주면과 직경 300 ㎜의 반도체 웨이퍼(1W)의 단부와의 거리(B)는 20 내지 25 ㎜이고, 제2 테이프(5b)의 내측 단부와 반도체 웨이퍼(1W)의 단부(A)는 12.5 내지 15 ㎜이고, (B) > (A)의 관계로 된다.
즉, 다이싱 테이프(5)의 제2 테이프(5b)의 개구부(5c) 내에 반도체 웨이퍼(1W)를 배치하여 제1 테이프(5a)와 접합시켰을 때에, 반도체 웨이퍼(1W)가 접합하고 있는 영역은, 신축성이 높아서 신장하기 쉬운 제1 테이프(5a)의 영역만으로 되고, 그 외측 주위는, 신축성이 낮아서 신장하기 어려운 제2 테이프(5b)와 제1 테이프(5a)가 접속된 영역으로 된다. 따라서, 다이싱 테이프(5)에 반도체 웨이퍼(1W)를 탑재했을 때에는, 반도체 웨이퍼(1W)가 접합하고 있는 테이프 영역은 신장하기 쉽고, 그 외측 주위는 신장하기 어려운 테이프 영역으로 된다.
다음에, 도4의 스텝 S11에 나타내는 유리 기판으로의 접착을 행한다. 여기서는, 이면 연마 전의 반도체 웨이퍼(1W)를 유리 기판(13)에 접착한다. 즉, 반도체 웨이퍼(1W)의 주면(1Wa)을 UV 수지(15)를 통해 유리 기판(13)에 접착한다. 그때, 유리 기판(13)의 웨이퍼 접착면에는 박리층(13a)이 형성되어 있다.
그 후, 스텝 S12에 나타내는 이면 연마를 행한다. 즉, 유리 기판(13)에 의해 보유 지지된 반도체 웨이퍼(1W)의 이면(1Wb)을 소정량 연마하여 반도체 웨이퍼(1W)의 박형화를 도모한다.
그 후, 도5의 스텝 S13에 나타내는 다이싱용 레이저 조사를 행한다. 즉, 반도체 웨이퍼(1W)의 스크라이브 영역(1We)에 레이저(7)를 조사하고, 레이저(7)에 의해 반도체 웨이퍼(1W)를 다이싱한다. 여기서는, 반도체 웨이퍼(1W)의 이면(1Wb)측으로부터 반도체 웨이퍼(1W)의 스크라이브 영역(1We)에 레이저(7)를 조사한다. 그때, 격자형으로 형성된 스크라이브 영역(1We)에 레이저(7)를 조사하는 것에 의해, 도8에 도시하는 바와 같이 반도체 웨이퍼(1W)의 내부에 격자형으로 파쇄층(1Wd)이 형성된다. 또한, 파쇄층(1Wd)은, 예를 들어 2 내지 3 ㎛ 정도의 폭으로 형성된다.
그 후, 스텝 S14에 나타내는 웨이퍼 마운트를 행한다. 즉, 다이싱 테이프(5) 상에 접착층을 통해 반도체 웨이퍼(1W)를 탑재한다. 여기서는, 다이싱 테이프(5)의 제2 테이프(5b)의 개구부(5c)에 배치된 DAF(4)에, 반도체 웨이퍼(1W)의 이면(1Wb)을 접착한다.
본 제1 실시 형태의 다이싱 테이프(5)는 신장하기 쉬운 제1 테이프(5a)와, 신장하기 어려운 제2 테이프(5b)로 이루어지는 2층 구조이기 때문에, 반도체 웨이퍼(1W)가 접합하고 있는 테이프 영역은 신장하기 쉽고, 그 외측 주위는 신장하기 어려운 테이프 영역으로 된다.
그 후, 도6의 스텝 S15에 나타내는 UV 수지 박리용 레이저 조사를 행한다. 여기서는, 유리 기판(13)의 상방으로부터 레이저 스캔(14)을 행하여 UV 수지(15)를 경화시킨다.
그 후, 스텝 S16에 나타내는 유리 기판 박리를 행한다. 여기서는, 경화한 UV 수지(15)로부터 유리 기판(13)을 박리하여 반도체 웨이퍼(1W)로부터 유리 기 판(13)을 제거한다.
그 후, 스텝 S17에 나타내는 UV 수지 박리를 행한다. 여기서는, 경화된 UV 수지(15)를 반도체 웨이퍼(1W)의 주면(1Wa)으로부터 박리한다.
본 제1 실시 형태에서는, 반도체 웨이퍼(1W)를 유리 기판(13)에 접착하여 이면 연마, 레이저 조사 및 웨이퍼 마운트를 행하는 경우에 대해 설명했지만, 유리 기판(13) 대신에 이면 연마용 테이프를 접착하고, 이 상태에서 이면 연마, 레이저 조사 및 웨이퍼 마운트를 행해도 좋다. 그 경우, 스텝 S17에서 이면 연마용 테이프를 박리한다.
그 후, 도7의 스텝 S18에 나타내는 확장을 행한다. 즉, 다이싱 테이프(5)를 외주로부터 잡아늘여 칩 간격을 넓힌다.
확장 공정에서는, 도7 및 도10에 도시하는 바와 같이, 우선 반도체 웨이퍼(1W)가 접합된 다이싱 테이프(5)를 픽업 장치(10)의 지지 링(11) 상에 수평으로 위치 결정하고, 다이싱 테이프(5)의 주연부에 접합된 링형 지그(6)를 확장 링(12)으로 보유 지지한다. 또한, 도7의 스텝 S19에 나타내는 바와 같이, 지지 링(11)의 내측에는 반도체 칩(1C)을 상방으로 밀어 올리기 위한 밀어 올림 부재(16)가 배치되어 있다.
다음에, 픽업 장치(10)의 확장 링(12)을 하강시키는 것에 의해, 도7의 스텝 S18에 나타내는 바와 같이, 다이싱 테이프(5)의 주연부에 접합된 링형 지그(6)를 하방으로 밀어 내린다. 링형 지그(6)가 밀어 내려지면, 다이싱 테이프(5)가, 그 중심부로부터 주변부(외주부)를 향하는 강한 장력을 받아 수평 방향으로 느슨함 없 이 잡아 늘여진다. 이 장력에 의해, 반도체 웨이퍼(1W)의 스크라이브 영역(1We)에 형성된 파쇄층(1Wd)을 따라 도10에 도시하는 칩 영역(2)이 서로 분리되는 결과, 도7의 스텝 S18에 나타내는 바와 같이 개편화된 복수의 반도체 칩(1C)이 얻어진다.
이때, 반도체 웨이퍼(1W)의 이면(1Wb)의 DAF(4)도 다이싱 테이프(5)와 함께 잡아 늘여지고, 칩 단위로 분리되기 때문에, 개편화된 반도체 칩(1C)의 이면에는 반도체 칩(1C)과 동일 사이즈의 DAF(4)가 남는다.
또한, 도7에 있어서, 영역(D)은, 확장에 의해 신장하는 부분이고, 한편 영역(E)은 확장에 의해 신장하기 어려운 부분을 나타내고 있다.
본 제1 실시 형태에서는, 확장시, 다이싱 테이프(5)의 반도체 웨이퍼(1W)의 외측 주위에 신장하기 어려운 제2 테이프(5b)가 배치된 상태에서 다이싱 테이프(5)를 외주로부터 잡아늘이기 때문에, 다이싱 테이프(5)를 잡아늘이는 힘을, 반도체 웨이퍼(1W)가 탑재된 제1 테이프(5a)의 영역에 확실히 전달할 수 있다. 또한, 반도체 웨이퍼(1W)의 하부가 신장하기 쉬운 제1 테이프(5a)의 영역이기 때문에, 도7의 스텝 S18에 나타내는 바와 같이 각 칩 형성 영역[각 칩 영역(2)]의 간격을 충분히 넓힐 수 있다.
즉, 다이싱 테이프(5)가 외주로부터 잡아 늘여졌을 때에, 반도체 웨이퍼(1W)의 외측 주위에 신장하기 어려운 제2 테이프(5b)가 배치되어 있기 때문에, 링형 지그(6)와 반도체 웨이퍼(1W) 사이의 테이프 영역이 먼저 신장해 버리는 것을 방지할 수 있고, 확장량을 증가시키지 않고 다이싱 테이프(5)를 잡아늘이는 힘을 반도체 웨이퍼(1W)가 탑재된 제1 테이프(5a)의 영역에 확실히 전달할 수 있다.
이것에 의해, 확장량을 지나치게 증가한 경우에는, 픽업 장치(10)로부터 다이싱 테이프(5)를 제거했을 때에 다이싱 테이프(5)가 본래로 복귀하지 않고 반도체 칩(1C)의 파손에 이르는 일도 있지만, 본 제1 실시 형태의 확장에서는 확장량을 증가시키는 일은 없기 때문에, 반도체 칩(1C)이 파손에 이르는 일도 없다.
이와 같이 본 제1 실시 형태의 확장에서는, 레이저 다이싱을 행했을 때에도, 도9에 도시하는 바와 같이 각 칩 형성 영역[각 칩 영역(2)]의 간격을 충분히 넓힐 수 있다.
이것에 의해, 레이저 다이싱을 채용하는 데 있어서, 반도체 웨이퍼(1W)의 스크라이브 영역(1We)을 0에 가깝게 할 수 있다. 즉, 레이저(7)의 조사에 의해 형성되는 파쇄층(1Wd)은, 그 폭이 2 내지 3 ㎛ 정도이기 때문에, 반도체 웨이퍼(1W)에 몇십 ㎛ 내지 몇백 ㎛의 스크라이브 영역을 마련할 필요가 없어져, 반도체 웨이퍼(1W)에 있어서의 반도체 칩(1C)의 취득수의 증가를 도모할 수 있다.
또한, 확장은, 상온의 분위기에서 행하는 것이 바람직하다. 즉, 열을 가해 다이싱 테이프(5)를 잡아늘이면, 끝까지 신장되어 복귀하지 않게 되는 일이 있고, 또한, 다이싱 테이프(5)를 구성하는 제1 테이프(5a)나 제2 테이프(5b)는 폴리올레핀이나 폴리에틸렌테레프탈레이트 등에 의해 형성되어 있기 때문에, 내열성이 100 ℃ 이하로 낮다. 따라서, 상온의 분위기, 또는 냉각 환경하(-20 ℃ 내지 실온)에서 확장을 행하는 것에 의해, 다이싱 테이프(5)의 기능을 손상시키지 않고 잡아늘일 수 있다.
다음에, 도7의 스텝 S19에 나타내는 픽업을 행한다. 즉, 개편화된 반도체 칩(1C)을 다이싱 테이프(5) 상으로부터 픽업한다. 여기서는, 우선, 1개의 반도체 칩(1C)의 하방에 밀어 올림 부재(16)를 배치하는 동시에, 픽업용의 흡착 지지 가능한 콜릿(19)을 반도체 칩(1C)의 상방에 배치하여 밀착시킨다. 계속해서, 다이싱 테이프(5)에 자외선을 조사하고, 다이싱 테이프(5)에 도포된 점착제를 경화시킨다. 이것에 의해, DAF(4)를 다이싱 테이프(5)로부터 용이하게 박리시킬 수 있다.
그 후, 밀어 올림 부재(16)에 의해 반도체 칩(1C)을 상방으로 밀어 올리는 동시에, 콜릿(19)을 상방으로 이동시키고, 반도체 칩(1C) 및 DAF(4)를 다이싱 테이프(5)로부터 박리한다.
이와 같이 하여, 다이싱 테이프(5)로부터 박리되어 픽업된 반도체 칩(1C)은, 콜릿(19)에 흡착ㆍ보유 지지되어 다음 공정(펠릿 부착 공정)로 반송되고, 도11에 도시하는 바와 같이 배선 기판(17) 상에 실장된다.
또한, 본 제1 실시 형태에서는, 확장에 의해, 각 칩 형성 영역[각 칩 영역(2)]의 간격을 충분히 넓힐 수 있기 때문에, 다이 본딩시의 반도체 칩(1C)을 픽업할 때의 인접한 칩끼리의 간섭을 저감할 수 있다. 그 결과, 칩 크랙 등의 불량에 대한 마진을 늘릴 수 있어, CSP(24)(반도체 장치)의 신뢰성의 향상을 도모할 수 있다.
또한, 신뢰성에 엄격한 반도체 칩(1C)을 픽업할 때에, 표면 접촉 타입의 평 콜릿을 사용할 수 없는 경우라도, 본 제1 실시 형태의 확장에 의해 각 칩 형성 영역[각 칩 영역(2)]의 간격을 충분히 넓힐 수 있기 때문에, 각뿔 타입의 콜릿(19)의 사용이 가능하게 되고, 신뢰성에 엄격한 반도체 칩(1C)을 픽업할 수 있다.
다음에, 픽업된 반도체 칩(1C)을, 도11 및 도12에 도시하는 바와 같이, 배선 기판(17)의 주면 상에 실장되어 있는 반도체 칩(18C)의 주면 상으로 이송한다. 또한, 반도체 칩(18C)은, 배선 기판(17)의 주면 상에 접착층(20a)을 통해 1단째의 칩으로서 탑재되어 있다.
계속해서, 반도체 칩(1C)의 이면의 접착층(8a)과 반도체 칩(18C)의 주면을 대향시킨 상태에서 반도체 칩(1C)을 하강하여 칩(18C)의 주면 상에 적재한다. 여기서, 접착층(8a)은, 본 제1 실시 형태에서는 DAF(4)이다. 즉, 접착층(8a)[DAF(4)]을 통해 반도체 칩(1C)을 반도체 칩(18C) 상에 적층한다. 또한, 칩의 적층수는 2단에 한정되지 않고 몇 단이라도 좋다.
여기서, 배선 기판(17) 및 반도체 칩(18C)의 구성과 실장 방법의 일례를 설명한다. 배선 기판(17)은, 예를 들어 다층 배선 구성을 갖는 프린트 배선 기판으로 이루어지고, 두께 방향을 따라 서로 반대측이 되는 주면 및 이면을 갖고 있다. 배선 기판(17)의 주면에는 반도체 칩(18C)이 실장되어 있다. 또한, 배선 기판(17)의 주면에는, 반도체 칩(18C)의 외주를 둘러싸도록 복수의 전극(17a)이 배치되어 있다. 또한, 배선 기판(17)의 이면에는 복수의 전극(17b)이 배치되어 있다. 배선 기판(17)의 주면의 전극(17a)과 이면의 전극(17b)과는 배선 기판(17)의 내층의 배선을 통해 전기적으로 접속되어 있다. 배선 기판(17)의 전극(17a, 17b) 및 배선은, 예를 들어 구리로 이루어진다. 전극(17a, 17b)의 노출 표면에는 니켈(Ni) 하지(下地)의 금(Au) 도금이 실시되어 있다.
반도체 칩(18C)의 구성에 대해 설명하면, 반도체 칩(18C)의 반도체 기 판(18S)은 반도체 칩(1C)의 반도체 기판(1S)과 마찬가지로, 예를 들어 실리콘(Si) 단결정으로 이루어지고, 그 주면에는 소자 및 배선층(18L)이 형성되어 있다. 배선층(18L)의 구성은 반도체 칩(1C)의 배선층(1L)과 동일하고, 최상층에는 패드(18LB)가 배치되어 있다. 반도체 칩(18C)은 그 주면을 위로 향하고, 또한 그 이면이 접착층(20a)에 의해 배선 기판(17)의 주면에 고착된 상태에서 배선 기판(17)의 주면 상에 실장되어 있다. 접착층(20a)은, 예를 들어 폴리이미드 수지와 같은 열가소성 수지에 의해 형성되어 있다.
또한, 접착층(20a)의 재료로서 DAF(4)를 사용해도 좋다. 즉, 1단째의 반도체 칩(18C)과 2단째의 반도체 칩(1C)의 양자 모두 DAF(4)를 통해 실장해도 좋다.
다음에, 도13에 도시하는 바와 같이, 2단째의 반도체 칩(1C)의 패드(1LB)와 1단째의 반도체 칩(18C)의 패드(18LB)를 도전성의 와이어(21)에 의해 접속하는 동시에, 1단째의 반도체 칩(18C)의 패드(18LB)와 배선 기판(17)의 전극(17a)을 와이어(21)에 의해 접속한다. 2단째의 반도체 칩(1C)의 패드(1LB)와 배선 기판(17)의 전극(17a)을 와이어(21)에 의해 접속해도 좋다. 와이어(21)는, 예를 들어 금(Au)에 의해 형성되어 있다.
그 후, 도14에 도시하는 바와 같이, 반도체 칩(1C, 18C) 및 복수의 와이어(21) 등을 수지 밀봉한다. 예를 들어 트랜스퍼 몰드법을 이용하여 에폭시계 수지 등으로부터 밀봉체(22)를 형성하고, 이 밀봉체(22)에 의해 밀봉한다. 또한, 전극(17b) 상에 외부 단자로서 땜납 볼(23)을 형성한다. 땜납 볼(23)은, 예를 들어 납(Pb)-주석(Sn)의 납 땜납재, 또는, 예를 들어 주석(Sn)-은(Ag)-구리(Cu)계의 무 연납 땜납재로 이루어진다. 이상과 같이 하여 CSP(24)(반도체 장치)를 제조한다.
(제2 실시 형태)
도15는 본 발명의 제2 실시 형태의 반도체 장치의 제조 방법에서 이용되는 다이싱 테이프의 형성 방법의 일례를 나타내는 제조 프로세스 흐름도, 도16은 도15에 도시하는 다이싱 테이프에 지그를 접착한 구조 및 웨이퍼 마운트를 행한 구조의 일례를 나타내는 단면도이다. 또한, 도17은 도16에 도시하는 지그 부착 다이싱 테이프의 구조의 일례를 나타내는 평면도, 도18은 본 제2 실시 형태의 반도체 장치의 제조 방법에 있어서의 확장 방법과 픽업 방법의 일례를 나타내는 단면도이다.
본 제2 실시 형태에서는, 도15 및 도16에 도시하는 바와 같이, 제1 테이프(5a)와 제2 테이프(5b)의 2층 구조로 이루어지는 다이싱 테이프(5)의 제2 테이프(5b)의 반도체 웨이퍼(1W)의 탑재 영역에 복수의 틈(5e)이 형성되어 있다. 즉, 제2 테이프(5b)에, 제1 실시 형태의 도1에 도시하는 바와 같은 개구부(5c)는 형성되어 있지 않고, 그 대신으로서 제2 테이프(5b)의 반도체 웨이퍼(1W)의 탑재 영역에 복수의 틈(5e)이 형성되어 있다.
제2 테이프(5b)의 반도체 웨이퍼(1W)의 탑재 영역에 복수의 틈(5e)이 형성되어 있는 것에 의해, 제2 테이프(5b)의 이 영역에 외주로부터 잡아늘이는 힘이 걸렸을 때에, 틈(5e)이 균열하여 신장하기 쉬운 상태로 된다. 단, 반도체 웨이퍼(1W)의 탑재 영역의 외측의 영역에는 틈(5e)은 형성되어 있지 않다. 따라서, 제2 테이프(5b)의 반도체 웨이퍼(1W)의 탑재 영역의 외측의 영역은 신장하기 어려운 영역으로 된다.
또한, 제1 테이프(5a) 및 제2 테이프(5b) 각각의 재질이나 신장률은, 제1 실시 형태의 것과 마찬가지이다. 즉, 제1 테이프(5a)는 신축성이 높아서 신장하기 쉬운 테이프이고(예를 들어, 폴리올레핀 등), 한편, 제2 테이프(5b)는 신축성이 낮아서 신장하기 어려운 테이프이다(예를 들어, 폴리에틸렌테레프탈레이트 등).
따라서, 반도체 웨이퍼(1W)를 복수의 틈(5e)이 형성된 제2 테이프(5b) 상에 접합하는 것에 의해, 반도체 웨이퍼(1W)의 하부가 신장하기 쉬운 상태의 영역이고, 또한 그 외측 주위가 신장하기 어려운 상태의 영역으로 되어 있기 때문에, 확장시에, 다이싱 테이프(5)를 잡아늘이는 힘을, 반도체 웨이퍼(1W)가 탑재된 제2 테이프(5b)의 영역에 확실히 전달할 수 있고, 제1 실시 형태와 같은 효과를 얻을 수 있다.
또한, 복수의 틈(5e)은, 반도체 웨이퍼(1W)의 스크라이브 영역(1We)(도5 참조)에 대응시키고, 도17에 도시하는 바와 같이 격자형으로 형성되어 있는 것이 바람직하고, 또한, 보다 미세한 격자형으로 형성되어 있는 것이 바람직하다. 즉, 복수의 틈(5e)이 보다 미세한 격자형으로 형성되어 있음으로써, 본 제2 실시 형태의 다이싱 테이프(5)를 다양한 크기의 반도체 칩(1C)에 대해 채용하는 것이 가능하게 된다.
여기서, 본 제2 실시 형태의 다이싱 테이프(5)의 제조 방법에 대해 설명한다.
우선, 도15의 스텝 S21에 나타내는 DAF재 준비를 행한다. 여기서는, 기재(3)에 DAF(4)가 접착된 DAF재를 준비한다.
그 후, 스텝 S22에 나타내는 제1/제2 테이프 접합을 행한다. 즉, 신축성이 높아서 신장하기 쉬운 제1 신장률의 제1 테이프(5a)와, 신축성이 낮아서 신장하기 어려운 제2 신장률의 제2 테이프(5b)를 준비하고, 제1 테이프(5a) 상에, 표리 양면에 접착제(5d)가 마련된 제2 테이프(5b)를 접착제(5d)를 통해 접착한다. 이것에 의해, 제2 테이프(5b)의 표면에는 접착제(5d)가 노출된 상태로 된다.
그 후, 제2 테이프(5b)의 반도체 칩(1C)의 탑재 영역에, 도17에 도시하는 바와 같이 복수의 틈(5e)을 격자형으로 형성한다. 여기서는, 예를 들어 롤 등을 전사시켜 틈(5e)을 형성한다. 또한, 미리 복수의 틈(5e)이 형성된 제2 테이프(5b)를 준비하고, 그 후, 제1 테이프(5a)와 제2 테이프(5b)를 접합해도 좋다.
그 후, 스텝 S23에 나타내는 DAF재 접착을 행한다. 여기서는, 기재(3)에 접착된 DAF(4)를 제2 테이프(5b)의 반도체 웨이퍼(1W)의 탑재 영역 상에 접착한다.
그 후, 스텝 S24에 나타내는 기재 제거를 행한다. 여기서는, 제2 테이프(5b) 상에 접착된 DAF(4)로부터 기재(3)를 박리하여 다이싱 테이프(5)의 제조를 완료한다.
다음에, 본 제2 실시 형태의 반도체 장치의 제조 방법에 대해 설명한다. 여기서는, 레이저 다이싱 후의 반도체 웨이퍼(1W)의 다이싱 테이프(5)로의 마운트 공정, 확장 공정 및 픽업 공정에 대해 설명한다. 그 밖의 공정의 설명에 대해서는 제1 실시 형태의 반도체 장치의 제조 방법과 마찬가지이기 때문에 생략한다.
우선, 도16의 스텝 S25에 나타내는 다이싱 테이프(5)로의 링형 지그(6)의 접착인 지그 접착을 행한다. 여기서는, 링형 지그(6)를 다이싱 테이프(5)의 제2 테 이프(5b) 상에 접착제(5d)를 통해 접착한다. 링형 지그(6)는, 도17에 도시하는 바와 같이 제2 테이프(5b)의 주연부를 따른 형상으로 형성되어 있다.
그 후, 스텝 S26에 나타내는 웨이퍼 마운트를 행한다. 즉, 레이저 다이싱에 의해 파쇄층(1Wd)이 형성된 반도체 웨이퍼(1W)를, 다이싱 테이프(5)의 제2 테이프(5b) 상의 DAF(4)에 접착한다.
그 후, 도18의 스텝 S27에 나타내는 확장을 행한다. 확장 공정에서는, 제1 실시 형태와 마찬가지로, 도10에 나타내는 픽업 장치(10)의 확장 링(12)을 하강시키는 것에 의해, 도18의 스텝 S27에 나타내는 바와 같이, 다이싱 테이프(5)의 주연부에 접합된 링형 지그(6)를 하방으로 밀어 내린다. 링형 지그(6)를 밀어 내려지면, 다이싱 테이프(5)가, 그 중심부로부터 주변부를 향하는 강한 장력을 받아 수평 방향으로 느슨함 없이 잡아 늘여진다. 이 장력에 의해, 반도체 웨이퍼(1W)의 스크라이브 영역(1We)에 형성된 파쇄층(1Wd)을 따라 도10에 나타내는 칩 영역(2)이 서로 분리되는 결과, 개편화된 복수의 반도체 칩(1C)을 얻을 수 있다.
본 제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로, 확장시, 제2 테이프(5b)의 반도체 웨이퍼(1W)의 하부의 복수의 틈(5e)에 의해 그 테이프 영역이 신장하기 쉬운 상태이고, 또한 그 외측 주위가 틈(5e)이 없는 신장이 어려운 상태에서 다이싱 테이프(5)를 외주로부터 잡아늘이기 때문에, 다이싱 테이프(5)를 잡아늘이는 힘을, 반도체 웨이퍼(1W)가 탑재된 제2 테이프(5b)의 영역에 확실히 전달할 수 있다. 또한, 다이싱 테이프(5)가 잡아 늘여졌을 때에, 제2 테이프(5b)의 반도체 웨이퍼(1W)의 하부의 영역에서는, 복수의 격자형의 틈(5e)이 균열하는 동시에, 제2 테이프(5b)의 하부에는 신장하기 쉬운 제1 테이프(5a)가 배치되어 있기 때문에, 각 칩 형성 영역의 간격을 충분히 넓힐 수 있다.
다음에, 도18의 스텝 S28에 나타내는 픽업을 행한다. 즉, 개편화된 반도체 칩(1C)을 다이싱 테이프(5) 상으로부터 픽업한다. 여기서는, 우선, 1개의 반도체 칩(1C) 하방에 밀어 올림 부재(16)를 배치하는 동시에, 픽업용의 흡착 지지 가능한 콜릿(19)을 반도체 칩(1C)의 상방에 배치하여 밀착시킨다. 계속해서, 다이싱 테이프(5)에 자외선을 조사하고, 다이싱 테이프(5)에 도포된 점착제를 경화시킨다. 이것에 의해, DAF(4)를 다이싱 테이프(5)로부터 용이하게 박리시킬 수 있다.
그 후, 밀어 올림 부재(16)에 의해 반도체 칩(1C)을 상방으로 밀어 올리는 동시에, 콜릿(19)을 상방으로 이동시키고, 반도체 칩(1C) 및 DAF(4)를 다이싱 테이프(5)로부터 박리한다.
이와 같이 하여, 다이싱 테이프(5)로부터 박리되어 픽업된 반도체 칩(1C)은, 콜릿(19)에 흡착ㆍ보유 지지되어 다음 공정(펠릿 부착 공정)으로 반송되고, 도11에 도시하는 바와 같이 배선 기판(17) 상에 실장된다.
본 제2 실시 형태의 반도체 장치의 제조 방법에 있어서도, 확장시에, 외주로부터 다이싱 테이프(5)를 잡아늘이는 힘을, 반도체 웨이퍼(1W)가 탑재된 제2 테이프(5b)의 영역에 확실히 전달할 수 있고, 또한 제2 테이프(5b)의 복수의 틈(5e)이 균열하는 동시에, 제2 테이프(5b)의 하부에는 신장하기 쉬운 제1 테이프(5a)가 배치되어 있기 때문에, 각 칩 형성 영역의 간격을 충분히 넓힐 수 있다. 이것에 의해, 다이 본딩시의 반도체 칩(1C)을 픽업할 때가 인접한 칩끼리의 간섭을 저감할 수 있다. 그 결과, 칩 크랙 등의 불량에 대한 마진을 늘릴 수 있어, CSP(24)(반도체 장치)의 신뢰성의 향상을 도모할 수 있다.
본 제2 실시 형태의 반도체 장치의 제조 방법에 의해 얻어지는 그 밖의 효과에 대해서는, 제1 실시 형태의 효과와 마찬가지이기 때문에 그 중복 설명은 생략한다.
이상, 본 발명자에 의해 이루어진 발명을 발명의 실시 형태를 기초로 하여 구체적으로 설명했지만, 본 발명은 상기 발명의 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
예를 들어, 상기 제1, 제2 실시 형태에서는, 다이싱 테이프(5) 상에 DAF(4)를 접착하고, 그 후, DAF(4) 상에 반도체 웨이퍼(1W)를 마운트하는 경우를 설명했지만, 미리 DAF(4)를 반도체 웨이퍼(1W)의 이면(1Wb)에 접착해 두고, 다이싱용의 레이저 조사를 행한 후, 다이싱 테이프(5) 상에 DAF(4) 부착의 반도체 웨이퍼(1W)를 마운트해도 좋다.
또한, 상기 제1 실시 형태에서는, 다이싱 테이프(5)를 형성할 때에, 제1 테이프(5a)와 제2 테이프(5b)를 미리 접착해 두고, 그 후, DAF(4)를 접착하는 경우를 설명했지만, 도19의 변형예에 나타내는 바와 같이 제1 테이프(5a) 상에 먼저 DAF(4)를 접착해도 좋다. 즉, 제1 테이프(5a) 상에 먼저 DAF(4)를 접착하고(스텝 S31), 그 후, 스텝 S32의 제2 테이프 접착에 도시하는 바와 같이, 개구부(5c)가 형성된 제2 테이프(5b)를 DAF(4)의 외주를 덮도록 위로부터 접착하고, 그 후, 스텝 S33의 지그 접착에 도시하는 바와 같이 링형 지그(6)를 접착해도 좋다.
이 경우, DAF(4)의 크기나 접착 위치의 정밀도를 높일 필요가 없고, 비교적 용이하게 다이싱 테이프(5)를 형성할 수 있다.
본 발명은 다이싱 테이프를 이용한 반도체 제조 기술에 적절하다.
본원에 있어서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
다이싱 후의 확장시, 다이싱 테이프의 반도체 웨이퍼의 하부가 제1 신장률의 제1 테이프의 영역이고, 또한 그 외측 주위에 제1 신장률보다 낮은 제2 신장률의 제2 테이프가 배치된 상태에서 다이싱 테이프를 잡아늘이기 때문에, 다이싱 테이프를 잡아늘이는 힘이 반도체 웨이퍼가 탑재된 제1 테이프의 영역에 전달되고, 각 칩 형성 영역의 간격을 충분히 넓힐 수 있다. 그 결과, 반도체 칩을 픽업할 때의 인접한 칩끼리의 간섭을 저감할 수 있어, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.

Claims (15)

  1. (a) 제1 신장률을 갖는 제1 테이프와, 상기 제1 신장률보다 낮은 제2 신장률을 갖고, 또한 상기 제1 테이프 상에 설치된 제2 테이프를 갖는 다이싱 테이프를 준비하는 공정과, (b) 상기 다이싱 테이프 상에 접착층을 통해 반도체 웨이퍼를 탑재하는 공정과, (c) 상기 다이싱 테이프 상에서, 또한 상기 반도체 웨이퍼의 외측 주위에 지그를 탑재하는 공정과, (d) 상기 반도체 웨이퍼를 다이싱하는 공정과, (e) 상기 다이싱 테이프를 외주로부터 잡아늘여 칩 간격을 넓히는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제2 테이프에 개구부가 형성되어 있고, 상기 반도체 웨이퍼를 상기 제2 테이프의 개구부 내에 배치하여 상기 제1 테이프와 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 지그는 링형이고, 상기 지그의 개구부의 직경은, 상기 제2 테이프의 개구부의 직경보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제2 테이프 상에 상기 반도체 웨이퍼가 탑재되어 있고, 상기 제2 테이프의 상기 반도체 웨이퍼의 탑재 영역에 복수의 틈이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 틈이 격자형으로 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 접착층이 DAF이고, 상기 반도체 웨이퍼의 이면에 상기 DAF가 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 (d) 공정에서, 상기 반도체 웨이퍼의 스크라이브 영역에 레이저를 조사하고, 상기 레이저에 의해 상기 반도체 웨이퍼를 다이싱하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 지그의 내주면과 상기 반도체 웨이퍼의 단부와의 사이에 간극이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 간극은 20 ㎜ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 지그의 내주면과 상기 반도체 웨이퍼의 단부와의 거리는, 상기 제2 테이프의 내측 단부와 상기 반도체 웨이퍼의 단부와의 거리보다 긴 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 (e) 공정에서, 상온의 분위기에서 상기 다이싱 테이프를 외주로부터 잡아늘이는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 제1 테이프 및 제2 테이프는 수지에 의해 형성되고, 상기 지그는 금속에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 제1 테이프는 폴리올레핀에 의해 형성되고, 상기 제2 테이프는 다른 폴리올레핀 또는 폴리에틸렌테레프탈레이트에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 (e) 공정 후, (f) 개편화된 반도체 칩을 상기 다이싱 테이프로부터 픽업하는 공정과, (g) 상기 픽업된 반도체 칩을 기판 상에 탑재하는 공정과, (h) 상기 반도체 칩의 전극과 상기 기판의 전극을 도전성의 와이어로 접속하는 공정과, (i) 상기 반도체 칩과 상기 와이어를 수지 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 (g) 공정에서, 상기 기판 상에 복수의 반도체 칩을 적층하여 탑재하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070024243A 2006-03-14 2007-03-13 반도체 장치의 제조 방법 KR20070093836A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006068448A JP2007250598A (ja) 2006-03-14 2006-03-14 半導体装置の製造方法
JPJP-P-2006-00068448 2006-03-14

Publications (1)

Publication Number Publication Date
KR20070093836A true KR20070093836A (ko) 2007-09-19

Family

ID=38518420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024243A KR20070093836A (ko) 2006-03-14 2007-03-13 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7563642B2 (ko)
JP (1) JP2007250598A (ko)
KR (1) KR20070093836A (ko)
TW (1) TW200805569A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102126732B1 (ko) 2020-01-22 2020-06-25 (주)글로벌아이앤씨파트너즈 풍향 및 풍속 신호를 이용하여 정상 하중보다 큰 축방향 및 반경방향 외란에 강인한 마그네트 베어링 및 그를 구비하는 풍력발전기

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP4402708B2 (ja) * 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
MY151700A (en) * 2007-10-09 2014-06-30 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
WO2009063825A1 (ja) * 2007-11-16 2009-05-22 Tokyo Seimitsu Co., Ltd. ウェーハ処理装置
JP5307384B2 (ja) * 2007-12-03 2013-10-02 株式会社ディスコ ウエーハの分割方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010232611A (ja) * 2009-03-30 2010-10-14 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2010251480A (ja) * 2009-04-14 2010-11-04 Furukawa Electric Co Ltd:The 半導体装置の製造方法及びウエハ加工用テープ
JP2012079936A (ja) 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US8936969B2 (en) 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法
JP2014011241A (ja) * 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
CN103715117B (zh) * 2012-09-28 2016-11-16 株式会社东芝 半导体装置的制造装置以及半导体装置的制造方法
CN103208451B (zh) * 2013-03-15 2015-10-28 日月光半导体制造股份有限公司 芯片顶起的方法及模块
JP6270671B2 (ja) * 2014-09-17 2018-01-31 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
JP6328029B2 (ja) * 2014-10-22 2018-05-23 株式会社ディスコ バイト切削装置
DE102016211044B4 (de) * 2016-06-21 2024-02-15 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
JP7090066B2 (ja) * 2016-07-13 2022-06-23 ユニバーサル インスツルメンツ コーポレーション モジュール式ダイ取扱いシステム
JP6844992B2 (ja) * 2016-11-24 2021-03-17 株式会社ディスコ ウェーハの加工方法
JP6779576B2 (ja) * 2016-12-27 2020-11-04 株式会社ディスコ 粘着テープ、被加工物の加工方法、及び粘着テープ貼着装置
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法
JP7365760B2 (ja) * 2018-05-14 2023-10-20 株式会社ディスコ ウェーハの加工方法
JP7479117B2 (ja) * 2018-05-14 2024-05-08 株式会社ディスコ ウェーハの加工方法
JP7479116B2 (ja) * 2018-05-14 2024-05-08 株式会社ディスコ ウェーハの加工方法
JP7139038B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7139039B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2019212818A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212816A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212817A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP7503886B2 (ja) * 2018-11-06 2024-06-21 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7343402B2 (ja) * 2020-01-08 2023-09-12 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法およびエキスパンド装置
JPWO2022153878A1 (ko) * 2021-01-13 2022-07-21

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JPH10242084A (ja) * 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
WO2004100240A1 (ja) * 2003-05-12 2004-11-18 Tokyo Seimitsu Co., Ltd. 板状部材の分割方法及び分割装置
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
JP4505789B2 (ja) 2004-02-10 2010-07-21 株式会社東京精密 チップ製造方法
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4769429B2 (ja) * 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4754278B2 (ja) * 2005-06-23 2011-08-24 リンテック株式会社 チップ体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102126732B1 (ko) 2020-01-22 2020-06-25 (주)글로벌아이앤씨파트너즈 풍향 및 풍속 신호를 이용하여 정상 하중보다 큰 축방향 및 반경방향 외란에 강인한 마그네트 베어링 및 그를 구비하는 풍력발전기

Also Published As

Publication number Publication date
US7563642B2 (en) 2009-07-21
JP2007250598A (ja) 2007-09-27
US20070218651A1 (en) 2007-09-20
TW200805569A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
KR20070093836A (ko) 반도체 장치의 제조 방법
KR101043836B1 (ko) 반도체 장치의 제조 방법
US7115446B2 (en) Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same
JP5955392B2 (ja) 金属成形体とパワー半導体の間に、太径ワイヤ又はストリップとのボンディングに使用する接続部を形成する方法
JP4719042B2 (ja) 半導体装置の製造方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
KR20030067562A (ko) 반도체 장치의 제조방법
JP6985077B2 (ja) ウエーハの加工方法
JP2013038214A (ja) 半導体装置の製造方法
JPH1167699A (ja) 半導体装置の製造方法
US10658240B1 (en) Semiconductor die singulation
JP2008103390A (ja) 半導体装置の製造方法
JPH11163006A (ja) ペレットボンディング方法
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP4515129B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP2017084903A (ja) 半導体装置の製造方法
JP2011054648A (ja) 半導体装置の製造方法
US20100289129A1 (en) Copper plate bonding for high performance semiconductor packaging
KR20210095863A (ko) 반도체 장치의 제조 방법
TWI832923B (zh) 半導體裝置之製造方法
JP2006140303A (ja) 半導体装置の製造方法
JP2012084784A (ja) 半導体装置の製造方法並びにそれに用いるダイボンディングフィルム及びそのダイボンディングフィルムを用いた半導体装置
JP4668729B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid