CN103208451B - 芯片顶起的方法及模块 - Google Patents

芯片顶起的方法及模块 Download PDF

Info

Publication number
CN103208451B
CN103208451B CN201310085293.3A CN201310085293A CN103208451B CN 103208451 B CN103208451 B CN 103208451B CN 201310085293 A CN201310085293 A CN 201310085293A CN 103208451 B CN103208451 B CN 103208451B
Authority
CN
China
Prior art keywords
chip
jacked
jack
width
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310085293.3A
Other languages
English (en)
Other versions
CN103208451A (zh
Inventor
徐沛妤
洪嘉临
花霈馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310085293.3A priority Critical patent/CN103208451B/zh
Publication of CN103208451A publication Critical patent/CN103208451A/zh
Application granted granted Critical
Publication of CN103208451B publication Critical patent/CN103208451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

芯片顶起模块用以顶起待顶起芯片。待顶起芯片与第一芯片之间形成第一切割道,而与第二芯片之间形成第二切割道。芯片顶起模块包括影像撷取装置、顶针装置及控制单元。影像撷取装置撷取第一切割道及第二切割道的影像。顶针装置用以顶起待顶起芯片。控制单元计算第一切割道的第一宽度及第二切割道的第二宽度、判断第一宽度及第二宽度是否小于安全宽度、若第一宽度及第二宽度大于安全宽度,则控制顶针装置一次顶起待顶起芯片以及若第一宽度与该第二宽度至少一者等于或小于安全宽度,则控制顶针装置分次顶起待顶起芯片。

Description

芯片顶起的方法及模块
技术领域
本发明是有关于一种芯片顶起的方法及模块,且特别是有关于一种可改善顶起失败的芯片顶起的方法及模块。
背景技术
为符合未来芯片产品轻、薄、短、小的设计需求,芯片尺寸及厚度、凸块尺寸及间距等亦随之薄化及缩小,甚至,多颗芯片堆迭的3D产品封装需求亦开始显现。
晶圆于切割工艺中分离成多个芯片并于芯片之间形成切割道,其中为了提高晶圆的利用率,芯片之间的切割道越来越窄,使芯片与芯片之间的距离也相对越来越接近,容易导致后续在取芯片时的顶起芯片过程中,芯片彼此碰撞造成芯片损坏的问题。
发明内容
本发明有关于一种用于芯片顶起的方法及模块,可改善顶起芯片过程中芯片碰撞的问题。
根据本发明,提出一种芯片顶起的方法。方法包括以下步骤。提供一芯片顶起模块,芯片顶起模块包括一影像撷取装置及一顶针装置;提供一待顶起芯片、一第二芯片及一第二芯片,其中待顶起芯片与第二芯片之间形成一第一切割道,而待顶起芯片与第二芯片之间形成一第二切割道;影像撷取装置撷取第一切割道的影像;影像撷取装置撷取第二切割道的影像;计算第一切割道的一第一宽度及第二切割道的一第二宽度;判断第一宽度及第二宽度是否小于一安全宽度;若第一宽度及第二宽度大于安全宽度,一次顶起待顶起芯片;以及,若第一宽度与第二宽度至少一者等于或小于安全宽度,分次顶起待顶起芯片。
根据本发明,提出一种芯片顶起模块。芯片顶起模块用以顶起一待顶起芯片。待顶起芯片与一第一芯片之间形成一第一切割道,而与一第二芯片之间形成一第二切割道。芯片顶起模块包括一影像撷取装置、一顶针装置及一控制单元。影像撷取装置撷取第一切割道及第二切割道的影像。顶针装置用以顶起待顶起芯片。控制单元计算第一切割道的一第一宽度及第二切割道的一第二宽度、判断第一宽度及第二宽度是否小于一安全宽度、若第一宽度及第二宽度大于安全宽度,则控制顶针装置一次顶起待顶起芯片以及若第一宽度与该第二宽度至少一者等于或小于安全宽度,则控制顶针装置分次顶起待顶起芯片。
为让本发明的上述内容能更明显易懂,下文特举实施例,并配合附图,作详细说明如下:
附图说明
图1A至1H绘示依照本发明一实施例的芯片顶起的过程图。
图2A至2D绘示依照本发明另一实施例的芯片顶起的过程图。
图3A绘示依照本发明另一实施例的影像撷取装置的仰视图。
图3B绘示图3A的影像撷取装置所撷取的影像示意图。
图4A绘示依照本发明另一实施例的影像撷取装置的仰视图。
图4B绘示图4A的影像撷取装置所撷取的影像示意图。
主要元件符号说明:
100:芯片顶起模块
110:影像撷取装置
111:第一镜头
112:第二镜头
113:第三镜头
114:第四镜头
120:顶针装置
121:第一顶针
122:第二顶针
123:第三顶针
130:控制单元
200:芯片
200′:待顶起芯片
200b:底面
200s1:第一侧
200s2:第二侧
200s3:第三侧
200s4:第四侧
201:第一芯片
202:第二芯片
203:第三芯片
204:第四芯片
300:黏贴膜
C1:间隙
L1、Y1t:间距
M1:定位标记
P1:第一切割道
P2:第二切割道
P3:第三切割道
P4:第四切割道
S1:转动支点
S2:接触点
T1:厚度
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
Y1、Y2:实际伸出长度
Y2”:伸出长度
Y1’、Y2’:最大可伸出长度
θ1、θ2:接触角度
具体实施方式
请参照图1A至1H,其绘示依照本发明一实施例的芯片顶起的过程图。
如图1A所示,提供数个芯片200及黏贴膜300,其中芯片200黏贴于黏贴膜300上。在切割工艺后,此些芯片200之间形成数个切割道。以其中的待顶起芯片200’、第一芯片201、第二芯片202、第三芯片203及第四芯片204为例来说,待顶起芯片200’与第一芯片201之间形成第一切割道P1、与第二芯片202之间形成第二切割道P2、与第三芯片203之间形成第三切割道P3且与第四芯片204之间形成第四切割道P4。待顶起芯片200’具有相对的第一侧200s1与第二侧200s2以及相对的第三侧200s3与第四侧200s4,其中第一侧200s1、第二侧200s2、第三侧200s3及第四侧200s4分别由第一切割道P1、第二切割道P2、第三切割道P3及第四切割道P4所形成。
如图1B所示,提供芯片顶起模块100,芯片顶起模块100包括影像撷取装置110、顶针装置120及控制单元130,其中芯片200及黏贴膜300位于顶针装置120上方,并透过影像撷取装置110监控芯片200。如图1B中局部1B’的仰视图,影像撷取装置110包括第一镜头111、第二镜头112、第三镜头113及第四镜头114,其可撷取此些芯片之间的切割道的影像。
请参照图1C,其绘示图1B的影像撷取装置所撷取的切割道影像的示意图。影像撷取装置110监控待顶起芯片200’、第一芯片201及第二芯片202上方后,在一次的拍摄中,同时撷取第一切割道P1、第二切割道P2、第三切割道P3及第四切割道P4的影像。
然后,控制单元130计算第一切割道P1的第一宽度W1、第二切割道P2的第二宽度W2、第三切割道P3的第三宽度W3及第四切割道P4的第四宽度W4。控制单元130依据宽度W1、W2、W3及W4控制顶针装置120顶起待顶起芯片200’的方式。以第一宽度W1及第二宽度W2为例来说,控制单元130判断第一宽度W1及第二宽度W2是否小于一安全宽度,此安全宽度待顶起芯片一次顶起的情况下,仍不致碰撞到邻近芯片的宽度。本例的安全宽度以50微米为例,然亦可为其它任意宽度值。若第一宽度W1及第二宽度W2大于此安全宽度,则控制单元130控制顶针装置120一次顶起待顶起芯片200’。若第一宽度W1与第二宽度W2中至少一者等于或小于安全宽度,则控制单元130控制顶针装置120分次顶起待顶起芯片200’。
此外,控制单元130例如是单芯片控制器(Single-Chip Microcomputer),又称微控制器(Microcontroller),其是把中央处理器、存储器、定时/计数器(Timer/Counter)、各种输入输出接口等都整合在一块集成电路芯片上的微型电脑。本发明对控制单元130的种类不加以限制,只要是可完成上述功能的集成电路、芯片、控制器、处理器及/或电路模块等,皆可作为本发明实施例的控制单元130。
如图1D所示,控制单元130判断出第一宽度W1小于第二宽度W2且小于安全距离,则控制顶针装置120先顶起待顶起芯片200’的第一侧200s1。在顶起待顶起芯片200’前,控制单元130可先控制顶针装置120接触到黏贴膜300,以支撑黏贴膜300,如此可提升待顶起芯片200’被顶起过程的稳定性。
顶针装置120包括至少一第一顶针121,第一顶针121分布于顶针装置120的第一边缘。第一顶针121伸出后接触到待顶起芯片200’的底面200b,使待顶起芯片200’的第一侧200s1相对第二侧200s2往上转动。在待顶起芯片200’的第一侧200s1往上转动过程中,第二侧200s2也会往邻近的第二芯片202靠近。本例中,数根第一顶针121沿第一侧200s1的延伸长度配置,而增加与待顶起芯片200’的接触范围,进而稳定地顶起待顶起芯片200’。
如图1E所示,在待顶起芯片200’的第二侧200s2尚未接触到邻近的第二芯片202前,持续顶起待顶起芯片200’的第一侧200s1。在第二侧200s2与邻近的第二芯片202间隔一安全间隙C1时,第一顶针121停止伸出,避免第二侧200s2接触到邻近的第二芯片202,进而避免后续第二侧200s2被顶起时干涉到邻近的第二芯片202而导致顶起失败。
如图1E的放大图所示,假设待顶起芯片200’接触(图中虚线处)到邻近的第二芯片202,此时接触角度θ2由下式(1)决定。
θ 2 = sin - 1 ( W 2 T 1 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ( 1 )
Y1′=(tanθ2×L1)..........................................(2)
式(1)中,T1为待顶起芯片200’的厚度,而L1为第一顶针121与第二顶针122的横向间距。第一顶针121的最大可伸出长度Y1’可由上式(2)决定。
当第一顶针121的实际伸出长度Y1(图1E)等于或大于最大可伸出长度Y1’时,待顶起芯片200’会接触到邻近的第二芯片202,如局部放大图中虚线200’所示。也就是说,只要顶针装置120控制第一顶针121的实际伸出长度Y1(图1E)不大于最大可伸出长度Y1’,即可避免待顶起芯片200’干涉邻近的第二芯片202,进而避免负面地影响到后续顶起动作。
本例中,顶针装置120可持续待顶起芯片200’,直到待顶起芯片200’的邻近第一侧200s1的底面200b高于邻近的第一芯片201。
如图1F所示,当邻近第一侧200s1的底面200b高于邻近的第一芯片201,控制单元130停止驱动第一顶针121,并控制顶针装置120顶起待顶起芯片200’的第二侧200s2。顶针装置120包括至少一第二顶针122,第二顶针122分布于顶针装置120的第二边缘。第二顶针122伸出后接触到待顶起芯片200’的底面200b,使待顶起芯片200’的第二侧200s2往上转动。本例中,数根第二顶针122沿第二侧200s2的延伸长度(垂直于纸面)配置,而增加与待顶起芯片200’的接触范围,进而稳定地顶起待顶起芯片200’。
如图1G所示,第二顶针122持续顶起待顶起芯片200’的第二侧200s2,直到待顶起芯片200’的第一侧200s1与第二侧200s2位于水平方位。
如图1H所示,当待顶起芯片200’处于水平方位时,顶针装置120同时顶起待顶起芯片200’的第一侧200s1与第二侧200s2。顶针装置120包括数根第三顶针123,此些第三顶针123的区域对应待顶起芯片200’的第一侧200s1与第二侧200s2之间的区域。第三顶针123伸出后一接触到待顶起芯片200’的底面200b,然后第一顶针121、第二顶针122及第三顶针123同时伸出,而同时顶起第一侧200s1与第二侧200s2,使待顶起芯片200’被顶起过成尽可能保持在水平方位,其中第三顶针123可与第二顶针同时作动或待第二顶针122与第一顶针121水平时再伸出至与第一顶针及第二顶针水平的高度。
在待顶起芯片200’的底面200b被顶起而高于邻近的芯片后,一拿取工具(未绘示)拿取(pick up)待顶起芯片200’,使待顶起芯片200’脱离黏贴膜300(图1B)。接着,芯片顶起模块100可对其它芯片重复相同动作,以一一拿取其它芯片。
另一例中,芯片200包括定位标记M1(绘示于图1A),在顶起待顶起芯片200’之前,影像撷取装置110可撷取定位标记M1的影像,以执行一芯片对位,确认第一颗要拿取的芯片。以顶起待顶起芯片200’第一颗要拿取的芯片为例来说,控制单元130可依据定位标记M1的影像,驱动顶起待顶起芯片200’位于影像撷取装置110下方,然后进行上述顶起步骤。
另一例中,控制单元130亦可控制顶针装置120分次顶起待顶起芯片200’的第三侧200s3及第四侧200s4。顶起过程相似于顶起待顶起芯片200’的第一侧200s1及第二侧200s2的过程,容此不再赘述。
请参照图2A至2D,其绘示依照本发明另一实施例的芯片顶起的过程图。
如图2A所示,顶针装置120顶起待顶起芯片200’的第一侧200s1,直到待顶起芯片200’的第一侧200s1高于第二侧200s2。
如图2B所示,在待顶起芯片200’的底面200b高于邻近的第一芯片201前,第一顶针121停止伸出;接着,顶针装置120的第二顶针122顶起待顶起芯片200’的第二侧200s2,直到待顶起芯片200’的第二侧200s2高于第一侧200s1,但底面200b仍可低于邻近的第二芯片202。
第二顶针122的最大可伸出长度Y2’可由下式(3)决定。
Y2′=Y1t+Y2″-t..................................................(3)
Y2″=tanθ1×L1.................................................(4)
式(3)中,间距Y1t为顶针装置120的第一顶针121从接触面120u(与黏贴膜300的接触面)至待顶起芯片200’的第二侧200s2的转动支点S1的直向间距,其值实质上为第一顶针121的实际伸出长度Y1与黏贴膜300的膜厚t之和。伸出长度Y2”当待顶起芯片200’接触到邻近的第一芯片201时(如局部放大图中虚线200’所示),转动支点S1与接触点S2(黏贴膜300的上表面与待顶起芯片200’的接触点)的直向间距(此直向间距未绘示于图2B),其可由式(4)决定。由于第二顶针122的实际伸出长度Y2从顶针装置120与黏贴膜300的接触面120u起算至接触到黏贴膜300的下表面为止,为使第二顶针122的最大可伸出长度Y2’的终点基准与第二顶针122的实际伸出长度Y2的终点基准(黏贴膜300的下表面)相同,故式(3)的最大可伸出长度Y2’需要减去黏贴膜300的膜厚t;然,当膜厚甚小或不影响芯片顺利顶起时,式(3)中的膜厚t亦可选择性省略。
式(4)中,间距L1为第一顶针121与第二顶针122的横向间距,而接触角度θ1为待顶起芯片200’的第一侧200s1接触到邻近的第一芯片201时,待顶起芯片200’的第一侧200s1与邻近的第一芯片201之间的夹角。
当第二顶针122的实际伸出长度Y2(图2B)等于或大于最大可伸出长度Y2’时,待顶起芯片200’会接触到邻近的第一芯片201。也就是说,只要第二顶针122的实际伸出长度Y2(图2B)不大于最大可伸出长度Y2’,即可避免待顶起芯片200’干涉到邻近的第一芯片201。
如图2C所示,顶针装置120的第一顶针121再次顶起待顶起芯片200’的第一侧200s1,直到待顶起芯片200’的第一侧200s1高于第二侧200s2且待顶起芯片200’的邻近第一侧200s1的底面200b高于邻近的第一芯片201。本步骤中,顶针装置120的第一顶针121的最大可伸出长度可依上式(3)及(4)的概念决定,容此不再赘述。
如图2D所示,顶针装置120再次顶起待顶起芯片200’的第二侧200s2,直到待顶起芯片200’的第一侧200s1与第二侧200s2位于一水平方位。
本例中,共顶起待顶起芯片200’四次而使待顶起芯片200’位于水平方位。另一例中,顶起待顶起芯片200’位于水平方位的次数可多于四次,举例来说,在图2C的步骤中,待顶起芯片200’邻近第一侧200s1的底面200b可不高于邻近的第一芯片201;然后,再依序顶起待顶起芯片200’的第二侧200s2及第一侧200s1,直到待顶起芯片200’的底面200b高于邻近的第一芯片201与第二芯片202,在此设计下,顶起待顶起芯片200’位于水平方位的次数超过四次。再一例中,顶起待顶起芯片200’位于水平方位的次数可少于四次,举例来说,在图2B的步骤中,待顶起芯片200’邻近第二侧200s2的底面200b可高于邻近的第二芯片202;然后,再顶起待顶起芯片200’的第一侧200s1,直到待顶起芯片200’的底面200b高于邻近的第一芯片201与第二芯片202,在此设计下,顶起待顶起芯片200’位于水平方位的次数为三次。
然后,当待顶起芯片200’位于一水平方位,顶针装置120可同时顶起待顶起芯片200’的第一侧200s1及第二侧200s2,此动作相似于图1H。
此外,本实施例的其它步骤相似于图1A至1H的对应步骤,容此不再缀述。
请参照图3A,其绘示依照本发明另一实施例的影像撷取装置的仰视图。影像撷取装置110包括二镜头,如第一镜头111及第二镜头112。当影像撷取装置110位于待顶起芯片200’上方,第一镜头111与第二镜头112的区域分别对应待顶起芯片200’的相对二对角。
请参照图3B,其绘示图3A的影像撷取装置所撷取的影像示意图。第一镜头111可撷取第一切割道P1的影像及第四切割道P4的影像,而第二镜头112可撷取第二切割道P2及第三切割道P3的影像。本例中,第一切割道P1的影像、第二切割道P2的影像、第三切割道P3的影像、第四切割道P4的影像及可于一次拍摄中,由第一镜头111及第二镜头112同时撷取。
请参照图4A,其绘示依照本发明另一实施例的影像撷取装置的仰视图。影像撷取装置110包括三镜头,如第一镜头111、第二镜头112及第三镜头113,其沿直线排列。当影像撷取装置110位于待顶起芯片200’上方,第一镜头111及第二镜头112的区域分别对应待顶起芯片200’的相对二对角,而第三镜头113的区域对应于待顶起芯片200’的定位标记M1的区域。
请参照图4B,其绘示图4A的影像撷取装置所撷取的影像示意图。第一镜头111可撷取第一切割道P1的影像及第四切割道P4的影像,第二镜头112可撷取第二切割道P2及第三切割道P3的影像,而第三镜头113可撷取定位标记M1的影像。本例中,第一切割道P1的影像、第二切割道P2的影像、第三切割道P3的影像、第四切割道P4的影像及定位标记M1的影像可于一次拍摄中,由第一镜头111、第二镜头112及第三镜头113同时撷取。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (12)

1.一种芯片顶起的方法,其特征在于,包括:
提供一芯片顶起模块,该芯片顶起模块包括一影像撷取装置及一顶针装置;
提供一待顶起芯片、一第一芯片及一第二芯片,其中该待顶起芯片与该第一芯片之间形成一第一切割道,而该待顶起芯片与该第二芯片之间形成一第二切割道;
该影像撷取装置撷取该第一切割道的影像;
该影像撷取装置撷取该第二切割道的影像;
计算该第一切割道的一第一宽度及该第二切割道的一第二宽度;
判断该第一宽度及该第二宽度是否小于一安全宽度;
若该第一宽度及该第二宽度大于该安全宽度,一次顶起该待顶起芯片;以及
若该第一宽度与该第二宽度至少一者等于或小于该安全宽度,分次顶起该待顶起芯片。
2.如权利要求1所述的方法,其特征在于,于分次顶起该待顶起芯片步骤包括:
该顶针装置顶起该待顶起芯片的一第一侧,其中该第一侧面向该第一宽度与该第二宽度较小者的一侧;以及
于该顶针装置顶起该待顶起芯片的该第一侧后,该顶针装置顶起该待顶起芯片的一第二侧,其中该第二侧相对该第一侧,且该第二侧面向该第一宽度与该第二宽度较大者的一侧。
3.如权利要求2所述的方法,其特征在于,于该顶针装置顶起该待顶起芯片的该第一侧的步骤包括:
在该待顶起芯片的该第二侧尚未接触到邻近的该芯片前,持续顶起该待顶起芯片的该第一侧。
4.如权利要求2所述的方法,其特征在于,于该顶针装置顶起该待顶起芯片的该第二侧的步骤包括:
该顶针装置顶起该待顶起芯片的该第二侧,直到该待顶起芯片的该第一侧与该第二侧位于一水平方位;
该方法更包括:
该顶针装置同时顶起该待顶起芯片的该第一侧与该第二侧。
5.如权利要求2所述的方法,其特征在于,于该顶针装置顶起该待顶起芯片的该第二侧的步骤中包括:
该顶针装置顶起该待顶起芯片的该第二侧,直到该待顶起芯片的邻近该第二侧的底面高于该第二芯片;
该方法更包括:
该顶针装置顶起该待顶起芯片的该第一侧,直到该待顶起芯片的该底面高于该第一芯片及该第二芯片。
6.如权利要求2所述的方法,其特征在于,该顶针装置包括数个第一顶针及数个第二顶针;
于该顶针装置顶起该待顶起芯片的该第一侧的步骤中,该顶针装置驱动该些第一顶针顶起该待顶起芯片的该第一侧;以及
于该顶针装置顶起该待顶起芯片的该第二侧的步骤中,该顶针装置停止驱动该些第一顶针并驱动该些第二顶针顶起该待顶起芯片的该第二侧。
7.如权利要求1所述的方法,其特征在于,该影像撷取装置撷取该第一切割道的影像的步骤与该影像撷取装置撷取该第二切割道的影像的步骤同时进行。
8.如权利要求1所述的方法,其特征在于,该待顶起芯片具有一定位标记,该方法更包括:
该影像撷取装置撷取该定位标记的影像;以及
依据该定位标记的影像,驱动该待顶起芯片于该影像撷取装置的下方。
9.一种芯片顶起模块,其特征在于,用以顶起一待顶起芯片,该待顶起芯片与一第一芯片之间形成一第一切割道,而与一第二芯片之间形成一第二切割道,该芯片顶起模块包括:
一影像撷取装置,撷取该第一切割道及该第二切割道的影像;
一顶针装置,用以顶起该待顶起芯片;
一控制单元,计算该第一切割道的一第一宽度及该第二切割道的一第二宽度、判断该第一宽度及该第二宽度是否小于一安全宽度、若该第一宽度及该第二宽度大于该安全宽度,则控制该顶针装置一次顶起该待顶起芯片,以及若该第一宽度与该第二宽度至少一者等于或小于该安全宽度,则控制该顶针装置分次顶起该待顶起芯片。
10.如权利要求9所述的芯片顶起模块,其特征在于,该待顶起芯片具有一定位标记,该影像撷取装置用以撷取该定位标记的影像;该控制单元依据该定位标记的影像,驱动该待顶起芯片至该影像撷取装置的下方。
11.如权利要求9所述的芯片顶起模块,其特征在于,该影像撷取装置包括一第一镜头及一第二镜头;该第一镜头用以同时撷取该第一切割道的影像与一第四切割道的影像,而该第二镜头用以同时撷取该第二切割道的影像、一第三切割道的影像与一定位标记的影像。
12.如权利要求9所述的芯片顶起模块,其特征在于,该影像撷取装置包括一第一镜头、一第二镜头及一第三镜头;该第一镜头用以撷取该第一切割道的影像与一第四切割道的影像;该第二镜头用以撷取该第二切割道的影像与一第三切割道的影像;而该第三镜头用以撷取一定位标记的影像。
CN201310085293.3A 2013-03-15 2013-03-15 芯片顶起的方法及模块 Active CN103208451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310085293.3A CN103208451B (zh) 2013-03-15 2013-03-15 芯片顶起的方法及模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310085293.3A CN103208451B (zh) 2013-03-15 2013-03-15 芯片顶起的方法及模块

Publications (2)

Publication Number Publication Date
CN103208451A CN103208451A (zh) 2013-07-17
CN103208451B true CN103208451B (zh) 2015-10-28

Family

ID=48755632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310085293.3A Active CN103208451B (zh) 2013-03-15 2013-03-15 芯片顶起的方法及模块

Country Status (1)

Country Link
CN (1) CN103208451B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359144A (zh) * 2000-12-11 2002-07-17 株式会社东芝 半导体芯片的拾取装置及其拾取方法
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN102024668A (zh) * 2009-09-10 2011-04-20 由田新技股份有限公司 晶片顶出装置与取像装置的组合

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915613B2 (ja) * 2002-07-01 2007-05-16 松下電器産業株式会社 ウェハシート上のチップのピックアップ装置及びピックアップ方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP2008078411A (ja) * 2006-09-21 2008-04-03 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
KR100879951B1 (ko) * 2007-07-02 2009-01-23 희성전자 주식회사 측면 조광형 백라이트 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359144A (zh) * 2000-12-11 2002-07-17 株式会社东芝 半导体芯片的拾取装置及其拾取方法
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN102024668A (zh) * 2009-09-10 2011-04-20 由田新技股份有限公司 晶片顶出装置与取像装置的组合

Also Published As

Publication number Publication date
CN103208451A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
CN105511679B (zh) 玻璃基板、触控显示屏及触控压力计算方法
US10186490B2 (en) Manufacturing method of display panel and bonding cutting device
US9971431B2 (en) Instruction signal generation apparatus, flexible device and bend detection method
CN103278946B (zh) 偏光板正反面的检测方法
CN202088619U (zh) 触控板贴合机点胶路径规划系统
US20180074642A1 (en) Touch display panel, driving method thereof and touch display device
CN107919059A (zh) 显示基板、显示面板和显示装置
CN101609635B (zh) 液晶面板测试模组及液晶面板失效模式分析方法
CN103208451B (zh) 芯片顶起的方法及模块
US10878557B2 (en) Device for detecting defect and method of driving the same
CN202549806U (zh) 供太阳能硅晶片导引的导引装置及其检测机台
CN203824509U (zh) 一种检测键合准确性的测试结构
TWI360854B (en) Carrier wafer position device and examination meth
US20160351091A1 (en) Probe assembly and detecting device comprising the same
CN113066917B (zh) 一种芯片固晶方法及终端
TW200820409A (en) Integrated circuit structure, display module, and inspection method thereof
WO2014081694A1 (en) Detecting defects within photovoltaic modules
TWI420614B (zh) 立體佈局晶粒之檢測方法
TW201234670A (en) Dispenser manufacturing method of the LED package
CN203259741U (zh) 一种检测线路结构、显示面板以及显示装置
CN102184054A (zh) 多触摸点识别方法及装置
US20150303162A1 (en) Integrated circuit chip and display apparatus
CN105469085A (zh) 板卡图像获取方法和系统
TW200901490A (en) Inspection method for solar cell and wafer, and system thereof
CN104201131A (zh) 评估多晶硅栅极缺失缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant