KR20210157200A - 칩 본딩 장치 - Google Patents

칩 본딩 장치 Download PDF

Info

Publication number
KR20210157200A
KR20210157200A KR1020200075189A KR20200075189A KR20210157200A KR 20210157200 A KR20210157200 A KR 20210157200A KR 1020200075189 A KR1020200075189 A KR 1020200075189A KR 20200075189 A KR20200075189 A KR 20200075189A KR 20210157200 A KR20210157200 A KR 20210157200A
Authority
KR
South Korea
Prior art keywords
bonding
cavity
disposed
heater
region
Prior art date
Application number
KR1020200075189A
Other languages
English (en)
Inventor
김준형
이중하
박상하
김성협
임경빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200075189A priority Critical patent/KR20210157200A/ko
Priority to US17/166,805 priority patent/US11837573B2/en
Publication of KR20210157200A publication Critical patent/KR20210157200A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75312—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Abstract

본 개시의 일 실시예는, 기판에 배치된 반도체 칩에 본딩 하중을 인가하며, 상기 반도체 칩을 향하여 배치된 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면 중 상기 반도체 칩과 맞닿는 영역에 돌출부가 배치되며. 상기 제2 면에는 상기 돌출부와 중첩되는 영역 내에 캐비티가 배치된 본딩 툴(bondging tool); 상기 캐비티를 커버하도록 상기 본딩 툴의 상기 제2 면에 접하여 배치되며, 상기 본딩 툴을 가열하는 히터; 및 상기 히터의 상부에 배치되어 상기 본딩 하중을 전달하는 본딩 헤드(bonding head);를 포함하며, 상기 캐비티는 저면에서 돌출되어 상기 캐비티의 내부 공간을 구획하는 격벽 구조를 포함하는 칩 본딩 장치를 제공한다.

Description

칩 본딩 장치{CHIP BONDING APPARATUS}
본 개시는 칩 본딩 장치에 관한 것이다.
전자제품이 소형화되면서 와이어 본딩을 사용하지 않는 플립칩(flip chip) 형태의 반도체 칩이 널리 사용되고 있다. 이와 같은 플립칩 형태의 반도체 칩은 반도체 칩의 하면에 다수의 전극이 형성되며, 솔더 범프를 통해 실장되는 기판에 형성된 접속 단자와 본딩된다.
플립칩 형태의 반도체 칩을 본딩하는 방법으로서 열압착 본딩(thermal compression bonding) 방법이 사용되고 있다. 이와 같은 열 압착 본딩은 본딩 툴 (bonding tool)및 히터(heater)를 구비한 본딩 헤드(bonding head)를 통해 이루어지며, 본딩 툴로 반도체 칩을 가압한 상태에서 히터를 가열하여 반도체 칩을 가열하는 방법이다. 따라서, 높은 실장 품질을 위해서는, 반도체 칩을 전체적으로 균일하게 가압 및 가열해야 한다. 그러나, 히터의 열이 본딩 툴을 통해 반도체 칩에 전도되는 과정에서, 본딩 툴에 의해 반도체 칩이 불균일하게 가열되어 반도체 칩에 변형이 생기거나 본딩 불량이 발생하는 문제가 있었다.
본 개시에서 해결하려는 과제는, 반도체 칩을 균일하게 가열하여 반도체 칩에 발생하는 반도체 칩의 변형이나 본딩 불량이 감소된 칩 본딩 장치를 제공하는데 있다.
본 개시의 일 실시예는, 기판에 배치된 반도체 칩에 본딩 하중을 인가하며, 상기 반도체 칩을 향하여 배치된 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면 중 상기 반도체 칩과 맞닿는 영역에 돌출부가 배치되며. 상기 제2 면에는 상기 돌출부와 중첩되는 영역 내에 캐비티가 배치된 본딩 툴(bondging tool); 상기 캐비티를 커버하도록 상기 본딩 툴의 상기 제2 면에 접하여 배치되며, 상기 본딩 툴을 가열하는 히터; 및 상기 히터의 상부에 배치되어 상기 본딩 하중을 전달하는 본딩 헤드(bonding head);를 포함하며, 상기 캐비티는 저면에서 돌출되어 상기 캐비티의 내부 공간을 구획하는 격벽 구조를 포함하는 칩 본딩 장치를 제공한다.
본 개시의 일 실시예는, 제1 면 및 상기 제1 면과 대향하는 제2 면을 가지며 상기 제1 및 제2 면을 관통하는 제1 트렌치에 의해 서로 이격되고, 제1 온도로 가열되는 제1 영역 및 상기 제1 영역의 둘레에 배치되며 상기 제1 온도 보다 높은 제2 온도로 가열되는 제2 영역을 갖는 히터; 상기 제1 면에 접하여 배치되며 상기 제1 트렌치에서 연장된 제2 트렌치를 갖는 제3 면 및 상기 제3 면에 대향하며 피본딩물과 접하여 본딩 하중을 인가하는 제4 면을 갖는 본딩 툴(bonding tool); 및 상기 히터의 제2 면 상에 배치되어 상기 본딩 하중을 전달하는 본딩 헤드(bonding head);를 포함하는 칩 본딩 장치를 제공한다.
본딩하는 반도체 칩의 변형이나 본딩 불량이 감소된 칩 본딩 장치를 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 개시의 일 실시예에 따른 칩 본딩 장치의 개략적인 측면도이다.
도 2는 도 1에 도시된 본딩 툴의 사시도이다.
도 3은 도 2의 I-I'를 따라 절개한 측단면도이다.
도 4(a) 및 도 4(b)는 본 개시의 일 실시예에 따른 칩 본딩 장치에 채용 가능한 다양한 본딩 툴을 나타나는 단면도들이다.
도 5는 도 1의 칩 본딩 장치로 칩을 본딩하는 과정을 도시한 도면이다.
도 6(a) 및 도 6(b)는 비교예와 본 개시의 일 실시예에 따른 칩 본딩 장치로 본딩된 칩의 표면온도 그래프이다.
도 7은 본 개시의 일 실시예에 따른 칩 본딩 장치의 개략적인 측면도이다.
도 8은 도 7에 도시된 히터와 본딩 툴을 도시한 일부 분해 사시도이다.
도 9는 도 8의 II-II'를 따라 절개한 측단면도이다.
도 10은 도 8의 칩 본딩 장치로 칩을 본딩하는 과정을 도시한 도면이다.
도 11(a) 및 도 11(b)는 본 개시의 일 실시예에 따른 칩 본딩 장치에 채용 가능한 다양한 히터를 나타나는 단면도들이다.
도 12 및 도 13은 본 개시의 일 실시예에 따른 칩 본딩 장치의 다양한 예이다.
도 14(a)는 비교예의 칩 본딩 장치로 본딩된 칩의 표면온도 그래프이다.
도 14(b)는 본 개시의 일 실시예에 따른 칩 본딩 장치로 본딩된 칩의 표면온도 그래프이다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명하기로 한다.
도 1은 본 개시의 일 실시예에 따른 칩 본딩 장치의 개략적인 측면도이고, 도 2는 도 1에 도시된 본딩 툴의 사시도이고, 도 3은 도 2의 I-I'를 따라 절개한 측단면도이다.
도 1을 참조하면, 본 실시예에 따른 칩 본딩 장치(10)는 웨이퍼와 같은 기판(W)에 피본딩물인 반도체 칩(C1, C2, C3)을 본딩하여 실장하는 장치이다. 칩 본딩 장치(10)는 반도체 칩(C1, C2, C3)에 열과 압력을 전달하여 열압착하며 일면에 캐비티(CA)가 구비된 본딩 툴(bonding tool)(100)과, 캐비티(CA)를 덮도록 배치되며 본딩 툴(100)에 연결되어 열을 전달하는 히터(heater)(200)와, 히터(200)에 연결되어 본딩 툴(100)에 압력을 전달하는 본딩 헤드(bongding head)(300)를 포함할 수 있다. 또한, 칩 본딩 장치(10)는 히터(200) 및 본딩 헤드(300)를 관통하는 통공(TH1) 및, 통공(TH1)과 연결되어 캐비티(CA) 내에 기체를 주입 또는 배기하여 캐비티(CA)의 내부 압력을 조절할 수 있는 압력제어부(400)가 더 포함될 수 있다.
반도체 칩(C1, C2, C3)이 본딩되는 기판(W)은 척 테이블과 같은 스테이지(CT)에 안착되어 있을 수 있다. 일 실시예의 경우, 기판(W)은 반도체 칩(C1, C2, C3)이 부착되는 실장면에 접속 단자(CP)가 노출되도록 화학적 기계적 연마(chemical mechanical polishing) 공정을 거친 상태일 수 있다.
스테이지(CT)는 베이스 플레이트(BP)와, 기판(W)을 소정의 온도로 가열하는 스테이지 히터(200)와, 스테이지 히터(200) 상에 배치되어 기판(W)이 안착되는 스테이지 플레이트(SP)를 포함할 수 있다. 반도체 칩(C1, C2, C3)의 하부에는 솔더 범프(B)가 위치하고, 솔더 범프(B)는 본딩 필름(F)의해 고정된 채로 반도체 칩(C1, C2, C3)의 하부에 배치될 수 있다. 본딩 필름(F)은 본딩 툴(100)의 가압에 따라 반도체 칩(C1, C2, C3)이 가압되면, 반도체 칩(C1, C2, C3)이 본딩되는 본딩 영역 내에서 용융되어, 반도체 칩(C1, C2, C3)과 기판(W) 사이를 밀봉하며 기판(W)과 반도체 칩(C1, C2, C3)을 접착할 수 있다.
본딩 헤드(300)는 구동 장치에 의해 X축, Y축 및 Z축 운동하여, 하부에 연결된 본딩 툴(100)이 복수의 반도체 칩(C1, C2, C3)을 순차적으로 열압착하도록 이동시킬 수 있다. 일 실시예의 경우, 본딩 헤드(300)는 본딩 툴(100)에 100~300N의 본딩 하중을 인가할 수 있다.
히터(200)는 본딩 헤드(300)와 본딩 툴(100)의 사이에 위치하여 본딩 헤드(300)에서 인가되는 본딩 하중을 하부의 본딩 툴(100)에 전달하며, 본딩 툴(100)을 가열할 수 있다. 일 실시예의 경우, 히터(200)는 적층형 세라믹 히터일 수 있다. 또한, 히터(200)는 본딩 툴(100)의 캐비티(CA)를 덮도록 본딩 툴(100)의 제2 면(S2)에 접하여 배치될 수 있다. 히터(200)는 약 25℃ 내지 500℃의 범위로 가열될 수 있으며, 일 실시예의 경우, 히터(200)는 약 300℃의 온도로 가열될 수 있다.
본딩 툴(100)은 본딩 헤드(300)의 움직임에 따라 상하 이동하여 기판(W)에 배치된 반도체 칩(C1, C2, C3)을 순차적으로 열압착할 수 있다. 본딩 툴(100)은 반도체 칩(C1, C2, C3)을 가열하여 반도체 칩(C1, C2, C3)의 하부에 배치된 솔더 범프(B)를 용융시킴으로써 반도체 칩(C1, C2, C3)을 기판(W)의 접속 단자(CP)에 전기적으로 접속시킬 수 있다.
도 2 및 도 3을 참조하면, 본딩 툴(100)은 상부에서 보았을 때, 사각형의 형상을 가지며 서로 대향하는 제1 면(S1) 및 제2 면(S2)을 가지며 소정의 두께(T1)를 갖는 몸체부(110)를 가질 수 있다. 몸체부(110)의 제2 면(S2)에는 캐비티(CA)가 배치될 수 있으며, 제1 면(S1)에는 돌출부(120)가 배치될 수 있다. 돌출부(120)의 하면(122)은 반도체 칩(C1, C2, C3) 보다 넓은 면적을 갖도록 마련될 수 있으나, 이에 한정하는 것은 아니며, 실시예에 따라서는 반도체 칩(C1, C2, C3)과 동일한 면적을 가질 수도 있다.
캐비티(CA)는 제2 면(S2) 중 돌출부(120)와 중첩하는 영역인 제1 영역(A1) 내에 제한적으로 배치될 수 있다. 캐비티(CA)는 돌출부(120)와 서로 대응되는 형상을 가지며 돌출부(120) 보다 작은 면적을 갖도록 배치될 수 있다. 제1 영역(A1)의 둘레에 배치된 영역은 캐비티(CA)가 배치되지 않는 영역인 제2 영역(A2)으로 정의될 수 있다. 캐비티(CA)의 저면(BS)은 평탄면으로 이루어질 수 있으나, 실시예에 따라서는, 경사면 또는 곡면으로 이루어질 수도 있다.
본딩 툴(100)의 제2 면(S2)에는 캐비티(CA)를 덮도록 히터(200)가 배치되므로, 캐비티(CA)는 밀봉된 구조를 유지할 수 있다. 캐비티(CA)의 내부에는 캐비티(CA)의 강성을 보강하며 내부 공간을 분할하는 격벽 구조(130)가 배치될 수 있다. 격벽 구조(130)는 캐비티(CA)의 저면(BS)에서 돌출 형성될 수 있다. 일 실시예에서, 캐비티(CA)는 0.5~1.5mm의 높이(T2)를 가지며, 캐비티(CA)의 측벽(121)은 돌출부(120)의 전체 길이의 10~20%가 되는 두께(W1)를 가질 수 있다. 캐비티(CA)는 돌출부(120)와 중첩하는 영역 내에 배치되어, 히터(200)에서 전달되는 열이 돌출부(120)의 중앙 영역(CTA)으로 직접 전달되는 것을 방지하고, 주변 영역(SA) 거쳐 전달되게 함으로서, 돌출부(120)의 중앙 영역(CTA)에 열이 집중되는 것을 방지할 수 있다. 본딩 툴(100)에 캐비티(CA)가 배치되지 않은 경우, 히터(200)에서 전도된 열은 본딩 툴(100)의 제2 면(S2)에서 제1 면(S1) 방향으로 전도되는데, 돌출부(120)의 주변 영역(SA)은 측벽(121)을 통해 열을 빼앗기게 되어, 중앙 영역(CTA)에 비하여 상대적으로 빠르게 냉각되게 된다. 따라서, 캐비티(CA)가 없는 경우에는, 돌출부(120)의 중앙 영역(CTA)의 온도가 주변 영역(SA)의 온도보다 높게 되어, 본딩되는 반도체 칩(C1, C2, C2)의 중앙 영역에 더 높은 열을 가하게 되는 열 분포 불균형이 발생하게 된다. 열 분포 불균형이 발행하면, 반도체 칩(C1, C2, C3)이 본딩되는 과정에서 휨(warpage)과 같은 변형이 발생할 수 있으며, 또한, 변형된 반도체 칩(C1, C2, C3)은 기판(W)에 비정상적으로 본딩되어 불량을 발생시킬 수 있다. 일 실시예의 경우, 캐비티(CA)에 의해 돌출부(120)의 중앙 영역(CTA)에 열이 집중되는 방지되어 돌출부(120)의 온도 산포를 크게 감소시킬 수 있다. 이에 대해서는 자세하게 후술한다.
캐비티(CA)의 내부는 공기(air)로 채워질 수 있다. 그러나, 이에 한정하는 것은 아니며, 아르곤 가스나 질소 가스와 같은 열전도율이 낮은 기체가 채워질 수 있으며, 이러한 기체들의 혼합 기체가 채워질 수도 있다.
격벽 구조(130)는 캐비티(CA)의 저면(BS)에서 돌출되도록 형성될 수 있으며, 캐비티(CA)를 복수의 영역으로 분할하도록 저면(BS)을 가로 질러 배치될 수 있다. 격벽 구조(130)는 캐비티(CA)의 서로 마주보는 측면들을 연결하는 리브(rib) 구조로서, 본딩 헤드(300)로부터 전달되는 압력에 의해 측벽(121)이 손상되는 것을 효과적으로 방지할 수 있다.
구체적으로, 격벽 구조(130)는 제2 면(S2)보다 낮은 레벨을 갖도록 배치될 수 있으며, 제2 면(S2)과 0.2~0.5mm의 간격(G)을 갖도록 배치될 수 있다. 이와 같은 구조로 인해, 격벽 구조(130)의 상부는 히터(200)와 서로 맞닿지 않도록 배치되어, 히터(200)의 열이 격벽 구조(130)를 통해 직접 전달되는 것이 방지될 수 있다. 또한, 격벽 구조(130)의 상부가 히터(200)와 간격(G)을 갖도록 배치됨으로써, 격벽 구조(130)에 의해 분할된 캐비티의 각 영역들(CA1, CA2)이 동일한 내부 압력을 갖도록 서로 연결될 수 있다.
실시예에 따라서는, 본딩 헤드(300)와 히터(200)를 관통하는 통공(TH1)이 형성될 수 있으며, 통공(TH1)은 압력제어부(400)와 연결되어, 통공(TH3)을 통해 캐비티(CA) 내의 기체를 배기하여 캐비티(CA)의 내부 압력을 낮추거나, 캐비티(CA) 내에 기체를 주입하여 캐비티(CA)의 내부 압력을 높일 수 있다. 이를 통해, 돌출부(120)에서 반도체 칩(C1, C2, C3)에 인가하는 압력을 국부적으로 조절할 수도 있다. 또한, 돌출부(120)에서 인가하는 압력이 주변 영역(SA)으로 집중되는 것이 방지되어, 반도체 칩(C1, C2, C3)에 전체적으로 균일한 압력을 전달할 수 있다.
도 4(a) 및 도 4(b)는 본 개시의 일 실시예에 따른 칩 본딩 장치에 채용 가능한 다양한 본딩 툴을 나타나는 단면도들이다.
도 4(a)는 본딩 툴(100A)의 캐비티(CA)의 저면(BSA)이 중앙 영역을 향하여 하향 경사진 경사면으로 형성된 경우이다. 또한, 도 4(b)는 본딩 툴(100B)의 캐비티(CA)의 저면(BSB)이 중앙 영역을 향하여 하향 경사지면서도 오목한 곡면으로 형성된 경우이다. 도 4(b)의 본딩 툴(100B)경우, 돌출부(120B)의 측면(121B)이 경사면으로 형성되어, 돌출부(120B)의 강성이 더욱 향상될 수 있다.
도 5는 도 1의 칩 본딩 장치(10)로 반도체 칩(C2)을 본딩하는 과정을 도시한 도면이고, 도 6(a) 및 도 6(b)는 비교예와 본 개시의 일 실시예에 따른 칩 본딩 장치로 본딩된 반도체 칩의 표면온도 그래프이다.
도 5를 참조하면, 본딩 헤드(300)에서 인가되는 제1 압력(P1)은 히터(200)를 거쳐 본딩 툴(100)에 전달되나, 중앙 영역(CTA)에 형성된 캐비티(CA)로 인해 주변 영역(SA)의 하부에 인가되는 제2 압력(H2)과 중앙 영역(CTA)의 하부에 인가되는 제3 압력(P3)으로 분산되어 전달될 수 있다.
또한, 캐비티(CA)로 인해, 히터(200)에서 전달된 열(H1)은 돌출부(120)의 중앙 영역(CTA)로 직접 전달되지 못하고 주변 영역(SA)을 거쳐 전달된다. 따라서, 히터(200)에서 돌출부(120)의 중앙 영역(CTA)으로 직접 열이 전달되는 것이 차단되고, 돌출부(120)의 주변 영역(SA)을 통해 전달된 열이 중앙 영역(CTA)으로 분산되어 전도되게 된다. 따라서, 돌출부(120)의 중앙 영역(CTA)의 온도가 상대적으로 높은 열 분포 불균형이 방지될 수 있다.
도 6(a)는 비교예로서, 돌출부에 캐비티가 형성되지 않은 칩 본딩 장치로 본딩된 반도체 칩의 표면 온도 분포이다. 본딩된 반도체 칩의 중앙 영역(AR1)은 283℃이고, 주변 영역(AR2)은 260℃인 것으로 측정되었다. 따라서, 중앙 영역(AR1)과 주변 영역(AR2)의 온도 산포가 23℃에 이르는 것으로 측정되었다.
반면에, 일 실시예의 경우, 본딩된 반도체 칩의 중앙 영역(AR3)은 264℃이고, 주변 영역(AR4)은 265℃인 것으로 측정되었다. 따라서, 중앙 영역(AR3)과 주변 영역(AR4)의 온도 산포가 1℃로 감소하여, 비교예에 비해 중앙 영역과 주변 영역의 온도차가 감소한 것으로 측정되었다 따라서, 일 실시예는 비교예와 비교하여, 본딩된 반도체 칩의 온도 산포가 감소되는 효과가 있다. 아울러, 히터(200)를 불필요하게 가열되는 것이 방지되어 열압착 본딩 공정에 소모되는 에너지를 감소시킬 수 있는 효과가 있다.
도 7은 본 개시의 일 실시예에 따른 칩 본딩 장치의 개략적인 측면도이고, 도 8은 도 7에 도시된 히터와 본딩 툴을 도시한 일부 분해 사시도이며, 도 9는 도 8의 II-II'를 따라 절개한 측단면도이다.
도 7 및 도 8을 참조하면, 본 개시의 일 실시예에 따른 칩 본딩 장치(1010)는 앞서 설명한 일 실시예와 비교할 때, 히터(1200)가 이격된 복수의 영역으로 분할되고, 본딩 툴(1100)에도 히터(1200)의 복수의 영역에 대응되는 트렌치(TR1, TR2)가 형성된 차이점이 있다. 이외의 구성은 앞서 설명한 일 실시예와 동일하므로, 구체적인 설명은 생략한다.
도 7을 참조하면, 본 실시예에 따른 칩 본딩 장치(1010)는 반도체 칩(C1, C2, C3)을 열압착하는 본딩 툴(1100)과, 본딩 툴(1100)을 가열하는 히터(1200)와, 히터(1200)에 연결되어 본딩 툴(1100)에 압력을 전달하는 본딩 헤드(1300)를 포함할 수 있다.
도 8 및 도 9를 참조하면, 히터(1200)는 제1 트렌치(TR1)에 의해 서로 분리 이격된 제1 영역(1210)과 제2 영역(1220)을 가질 수 있다. 제1 영역(1210)은 돌출부(1120)와 중첩되는 영역 내에 배치될 수 있으며, 제2 영역(1220)은 제1 영역(1210)의 둘레에 배치될 수 있다. 제1 영역(1210)은 제2 영역(1220)에 비해 상대적으로 낮은 온도로 가열될 수 있다. 예를 들어, 제1 영역(1210)은 280℃로 가열될 수 있으며, 제2 영역(1220)은 300℃로 가열될 수 있다. 따라서, 히터(1200)는 하부에 연결된 본딩 툴(1100)에 영역 별로 다른 온도로 가열할 수 있다.
히터(1200)의 하부에 접속된 본딩 툴(1100)은 히터(1200)의 제1 트렌치(TR1)와 연장하여 형성된 제2 트렌치(TR2)를 가지며, 제2 트렌치(TR2)는 돌출부(1120)의 표면(CS)에 소정의 깊이(T3)로 형성될 수 있다.
이와 같은 구조로 인해, 히터(1200)의 제1 영역(1210)과 제2 영역(1220)에서 방출된 열은 본딩 툴(1100)의 각 영역으로 분리하여 전도될 수 있다. 도 10을 참조하여, 이에 대하여 구체적으로 설명한다. 도 10은 도 8의 칩 본딩 장치로 칩을 본딩하는 과정을 도시한 도면이다.
도 10을 참조하면, 히터(1200)의 제1 영역(1210)에서 인가되는 제1 열(H4)은 제2 영역(1220)에 인가되는 제2 열(H5)보다 상대적으로 낮은 온도일 수 있다. 제2 열(H5)은 본딩 툴(1100)의 주변 영역(SAB)으로 전도되는 제3 열(H6)과 중앙 영역(CTAB)으로 전도되는 제4 열(H7)로 분산된다. 본딩 툴(1100)의 중앙 영역(CTAB)을 통해 전도되는 제1 열(H4)은 제4 열(H7)과 합쳐서 반도체 칩(C2)의 중앙 영역(CTAB)에 제5 열(H8)로 전도된다. 또한, 제3 열(H6)은 반도체 칩(C2)의 주변 영역(SAB)에 제6 열(H9)로 전도된다.
즉, 제1 열(H4)과 제2 열(H5)은 제1 트렌치(TR1)에 의해 분리되어 전도되므로, 제2 영역(1220)의 제2 열(H5)이 제1 영역(1210)으로 직접 전도되는 것이 방지될 수 있다. 또한, 제2 열(H5)의 일부인 제4 열(H7)이 제1 열(H4)과 합쳐져 반도체 칩(C2)의 중앙 영역(CTAB)에 제5 열(H8)로 전도되고, 반도체 칩(C2)의 주변 영역(SAB)에는 제6 열(H9)만 전도되므로, 반도체 칩(C2)에 인가되는 열의 산포가 감소될 수 있다.
도 14(a) 및 도 14(b)는 비교예의 칩 본딩 장치와 본 개시의 일 실시예에 따른 칩 본딩 장치로 본딩된 칩의 표면온도 그래프이다.
도 14(a)는 비교예로서, 히터가 1개의 영역으로 이루어진 칩 본딩 장치로 본딩된 반도체 칩의 표면 온도 분포이다. 본딩된 반도체 칩의 중앙 영역(AR5)은 255℃이고, 주변 영역(AR6)은 240℃인 것으로 측정되었다. 따라서, 중앙 영역(AR5)과 주변 영역(AR6)의 온도 산포가 15℃에 이르는 것으로 측정되었다.
반면에, 일 실시예의 경우, 본딩된 반도체 칩의 중앙 영역(AR7)은 246℃이고, 주변 영역(AR8)은 240℃인 것으로 측정되었다. 따라서, 중앙 영역(AR7)과 주변 영역(AR8)의 온도 산포가 6℃로 감소하여, 비교예에 비해 중앙 영역과 주변 영역의 온도차가 감소하여, 전체적으로 균일한 온도 분포를 갖는 것을 볼 수 있다.
히터를 복수의 영역으로 분할하는 트렌치는 다양한 형상으로 변형될 수 있다. 도 11(a) 및 도 11(b)는 본 개시의 일 실시예에 따른 칩 본딩 장치에 채용 가능한 다양한 히터를 나타나는 단면도들이다.
도 11(a)는 두개의 트렌치(TR11, TR12)를 배치하여, 히터(1200A)를 3개의 영역(1210A, 1220A, 1230A)으로 분할한 예이다. 앞서 설명한 일 실시예에 비해 히터(1200A)에 인가되는 열을 더 세분화하여 전도할 수 있으므로, 온도 산포를 더욱 정밀하게 제어할 수 있는 효과가 있다.
도 11(b)는 트렌치(TR13)를 히터(1200B)의 각 꼭지점(1230)에 근접하도록 확장한 예이다. 따라서, 히터(1200B)의 각 꼭지점 영역(1230)과 그 외의 영역 간의 온도 편차를 더욱 감소시킬 수 있다.
도 12 및 도 13은 본 개시의 일 실시예에 따른 칩 본딩 장치의 다양한 예이다.
도 12의 칩 본딩 장치(2010)는 히터(2200)와 본딩 헤드(2300)의 사이에 열전도층(2500, 2600)이 더 배치된 실시예이다. 열전도층(2500, 2600)은 히터(2200)의 제1 및 제2 영역(2210, 2220)과 대응되도록 배치될 수 있으며, 제1 영역(SAC) 상에 제1 열전도층(2500)이 배치되고, 제2 영역(2220) 상에 제2 열전도층(2600)이 배치될 수 있다. 본딩 헤드(2300)에 통공(TH2)을 형성하고, 통공(TH2)에 냉각재를 공급하는 냉각재 공급부(2400)를 연결하여, 제1 영역(2210) 만 선택적으로 냉각되게 함으로써 제1 영역(2210)의 온도를 제2 영역(2220)의 온도보다 낮출 수도 있다. 제1 및 제2 전도층(2500, 2600)은 동일한 물질로 이루어질 수도 있으나, 제1 열전도층(2500)은 냉각재 공급부(2400)의 냉각 효과를 빠르게 전달하기 위해 열전도도가 제2 열전도층(2600)의 열전도도 보다 높은 물질로 이루어질 수 있다. 또한, 제2 열전도층(2600)은 본딩 헤드(2300)로 열이 전달되는 것을 차단하기 위한 단열 물질로 이루어질 수 있다.
도 13의 칩 본딩 장치(3010)는 앞서 설명한 실시예와 비교할 때, 제1 열전도층(3500)의 중앙 영역이 제거되어 캐비티(3700)가 형성되며, 통공(TH3)이 캐비티(3700)에 연결되어 냉각재 공급부(3400)에서 공급되는 냉각재가 캐비티(3700)로 공급되는 차이점이 있다. 냉각재가 캐비티(3700)에 직접 공급되므로, 본딩 헤드(2300)를 거치는 경우에 비해 냉각의 속도가 더욱 빠른 장점이 있다. 그 외의 부분은 앞서 설명한 실시예와 동일하므로, 구체적인 설명은 생략한다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 본딩 툴
200: 히터
300: 본딩 헤드
400: 압력제어부
CT: 스테이지

Claims (10)

  1. 기판에 배치된 반도체 칩에 본딩 하중을 인가하며, 상기 반도체 칩을 향하여 배치된 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면 중 상기 반도체 칩과 맞닿는 영역에 돌출부가 배치되며. 상기 제2 면에는 상기 돌출부와 중첩되는 영역 내에 캐비티가 배치된 본딩 툴(bondging tool);
    상기 캐비티를 커버하도록 상기 본딩 툴의 상기 제2 면에 접하여 배치되며, 상기 본딩 툴을 가열하는 히터; 및
    상기 히터의 상부에 배치되어 상기 본딩 하중을 전달하는 본딩 헤드(bonding head);를 포함하며,
    상기 캐비티는 저면에서 돌출되어 상기 캐비티의 내부 공간을 구획하는 격벽 구조를 포함하는 칩 본딩 장치.
  2. 제1항에 있어서,
    상기 격벽 구조의 상면은 상기 본딩 툴의 상기 제1 면 보다 낮은 레벨을 갖는 칩 본딩 장치.
  3. 제2항에 있어서,
    상기 캐비티는 0.5mm 내지 1.5mm의 높이를 가지며,
    상기 격벽 구조는 상기 본딩 툴의 상기 제1 면 보다 0.2mm 내지 0.5mm 낮은 레벨을 갖는 칩 본딩 장치.
  4. 제1항에 있어서,
    상기 캐비티는 사각형의 저면과, 상기 저면의 각 모서리에 배치된 제1 내지 제4 측벽들로 정의되는 내부 공간을 가지며,
    상기 격벽 구조는 상기 제1 내지 제4 측벽들 중 서로 마주보는 측벽들을 연결하는 격자 형상인 칩 본딩 장치.
  5. 제1항에 있어서,
    상기 캐비티 및 상기 돌출부는 상기 제1 면에서 보았을 때,
    서로 대응되는 형상을 가지며 상기 캐비티는 상기 돌출부 보다 작은 면적을 갖는 칩 본딩 장치.
  6. 제1항에 있어서,
    상기 캐비티의 저면은 평면, 경사면 및 오목면 중 어느 하나로 이루어지며,
    상기 경사면 및 오목면은 상기 캐비티의 중앙 영역을 향해 하향 경사진 칩 본딩 장치.
  7. 제1 면 및 상기 제1 면과 대향하는 제2 면을 가지며 상기 제1 및 제2 면을 관통하는 제1 트렌치에 의해 서로 이격되고, 제1 온도로 가열되는 제1 영역 및 상기 제1 영역의 둘레에 배치되며 상기 제1 온도 보다 높은 제2 온도로 가열되는 제2 영역을 갖는 히터;
    상기 제1 면에 접하여 배치되며 상기 제1 트렌치에서 연장된 제2 트렌치를 갖는 제3 면 및 상기 제3 면에 대향하며 피본딩물과 접하여 본딩 하중을 인가하는 제4 면을 갖는 본딩 툴(bonding tool); 및
    상기 히터의 제2 면 상에 배치되어 상기 본딩 하중을 전달하는 본딩 헤드(bonding head);를 포함하는 칩 본딩 장치.
  8. 제7항에 있어서,
    상기 제1 트렌치는 상기 제2 트렌치와 대응되는 영역에 정렬된 칩 본딩 장치.
  9. 제7항에 있어서,
    상기 제1 트렌치의 측면은 상기 제2 트렌치의 측면과 공면(co-planar)을 이루는 칩 본딩 장치.
  10. 제7항에 있어서,
    상기 히터와 상기 본딩 헤드의 사이에 개재되며, 상기 제1 영역에 대응되어 배치되는 제1 열전도층; 및
    상기 히터와 상기 본딩 헤드의 사이에 개재되며, 상기 제2 영역에 대응되어 배치되는 제2 열전도층;을 더 포함하며,
    상기 제1 열전도층의 열 전도도는 상기 제2 열전도층의 열 전도도 보다 큰 칩 본딩 장치.
KR1020200075189A 2020-06-19 2020-06-19 칩 본딩 장치 KR20210157200A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200075189A KR20210157200A (ko) 2020-06-19 2020-06-19 칩 본딩 장치
US17/166,805 US11837573B2 (en) 2020-06-19 2021-02-03 Chip bonding apparatus and method of manufacturing semiconductor device using the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200075189A KR20210157200A (ko) 2020-06-19 2020-06-19 칩 본딩 장치

Publications (1)

Publication Number Publication Date
KR20210157200A true KR20210157200A (ko) 2021-12-28

Family

ID=79022540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075189A KR20210157200A (ko) 2020-06-19 2020-06-19 칩 본딩 장치

Country Status (2)

Country Link
US (1) US11837573B2 (ko)
KR (1) KR20210157200A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313946B (zh) * 2023-05-24 2023-10-17 长鑫存储技术有限公司 温度调节系统及调节方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361552A (ja) * 1991-06-10 1992-12-15 Fujitsu Ltd テープキャリアのアウタボンディングツール
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5868301A (en) * 1996-04-10 1999-02-09 Tessera, Inc. Semiconductor inner lead bonding tool
JP4711527B2 (ja) 2001-02-28 2011-06-29 京セラ株式会社 接触加熱用ヒーター
JP2004006599A (ja) * 2002-04-01 2004-01-08 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6940053B2 (en) 2003-11-18 2005-09-06 Intel Corporation Chip bonding heater with differential heat transfer
JP4619091B2 (ja) * 2004-10-26 2011-01-26 カワサキプラントシステムズ株式会社 製紙スラッジ焼却灰を原料とする粒状体、その製造方法及びその製造装置
JP5098939B2 (ja) 2008-10-07 2012-12-12 富士通株式会社 ボンディング装置及びボンディング方法
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR101562021B1 (ko) * 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
JP2012019096A (ja) 2010-07-08 2012-01-26 Nec Corp 半導体チップの接合方法及び半導体チップの接合装置
US8651359B2 (en) 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
JP2012199358A (ja) * 2011-03-22 2012-10-18 Nec Corp チップ加熱ヘッド
US20130032270A1 (en) 2011-08-01 2013-02-07 Texas Instruments Incorporated Thermal compression bonding with separate bond heads
JP2013098264A (ja) 2011-10-28 2013-05-20 Sekisui Chem Co Ltd フリップチップボンダー用アタッチメント
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
KR101543864B1 (ko) * 2013-11-13 2015-08-11 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
JP6405999B2 (ja) 2014-12-25 2018-10-17 富士通株式会社 チップボンディング装置およびチップボンディング方法
SG11201811522QA (en) 2016-03-24 2019-01-30 Shinkawa Kk Bonding apparatus
KR102592226B1 (ko) * 2018-07-17 2023-10-23 삼성전자주식회사 반도체 패키지 본딩헤드 및 본딩방법

Also Published As

Publication number Publication date
US11837573B2 (en) 2023-12-05
US20210398935A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
JP3949724B2 (ja) サーマル・グリースを集積回路に塗布する方法
US6528878B1 (en) Device for sealing and cooling multi-chip modules
US20060108700A1 (en) Semiconductor device, method and apparatus for fabricating the same
US6583505B2 (en) Electrically isolated power device package
JP2009094135A (ja) 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JPH06224316A (ja) 電力回路パッケージを形成する方法
KR20090033394A (ko) 반도체 패키지
JPH05304226A (ja) 半導体装置の製造方法および製造装置
KR20210157200A (ko) 칩 본딩 장치
KR20190052802A (ko) 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치
US8227913B2 (en) Power semiconductor module comprising elastic housing for accommodating movement of individual substrate regions on a heat sink
JP2015188026A (ja) 電力用半導体装置、および電力用半導体装置の製造方法
KR102439615B1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
TW201906062A (zh) 焊接頭及具有其的焊接裝置
US20190189586A1 (en) Component joining apparatus, component joining method and mounted structure
JP2005294792A (ja) 半導体装置の製造方法
US11848301B2 (en) Method of manufacturing a semiconductor package
JPH07130925A (ja) 半導体装置およびその製造方法
TWI616996B (zh) 半導體組件的回焊方法
CN217444349U (zh) 输送托盘及半导体装置的制造装置
JP7373735B2 (ja) 部品接合装置及びその方法と実装構造体
TWI762290B (zh) 具複數功率元件電源模組的間隔加壓結合法
WO2020170877A1 (ja) 金属－セラミックス接合基板およびその製造方法
US20200343215A1 (en) Bonding head and a bonding apparatus having the same
TW201545237A (zh) 半導體封裝方法及配置於半導體封裝設備中的加熱治具