JPH06224316A - 電力回路パッケージを形成する方法 - Google Patents

電力回路パッケージを形成する方法

Info

Publication number
JPH06224316A
JPH06224316A JP5299125A JP29912593A JPH06224316A JP H06224316 A JPH06224316 A JP H06224316A JP 5299125 A JP5299125 A JP 5299125A JP 29912593 A JP29912593 A JP 29912593A JP H06224316 A JPH06224316 A JP H06224316A
Authority
JP
Japan
Prior art keywords
porous
mount
base structure
die
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5299125A
Other languages
English (en)
Inventor
Samuel J Anderson
サミュエル・ジェイ・アンダーソン
Guillermo L Romero
ギレルモ・エル・ロメロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06224316A publication Critical patent/JPH06224316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0034—Circuit elements of oscillators including a buffer amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
    • H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 第１ポーラス・ダイ・マウント２１および第
２ポーラス・ダイ・マウント２２を有する電力回路パッ
ケージ４５を、誘電材２９によって形成する方法が提供
される。 【構成】 ポーラス・ベース構造２０は誘電材２９の第
２表面に接合され、一方、第１ポーラス・ダイ・マウン
ト２１および第２ポーラス・ダイ・マウント２２は、前
記誘電材２９の第１表面に接合される。この接合工程と
同時に、ポーラス・ベース構造２０，第１ポーラス・ダ
イ・マウント２１，および第２ポーラス・ダイ・マウン
ト２２に導体材料が注入される。半導体ダイ３２，３
３，３４，３５は、注入されたダイ・マウントに接合さ
れる。ついで半導体ダイ３２，３３，３４，３５が成形
材によって封入される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に回路パッケージの
形成方法に関し、具体的には半導体電力回路パッケージ
を形成する方法に関する。
【０００２】
【従来の技術】半導体デバイスは、外部応力による損傷
から保護するため、またデバイス間で電気信号を搬送す
る手段を提供するために、パッケージ内に封入される。
半導体デバイス・パッケージの種類の中には、デュアル
・イン・ライン・パッケージ，ピン・グリッド・アレイ
・パッケージ，ＴＡＢパッケージおよびマルチチップ・
モジュールが含まれる。具体的に言えば、電力半導体デ
バイス・パッケージは、大量の熱を放散できる高熱伝導
率を備えたモジュールとして形成することができる。
【０００３】電力半導体デバイス・モジュールの一つの
タイプは、分離パッドがマウントされる銅のベースプレ
ートを含む。この分離パッドは、２つの薄い銅板の間に
サンドイッチされたセラミック層を含んでもよい。この
薄い銅板の一つが銅のベースプレートに接合され、銅の
ベースプレートがヒート・シンクの働きをする。半導体
ダイは、もう一つの薄い銅板にマウントされて、リード
フレームがこの半導体ダイに付着される。その結果、半
導体ダイと、リードフレームの一部が、成形材によって
封入される。
【０００４】電力半導体デバイスのモジュールを製造す
る方法は先行技術で教えられてはいるが、これらのモジ
ュールは熱放散の点で最適とはいえない。具体的に言え
ば、分離パッドと銅のベースプレートは熱膨張係数が実
質的に異なっている。このため、高い熱放散条件の下で
は、銅のベースプレートの方が分離パッドよりも急速に
膨張して、そのために分離パッドに反りが生じ、モジュ
ールの信頼性を減じる可能性がある。その上、薄い銅板
とセラミック層の熱膨張係数が整合しない結果、薄い銅
板がセラミック層から剥離する可能性もある。
【０００５】また通常、長い電力リードが半導体デバイ
スのダイに合わせてはんだ付けされる。ダイには、リー
ドをダイにはんだ付けする工程によって応力がかかるだ
けでなく、リードに加えられるかもしれない外部の力に
よって機械的な応力を受ける。その上、長い電力リード
の使用は本質的に、ことに高い動作周波数において、寄
生インダクタンスと寄生抵抗の両方をもたらす。その他
の欠点には、多数のピース・パーツを必要とすること、
およびこれらのパーツをパッケージに形成する工程がよ
けいに加わるので、パッケージの費用が増大することが
含まれる。
【０００６】
【発明が解決しようとする課題】したがって、熱膨張係
数が似通っている部品によって構成されるユニタリ(uni
tary) ・パッケージである半導体デバイス・パッケージ
を有することが利点となる。また、このユニタリ・パッ
ケージにおいて、寄生インダクタンスおよび寄生抵抗な
ど固有の寄生要素を最小限に抑えることが望ましい。ま
たパッケージ内のピース・パーツの数を減らせば、製造
コストおよび部品コストが低減する。また、ガリウムひ
素ダイなどの壊れやすい半導体ダイを高信頼性で安価に
パッケージできるようなパッケージ方法を有することは
利点となる。
【０００７】
【課題を解決するための手段】要約すれば、本発明は、
半導体電力回路パッケージを形成する方法である。第１
および第２の主表面を有するポーラス(porous)・ベース
構造を設ける。誘電材を、このポーラス・ベース構造の
第１主表面上に置く。少なくとも一つのポーラス・マウ
ントをこの誘電材の上に置く。ポーラス・ベース構造お
よび少なくとも一つのポーラス・マウントに導体材料を
注入する。この注入工程は、ポーラス・ベース構造と少
なくとも一つのポーラス・マウントを誘電材に結合する
働きをする。
【０００８】
【実施例】図１は先行技術の電力回路パッケージ１０の
等角投影分解組立図を示す。回路パッケージ１０は、分
離パッド１２が接合されるベースプレート１１を有す
る。ベースプレート１１は銅であり、これは回路パッケ
ージ１０の構造的サポートを提供し、ヒート・シンクの
働きをする。ベースプレート１１は、回路パッケージ１
０を銅板にマウントもしくは固定できるように、取付穴
１８を含む場合がある。
【０００９】分離パッド１２は通常、第１の薄い銅層１
４および第２の薄い銅層１５の間にサンドイッチされた
セラミック層１３を有する三層構造によって構成され
る。第１の薄い銅層１４はベースプレート１１に接合さ
れる。銅層１４をベースプレート１１に接合すること
は、はんだ付けもしくは当業者が周知の他の方法によっ
て達成できる。一つの実施例では、整流回路の形成に回
路パッケージ１０が使用され、このため、整流器ダイ１
６が第２の薄い銅層１５にマウントされる。第２の薄い
銅層１５は、電気信号を経路設定するためにエッチング
を施したパターンを含む場合がある。リードフレーム１
７が整流器ダイ１６にマウントされた後に、ダイ１６
と、リードフレーム１７の一部が封入される（図示せ
ず）。整流器ダイ１６の取付方法および封入方法は当業
者が周知のものである。
【００１０】図２は、本発明に基づく半導体回路パッケ
ージ１９の製造中の等角投影分解組立図を示す。スラリ
によってポーラス・プリフォーム構造を形成して、所望
の形状に成形するのが望ましい。スラリは、炭化けい素
などの粉末半導体材料と、高分子ベースのキシレンなど
の結合材との混合物の構成をとることができる。これに
代わるものとして、ポーラス・プリフォーム構造を所望
の形状に機械加工してもよい。その後、バインダ焼成工
程において前記の所望の構造から結合材が燃焼されて、
炭化けい素のポーラス・プリフォーム構造が残る。この
ポーラス・プリフォーム構造を通常、グリーン・フェー
ズ・ピース(green phase piece) という。プリフォーム
構造およびポーラス・プリフォームは、射出成形、およ
び高負荷(highly loaded) 金属マトリックス複合材を製
造するためのAlcoa 工程などのダイ・キャスティング技
術を用いて製造してもよい。
【００１１】整流回路の実施例において、ポーラス・プ
リフォーム構造は、ポーラス・ベース構造２０（プレー
ナ型でもよい），第１ポーラス・ダイ・マウント２１，
第２ポーラス・ダイ・マウント２２，ポーラス相互接続
マウント２３を含む。ポーラス・ベース構造２０は、半
導体回路パッケージをコールドプレートにマウントでき
るようにするために、取付穴２５を含む。各ポーラス・
ダイ・マウント２１，２２，２３はポーラス・マウント
２１，２２，２３もしくは単にマウント２１，２２，２
３ともいい、ねじ取付のためのねじ穴２４を有する。穴
２４を形成するモールドはねじ山を含み、穴２４がねじ
穴になるようにする。炭化けい素内に形成されるねじ山
は、炭化けい素の機械強度を有するので、マウント２
１，２２，２３は電力コネクタなどのコネクタに接続で
きる。またマウント２１，２２，２３は、半導体ダイ，
コンデンサ，電極などを受け入れるために、キャビティ
もしくは凹み４４（図６参照）を含んでもよい。プリフ
ォーム構造の形状は本発明の制限要素ではなく、特定の
用途に望ましい形状に対応できる。
【００１２】図２はまた、ベース構造２０，ダイ・マウ
ント２１，２２，相互接続マウント２３および誘電材層
２９を示す。誘電材層２９はベース構造２０とマウント
２１，２２，２３の間にサンドイッチされ、このためベ
ース構造２０をマウント２１，２２，２３から電気的に
分離する。誘電材層２９は、セラミック材などの電気絶
縁材によって構成してもよい。誘電材層２９は、たとえ
ば窒化アルミニウムなどの熱伝導材であることが望まし
い。これに代わるものとして、誘電材層２９は酸化アル
ミニウムでもよい。
【００１３】図３は、上部部分２７と下部部分２８を有
するモールド・アッセンブリ２６の断面図を示す。上部
部分２７は、下部部分２８と一緒になってモールド・キ
ャビティを形成する。ベース構造２０の第２の主表面
は、下部部分２８に接触して位置づけられる。誘電材層
２９の第２の主表面は、ベース構造２０の第１主表面上
に置かれる。第１ダイ・マウント２１，第２ダイ・マウ
ント２２，および相互接続マウント２３は誘電材層２９
の第１主表面上に置かれる。整流回路の実施例では、第
１ダイ・マウント２１は、誘電材層２９の一方の端に置
かれ、第２ダイ・マウント２２は誘電材層２９の反対側
の端に置かれ、相互接続マウント２３がその間に位置づ
けられる。相互接続マウント２３は第１ダイ・マウント
２１および第２ダイ・マウント２２から間隔を開けて位
置づけられる。誘電材層２９は、マウント２１，２２，
２３からの熱をベース構造２０に伝導するほかに、マウ
ント２１，２２，２３をベース構造２０から電気的に分
離する。このため、誘電材層２９は電気絶縁材である。
上部部分２７は下部部分２８に固定され、これによって
モールド・キャビティを形成する。またプラグ３１はた
とえば六角ねじもしくはとめねじでもよく、上部部分２
７を通してねじ穴２４に差し込まれ、穴２４にアルミニ
ウムが侵入するのを防ぐ。整流回路の実施例では、上部
部分２７および下部部分２８によって形成されるモール
ド・キャビティは、マウント２１，２２，２３の上にス
ペース３０を設ける。
【００１４】導体材料は、ランナ（図示せず）を介して
モールド・キャビティに注入される。一つの実施例で
は、導体材料は溶融アルミニウムであり、これは１平方
センチメートル当たり約４２〜４９キログラムの範囲の
圧力で注入される（英国単位系では、１平方インチ当た
り約６００〜７００ポンド）。溶融アルミニウムは、連
続毛管流(continuous capillary liquid flow)を通じて
ポーラス・プリフォーム構造２０，２１，２２，２３に
浸漬する。また溶融アルミニウムはスペース３０を充填
し、これによって導電電流路（例：図４のコンデンサ３
６）を作る。誘電材層２９は溶融アルミニウムを通さな
いまま保たれるが、１平方センチメートル当たり約４２
〜４９キログラムの範囲の圧力で行われるアルミニウム
の注入によって、被注入構造物が誘電材層２９に接合さ
れる。このため被注入ポーラス・プリフォーム構造物２
０，２１，２２，２３は誘電材層２９に接合される。も
う一つの適切な導体材料は銅であり、銅の熱膨張係数は
炭化けい素のそれに近い。具体的に言えば、アルミニウ
ムの熱膨張係数は摂氏１度当たり約２２parts per mill
ion （ｐｐｍ）であり、炭化けい素の熱膨張係数は１℃
当たり約６．４ｐｐｍであるが、銅の熱膨張係数は１℃
当たり約１７ｐｐｍである。また銅の展性は、被注入構
造物の構造的サポートを増すという利点がある。他の適
切な導体材料には、アルミニウムと銅の合金が含まれ
る。
【００１５】図４は、導体材料の注入後の回路パッケー
ジ４５の等角投影図を示す。導体材料はベース構造２
０，マウント２１，２２，２３，および誘電材層２９を
ユニタリ構造に接合する。また図３のスペース３０を充
填した導体材料はマウント２１，２２，２３の上に残
り、マウント２１，２２，２３の上に電極３６を形成す
る。アルミニウムの導体材料の例では、アルミニウムは
ニッケルでコートするのが望ましい。
【００１６】上記に代わり、穴２４にねじ山を施すの
に、モールド部分２７を形成して穴２４をアルミニウム
で充填してもよい。その後、当業者に周知の機械加工法
によって、穴２４にねじ山を施すことができる。
【００１７】整流回路の実施例において、一組の整流器
ダイ３２，３３は、第１のダイ・マウント２１のコンデ
ンサ３６に付着され、一組の整流器ダイ３４，３５は第
２ダイ・マウント２２のコンデンサ３６に付着される。
整流器ダイ３２，３３は互いに間隔を開けて位置づけら
れ、また第１ダイ・マウント２１上のねじ穴２４からも
間隔を開ける。整流器ダイ３４，３５は互いに間隔を開
けて位置づけられ、また第２ダイ・マウント２２上のね
じ穴２４からも間隔を開ける。ダイの数、およびダイ・
マウント２１，２２上のダイの位置づけが、本発明の制
限要素ではないことを理解されたい。また半導体ダイの
種類も本発明の制限要素ではない。すなわち、半導体ダ
イはシリコンでもよく、或いはガリウムひ素，炭化けい
素，シリコン・ゲルマニウムなどの化合物半導体、或い
はトランジスタもしくは半導体デバイスの形成に使用さ
れるその他周知の半導体材料または化合物半導体材料で
もよい。半導体ダイを、アルミニウムなどの導体材料に
ニッケル・コートしたものに付着する方法は、当業者に
は周知のものである。
【００１８】第１導電クリップ３７の一方の端は整流器
ダイ３２に接合され、第１導電クリップ３７のもう一方
の端は整流器ダイ３４に接合される。導電クリップ３７
の中央部分は、相互接続マウント２３に接合される。第
２導電クリップ３８の一方の端は整流器ダイ３３に接合
され、第２導電クリップ３８のもう一方の端は整流器ダ
イ３５に接合される。導電クリップ３８の中央部分は相
互接続マウント２３に接合される。導電クリップ３７，
３８は銅であり、相互接続マウント２３と各ダイにはん
だ付けされることが望ましい。導電クリップ３７，３８
をダイ３２，３３，３４，３５、および相互接続マウン
ト２３上に形成されたニッケル・コート・アルミニウム
電極に接合するための技術は数多く知られている。
【００１９】図５は封入回路パッケージ４０を示す。封
入材３９は低応力化液体ポリエステル成形材によって形
成されることが望ましい。本発明で使用するのに適切な
封入方法は、１９９１年２月２６日に付与され、本出願
と同じ譲受人に譲与された、John Bairdの"Molding Pro
cess For Encapsulating Semiconductor Devices Using
A Thixotropic Compound"と題する米国特許第４，９９
６，１７０号に説明されている。封入材は集積回路ダイ
を外部応力から保護する。また、外部コンデンサを直接
半導体ダイ３２，３３，３４，３５に接合するという先
行技術の方法ではなく、外部コンデンサは、コンデンサ
３６の、ねじ穴２４に隣接した部分に付着される。その
ため本発明は、先行技術においてダイに直に接合された
外部コンデンサに応力がかかる場合に生じる半導体ダイ
の機械的応力を排除する。
【００２０】図６に本発明の液冷(fluid cooled)実施例
を示す。液冷実施例において、ポーラス・ベース構造４
２は、冷却液の流れをサポートできるダクト４３を有し
て形成される。ダクト４３は、冷却液が流れる導管の働
きをする。この冷却液はベース構造４２から熱を運び去
る。液冷実施例の構造を形成する工程は、ダクトなしの
構造を形成する工程と類似している。液冷実施例と、図
４の回路パッケージ４５との唯一の違いは、ベース構造
４２（図６の参照番号４２）がダクト４３を含むことで
ある。
【００２１】以上により、電力回路パッケージを形成す
る方法が提供されたことを理解されたい。この電力回路
パッケージは、ハイブリッド電力回路のパッケージとし
ても使用できる。電力回路パッケージは、基板マウン
ト，ダイ・マウント，相互接続マウント，およびユニタ
リ構造またはユニタリ回路モジュールに組み込まれた電
気分離層を含む。一つの方法は、炭化けい素・プリフォ
ームからマウントを形成する段階、窒化アルミニウムか
ら電気絶縁層を形成する段階を含む。その後、炭化けい
素にアルミニウムが注入され、この注入工程は同時に電
気分離層を炭化けい素に接合する。アルミニウムの注入
はまた、炭化けい素を補強・強化する働きもする。窒化
アルミニウム電気分離層の熱膨張係数と、アルミニウム
を注入した炭化けい素・マウントの熱膨張係数は似通っ
ている。このため本発明は、先行技術の方法では発生し
がちな反りとその後の剥離現象を減じる。また本発明の
方法は、ガリウムひ素などの壊れやすい半導体基板内に
作られる高電力用半導体集積回路のパッケージングを可
能にする。
【００２２】またマウントは導体材料によってコーティ
ングされ、これによりコンデンサの機能が果たせる面積
が広いパッケージ構造を提供する。広い面積を有するコ
ンデンサは、寄生インダクタンスおよび寄生抵抗をもた
らすことが少ない。このため、マウント上にコンデンサ
を形成することは、コンデンサを１個のパッケージに集
積するのみならず、回路性能を劣化させる寄生要素も減
じる。
【００２３】ユニタリ構造の形成は、パッケージ構築に
必要なピース・パーツの削減につながる。またパッケー
ジを形成する組立工程の数が削減される。このため、部
品コストが低下して、より安価に、部品をパッケージに
組み立てられるので、本発明の半導体回路パッケージは
製造費用が安価になる。
【図面の簡単な説明】
【図１】先行技術の電力回路パッケージの等角投影分解
組立図を示す。
【図２】本発明に基づく電力回路パッケージの製造中の
等角投影分解組立図を示す。
【図３】本発明に基づくモールド・アッセンブリの断面
図を示す。
【図４】図２の電力回路パッケージについての、後続の
工程の間の等角投影図を示す。
【図５】封入電力回路パッケージの等角投影図を示す。
【図６】本発明に基づく、液体フローをサポートできる
非封入電力回路パッケージの等角投影図を示す。
【符号の説明】
１０ 回路パッケージ １１ ベースプレート １２ 分離パッド １３ セラミック層 １４，１５ 銅層 １６ 整流器ダイ １７ リードフレーム １８ 取付穴 １９ 半導体回路パッケージ ２０ ポーラス・ベース構造 ２１ 第１ポーラス・ダイ・マウント ２２ 第２ポーラス・ダイ・マウント ２３ ポーラス相互接続マウント ２４ ねじ穴 ２５ 取付穴 ２６ モールド・アッセンブリ ２７ 上部部分 ２８ 下部部分 ２９ 誘電材層 ３０ スペース ３１ プラグ ３２，３３，３４，３５ 整流器ダイ ３６ コンデンサ ３７，３８ 導電クリップ ３９ 封入材 ４０ 封入回路パッケージ ４２ ポーラス・ベース構造 ４３ ダクト ４４ 凹み ４５ 電力回路パッケージ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電力回路パッケージ（１９）を形成する
    方法であって：第１および第２主表面を有するポーラス
    ・プレーナ・ベース構造（２０，４２）を設ける段階；
    前記ポーラス・プレーナ・ベース構造（２０，４２）の
    前記第１主表面の上に、誘電材層（２９）の第２主表面
    を置く段階；前記誘電材層（２９）の第１主表面の上
    に、少なくとも一つのポーラス・マウント（２１，２
    ２，２３）を置く段階；および、 前記ポーラス・プレーナ・ベース構造（２０，４２）お
    よび前記少なくとも一つのポーラス・マウント（２１，
    ２２，２３）に導体材料を注入する段階であって、前記
    注入段階は、前記ポーラス・プレーナ・ベース構造（２
    ０，４２）と前記少なくとも一つのポーラス・マウント
    （２１，２２，２３）を前記誘電材に接合する段階；に
    よって構成されることを特徴とする、電力回路パッケー
    ジを形成する方法。
  2. 【請求項２】 半導体デバイス（３２，３３，３４，３
    ５）をパッケージングする方法であって：ベース構造
    （２０，４２）を成形する段階；少なくとも一つのマウ
    ント（２１，２２，２３）を成形する段階；電気絶縁材
    （２９）を前記ベース構造（２０）の上に置く段階；前
    記少なくとも一つのマウント（２１，２２，２３）を前
    記電気絶縁材（２９）の上に置く段階；前記ベース構造
    （２０，４２）および前記少なくとも一つのマウント
    （２１，２２，２３）に導体材料を注入し、これによっ
    てベース構造（２０，４２）、前記電気絶縁材（２９）
    に接合された前記少なくとも一つのマウント（２１，２
    ２，２３）、および前記少なくとも一つのマウント（２
    １，２２，２３）上の電極（３６）を有する被注入構造
    物（４５）を形成する段階；前記被注入構造物（４５）
    の上に少なくとも一つの半導体デバイス（３２，３３，
    ３４，３５）をマウントする段階；前記少なくとも一つ
    の半導体デバイス（３２，３３，３４，３５）に、電気
    相互接続（３７，３８）を設ける段階；および、 前記被注入構造物（４５）を封入する段階；によって構
    成されることを特徴とする、半導体デバイスをパッケー
    ジングする方法。
  3. 【請求項３】 パッケージ構造（１９）であって：ポー
    ラス・ベース構造（２０，４２）；前記ポーラス・ベー
    ス構造（２０，４２）上の誘電材（２９）；前記誘電材
    （２１，２２，２３）上の少なくとも一つのポーラス・
    マウント（２９）；および、 前記ポーラス・ベース構造（２０，４２）および前記少
    なくとも一つのポーラス・マウント（２１，２２，２
    ３）内の穴を充填する注入材であって、前記注入材は、
    前記ポーラス・ベース構造（２０，４２）および前記少
    なくとも一つのポーラス・マウント（２１，２２，２
    ３）を前記誘電材（２９）に接合する注入材；によって
    構成されることを特徴とするパッケージ構造。
JP5299125A 1992-11-06 1993-11-05 電力回路パッケージを形成する方法 Pending JPH06224316A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97234792A 1992-11-06 1992-11-06
US972347 1992-11-06

Publications (1)

Publication Number Publication Date
JPH06224316A true JPH06224316A (ja) 1994-08-12

Family

ID=25519547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5299125A Pending JPH06224316A (ja) 1992-11-06 1993-11-05 電力回路パッケージを形成する方法

Country Status (3)

Country Link
US (2) US5508559A (ja)
EP (1) EP0665591A1 (ja)
JP (1) JPH06224316A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616421A (en) * 1991-04-08 1997-04-01 Aluminum Company Of America Metal matrix composites containing electrical insulators
US5570502A (en) * 1991-04-08 1996-11-05 Aluminum Company Of America Fabricating metal matrix composites containing electrical insulators
JPH07211832A (ja) * 1994-01-03 1995-08-11 Motorola Inc 電力放散装置とその製造方法
AT404083B (de) * 1995-04-18 1998-08-25 Electrovac Verfahren zum herstellen von gehäusen
DE69603664T2 (de) * 1995-05-30 2000-03-16 Motorola Inc Hybrid-Multichip-Modul und Verfahren zur seiner Herstellung
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
US5736749A (en) * 1996-11-19 1998-04-07 Lucent Technologies Inc. Integrated circuit device with inductor incorporated therein
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6601296B1 (en) * 1999-07-06 2003-08-05 Visteon Global Technologies, Inc. Multi-shot injection molding process for making electrical connectors and three-dimensional circuits
US6460598B1 (en) * 2000-11-27 2002-10-08 Ceramic Process Systems Corporation Heat exchanger cast in metal matrix composite and method of making the same
US6782928B2 (en) * 2002-03-15 2004-08-31 Lg.Philips Lcd Co., Ltd. Liquid crystal dispensing apparatus having confirming function for remaining amount of liquid crystal and method for measuring the same
US7141310B2 (en) * 2002-04-17 2006-11-28 Ceramics Process Systems Corporation Metal matrix composite structure and method
US6884522B2 (en) * 2002-04-17 2005-04-26 Ceramics Process Systems Corp. Metal matrix composite structure and method
US20050035092A1 (en) * 2003-07-02 2005-02-17 Robert Eder Method of making a hybrid housing and hybrid housing
DE102007034847B4 (de) * 2007-07-26 2019-06-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Kunststoffgehäuse mit Verbindungseinrichtungen
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
KR20150072898A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
JP6372437B2 (ja) * 2015-07-30 2018-08-15 ミツミ電機株式会社 マルチチップ、電池保護装置及び電池パック
US10850623B2 (en) 2017-10-30 2020-12-01 Sf Motors, Inc. Stacked electric vehicle inverter cells
US10790758B2 (en) * 2018-03-08 2020-09-29 Chongqing Jinkang New Energy Vehicle Co., Ltd. Power converter for electric vehicle drive systems
US10236791B1 (en) 2018-03-23 2019-03-19 Sf Motors, Inc. Inverter module having multiple half-bridge modules for a power converter of an electric vehicle
US10756649B2 (en) * 2018-03-23 2020-08-25 Chongqing Jinkang New Energy Vehicle Co., Ltd. Inverter module having multiple half-bridge modules for a power converter of an electric vehicle
US10779445B2 (en) 2018-03-23 2020-09-15 Chongqing Jinkang New Energy Vehicle Co., Ltd. Inverter module having multiple half-bridge modules for a power converter of an electric vehicle
US10772242B2 (en) 2018-04-17 2020-09-08 Chongqing Jinkang New Energy Vehicle Co., Ltd. Inverter module of an electric vehicle
US10778117B2 (en) 2018-04-17 2020-09-15 Chongqing Jinkang New Energy Vehicle Co., Ltd. Inverter module of an electric vehicle
US10600578B2 (en) 2018-04-26 2020-03-24 Sf Motors, Inc. Electric vehicle inverter module capacitors
US10660242B2 (en) 2018-04-26 2020-05-19 Chongqing Jinkang New Energy Vehicle Co., Ltd. Electric vehicle inverter module heat sink
US10608423B2 (en) 2018-04-26 2020-03-31 Sf Motors, Inc. Electric vehicle inverter module laminated bus bar
US10600577B2 (en) 2018-04-26 2020-03-24 Sf Motors, Inc. Electric vehicle inverter module capacitors
CN113257756B (zh) * 2021-04-22 2022-04-15 东莞市柏尔电子科技有限公司 一种塑封安全型的三极管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7512573U (de) * 1975-04-19 1975-09-04 Semikron Gesellschaft Fuer Gleichri Halbleitergleichrichteranordnung
US4233645A (en) * 1978-10-02 1980-11-11 International Business Machines Corporation Semiconductor package with improved conduction cooling structure
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
US4859640A (en) * 1986-08-13 1989-08-22 Lanxide Technology Company, Lp Method of making ceramic composite articles with shape replicated surfaces
US4960736A (en) * 1986-09-16 1990-10-02 Lanxide Technology Company, Lp Surface bonding of ceramic bodies
JP2569717B2 (ja) * 1987-06-05 1997-01-08 日本電装株式会社 樹脂封止型半導体装置およびその製造方法
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US4783428A (en) * 1987-11-23 1988-11-08 Motorola Inc. Method of producing a thermogenetic semiconductor device
US5007475A (en) * 1988-11-10 1991-04-16 Lanxide Technology Company, Lp Method for forming metal matrix composite bodies containing three-dimensionally interconnected co-matrices and products produced thereby
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
DE4100145A1 (de) * 1990-01-10 1991-07-11 Murata Manufacturing Co Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
US4996170A (en) * 1990-07-30 1991-02-26 Motorola, Inc. Molding process for encapsulating semiconductor devices using a thixotropic compound
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
US5259436A (en) * 1991-04-08 1993-11-09 Aluminum Company Of America Fabrication of metal matrix composites by vacuum die casting

Also Published As

Publication number Publication date
EP0665591A1 (en) 1995-08-02
US5508559A (en) 1996-04-16
US5371043A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JPH06224316A (ja) 電力回路パッケージを形成する方法
US7061080B2 (en) Power module package having improved heat dissipating capability
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
US5544412A (en) Method for coupling a power lead to a bond pad in an electronic module
US7863098B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
US20040180474A1 (en) Electronic assembly having electrically-isolated heat-conductive structure and method therefor
US20220230930A1 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
JPH08316382A (ja) 半導体ダイから熱を除去するための電子モジュールおよびその製造方法
JP4091669B2 (ja) マルチチップ・パッケージの作成方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP2009070934A (ja) パワー半導体モジュール及びその製法
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
JPH01235261A (ja) 半導体装置及びその製造方法
CA2017080C (en) Semiconductor device package structure
JP2000277953A (ja) セラミックス回路基板
US11217571B2 (en) Power module and method for manufacturing power module
US5324570A (en) Microelectronics package
WO2021239984A1 (en) Method of assembling a semiconductor component
KR20230148113A (ko) 반도체 디바이스 어셈블리
JPH098185A (ja) 電子部品冷却構造を備えたパッケージ及びその製造方法
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ