KR101399690B1 - 접착제 부착 칩의 제조방법 - Google Patents

접착제 부착 칩의 제조방법 Download PDF

Info

Publication number
KR101399690B1
KR101399690B1 KR1020097023805A KR20097023805A KR101399690B1 KR 101399690 B1 KR101399690 B1 KR 101399690B1 KR 1020097023805 A KR1020097023805 A KR 1020097023805A KR 20097023805 A KR20097023805 A KR 20097023805A KR 101399690 B1 KR101399690 B1 KR 101399690B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
chip
die bonding
fixing jig
wafer
Prior art date
Application number
KR1020097023805A
Other languages
English (en)
Other versions
KR20100016559A (ko
Inventor
다케시 세가와
나오후미 이즈미
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20100016559A publication Critical patent/KR20100016559A/ko
Application granted granted Critical
Publication of KR101399690B1 publication Critical patent/KR101399690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 칩의 밀어올림을 필요로 하지 않는 동시에, 픽업의 진행에서 픽업되지 않은 칩의 유지력(holding force)이 변동되지 않는 픽업을 수반하는 접착제 부착 칩의 제조방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 본 발명의 접착제 부착 칩의 제조방법은, 고정 지그(3)의 밀착층(31) 상에 다이본딩 접착제층(24) 및 웨이퍼(1)가 적층된 상태로 하여, 웨이퍼(1) 및 다이본딩 접착제층(24)을 완전히 절단해서 칩(13)을 형성하고, 고정 지그(3)의 밀착층(31)을 변형함으로써, 칩(13)을 다이본딩 접착제층(24)과 함께 고정 지그(3)로부터 픽업하는 것을 특징으로 하는 접착제 부착 칩의 제조방법으로서, 고정 지그(3)는, 밀착층(31)과, 편면에 복수의 돌기물을 갖고 또한 외주부에 측벽(35)을 갖는 지그 기대(jig base)(30)를 가지며, 밀착층(31)은 지그 기대(30)의 돌기물을 갖는 면 상에 적층되어, 측벽(35)의 상면에서 접착되고, 지그 기대(30)의 돌기물을 갖는 면에는, 밀착층(31), 돌기물 및 측벽(35)에 의해 구획공간(37)이 형성되고, 지그 기대(30)에는, 외부와 구획공간(37)을 관통하는 하나 이상의 관통구멍(38)이 설치되어 되며, 고정 지그(3)의 관통구멍(38)을 매개로 구획공간(37) 내의 공기를 흡인함으로써 밀착층(31)을 변형시킬 수 있는 것인 것을 특징으로 한다.

Description

접착제 부착 칩의 제조방법{Method for producing chip with adhesive applied}
본 발명은 칩의 일면에 접착제가 설치된 접착제 부착 칩의 제조방법에 관한 것으로, 특히 극박으로 연삭된 웨이퍼로부터 손상 없이 개별의 접착제 부착 칩을 제조하는 방법에 관한 것이다.
반도체 칩을 반도체장치용 기판에 탑재하는 경우에 있어서, 필름상 접착제가 다이본딩용으로서 사용되고 있다. 필름상 접착제는 사전에 반도체 웨이퍼에 첩착(貼着)되어, 반도체 웨이퍼와 함께 다이싱해서 접착제 부착 칩이 제조된다. 필름상 접착제는 페이스트상 접착제와 달리, 칩으로부터 배어나오지도 않고 도포 불균일에 의해 칩이 기우는 경우도 없기 때문에, 특히 복수의 반도체 칩을 겹쳐 쌓는 칩 스택형(chip stack type) 반도체장치의 칩 간 용도의 접착제로서 사용된다.
또한, 휴대전자기기나 IC 카드 등의 보급이 진행되어, 반도체 부품에는 추가적인 박형화가 요망되고 있다. 이 때문에, 종래에는 두께가 350 ㎛ 정도였던 반도체 칩을, 두께 50~100 ㎛ 또는 그 이하까지 얇게 할 필요가 발생하고 있다. 당연히 이와 같은 극박의 반도체 칩의 경우에도, 필름상 접착제에 의한 접착제 부착 칩이 요망되고 있다.
그런데, 필름상의 접착제는, 웨이퍼를 다이싱하기 위해 다이싱 시트와 적층 된 형태로 공급되는 경우가 있다. 이와 같은 경우, 다이싱 시트의 점착제층과 필름상 접착제층이 픽업할 때의 박리 계면이 된다. 이것에 접착된 칩을 픽업 니들로 픽업하기 위해서는 통상보다도 강한 밀어올림이 필요해져, 극박의 칩의 경우에는 칩이 파손되어 버릴 우려가 있다. 또한, 이와 같은 필름상 접착제는, 웨이퍼에 대해 가열 압착에 의해 접착한다. 가열이나 가압, 또는 적층한 후로부터의 경과기간에 따라, 다이싱 시트의 점착제층과 필름상 접착제층의 계면의 접착력은 상승하는 경향이 있기 때문에, 추가적으로 칩을 안전하게 픽업하는 것이 곤란해진다.
한편, 별도로 다이싱 시트를 사용하지 않고, 기재에 대해 박리 가능하게 적층된 접착제층을 갖는 다이싱·다이본딩 겸용의 접착 시트도 시판되고 있다. 이와 같은 접착 시트에는, 점착제층과 접착제층을 적층하는 것에 의한 계면에서의 접착력 상승이라는 문제는 없으나, 안정된 픽업력을 얻는 데에는 사용 가능한 기간을 짧게 설정해야만 한다는 문제가 있다.
이와 같이 픽업력이 큰 경우에는, 비록 칩에 외관상의 파손이 없었다고 해도, 내부에 손상을 받은 칩을 사용한 반도체장치는, 열이력을 받음으로써 패키지 크랙을 일으키는 등 신뢰성이 부족한 품질이 된다.
이에, 이와 같은 문제를 해소하기 위해서, 세침(fine needle)에 의한 밀어올림을 행하지 않는 접착제 부착 픽업방법이 검토되어 있다(특허문헌 1 참조). 이들 방법은, 점착 시트 대신에 다공성 소재의 흡착 테이블을 사용하여, 칩을 픽업할 때 흡착 테이블의 흡착을 정지해서 칩의 유지력(holding force)을 제거하고 있다. 그러나, 이 방법의 경우에는 칩 간의 간극은 메워지지 않아 공기가 누설되고 있어, 칩을 픽업할 때마다 누설량이 추가로 증대한다. 이에 따라 픽업시키지 않고 남아 있는 칩에 대한 유지력이 저하되어, 진동에 의해 칩의 위치가 어긋나, 콜릿이 칩을 잡을 수 없게 된다는 문제가 나타난다.
특허문헌 1: 일본국 특허공개 제2003-179126호 공보
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상기와 같은 문제에 비추어, 칩의 밀어올림을 필요로 하지 않는 동시에, 픽업의 진행에서 픽업되지 않은 칩의 유지력이 변동되지 않는 픽업을 수반하는 접착제 부착 칩의 제조방법을 제공하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위한 본 발명의 접착제 부착 칩의 제조방법은,
고정 지그의 밀착층 상에 다이본딩 접착제층 및 웨이퍼가 적층된 상태로 하여, 상기 웨이퍼 및 상기 다이본딩 접착제층을 완전히 절단하여 칩을 형성하고, 상기 고정 지그의 상기 밀착층을 변형함으로써, 상기 칩을 상기 다이본딩 접착제층과 함께 상기 고정 지그로부터 픽업하는 것을 특징으로 하는 접착제 부착 칩의 제조방법으로서,
상기 고정 지그는, 상기 밀착층과, 편면에 복수의 돌기물을 갖고 또한 그 편면의 외주부에 그 돌기물과 대략 같은 높이의 측벽을 갖는 지그 기대(jig base)를 가지며, 상기 밀착층은 상기 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽 상면에서 접착되고, 상기 지그 기대의 상기 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되고, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통구멍이 설치되어 되며, 상기 고정 지그의 상기 관통구멍을 매개로 상기 구획공간 내의 공기를 흡인함으로써 상기 밀착층을 변형시킬 수 있는 것인 것을 특징으로 한다.
여기서, 본원 발명은, 상기 고정 지그의 상기 밀착층 상에 박리시트를 매개로 상기 다이본딩 접착제층 및 상기 웨이퍼의 순서로 적층된 상태로 하는 것이 바람직하다.
또한 본원 발명은, 상기 고정 지그의 상기 밀착층 상에 보호용 점착 시트를 매개로 상기 웨이퍼 및 상기 다이본딩 접착제층의 순서로 적층된 상태로 해도 된다.
또한 본원 발명은, 상기 고정 지그의 상기 밀착층 상에 상기 웨이퍼 및 상기 다이본딩 접착제층, 추가적으로 상기 다이본딩 접착제층을 보호하기 위한 박리시트의 순서로 적층된 상태로 하는 것도 가능하다.
이와 같이 본 발명에서는, 웨이퍼를 고정 지그 상에서 완전히 절단하여 칩을 형성하는 경우에도 적용 가능하다.
또한, 본원 발명은, 고정 지그의 밀착층 상에 다이본딩 접착제층 및 개편화(個片化)된 웨이퍼가 적층된 상태로 하고, 상기 다이본딩 접착제층을 칩의 외형에 맞추어 완전히 절단하여, 상기 고정 지그의 상기 밀착층을 변형함으로써, 상기 칩을 상기 다이본딩 접착제층과 함께 상기 고정 지그로부터 픽업하는 것을 특징으로 하는 접착제 부착 칩의 제조방법으로서,
상기 고정 지그는, 상기 밀착층과, 편면에 복수의 돌기물을 갖고 또한 그 편면의 외주부에 그 돌기물과 대략 같은 높이의 측벽을 갖는 지그 기대를 가지며, 상기 밀착층은 상기 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽의 상면에서 접착되고, 상기 지그 기대의 상기 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되고, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통구멍이 설치되어 되며, 상기 고정 지그의 상기 관통구멍을 매개로 상기 구획공간 내의 공기를 흡인함으로써 상기 밀착층을 변형시킬 수 있는 것인 것을 특징으로 한다.
이에 본 발명은, 상기 고정 지그의 상기 밀착층 상에 박리시트를 매개로 상기 다이본딩 접착제층 및 개편화된 웨이퍼의 순서로 적층된 상태로 하는 것이 바람직하다.
또한 본 발명은, 상기 고정 지그의 상기 밀착층 상에 보호용 점착 시트를 매개로 개편화된 웨이퍼 및 상기 다이본딩 접착제층의 순서로 적층된 상태로 해도 된다.
또한 본 발명은, 상기 고정 지그의 상기 밀착층 상에 개편화된 상기 웨이퍼 및 상기 다이본딩 접착제층, 추가적으로 상기 다이본딩 접착제층을 보호하기 위한 박리시트의 순서로 적층된 상태로 하는 것도 가능하다.
이와 같이 본 발명에서는, 사전에 별도의 공정에서 다수의 칩으로 개편화된 웨이퍼를 고정 지그에 올려놓은 경우에도 적용 가능하다.
발명의 효과
본 발명의 접착제 부착 칩의 제조방법에 의하면, 세침에 의해 칩을 밀어올리지 않고, 흡착 콜릿의 흡인력만으로 칩을 픽업하는 것이 가능해지기 때문에, 칩에 손상을 부여하지 않는다. 또한, 칩을 계속해서 픽업해도 고정 지그 상에 남아 있는 칩과의 밀착상태에 변화는 없기 때문에, 픽업의 후반 단계에서 칩의 위치가 어긋나지 않도록 흡착력을 조정하는 작업은 필요 없다.
따라서, 매우 얇게 가공된 칩의 경우에도 칩의 픽업이 가능하여, 안전하게 다이본딩공정으로 이송할 수 있다.
도 1은 본 발명의 접착제 부착 칩의 제조방법에 사용되는 고정 지그의 개략 단면도이다.
도 2는 도 1에 나타낸 고정 지그를 구성하는 지그 기대의 개략 평면도이다.
도 3(A)는 제1 실시형태의 공정 1A의 상태를 나타내는 개략 단면도, 도 3(B)는 제1 실시형태의 공정 1B의 상태를 나타내는 개략 단면도, 도3(C)는 제1 실시형태의 공정 1C의 상태를 나타내는 개략 단면도이다.
도 4는 본 발명에 사용되는 다이싱 전의 반도체 웨이퍼의 개략 평면도이다.
도 5는 웨이퍼에 보호용 점착 시트를 첩부할 때의 첩부공정의 개략 단면도이다.
도 6은 이면 연삭공정의 개략 단면도이다.
도 7은 웨이퍼에 접착 시트를 첩부(貼付)할 때의 첩부공정의 개략 단면도이 다.
도 8은 픽업에 사용되는 픽업장치의 개략 단면도이다.
도 9는 본 발명의 제1 실시형태에 있어서 고정 지그 상에서 픽업할 때의 개략 단면도이다.
도 10(A)는 제2 실시형태의 공정 2A를 나타내는 개략 단면도, 도 10(B)는 제2 실시형태의 공정 2B를 나타내는 개략 단면도, 도 10(C)는 제2 실시형태의 공정 2C를 나타내는 개략 단면도이다.
도 11(A)는 제3 실시형태의 공정 3A를 나타내는 개략 단면도, 도 11(B)는 제3 실시형태의 공정 3B를 나타내는 개략 단면도, 도 11(C)는 제3 실시형태의 공정 3C를 나타내는 개략 단면도이다.
도 12는 웨이퍼로부터 보호용 점착 시트를 박리할 때의 박리공정의 개략 단면도이다.
도 13(A)는 제4 실시형태의 공정 4A를 나타내는 개략 단면도, 도 13(B)는 제4 실시형태의 공정 4B를 나타내는 개략 단면도, 도 13(C)는 제4 실시형태의 공정 4C를 나타내는 개략 단면도이다.
부호의 설명
1…웨이퍼
3…고정 지그
4…진공장치(vacuum apparatus)
13…칩
20…접착 시트
22…박리시트
24…다이본딩 접착제층
25…보호용 점착 시트
30…지그 기대(jig base)
31…밀착층
35…측벽
36…돌기물
37…구획공간
38…관통구멍
70…흡착 콜릿
80…절단된 칩의 집합체로서의 개편화 웨이퍼
100…픽업장치
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하면서 본 발명의 실시예에 대해 설명한다.
[고정 지그]
도 1은 본 발명에 사용되는 고정 지그를 나타낸 것으로, 도 1의 고정 지그는, 본 발명의 접착제 부착 칩의 제조방법에서 사용된다.
도 1에 나타낸 바와 같이, 본 발명에 사용되는 고정 지그(3)는 지그 기 대(30)와 밀착층(31)으로 된다. 지그 기대(30)의 형상으로서는, 대략 원형, 대략 타원형, 대략 직사각형, 대략 다각형을 들 수 있고, 대략 원형이 바람직하다. 지그 기대(30)의 한쪽 면에는, 도 1 및 도 2에 나타내는 바와 같이, 복수의 돌기물(36)이 간격을 두고 상방으로 돌출되어 형성되어 있다. 돌기물(36)의 형상은 특별히 한정되지 않으나, 원기둥형 또는 원뿔대형이 바람직하다. 또한, 이 돌기물(36)을 갖는 면의 외주부에는, 돌기물(36)과 대략 같은 높이의 측벽(35)이 형성되어 있다. 또한, 지그 기대(30)의 돌기물(36)을 갖는 면 상에는 밀착층(31)이 적층되어 있다. 이 밀착층(31)은 측벽(35)의 상면에서 접착되고, 또한, 돌기물(36)의 상면과 밀착층(31)은 접착되어도 되고 접착되어 있지 않아도 된다. 지그 기대(30)의 돌기물(36)을 갖는 면에는, 돌기물(36), 측벽(35) 및 밀착층(31)에 의해 구획공간(37)이 형성되어 있다. 이들의 구획공간(37)은 모두 연통(連通)되어 있다.
한편, 지그 기대(30)의 돌기물(36)을 갖지 않는 면에는, 이 면측의 외부와 구획공간(37)을 관통하는 관통구멍(38)이 지그 기대(30)의 두께방향에 설치되어 있다. 관통구멍(38)은 지그 기대(30)에 1개 이상이 설치되어 있으면 되고, 복수개가 설치되어도 된다. 또한, 지그 기대(30)의 돌기물(36)을 갖지 않는 면의 관통구멍(38) 대신에, 지그 기대(30)의 수평방향에 관통구멍(38)을 설치하고, 측벽(35)에 개구부를 설치해도 된다. 이 관통구멍(38)의 개구부에, 탈착 자유자재의 진공장치를 접속함으로써, 구획공간(37) 내의 기체가 배기되어 밀착층(31)을 요철상으로 변형시킬 수 있다.
지그 기대(30)의 재질은, 기계 강도가 우수한 것이면 특별히 한정되지 않으 나, 예를 들면 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리에틸렌테레프탈레이트 수지, 아크릴 수지, 폴리염화비닐 등의 열가소성 수지; 알루미늄 합금, 마그네슘 합금, 스테인리스 등의 금속재료; 유리 등의 무기재료; 유리섬유 강화 에폭시 수지 등의 유기 무기 복합재료 등을 들 수 있다. 지그 기대(30)의 굽힘 탄성률은 1 GPa 이상인 것이 바람직하다. 이와 같은 굽힘 탄성률을 갖고 있으면, 지그 기대(30)의 두께를 필요 이상으로 두껍게 하지 않고 강직성(剛直性)을 부여할 수 있다. 이와 같은 재료를 사용함으로써, 고정 지그(3)에 칩을 밀착시키고 나서 픽업장치에 탑재할 때까지의 반송에 있어서 만곡(灣曲)하지 않아, 칩의 위치 어긋남이나 탈락이 발생하지 않는다.
지그 기대(30)의 외경은, 반도체 웨이퍼의 외경과 대략 동일 또는 반도체 웨이퍼의 외경보다도 큰 것이 바람직하다. 지그 기대(30)가 반도체 웨이퍼의 규격 사이즈의 최대경(예를 들면 지름 300 ㎜)에 대응할 수 있는 외경을 갖고 있으면, 그것보다 작은 모든 반도체 웨이퍼에 대해 적용할 수 있다. 또한, 지그 기대(30)의 두께는 0.5~2.0 ㎜가 바람직하고, 0.5~0.8 ㎜가 보다 바람직하다. 지그 기대(30)의 두께가 상기 범위에 있으면, 웨이퍼의 이면 연삭 후에 웨이퍼를 만곡시키지 않고 충분히 지지할 수 있다.
돌기물(36) 및 측벽(35)의 높이는 0.05~0.5 ㎜가 보다 바람직하다. 또한, 돌기물(36)의 상면의 지름은 0.05~1.0 ㎜가 바람직하다. 또한, 돌기물의 간격(돌기물의 중심간 거리)은 0.2~2.0 ㎜가 바람직하다. 돌기물(36)의 크기 및 돌기물의 간격이 상기 범위에 있으면, 구획공간(37) 내의 탈기에 의해 밀착층(31)을 충분히 요철 상으로 변형시킬 수 있어, 반도체 칩을 용이하게 밀착층(31)으로부터 떼어낼 수 있다. 또한, 밀착층(31)의 요철의 변형을 여러번 반복한 후에도, 원래의 평탄한 상태로 계속해서 복원할 수 있다.
관통구멍(38)의 지름은 특별히 한정되지 않으나, 2 ㎜ 이하가 바람직하다.
이와 같은 지그 기대(30)는, 예를 들면, 열가소성의 수지재료를 금형을 사용해서 가열 성형하여, 지그 기대의 바닥부와, 측벽(35)과, 돌기물(36)을 일체로 제조해도 되고, 평면 원형판 상에 측벽(35) 및 돌기물(36)을 형성해서 제조해도 되며, 또는, 오목형 원판의 오목부 내 표면에 돌기물(36)을 형성해서 제조해도 된다. 돌기물(36)의 형성방법으로서는, 전기주조법(electroforming)에 의해 금속을 소정의 형상으로 석출시키는 방법, 스크린 인쇄에 의해 돌기물을 형성하는 방법, 평면 원형판 상에 포토레지스트를 적층하고, 노광, 현상하여 돌기물을 형성하는 방법 등을 들 수 있다. 또한, 금속제 평면 원형판의 표면을 에칭에 의해 돌기물 형성부분을 남기고 침식 제거하는 방법이나 샌드 블라스트에 의해 평면 원형판의 표면을 돌기물 형성부분을 남기고 제거하는 방법 등에 의해 지그 기대(30)를 제조하는 것도 가능하다. 또한, 관통구멍(38)은 돌기물(36)을 형성하기 전에 미리 형성해도 되고, 나중에 형성해도 된다. 또한, 지그 기대의 성형과 동시에 형성해도 된다.
지그 기대(30) 상에 배치된 밀착층(31)의 재질로서는, 가요성, 유연성, 내열성, 탄성, 점착성 등이 우수한, 우레탄계, 아크릴계, 불소계 또는 실리콘계의 엘라스토머를 들 수 있다. 이 엘라스토머에는, 필요에 따라 보강성 필러나 소수성 실리카 등의 각종 첨가제를 첨가해도 된다.
밀착층(31)은 지그 기대(30)와 대략 동일 형상의 평판인 것이 바람직하고, 밀착층(31)의 외경은 지그 기대(30)의 외경과 대략 동일한 것이 바람직하며, 두께는 20~200 ㎛가 바람직하다. 밀착층(31)의 두께가 20 ㎛ 미만에서는, 흡인의 반복에 대한 기계적인 내구성이 부족해지는 경우가 있다. 한편, 밀착층(31)의 두께가 200 ㎛를 초과하면, 흡인에 의한 박리에 현저히 시간이 걸리는 경우가 있어 바람직하지 않다.
또한, 밀착층(31)의 인장 파단 강도는 5 MPa 이상인 것이 바람직하고, 인장 파단 신도는 500% 이상인 것이 바람직하다. 인장 파단 강도나 인장 파단 신도가 상기 범위에 있으면, 밀착층(31)의 변형을 여러번 반복한 경우에도, 밀착층(31)의 파단도 느슨해짐도 발생하지 않고, 원래의 평탄한 상태로 복원시킬 수 있다.
또한, 밀착층(31)의 굽힘 탄성률은 10~100 MPa의 범위가 바람직하다. 밀착층(31)의 굽힘 탄성률이 10 MPa 미만인 경우, 밀착층(31)은 돌기물(36)과의 접점 이외의 부분이 중력으로 휘어져 버려, 칩에 밀착할 수 없게 되는 경우가 있다. 한편, 100 MPa를 초과하면, 흡인에 의한 변형이 일어나기 어려워져, 칩을 용이하게 박리할 수 없게 되는 경우가 있다.
또한, 밀착층(31)의 반도체 웨이퍼에 접하는 측 면의 전단 밀착력은 35 N 이상인 것이 바람직하다. 본 발명에 있어서 전단 밀착력은, 밀착층(31)과 실리콘 웨이퍼의 미러면 사이에서 측정한 값을 말하고, 세로 30 ㎜×가로 30 ㎜×두께 3 ㎜의 크기를 갖는 주지의 유리판에 밀착층(31)을 첩부하여 실리콘으로 되는 미러 웨이퍼 상에 배치하여, 유리판과 밀착층(31) 전체에 900 g의 하중을 5초간 가하고, 유리판을 미러 웨이퍼와 평행하게 하중을 가하여 압압(押壓)한 경우에, 움직이기 시작했을 때의 하중을 측정한 것이다.
또한, 밀착층(31)의 밀착력은 2 N/25 ㎜ 이하인 것이 바람직하다. 이것을 초과하는 값에서는 밀착층(31)과, 그 위에 배치되는 칩의 밀착이 지나치게 커져 블로킹 상태가 되어, 흡인에 의한 칩의 박리가 불가능해질 우려가 있다. 또한, 본 발명에 있어서 밀착력이란, 밀착층(31)을 웨이퍼의 미러면에 첩부하고, 이것을 박리했을 때의 박리 강도를 말한다.
이와 같은 밀착층(31)은, 예를 들면, 캘린더법, 프레스법, 코팅법 또는 인쇄법 등에 의해, 사전에 상기 엘라스토머로 되는 필름을 제작하고, 이 엘라스토머 필름을 지그 기대(30)의 적어도 측벽(35)의 상면에서 접착함으로써 형성할 수 있으며, 이것에 의해 구획공간(37)이 형성된다. 상기 밀착층(31)을 접착하는 방법으로서는, 아크릴 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지 또는 엘라스토머 수지로 되는 접착제를 매개로 접착하는 방법이나, 밀착층(31)이 히트실성(heat sealing characteristics)인 경우에는 히트실에 의해 접착하는 방법을 들 수 있다.
밀착층(31)의 표면에는 비점착처리가 실시되어 있어도 되고, 특히, 요철상으로 변형되었을 때 반도체 칩과 접촉하는 돌기물(36) 상부의 밀착층 표면만이 비점착처리되어 있는 것이 바람직하다. 이와 같이 처리하면, 밀착층(31)이 변형되기 전에는 밀착층 표면의 비점착처리되어 있지 않은 부분에서 반도체 칩에 밀착되고, 요철상으로 변형된 밀착층(31)은 돌기물(36) 상부의 표면, 즉 비점착성의 볼록부 표면에서만 반도체 칩과 접촉되어 있기 때문에, 반도체 칩을 더 용이하게 밀착층(31) 으로부터 떼어낼 수 있다. 비점착처리방법으로서는, 예를 들면, 진공장치에 의해 구획공간(37) 내의 공기를 흡인하여 밀착층(31)을 요철상으로 변형시키고, 볼록부 선단을 지석 롤러(gringd stone roller) 등에 의해 물리적으로 조면화(粗面化)하는 방법, UV 처리하는 방법, 비점착성 고무를 적층하는 방법, 비점착성 도료를 코팅하는 방법 등을 들 수 있다. 비점착부의 표면 조도는, 산술 평균 조도(Ra)가 1.6 ㎛ 이상이 바람직하고, 1.6~12.5 ㎛가 보다 바람직하다. 비점착부를 상기 범위의 표면 조도로 조면화함으로써, 밀착층(31)은 열화되지 않고, 또한, 반도체 칩을 용이하게 밀착층(31)으로부터 떼어낼 수 있다.
본 발명에서는, 상기와 같이 형성된 고정 지그(3)가 사전에 준비된다.
[접착 시트]
도 3(A)~(C)에 나타낸 바와 같이, 본 발명에 있어서, 최종적으로 칩(13)과 함께 픽업되는 다이본딩 접착제층(24)은 접착 시트(20)에 의해 제공되는 것이 바람직하다. 즉, 접착 시트(20)는, 실리콘 등의 박리층을 구비한 박리시트(22) 상에 박리 가능하게 다이본딩 접착제층(24)이 적층된 층 구성을 갖는다. 접착 시트(20)의 보관이나 노출면의 보호를 위해, 다이본딩 접착제층(24)의 반대면에는 별도의 박리시트가 적층되어 있어도 된다.
다이본딩 접착제층(24)은, 열경화성 또는 열가소성의 수지 조성물로 되고, 그 수지 조성물의 도포액을 박리시트(22) 또는 별도의 박리시트 상에 도포함으로써 층을 형성하는 동시에, 접착 시트(20)가 제조된다.
본 발명에 사용되는 열경화성의 수지 조성물로 되는 다이본딩 접착제층(24) 은, 예를 들면 바인더 수지와 열경화성 수지의 혼합물을 들 수 있다.
열경화성 수지 조성물을 구성하는 바인더 수지로서는, 예를 들면 아크릴 수지, 폴리에스테르 수지, 폴리비닐에테르 수지, 우레탄 수지, 폴리아미드 수지 등을 들 수 있다. 열경화성 수지로서는, 예를 들면, 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 페놀 수지, 요소 수지, 멜라민 수지, 레조르시놀 수지 등이 사용되고, 바람직하게는 에폭시 수지를 들 수 있다. 또한, 열경화성 수지를 경화시키기 위한 경화제가 사용되어도 된다. 또한 상온에서 점착성인 다이본딩 접착제층(24)에는 박리시트(22)와의 박리성을 제어하기 위해, 우레탄계 아크릴레이트 올리고머 등의 자외선 경화성 수지를 배합하는 것이 바람직하다. 자외선 경화성 수지를 배합하면, 자외선 조사 전에는 박리시트(22)가 다이본딩 접착제층(24)과 잘 밀착되고, 자외선 조사 후에는 박리하기 쉬워진다.
본 발명에 사용되는 열경화성 수지 조성물로 되는 다이본딩 접착제층(24)은, 상온에서 점착성이어도 되고 비점착성이어도 된다. 상온에서 점착성인 다이본딩 접착제층(24)은, 다이본딩에서의 가접착까지의 온도를 실온이나 비교적 저온의 가열처리로 접착할 수 있고, 다이본딩 접착제층(24)을 완전히 열경화시키는 조건과의 차가 크기 때문에, 온도 관리가 쉬워진다. 또한, 상온에서 비점착성인 다이본딩 접착제층(24)은 다이본딩의 순간에 가접착이 완료되지 않기 때문에 공기를 말아넣기 어렵다. 다이본딩 접착제층(24)은, 주로 사용하는 바인더 수지가 점착성이면 점착성이 되고, 비점착성인 것을 사용하면 비점착성이 된다.
다이본딩 접착제층(24)의 두께는, 배선 기판 등의 다이본딩에 의해 접착하는 대상물의 표면 형상에 따라 상이하지만, 통상 3~100 ㎛, 바람직하게는 10~50 ㎛이다.
박리시트(22)로서는 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리우레탄 필름, 에틸렌 초산비닐 필름, 아이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산 에스테르 공중합체 필름, 불소 수지 필름 등의 비교적 연질(軟質)의 수지제 필름이나, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름 등의 비교적 경질(硬質)의 수지제 필름이 사용된다.
박리시트(22)에 사용되는 수지제 필름으로서는, 상기 필름으로부터 선택되는 단층 필름이어도 되고, 적층 필름이어도 된다. 또한 이들의 가교 필름도 사용된다. 박리시트(22)를 다이본딩 접착제층(24)에 적층한 상태로, 고정 지그(3)의 밀착층(31)에 적층해서 사용하는 경우에는, 박리시트(22)는 밀착층(31)과 동일하게 흡인에 의해 변형되도록 비교적 연질의 수지제 필름이 사용된다. 박리시트(22)를 고정 지그(3)의 밀착층(31)에 적층하지 않는 경우에는, 비교적 경질의 수지제 필름이 사용되어도 된다.
박리시트(22)는 다이본딩 접착제층(24)과 박리 가능해지기 때문에, 다이본딩 접착제층(24)에 접하는 면은 낮은 표면장력을 나타내는 것이 바람직하고, 예를 들면 40 mN/m 이하인 것이 바람직하다. 표면장력이 낮은 수지제 필름은 재질을 적절 히 선택하여 얻는 것이 가능하고, 또한 수지제 필름의 표면에 실리콘 수지 등의 박리제를 도포하여 박리처리를 실시함으로써 얻는 것도 가능하다.
박리시트(22)의 막 두께는, 통상은 10~500 ㎛, 바람직하게는 15~300 ㎛, 특히 바람직하게는 20~250 ㎛ 정도이다.
[웨이퍼]
본 발명에 있어서 사용되는 웨이퍼(1)로서는, 실리콘이나 화합물 반도체로부터 반도체 웨이퍼나 유리, 세라믹 등의 절연재료로 되는 웨이퍼를 들 수 있다. 웨이퍼(1)로서 반도체 웨이퍼를 사용하는 경우는, 예를 들면, 표면측에 회로가 형성되는 동시에 이면측이 연삭 가공된 상태이고, 도 4에 나타낸 바와 같이, 아직 다이싱 등으로 개편화되기 전의 웨이퍼가 사용된다. 웨이퍼(1)는, 예를 들면 100 ㎛ 이하의 극박의 두께인 것이 자중(自重)으로도 파손되기 쉽기 때문에, 특히 본 발명의 효과를 향수(享受)할 수 있다.
또한, 본 발명에 있어서, 다이싱 전의 웨이퍼 윤곽 형상을 유지한 상태로 회로째 절단된 칩(13)의 집합체의 상태를 개편화된 웨이퍼(개편화 웨이퍼(80))라고 한다.
[보호용 점착 시트]
본 발명의 실시형태에서 사용되는 보호용 점착 시트(25)는, 당업자에 의해 시판되고 있는 웨이퍼 연마용 점착 테이프(BG 테이프)로부터 적절히 선택하여 사용할 수 있다. 구체적으로는, 수지제 필름을 기재로 하고, 기재의 편면에 자외선 경화형 등의 재박리성이 우수한 점착제층을 갖는 점착 시트이다.
보호용 점착 시트(25)를, 고정 지그(3)의 밀착층(31)과 웨이퍼(1) 사이에 매개로 적층해서 사용하는 경우는, 보호용 점착 시트(25)는 밀착층(31)과 동일하게 흡인에 의해 변형되도록 비교적 연질의 수지제 필름이 기재로서 사용된다. 보호용 점착 시트(25)를 고정 지그(3)의 밀착층(31)에 적층하지 않는 경우는, 비교적 경질의 수지제 필름이 기재로서 사용되어도 된다.
[제1 실시형태]
본 발명의 제1 실시형태는, 도 3(A)에 나타낸 바와 같이, 고정 지그(3)의 밀착층(31) 상에 박리시트(22)를 매개로 다이본딩 접착제층(24) 및 웨이퍼(1)가 이 순서로 적층된 상태로 하는 공정(공정 1A)과, 도 3(B)에 나타낸 바와 같이, 상기 웨이퍼(1) 및 상기 다이본딩 접착제층(24)을 완전히 절단하여 칩(13)을 형성하는 공정(공정 1B)과, 도 3(C)에 나타낸 바와 같이, 상기 고정 지그(3)의 상기 밀착층(31)을 변형함으로써, 상기 칩(13)을 상기 다이본딩 접착제층(24)과 함께 상기 고정 지그(3)로부터 픽업하는 공정(공정 1C)으로 된다.
본 실시형태에 공급되는 웨이퍼(1)는, 표면에 회로 형성이 행해진 후 이면 연삭이 행해진다. 이면 연삭공정을 행할 때, 도 5에 나타낸 바와 같이, 웨이퍼(1)의 회로면(1a)에 회로를 보호하기 위한 보호용 점착 시트(25)가 첩부되고, 도 6에 나타낸 바와 같이, 백 그라인드장치(26)에 의해 웨이퍼(1)의 이면이 연삭되어, 웨이퍼(1)는 극박의 두께, 예를 들면 50 ㎛ 정도로 조정된다. 계속해서, 도 7에 나타낸 바와 같이, 웨이퍼(1)의 연삭면에 접착 시트(20)의 다이본딩 접착제층(24)측이 적층되고, 보호용 점착 시트(25)가 웨이퍼(1)의 회로면(1a)으로부터 박리 제거된 다. 추가적으로 웨이퍼(1) 상의 박리시트(22)측과 고정 지그(3)를 밀착층(31)과 대면 접촉시켜서, 도 3(A)에 나타내어지는 공정 1A에 있어서의 적층 순서의 상태로 할 수 있다.
계속해서, 도 3(B)에 나타낸 바와 같이, 웨이퍼(1) 및 다이본딩 접착제층(24)을 완전히 절단하여 칩(13)을 형성하는 공정(공정 1B)이 행해져, 칩(13)을 형성한다. 절단은, 통상의 블레이드 다이싱법에 의해 행해져도 되고, 레이저 다이싱법에 의해 행해져도 된다. 또한, 웨이퍼(1)와 다이본딩 접착제층(24)을 전용 블레이드로 행하는 듀얼 다이싱법에 의해 행해도 된다.
고정 지그(3)에 고정된 웨이퍼(1)를 다이서 등의 절단장치의 처리 스테이지에 고정 지그(3)를 하면으로 하여 탑재한다. 웨이퍼(1)를 탈락시키지 않도록 고정 지그(3)의 관통구멍(38)으로부터 흡인되지 않는 구조라면, 통상의 웨이퍼 고정수단을 갖는 종래 사용되어져 온 처리 스테이지를 구비한 절단 장치를 그대로 사용할 수 있다. 처리 스테이지가 다공성 소재로 구성되어 있는 경우는, 관통구멍(38)에 맞닿는 일부만 흡인을 차단하도록 하면 된다. 이와 같이, 종래의 방법과 거의 동일한 수단과 방법으로 절단공정이 행해진다. 또한, 다이본딩 접착제층(24)과 밀착층(31)은 박리시트(22)를 매개로 적층되어 있기 때문에, 박리시트(22)의 층까지 컷팅할 수 있어, 생산성의 향상을 위해 컷팅 깊이의 정도(精度)를 떨어뜨려서 스피드를 올릴 수 있다.
다음으로, 도 3(C)에 나타낸 바와 같이, 고정 지그(3)의 밀착층(31)을 변형함으로써, 칩(13)을 다이본딩 접착제층(24)과 함께 고정 지그(3)로부터 픽업하는 공정(공정 1C)이 행해진다.
칩(13)을 고정한 고정 지그(3)는 절단장치로부터 픽업장치로 이재(移載)되어, 픽업공정(공정 1C)이 행해진다. 본 실시형태에서 사용되는 픽업장치는, 고정 지그(3)를 취급하기 위한 전용 장치가 사용되고, 구체적으로는, 본 발명의 출원인에 의해 출원된 일본국 특허출원 제2006-283983에 기재되는 픽업장치가 사용된다. 당해 출원의 픽업장치(100)는, 도 8에 나타낸 바와 같이, 고정 지그(3)를 고정하는 테이블(51)과 칩(13)을 흡인 유지하는 흡착 콜릿(70)을 갖고, 테이블(51)은 고정 지그(3) 본체를 고정하는 흡착부(50)와, 고정 지그(3)의 관통구멍(38)에 접속해서 구획공간(37)을 흡인하기 위한 흡인부(52)가 개구되어, 각각 독립적으로 흡착이 가능해져 있는 구조를 갖고 있다.
고정 지그(3)는, 픽업장치(100)의 테이블(51)에 관통구멍(38)과 흡인부(52)를 일치시켜서 고정 지그(3) 본체가 흡착부(50)로 흡착되도록 고정된다. 진공장치(4) 등으로부터의 음압(negative pressure)을 흡인부(52) 및 관통구멍(38)을 매개로 구획공간(37)에 가하면, 밀착층(31)이 구획공간(37)측을 향해 변형된다. 여기서, 박리시트(22)로서 비교적 연질의 수지제 필름이 사용되기 때문에, 도 3(C)에 나타낸 바와 같이, 밀착층(31)의 변형에 박리시트(22)도 추종(追從)한다. 칩(13)에 접착되어 있는 다이본딩 접착제층(24)은 변형될 수 없기 때문에, 박리시트(22)와 다이본딩 접착제층(24)의 계면은, 도 9에 나타낸 바와 같이, 돌기물(36)의 위치만이 점접촉한 상태로 박리된다.
여기서 픽업이 진행되어 고정 지그(3) 상의 칩(13)이 존재하는 면적 비율이 크게 변화되었다고 해도, 칩(13)의 유지력은 접촉하고 있는 밀착층(31)과의 면적에 비례한다. 각각의 칩(13)에 점접촉하는 밀착층(31)의 면적은 픽업의 진행에 의해 변화되지 않기 때문에, 그 유지력은 마지막까지 일정하다.
그 후, 흡착 콜릿(70)이 소정의 1개의 칩(13)의 위치로 이동하여 칩 면과 마주보고, 흡착 콜릿(70)에 음압이 걸림으로써, 칩(13)이 다이본딩 접착제층(24)을 적층한 상태로 흡착 콜릿(70)이 흡착 파지(픽업)된다. 픽업된 칩(13)은, 리드 프레임 등의 회로 기판에 직접 다이본딩을 행해도 되고, 일단, 다이 소트 테이프(die sort tape) 등의 칩 캐리어 재료에 유지시킨 후에, 보관 수송을 행하여, 다이본딩을 행해도 된다.
또한, 상기한 실시형태에 있어서는, 고정 지그(3)와 다이본딩 접착제층(24)을, 박리시트(22)를 매개로 적층한 상태에서의 방법을 나타내었으나, 박리시트(22)를 매개로 하지 않고 직접 적층된 상태에서의 방법이어도 된다. 이 경우는, 접착 시트(20)를 웨이퍼(1)에 첩부한 후 박리시트(22)를 박리하면 된다. 이 경우는, 다이싱에 의한 컷팅 깊이는 웨이퍼(1)와 밀착층(31)의 계면이 되도록 정밀하게 행해진다.
또한, 상기한 실시형태에 있어서는, 보호용 점착 시트(25)를 공정 도중에 박리하고, 웨이퍼(1)의 회로면(1a)을 노출한 상태로 절단을 행하였으나, 보호용 점착 시트(25)를 박리하지 않고 픽업공정의 전후 또는 다이본딩을 행한 후에 보호용 점착 시트(25)를 박리해도 된다. 이 경우, 보호용 점착 시트(25)는 절단공정에서 웨이퍼(1)나 다이본딩 접착제층(24)과 동일하게 절단되지만, 절삭 부스러기나 블레이 드가 파손된 경우의 파편 등으로부터 웨이퍼(1)의 회로면의 손상을 방지할 수 있다. 절단된 보호용 점착 시트(25)는 별도의 박리용 점착 테이프를 사용해서 박리할 수 있다.
또한, 상기한 실시형태에서는, 웨이퍼(1)의 이면 연삭면에 다이본딩용 접착제층(24)을 설치한 구성을 나타내었으나, 다이본딩용 접착제층(24)은 웨이퍼(1)의 회로면(1a)에 첩부한 구성에 의한 방법이어도 된다. 이 경우, 다이본딩공정은 회로 기판과 칩(13)의 회로면이 대면하는 플립 칩 본딩법(flip chip bonding method)이 사용되고, 다이본딩 접착제층(24)은 언더필의 역할을 한다.
또한, 상기한 실시형태에서는, 웨이퍼(1)측에 다이본딩 접착제층(24)을 먼저 첩부한 후, 고정 지그(3)와 적층하는 방법을 사용하였으나, 다이본딩 접착제층(24)을 고정 지그(3)와 먼저 적층한 후, 다이본딩 접착제층(24) 면에 웨이퍼(1)를 적층해도 된다.
[제2 실시형태]
다음으로 본 발명의 제2 실시형태에 대해 설명한다.
본 발명의 제2 실시형태는, 도 10(A)에 나타낸 바와 같이, 고정 지그(3)의 밀착층(31) 상에 보호용 점착 시트(25)를 매개로 웨이퍼(1) 및 다이본딩 접착제층(24)이 이 순서로 적층된 상태로 하는 공정(공정 2A)과, 도 10(B)에 나타낸 바와 같이, 상기 웨이퍼(1) 및 상기 다이본딩 접착제층(24)을 완전히 절단하여 칩(13)을 형성하는 공정(공정 2B)과, 도 10(C)에 나타낸 바와 같이, 상기 고정 지그(3)의 상기 밀착층(31)을 변형함으로써, 상기 칩(13)을 상기 다이본딩 접착제층(24)과 함께 상기 고정 지그(3)로부터 픽업하는 공정(공정 2C)으로 된다.
본 실시형태에 있어서도 제1 실시형태와 동일한 수법에 의해, 보호용 점착 시트(25)를 사용해서 극박으로 연삭되어 웨이퍼(1)가 준비되고, 이면 연삭면에 접착 시트(20)가 첩부된다. 계속해서, 웨이퍼(1)의 회로면(1a)에 첩부된 보호용 점착 시트(25)측과 고정 지그(3)를 밀착층(31)과 대면 접촉시켜서, 공정 2A(도 10(A))에 있어서의 적층 순서의 상태로 할 수 있다. 또한 접착 시트(20)에 있어서의 박리시트(22)는 박리되지 않는다.
계속해서, 웨이퍼(1) 및 다이본딩 접착제층(24)을 완전히 절단하여 칩(13)을 형성하는 공정(공정 2B)이 행해져, 칩(13)을 형성한다. 본 실시형태에 있어서의 절단에는, 전술한 제1 실시형태의 절단수단, 방법을 그대로 사용할 수 있다. 또한, 다이본딩 접착제층(24) 상에 박리시트(22)가 적층되어 있기 때문에 박리시트(22)도 절단된다. 박리시트(22)는 절단공정 동안, 다이본딩 접착제층(24)을 절삭 부스러기의 오염 등으로부터 보호하는 역할을 한다.
또한, 웨이퍼(1)와 밀착층(31)은 보호용 점착 시트(25)를 매개로 적층되어 있기 때문에, 보호용 점착 시트(25)의 층까지 컷팅할 수 있어, 생산성의 향상을 위해 컷팅 깊이의 정도(accuracy)를 떨어뜨려 스피드를 올릴 수 있다. 절단공정이 종료된 후, 다이본딩 접착제층(24) 상의 박리시트(22)를 박리용 접착 테이프 등을 사용해서 박리 제거한다.
다음으로, 고정 지그(3)의 밀착층(31)을 변형함으로써, 칩(13)을 다이본딩 접착제층(24)과 함께 고정 지그(3)로부터 픽업하는 공정(공정 2C)이 행해진다. 본 실시형태에서 사용되는 픽업장치도, 제1 실시형태에서 사용되는 것과 동일한 장치를 사용할 수 있다.
고정 지그(3)는, 픽업장치(100)의 테이블(51)에 관통구멍(38)과 흡인부(52)를 일치시켜서 고정 지그(3) 본체가 흡착부(50)에 흡착되도록 고정된다. 진공장치(4) 등으로부터의 음압을 흡인부(52) 및 관통구멍(38)을 매개로 구획공간(37)에 가하면, 밀착층(31)이 구획공간측을 향해 변형된다. 여기서, 보호용 점착 시트(25)는 그 소재로서 일반적으로 연질의 수지제 필름이 사용되기 때문에, 밀착층(31)의 변형에 보호용 점착 시트(25)도 추종한다. 칩(13) 자체는 변형될 수 없기 때문에, 보호용 점착 시트(25)는 돌기물(36)의 위치만이 점접촉한 상태로 박리된다(도 10(C)).
그 후, 흡착 콜릿(70)이 소정의 1개의 칩의 위치로 이동하여 칩 상의 다이본딩 접착제층(24) 면과 마주보고, 흡착 콜릿(70)에 음압이 걸림으로써, 칩(13)이 다이본딩 접착제층(24)을 적층한 상태로 흡착 콜릿(70)이 흡착 파지(픽업)된다.
픽업된 칩(13)은, 리드 프레임 등의 회로 기판에 직접 다이본딩을 행해도 되고, 일단, 다이 소트 테이프 등의 칩 캐리어 재료에 유지시킨 후에, 보관 수송을 행하여, 다이본딩을 행해도 된다.
또한, 상기한 제2 실시형태에 있어서도, 고정 지그(3)와 웨이퍼(1)를 보호용 점착 시트(25)를 매개로 적층한 상태에 있어서의 방법을 나타내었으나, 보호용 점착 시트(25)를 매개로 하지 않고 직접 적층된 상태에 있어서의 방법이어도 된다. 이 경우는, 접착 시트(20)를 웨이퍼(1)에 첩부한 후 보호용 점착 시트(25)를 박리 하면 된다. 이 경우는, 다이싱에 의한 컷팅 깊이는, 웨이퍼(1)와 밀착층(31)의 계면이 되도록 정밀하게 행해진다. 또한, 상기한 제2 실시형태에 있어서는, 박리시트(22)를 절단공정 후에 박리하였으나, 고정 지그(3)로의 적층 전, 절단공정 전 또는 픽업공정 후여도 된다.
또한, 상기한 제2 실시형태에서는, 웨이퍼(1)의 이면 연삭면에 다이본딩용 접착제층(24)을 설치한 구성을 나타내었으나, 다이본딩용 접착제층(24)은 웨이퍼(1)의 회로면에 첩부한 구성에 의한 방법이어도 된다. 이 경우, 다이본딩공정은 회로 기판과 칩(13)의 회로면이 대면하는 플립 칩 본딩법이 사용되고, 다이본딩 접착제층(24)은 언더필의 역할을 한다.
또한, 상기한 제2 실시형태에서는, 웨이퍼(1)측에 접착 시트(20)를 먼저 첩부하고, 그 후 고정 지그(3)와 적층하는 방법을 사용하였으나, 웨이퍼(1)를 고정 지그(3)에 적층한 후, 접착 시트(20)의 다이본딩 접착제층(24)에 웨이퍼(1)를 적층해도 된다.
[제3 실시형태]
다음으로 본 발명의 제3 실시형태에 대해 설명한다.
본 발명의 제3 실시형태는, 도 11(A)에 나타낸 바와 같이, 고정 지그(3)의 밀착층(31) 상에 박리시트(22)를 매개로 다이본딩 접착제층(24) 및 개편화된 웨이퍼(80)가 이 순서로 적층된 상태로 하는 공정(공정 3A)과, 도 11(B)에 나타낸 바와 같이, 상기 다이본딩 접착제층(24)을 칩의 외형에 맞추어 완전히 절단하는 공정(공정 3B)과, 도 11(C)에 나타낸 바와 같이, 상기 고정 지그(3)의 상기 밀착층(31)을 변형함으로써, 상기 칩(13)을 상기 다이본딩 접착제층(24)과 함께 상기 고정 지그로부터 픽업하는 공정(공정 3C)으로 된다.
본 실시형태에 공급되는 개편화된 웨이퍼(80)는, 선다이싱법(predicing method)에 의해 얻어진다. 구체적으로는, 웨이퍼(1)의 회로면측을 목적으로 하는 칩 두께를 초과하는 깊이의 하프 컷팅 다이싱을 행하고, 회로 표면에 보호용 점착 시트(25)를 첩부하여 이면측을 목적으로 하는 두께까지 연삭을 행하여, 박후화(薄厚化)와 웨이퍼(1)의 개편화를 동시에 행해서 얻어진다. 선다이싱법에 의해 얻어지는 칩은 칩 결함이 발생하기 어렵고, 또한 통상의 방법에 의한 칩보다도 항절강도(抗折强度)가 강하기 때문에, 보다 신뢰성이 높은 반도체장치를 얻을 수 있다.
다음으로, 개편화된 웨이퍼(80)의 이면 연삭면에 접착 시트(20)의 다이본딩 접착제층(24)측이 첩부되고, 추가적으로 접착 시트(20)의 박리시트(22)측과 고정 지그(3)를 밀착층(31)과 대면 접촉시킨다. 여기서, 도 12에 나타낸 바와 같이, 보호용 접착 시트(25)가 웨이퍼(80)의 회로면으로부터 박리 제거되어, 공정 3A(도 11(A))에 있어서의 적층 순서의 상태로 할 수 있다.
계속해서, 다이본딩 접착제층(24)을 개편화된 각 칩의 외형에 맞추어 완전히 절단하는 공정(공정 3B)이 행해진다. 절단은, 통상의 블레이드 다이싱법에 의해 행해져도 되고, 레이저 다이싱법에 의해 행해져도 된다. 또한, 다이본딩 접착제층(24)과 밀착층(31)은 박리시트(22)를 매개로 적층되어 있기 때문에, 박리시트(22)의 층까지 컷팅할 수 있어, 생산성의 향상을 위해 컷팅 깊이의 정도를 떨어뜨려서 스피드를 올릴 수 있다.
다음으로, 고정 지그(3)의 밀착층(31)을 변형함으로써, 칩(13)을 다이본딩 접착제층(24)과 함께 고정 지그(3)로부터 픽업하는 공정(공정 3C)으로 된다. 본 실시형태에서 사용되는 픽업장치도, 제1 실시형태에서 사용되는 것과 동일한 장치를 사용할 수 있다.
고정 지그(3)는, 픽업장치(100)의 테이블(51)에 관통구멍(38)과 흡인부(52)를 일치시켜서 고정 지그(3) 본체가 흡착부(50)에 흡착되도록 고정된다. 진공장치(4) 등으로부터의 음압을 흡인부(52) 및 관통구멍(38)을 매개로 구획공간(37)에 가하면, 밀착층(31)이 구획공간측을 향해 변형된다. 여기서, 박리시트(22)로서 비교적 연질의 수지제 필름이 사용되기 때문에, 밀착층(31)의 변형에 박리시트(22)도 추종한다. 칩(13)에 접착되어 있는 다이본딩 접착제층(24)은 변형될 수 없기 때문에, 박리시트(22)와 다이본딩 접착제층(24)의 계면은, 돌기물(36)의 위치만이 점접촉한 상태로 박리된다(도 11(C)).
그 후, 흡착 콜릿(70)이 소정의 1개의 칩의 위치로 이동하여 칩 면과 마주보고, 흡착 콜릿(70)에 음압이 걸림으로써, 칩(13)이 다이본딩 접착제층(24)을 적층한 상태로 흡착 콜릿(70)이 흡착 파지(픽업)된다.
픽업된 칩(13)은, 리드 프레임 등의 회로 기판에 직접 다이본딩을 행해도 되고, 일단, 다이 소트 테이프 등의 칩 캐리어 재료에 유지시킨 후에, 보관 수송을 행하여, 다이본딩을 행해도 된다.
또한, 상기한 제3 실시형태에 있어서는, 개편화된 웨이퍼(80)를 선다이싱법에 의해 준비하였으나, 다른 방법에 의해 준비한 것을 사용해도 된다. 구체적으로 는, 웨이퍼(1)의 회로면에 보호용 점착 시트(25)를 첩부하여 이면 연삭을 행하고, 다음으로 보호용 점착 시트(25)측을 고정하여 웨이퍼(1)의 연삭면측으로부터 다이싱을 행하고, 계속해서 개편화된 웨이퍼(80)의 이면 연삭면에 접착 시트(20)의 다이본딩 접착제층(24)측을 첩부하고, 추가적으로 접착 시트(20)의 박리시트(22)측과 고정 지그(3)를 밀착층(31)과 대면 접촉시킨 후, 보호용 점착 시트(25)를 웨이퍼(80)의 회로면으로부터 박리 제거함으로써, 제3 실시형태의 적층 순서의 상태로 할 수 있다.
또한, 상기한 제3 실시형태에 있어서는, 고정 지그(3)와 다이본딩 접착제층(24)을, 박리시트(22)를 매개로 적층한 상태에 있어서의 방법을 나타내었으나, 박리시트(22)를 매개로 하지 않고 직접 적층된 상태에 있어서의 방법이어도 된다. 이 경우는, 접착 시트(20)를 웨이퍼(1)에 첩부한 후 박리시트(22)를 박리하면 된다. 이 경우는, 다이싱에 의한 컷팅 깊이는, 다이본딩 접착제층(24)과 밀착층(31)의 계면이 되도록 정밀하게 행해진다.
또한, 상기한 제3 실시형태에 있어서는, 보호용 점착 시트(25)를 웨이퍼(80)를 고정 지그(3)에 적층한 후에 박리하였으나, 접착 시트(20)를 웨이퍼(80)에 첩부한 후여도 되고, 또한 절단공정을 마친 후, 다이본딩을 행하기 전후에 있어서 보호용 점착 시트(25)를 박리해도 된다. 절단공정을 마친 후에 박리하는 경우, 절단공정에 있어서 보호용 점착 시트(25)도 절단공정에서 다이본딩 접착제층(24)과 동일하게 절단되지만, 절삭 부스러기나 블레이드가 파손된 경우의 파편 등으로부터 칩(13) 회로면의 손상을 방지할 수 있다. 절단된 보호용 점착 시트(25)는 별도의 박리용 점착 테이프를 사용하여 박리할 수 있다.
또한, 상기한 제3 실시형태에서는, 개편화 웨이퍼(80)의 이면 연삭면에 다이본딩용 접착제층(24)을 설치한 구성을 나타내었으나, 다이본딩용 접착제층(24)은 개편화 웨이퍼(80)의 회로면에 첩부한 구성에 의한 방법이어도 된다. 이 경우, 다이본딩공정은 회로 기판과 칩(13)의 회로면이 대면하는 플립 칩 본딩법이 사용되고, 다이본딩 접착제층(24)은 언더필의 역할을 한다.
또한, 상기한 제3 실시형태에서는, 개편화 웨이퍼(80)측에 다이본딩 접착제층(24)을 먼저 첩부한 후, 고정 지그(3)와 적층하는 방법을 사용하였으나, 다이본딩 접착제층(24)을 고정 지그(3)와 먼저 적층한 후, 다이본딩 접착제층(24) 면에 개편화 웨이퍼(80)를 적층해도 된다.
[제4 실시형태]
다음으로 본 발명의 제4 실시형태에 대해 설명한다.
본 발명의 제4 실시형태는, 도 13(A)에 나타낸 바와 같이, 고정 지그(3)의 밀착층(31) 상에 보호용 점착 시트(25)를 매개로 개편화된 웨이퍼(80) 및 다이본딩 접착제층(24)이 이 순서로 적층된 상태로 하는 공정(공정 4A)과, 도 13(B)에 나타낸 바와 같이, 상기 다이본딩 접착제층(24)을 칩의 외형에 맞추어 완전히 절단하는 공정(공정 4B)과, 도 13(C)에 나타낸 바와 같이, 상기 고정 지그(3)의 상기 밀착층(31)을 변형함으로써, 상기 칩(13)을 상기 다이본딩 접착제층(24)과 함께 상기 고정 지그(3)로부터 픽업하는 공정(공정 4C)으로 된다.
본 실시형태에 공급되는 개편화 웨이퍼(80)는, 제3 실시형태와 동일하게 해 서 얻어지고, 바람직하게는 선다이싱법에 의해 얻어진다. 다음으로, 개편화 웨이퍼(80)의 이면 연삭면에 접착 시트(20)의 다이본딩 접착제층(24)측이 첩부되고, 추가적으로 개편화 웨이퍼(80) 상의 보호용 점착 시트(25)와 고정 지그(3)를 밀착층(31)과 대면 접촉시켜서, 공정 4A(도 13(A))에 있어서의 적층 순서의 상태로 할 수 있다.
계속해서, 다이본딩 접착제층(24)을 개편화된 각 칩의 외형에 맞추어 완전히 절단하는 공정(공정 4B)이 행해진다. 절단은, 통상의 블레이드 다이싱법에 의해 행해져도 되고, 레이저 다이싱법에 의해 행해져도 된다. 다이본딩 접착제층(24) 상에는 박리시트(22)가 적층되어 있기 때문에 함께 절단을 행한다. 박리시트(22)는 절단공정 동안, 다이본딩 접착제층(24)을 절삭 부스러기의 오염 등으로부터 보호하는 역할을 한다. 절단공정이 종료된 후, 다이본딩 접착제층(24) 상의 박리시트(22)를 박리용 점착 테이프 등을 사용해서 박리 제거한다.
다음으로, 고정 지그(3)의 밀착층(31)을 변형함으로써, 칩(13)을 다이본딩 접착제층(24)과 함께 고정 지그(3)로부터 픽업하는 공정(공정 4C)으로 된다. 본 실시형태에서 사용되는 픽업장치도, 제1 실시형태에서 사용되는 것과 동일한 장치를 사용할 수 있다.
고정 지그(3)는, 픽업장치(100)의 테이블(51)에 관통구멍(38)과 흡인부를 일치시켜서 고정 지그(3) 본체가 흡착부(50)에 흡착되도록 고정된다. 진공장치(4) 등으로부터의 음압을 흡인부(52) 및 관통구멍(38)을 매개로 구획공간(37)에 가하면, 밀착층(31)이 구획공간측을 향해 변형된다. 여기서, 보호용 점착 시트(25)는 그 소 재로서 일반적으로 연질의 수지제 필름이 사용되기 때문에, 밀착층(31)의 변형에 보호용 점착 시트(25)도 추종한다. 칩(13) 자체는 변형될 수 없기 때문에, 보호용 점착 시트(25)는 돌기물(36)의 위치만이 점접촉한 상태로 박리된다(도 13(C)).
그 후, 흡착 콜릿(70)이 소정의 1개의 칩의 위치로 이동하여 칩 상의 다이본딩 접착제층(24) 면과 마주보고, 흡착 콜릿(70)에 음압이 걸림으로써, 칩(13)이 다이본딩 접착제층(24)을 적층한 상태로 흡착 콜릿(70)이 흡착 파지(픽업)된다.
픽업된 칩(13)은, 리드 프레임 등의 회로 기판에 직접 다이본딩을 행해도 되고, 일단 다이 소트 테이프 등의 칩 캐리어 재료에 유지시킨 후에, 보관 수송을 행하여, 다이본딩을 행해도 된다.
또한, 상기한 제4 실시형태에 있어서는, 고정 지그(3)와 다이본딩 접착제층(24)을, 보호용 점착 시트(25)를 매개로 적층한 상태에 있어서의 방법을 나타내었으나, 보호용 점착 시트(25)를 매개로 하지 않고 직접 적층된 상태에 있어서의 방법이어도 된다. 이 경우는, 접착 시트(20)를 개편화 웨이퍼(80)에 첩부한 후 보호용 점착 시트(25)를 박리하면 된다. 또한, 상기한 제4 실시형태에 있어서는, 박리시트(22)를 절단공정이 행해진 후에 박리하였으나, 접착 시트(20)를 개편화 웨이퍼(80)에 첩부한 후여도 되고, 또한 절단공정을 마친 후, 다이본딩을 행하기 전후에 있어서 박리시트(22)를 박리해도 된다.
또한, 상기한 제4 실시형태에서는, 개편화 웨이퍼(80)의 이면 연삭면에 다이본딩용 접착제층(24)을 설치한 구성을 나타내었으나, 다이본딩용 접착제층(24)은 개편화 웨이퍼(80)의 회로면에 첩부한 구성에 의한 방법이어도 된다. 이 경우, 다이본딩공정은 회로 기판과 칩(13)의 회로면이 대면하는 플립 칩 본딩법이 사용되고, 다이본딩 접착제층(24)은 언더필의 역할을 한다.
또한, 상기한 제4 실시형태에서는, 개편화 웨이퍼(80)측에 다이본딩 접착제층(24)을 먼저 첩부한 후, 고정 지그(3)와 적층하는 방법을 사용하였으나, 다이본딩 접착제층(24)을 고정 지그(3)와 먼저 적층한 후, 다이본딩 접착제층(24) 면에 웨이퍼(80)를 적층해도 된다.
본 발명에 있어서의 모든 실시형태에 있어서도, 흡착 콜릿(70)의 흡인력만으로 칩(13)을 픽업하는 것이 가능하여, 세침에 의한 칩의 밀어올림으로 받는 칩(13)의 손상이 없다. 또한, 칩(13)을 계속해서 픽업해도 고정 지그(3) 상에 남아 있는 칩(13)과의 밀착상태에 변화는 없기 때문에, 픽업의 후반 단계에서 칩(13)의 위치가 어긋나지 않도록 흡착력을 조정하는 작업은 필요하지 않다. 따라서, 매우 얇게 가공된 칩(13)이어도 접착제 부착 칩(13)의 픽업이 가능하여, 안전하게 다이본딩공정으로 이송할 수 있다.

Claims (8)

  1. 고정 지그의 밀착층 상에 다이본딩 접착제층 및 웨이퍼가 적층된 상태로 하여, 상기 웨이퍼 및 상기 다이본딩 접착제층을 완전히 절단하여 칩을 형성하고, 상기 고정 지그의 상기 밀착층을 변형함으로써, 상기 칩을 상기 다이본딩 접착제층과 함께 상기 고정 지그로부터 픽업하는 것을 특징으로 하는 접착제 부착 칩의 제조방법으로서,
    상기 고정 지그는, 상기 밀착층과, 편면에 복수의 돌기물을 갖고 또한 그 편면의 외주부에 그 돌기물과 같은 높이의 측벽을 갖는 지그 기대(jig base)를 가지며, 상기 밀착층은 상기 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽의 상면에서 접착되고, 상기 지그 기대의 상기 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되고, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통구멍이 설치되며, 상기 고정 지그의 상기 관통구멍을 매개로 상기 구획공간 내의 공기를 흡인함으로써 상기 밀착층을 변형시킬 수 있는 것인 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  2. 제1항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 박리시트를 매개로 상기 다이본딩 접착제층 및 상기 웨이퍼의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부 착 칩의 제조방법.
  3. 제1항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 보호용 점착 시트를 매개로 상기 웨이퍼 및 상기 다이본딩 접착제층의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  4. 제1항 또는 제3항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 상기 웨이퍼 및 상기 다이본딩 접착제층, 추가적으로 상기 다이본딩 접착제층을 보호하기 위한 박리시트의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  5. 고정 지그의 밀착층 상에 다이본딩 접착제층 및 개편화(個片化)된 웨이퍼가 적층된 상태로 하고, 상기 다이본딩 접착제층을 칩의 외형에 맞추어 완전히 절단하여, 상기 고정 지그의 상기 밀착층을 변형함으로써, 상기 칩을 상기 다이본딩 접착제층과 함께 상기 고정 지그로부터 픽업하는 것을 특징으로 하는 접착제 부착 칩의 제조방법으로서,
    상기 고정 지그는, 상기 밀착층과, 편면에 복수의 돌기물을 갖고 또한 그 편면의 외주부에 그 돌기물과 같은 높이의 측벽을 갖는 지그 기대를 가지며, 상기 밀착층은 상기 지그 기대의 상기 돌기물을 갖는 면 상에 적층되어, 상기 측벽의 상면에서 접착되고, 상기 지그 기대의 상기 돌기물을 갖는 면에는, 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획공간이 형성되고, 상기 지그 기대에는, 외부와 상기 구획공간을 관통하는 하나 이상의 관통구멍이 설치되며, 상기 고정 지그의 상기 관통구멍을 매개로 상기 구획공간 내의 공기를 흡인함으로써 상기 밀착층을 변형시킬 수 있는 것인 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  6. 제5항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 박리시트를 매개로 상기 다이본딩 접착제층 및 개편화된 웨이퍼의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  7. 제5항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 보호용 점착 시트를 매개로 개편화된 웨이퍼 및 상기 다이본딩 접착제층의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부착 칩의 제조방법.
  8. 제5항 또는 제7항에 있어서,
    상기 고정 지그의 상기 밀착층 상에 개편화된 상기 웨이퍼 및 상기 다이본딩 접착제층, 추가적으로 상기 다이본딩 접착제층을 보호하기 위한 박리시트의 순서로 적층된 상태로 하는 것을 특징으로 하는 접착제 부착 칩의 제조방법.
KR1020097023805A 2007-04-17 2008-04-15 접착제 부착 칩의 제조방법 KR101399690B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-108150 2007-04-17
JP2007108150A JP5196838B2 (ja) 2007-04-17 2007-04-17 接着剤付きチップの製造方法
PCT/JP2008/057312 WO2008129976A1 (ja) 2007-04-17 2008-04-15 接着剤付きチップの製造方法

Publications (2)

Publication Number Publication Date
KR20100016559A KR20100016559A (ko) 2010-02-12
KR101399690B1 true KR101399690B1 (ko) 2014-06-27

Family

ID=39875505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023805A KR101399690B1 (ko) 2007-04-17 2008-04-15 접착제 부착 칩의 제조방법

Country Status (6)

Country Link
US (1) US8691666B2 (ko)
JP (1) JP5196838B2 (ko)
KR (1) KR101399690B1 (ko)
CN (1) CN101657890B (ko)
TW (1) TWI470727B (ko)
WO (1) WO2008129976A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5318557B2 (ja) * 2008-12-24 2013-10-16 信越ポリマー株式会社 保持治具
KR101071180B1 (ko) * 2009-04-03 2011-10-10 한국생산기술연구원 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법
JP5744434B2 (ja) * 2010-07-29 2015-07-08 日東電工株式会社 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5757649B2 (ja) * 2011-02-14 2015-07-29 信越ポリマー株式会社 保持治具
JP5767052B2 (ja) * 2011-07-29 2015-08-19 リンテック株式会社 転写装置および転写方法
JP2013102126A (ja) * 2011-10-14 2013-05-23 Fuji Electric Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2013191781A (ja) * 2012-03-14 2013-09-26 Fuji Electric Co Ltd 半導体製造装置および半導体製造装置の制御方法
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR102077248B1 (ko) * 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
US9902092B2 (en) * 2013-11-26 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum carrier module, method of using and process of making the same
CN104724336B (zh) * 2013-12-19 2017-01-04 福士瑞精密工业(晋城)有限公司 下料机构
JP6176883B2 (ja) * 2014-07-09 2017-08-09 信越ポリマー株式会社 薄板の保持治具
US9196520B1 (en) * 2014-08-01 2015-11-24 Freescale Semiconductor, Inc. Tape release systems and methods for semiconductor dies
US9478453B2 (en) 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
JP6510461B2 (ja) * 2016-05-25 2019-05-08 日本特殊陶業株式会社 基板保持装置
KR102242913B1 (ko) * 2016-11-25 2021-04-21 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 적층 필름 및 전자 장치의 제조 방법
JP6399124B2 (ja) * 2017-03-07 2018-10-03 大日本印刷株式会社 粘着剤硬化装置および粘着剤硬化方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN110556399B (zh) * 2018-05-31 2020-10-27 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
JP7030663B2 (ja) 2018-09-12 2022-03-07 株式会社東芝 半導体装置及び荷電粒子線露光装置
KR102594542B1 (ko) * 2018-10-31 2023-10-26 세메스 주식회사 다이 이젝팅 장치
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
JPWO2020195808A1 (ko) * 2019-03-26 2020-10-01
TWI749465B (zh) * 2020-02-14 2021-12-11 聚積科技股份有限公司 積體電路的轉移封裝方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689912A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 半導体チップ剥離治具及び半導体チップの剥離方法
JP2001060618A (ja) * 1999-08-20 2001-03-06 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
KR100609790B1 (ko) * 2003-03-26 2006-08-08 가부시끼가이샤 도시바 반도체 제조 장치 및 반도체 장치의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
JP2680364B2 (ja) * 1988-08-05 1997-11-19 株式会社日立製作所 半導体装置の製造方法
JP3748375B2 (ja) * 2000-11-24 2006-02-22 シャープ株式会社 半導体チップのピックアップ装置
JP4266106B2 (ja) * 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
WO2004008499A1 (en) * 2002-07-17 2004-01-22 Matsushita Electric Industrial Co. Ltd. Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor
JP4447206B2 (ja) * 2002-10-18 2010-04-07 株式会社ディスコ 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP2006245351A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp 半導体チップの製造方法
JP4782788B2 (ja) * 2005-07-28 2011-09-28 京セラ株式会社 試料保持具とこれを用いた試料吸着装置およびこれを用いた試料処理方法
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
JP2008103493A (ja) 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689912A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 半導体チップ剥離治具及び半導体チップの剥離方法
JP2001060618A (ja) * 1999-08-20 2001-03-06 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
KR100609790B1 (ko) * 2003-03-26 2006-08-08 가부시끼가이샤 도시바 반도체 제조 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP5196838B2 (ja) 2013-05-15
TWI470727B (zh) 2015-01-21
US20100144120A1 (en) 2010-06-10
JP2008270345A (ja) 2008-11-06
US8691666B2 (en) 2014-04-08
TW200901365A (en) 2009-01-01
CN101657890B (zh) 2012-06-06
WO2008129976A1 (ja) 2008-10-30
KR20100016559A (ko) 2010-02-12
CN101657890A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
KR101399690B1 (ko) 접착제 부착 칩의 제조방법
KR101143036B1 (ko) 칩의 픽업방법 및 픽업장치
US8182649B2 (en) Fixed jig, chip pickup method and chip pickup apparatus
KR101442305B1 (ko) 고정 지그 및 작업물의 처리 방법
US8951886B2 (en) Method for separating a layer system comprising a wafer by precisely maintaining the position of the separating front
TWI683392B (zh) 處理晶圓的方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
KR20080108251A (ko) 보유 지그, 반도체 웨이퍼의 연삭 방법, 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법, 및 반도체 칩의 제조 방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
US20100155936A1 (en) Method of thinning a semiconductor substrate
TWI385767B (zh) 晶粒選別用薄片及具有接著劑層之晶片的移送方法
JP4312419B2 (ja) 半導体ウエハの加工方法
CN110858564B (zh) 加工基板的方法
JP2007250789A (ja) 半導体ウエハの保護構造およびこれを用いた半導体ウエハの研削方法
EP1489655A1 (en) Pick and place assembly for transporting a film
JP2009141265A (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP5074940B2 (ja) 基板の処理方法
JP2007250790A (ja) 半導体チップの製造方法
US20070221318A1 (en) Adhesion tape and method for mounting a chip onto a substrate
JP2001308033A (ja) ウエハ固定方法
JP5551457B2 (ja) 接着シート用支持媒体および支持フレーム
JP2007214320A (ja) 半導体チップの製造方法
KR102585352B1 (ko) 발포 테이프를 이용한 박형 웨이퍼 취급 방법
JP2009032799A (ja) ウェハ加工用テープ
TW202200730A (zh) 晶圓背面研磨方法與晶圓承載方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6