KR101071180B1 - 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법 - Google Patents

반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법 Download PDF

Info

Publication number
KR101071180B1
KR101071180B1 KR1020090029081A KR20090029081A KR101071180B1 KR 101071180 B1 KR101071180 B1 KR 101071180B1 KR 1020090029081 A KR1020090029081 A KR 1020090029081A KR 20090029081 A KR20090029081 A KR 20090029081A KR 101071180 B1 KR101071180 B1 KR 101071180B1
Authority
KR
South Korea
Prior art keywords
wafer
metal
via hole
upper chamber
lower chamber
Prior art date
Application number
KR1020090029081A
Other languages
English (en)
Other versions
KR20100110643A (ko
Inventor
유세훈
이창우
김준기
김정한
김철희
고영기
신의선
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020090029081A priority Critical patent/KR101071180B1/ko
Priority to US13/262,293 priority patent/US8486827B2/en
Priority to PCT/KR2009/007983 priority patent/WO2010114216A1/ko
Priority to CN200980159589.7A priority patent/CN102449749B/zh
Publication of KR20100110643A publication Critical patent/KR20100110643A/ko
Application granted granted Critical
Publication of KR101071180B1 publication Critical patent/KR101071180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 웨이퍼 관통 비아홀 금속 필링장치 및 이를 이용한 필링방법에 관한 것으로, 그 목적은 기존 전기도금법 비하여 공정이 쉽고 간단하여 공정비용을 낮출 수 있는 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법을 제공함에 있다. 이를 위한 본 발명은 관통 비아홀이 형성된 웨이퍼를 고정하는 지그를 갖는 지그 베이스; 상기 지그 베이스의 상부에 설치되는 상부챔버; 상기 지그 베이스의 하부에 설치되는 하부챔버; 상기 상부챔버의 내부에 설치되며, 웨이퍼 상에 올려진 필링금속에 열을 가하여 용융시키는 히터; 상기 하부챔버의 공기를 외부로 배출시켜 하부챔버의 압력을 감소시킴으로써 상부챔버와 하부챔버의 압력차를 유발시켜 용융된 필링금속을 관통 비아홀에 충진시키는 진공펌프로 구성된 반도체 웨이퍼 관통 비아홀 금속 필링장치 및 이를 이용한 필링방법에 관한 것을 기술적 요지로 한다.
웨이퍼, 관통 비아홀, 필링, 압력차

Description

반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법{Through Via hole filling apparatus and method}
본 발명은 웨이퍼에 형성된 관통 비아홀에 금속을 필링하는 장치 및 방법에 관한 것으로, 특히 웨이퍼의 상부와 하부에 압력차를 발생시켜 용융된 금속이 관통된 비아홀에 빨려 들어가면서 필링이 이루어지도록 함으로써 직경 30㎛ 이하의 초미세 관통 비아홀에 적용이 가능한 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법에 관한 것이다.
최근 전자기기들이 경박단소(輕薄短小)화 되어감에 따라 이들 전자기기에 사용되는 반도체 팩키지(Package)의 초소형화가 요구되고 있다.
한편 반도체 팩키지를 제작함에 있어 이차원적인 배열을 통해서는 원하는 크기와 성능을 구현하는데 한계에 도달함에 따라 반도체 칩들을 삼차원적으로 적층하는 3D 팩키지(Package) 기술이 주목을 받고 있다.
상기 3D 팩키지 기술은 날로 고용량화, 저전력화를 필요로 하는 메모리나 고기능화 되어가는 SOC(System On Chip) 등의 첨단 반도체 구현을 위해 가볍고 작으 면서 다양한 기능을 구현 할 수 있어야 함에 따라 매우 얇은 반도체 칩의 적층을 통해 이러한 문제를 해결하도록 한 것으로, 칩의 연결을 기존의 와이어 본딩 대신 관통된 비아홀(Though Via Hole)을 통해 전기적으로 연결하면서 적층하도록 한 것이다. 이러한 3D 팩키지의 장점은 크기와 무게의 감소와, 전기적 성능의 향상, 단위 면적당 소자기능의 향상, 공정비용 저하 등이 있다.
상기와 같은 장점들을 바탕으로 새로운 3D 팩키지 기술이 연구되고 있으며 더욱 새롭고 다양한 기능들을 구현하기 관통 비아홀(Via hole)의 사이즈(Size)와 웨이퍼(Wafer) 두께는 작아지고 있다. ITRS 2007 보고서에 의하면 2015년경에는 웨이퍼 두께는 80㎛이하, 비아홀 직경은 5㎛이하로 작아지게 될 것으로 예상하고 있다.
한편 종래의 경우, 공개특허공보 10-2008-0068334 (출원번호 10-2007-0005948)에서 주석이나 솔더를 비아홀 내부벽에 전기도금한 후 이를 용융시켜 비아 홀을 채우는 방법을 제시한 바 있다. 이 경우 관통 비아홀이 아닌 밑부분이 막혀있는 비아홀에 금속을 필링하기 위한 방법으로 전기도금법과 리플로우법이 사용되고 있으나, 이 때 전기도금법은 전기도금액 조성, 첨가제의 종류, 전류밀도, 전류모드 등에 따라 결과물에 큰 차이가 발생되므로, 최적공정조건을 잡기가 힘들다. 또한 상기 특허에서 비아홀이 형성된 반도체 칩을 주석 또는 용탕 내에 장입한 후 용탕에 압력을 가하여 용융주석 또는 솔더를 비아홀에 주입하는 가압주입법, 주석이나 솔더 볼(ball) 또는 덩이를 비아홀 상단부에 놓고 이를 용해시켜 비아홀을 채우는 솔더볼 용융법 및 스크린 프린팅으로 비아홀에 주석이나 솔더 페이스트를 채운 뒤 용융 시키는 스크린 프린팅 법을 사용할 수 있는데 그러나 이와 같은 방법들은 비아홀의 구석부위에 주석 또는 솔더가 채워지지 않는다는 문제점을 제기하고 있다.
본 발명은 상기와 같은 문제점을 고려하여 이루어진 것으로, 본 발명의 목적은 기존 전기도금법 비하여 공정이 쉽고 간단하여 공정비용을 낮출 수 있는 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법을 제공함에 있다.
본 발명의 다른 목적은 관통 비아홀에 충진되는 필링금속의 밀도를 최대화시켜 기존의 전기도금법에서 비아홀의 바닥부분에 도금이 되지 않는 문제를 해소하고, 또 전기전도도 및 기계적 특성을 향상시킬 수 있는 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하고 종래의 결점을 제거하기 위한 과제를 수행하는 본 발명의 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치는 관통 비아홀이 형성된 웨이퍼를 고정하는 지그를 갖는 지그 베이스; 상기 지그 베이스의 상부에 설치되는 상부챔버; 상기 지그 베이스의 하부에 설치되는 하부챔버; 상기 상부챔버의 내부에 설치되며, 웨이퍼 상에 올려진 필링금속에 열을 가하여 용융시키는 히터; 상기 하부챔버의 공기를 외부로 배출시켜 하부챔버의 압력을 감소시킴으로써 상부챔버와 하부챔버의 압력차를 유발시켜 용융된 필링금속을 관통 비아홀에 충진시키는 진공펌프로 구성된 것을 특징으로 한다.
한편, 상기 지그는 웨이퍼가 안착되는 웨이퍼 안착부; 상기 웨이퍼 안착부의 하단부에 일체형으로 형성되며, 관통 비아홀과의 간섭없이 웨이퍼의 저면을 지지하도록 격자형의 구조로 형성된 웨이퍼 지지부; 및 상기 웨이퍼 안착부에 안착된 웨이퍼를 상부에서 가압하여 고정하도록 웨이퍼 안착부에 조립되는 웨이퍼 고정부로 구성될 수 있다.
한편, 상기 히터는 상부챔버에 설치된 유압실린더와 연결되어 상하로 이동가능하게 구성될 수 있다.
본 발명의 반도체 웨이퍼 관통 비아홀 내의 금속 필링방법은 관통 비아홀이 형성된 웨이퍼를 상부챔버와 하부챔버의 사이에 위치한 지그에 고정하는 단계(S1); 상기 S1 단계를 통해 고정된 웨이퍼 상에 필링하고자 하는 금속을 올리는 단계(S2); 상기 상부챔버의 공기 유입 및 유출이 발생하지 않도록 상부챔버를 밀폐하는 단계(S3); 상기 상부챔버의 내부에 배치된 히터를 이용하여 금속을 가열하여 용융시키는 단계(S4); 및 진공펌프로써 하부챔버의 공기를 외부로 배출시켜 하부챔버의 압력을 감소시킴으로써 상부챔버와 하부챔버의 압력차를 유발시켜 용융된 필링금속을 관통 비아홀에 충진시키는 단계(S5)로 이루어진 것을 특징으로 한다.
한편, 상기 S2 단계는 필링하고자 하는 금속을 솔더볼 또는 페이스트 또는 건식증착법으로 코팅한 형태 중 어느 한가자의 형태로 올리는 것이 바람직하다.
상기와 같은 특징을 갖는 본 발명에 의하면, 종래 전기도금법에 비하여 초미 세직경을 갖는 관통 비아홀 내부를 고밀도로 충진시킴으로써 반도체 패키지의 품질을 향상시킬 수 있게 되었다. 더욱이 필링금속의 고밀도 충진이 가능함으로써 전기전도도의 향상과 기계적 특성의 향상이 가능하고, 단위면적당 소자의 기능 확대를 기대할 수 있게 되었다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면과 연계하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 실시예에 따른 필링장치의 구조를 나타낸 구성도를 도시하고 있다.
본 발명의 필링장치는 웨이퍼(wafer,10)에 형성된 관통 비아홀(Through Via hole,11) 위에 필링금속(12)을 올리고 필링금속에 열을 가하여 녹인 후 웨이퍼의 아래쪽에서 진공을 형성함으로써 웨이퍼의 상하부에 압력차를 주어 용융된 금속이 관통 비아홀 속으로 빨려 들어가면서 필링(Filling)이 이루어지도록 한 것으로, 본 발명의 바람직한 실시예에 따른 필링장치는 지그 베이스(110)와, 상부챔버(120)와, 하부챔버(130)와, 히터(140)와, 진공펌프(150)로 구성되어 있다.
도 2는 본 발명에 따른 지그 베이스와 지그의 구성을 나타낸 단면도를, 도 3은 본 발명에 따른 지그의 평면도를 도시하고 있다.
상기 지그 베이스(110)는 웨이퍼의 고정을 위한 지그(160)를 고정하는 것으로, 웨이퍼의 크기에 따라 제작된 다양한 지그(160)들과 조립 및 분해가 가능하도 록 구성된다. 이처럼 지그(160)의 조립 및 분해가 가능하도록 하기 위하여 지그 베이스(110)의 상단부에는 체결홈(111)이 형성되며, 지그(160)로부터 체결되는 볼트(B1)가 체결홈(111)에 체결되어지도록 함으로써 지그(160)의 조립 및 분해가 가능하게 된다.
상기 지그(160)는 관통 비아홀(11)이 형성된 웨이퍼(10)를 고정하는 것으로, 웨이퍼 안착부(161)와 웨이퍼 지지부(162) 및 웨이퍼 고정부(163)로 구성되어 있다.
이때 상기 웨이퍼 안착부(161)는 웨이퍼의 가장자리를 하부에서 지지하도록 형성되며, 내부직경(d)을 웨이퍼 크기에 따라 제작하게 된다.
상기 웨이퍼 지지부(162)는 격자형의 구조로써 웨이퍼 안착부(161)의 하단부에 일체형으로 형성되어 웨이퍼의 저면을 지지함으로써 얇은 두께를 갖는 웨이퍼가 휘를 것을 방지하게 된다.
상기와 같이 격자형으로 이루어진 웨이퍼 지지부(162)가 웨이퍼(10)의 저면을 지지하도록 구성함에 있어, 웨이퍼 지지부(162)로 인하여 관통 비아홀(11)이 막히는 것을 방지하기 위하여 격자형의 웨이퍼 지지부(162)는 관통 비아홀(11)이 형성되지 않은 부분을 지지하도록 형성되는 것이 바람직하다.
상기 웨이퍼 고정부(163)는 웨이퍼 안착부(161)에 놓여진 웨이퍼(10)를 상부에서 가압하여 고정함으로써 필링공정이 진행되는 과정에서 웨이퍼(10)가 움직이는 것을 방지하는 것이다. 이러한 웨이퍼 고정부(163)는 웨이퍼의 가장자리를 상부에서 가압하여 고정할 수 있도록 링-형상으로 이루어진다. 한편 웨이퍼 고정부(163) 를 이용하여 웨이퍼(10)를 고정하고자 할 경우, 웨이퍼 안착부(161)에 웨이퍼를 안착 시킨 후, 별도의 볼트(B2)를 이용하여 웨이퍼 안착부(161)와 웨이퍼 고정부(163)를 체결함으로써 웨이퍼를 고정하게 된다.
한편 상기 웨이퍼 고정부(163)의 저면에는 웨이퍼 고정부(163)와 웨이퍼 사이의 기밀을 유지하기 위한 오링(164)이 설치된다.
다시 도 1을 참조하면, 상기 상부챔버(120)는 지그 베이스(110)의 상부에 설치되어 밀폐된 공간을 형성하는 것이다. 이러한 상부챔버(120)는 지그(160)에 웨이퍼를 올려놓거나 또는 필링작업이 완료된 후 웨이퍼를 빼내기 위한 공간을 제공할 수 있도록 개폐가 가능한 구조로 구성되어야 한다. 이를 위한 상부챔버(120)는 지그 베이스(110)의 상단부에 일측변이 힌지결합되어 회전가능한 구조를 가짐으로써 개폐가 가능한 구조를 갖도록 구성되거나, 또는 지그 베이스(110)와 일체형의 구조를 갖도록 구성하되, 상부챔버(120)에 개폐가능한 별도의 도어를 설치함으로써 개폐가 가능한 구조를 갖도록 구성될 수 있다.
상기 하부챔버(130)는 지그 베이스(110)의 하부에 설치되어 밀폐된 공간을 형성하는 것이다. 이러한 하부챔버(130)는 개폐가 요구되지 않으므로, 지그 베이스(110)의 하부에 고정되게 설치된다.
한편 상기 상부챔버(120)와 하부챔버(130)는 일체형의 구조로 형성될 수 있다.
상기 히터(140)는 상부챔버(120)의 내부에 설치되어 필링하고자 하는 금속을 용융시키기 위한 열을 제공하는 것이다. 이러한 히터(140)는 내부에 열선을 구비하 여 인가되는 전기를 이용하여 열을 발산하는 전기히터로 구성될 수 있다.
한편 상기 히터(140)는 웨이퍼 상에 놓여진 필링금속과 근접한 거리로 이동한 상태에서 열을 가할 수 있도록 상하방향으로 이동가능하게 구성되는 것이 바람직하다. 따라서 상기 히터(140)를 상부챔버(120)의 내부에 설치함에 있어 별도의 유압실린더(141)를 상부챔버(120)의 내부에 설치하고, 유압실린더(120)와 히터(140)를 연결함으로써 히터(140)의 상하 이동이 가능하게 구성할 수 있다.
상기 진공펌프(150)는 하부챔버(130)의 공기를 외부로 배출시켜 하부챔버(130)의 내부를 진공상태로 만들어 압력을 감소시킴으로써, 상부챔버(120)와 하부챔버(130)의 압력차를 유발시켜 히터(140)에 의해 용융된 필링금속이 관통 비아홀에 충진될 수 있도록 하는 것이다.
한편 상기 상부챔버(120)에는 압력측정을 위한 공지의 진공게이지(121)와 온도 측정을 위한 공지의 열전대(122)가 설치될 수 있으며, 상기 하부챔버(130)에는 압력측정을 위한 공지의 진공게이지(131)가 설치될 수 있다.
상기와 같이 구성된 필링장치를 이용하여 반도체 웨이퍼(10)에 형성된 관통 비아홀(11)에 금속(12)을 필링하는 방법에 대해 설명하도록 한다.
본 발명에 따른 반도체 웨이퍼 관통 비아홀 내의 금속 필링방법은 관통 비아홀(11)이 형성된 웨이퍼(10)를 상부챔버(120)와 하부챔버(130)의 사이에 위치한 지그(160)에 고정하는 단계(S1); 상기 S1 단계를 통해 고정된 웨이퍼 상에 필링하고자 하는 금속(12)을 올리는 단계(S2); 상기 상부챔버(120)의 공기 유입 및 유출이 발생하지 않도록 상부챔버(120)를 밀폐하는 단계(S3); 상기 상부챔버(120)의 내부에 배치된 히터(140)를 이용하여 금속을 가열하여 용융시키는 단계(S4); 및 진공펌프(150)로써 하부챔버(130)의 공기를 외부로 배출시켜 하부챔버(130)의 압력을 감소시킴으로써 상부챔버(120)와 하부챔버(130)의 압력차를 유발시켜 용융된 필링금속을 관통 비아홀에 충진시키는 단계(S5)로 이루어져 있다.
상기 S1 단계는 관통 비아홀(11)이 가공된 규소 웨이퍼(10)를 지그(160)에 장착하는 단계로써, 관통 비아홀이 가공된 웨이퍼를 지그(160)에 올려놓게 된다.
상기 S2 단계는 지그(160)에 고정된 웨이퍼 상에 필링하고자 하는 금속을 올려놓은 단계로써, 저융점을 갖는 금속(예:Sn계)을 솔더볼(Solder ball) 또는 페이스트(Paste) 또는 건식증착법에 의한 코팅형태 중 어느 한 형태로 올려놓게 된다.
상기 S3 단계는 웨이퍼의 장착 및 필링금속의 배치를 위하여 개방된 상부챔버(120)를 닫아 공기의 유출입을 차단함으로써 필링공정의 진행 중 이물질의 유입을 차단하는 단계이다.
상기 S4 단계는 상부챔버(120)의 내부에 설치된 히터(140)를 필링금속에 근접하도록 이동시키고, 히터(140)에 전기를 인가하여 열을 발산시킴으로써 필링금속을 용융시키는 단계이다.
상기 S5 단계는 진공펌프(150)로써 하부챔버(130)의 공기를 외부로 배출시킴으로써 하부챔버(130)의 내부를 진공으로 형성하는 단계이다. 이처럼 하부챔버(130)의 공기가 외부로 배출됨에 따라 하부챔버(130)의 압력은 감소하게 되며, 이러한 하부챔버(130)의 압력 감소로 인하여 상부챔버(120)와 하부챔버(130)의 사 이에 압력차가 발생되고, 이때 용융된 금속이 웨이퍼 상하부의 압력차에 의하여 관통 비아홀로 빨려 들어감으로써 용융 금속의 필링이 이루어지게 된다.
상기와 같은 필링장치 및 필링방법에 의하면, 두께가 100㎛이하, 관통 비아홀 직경이 30㎛ 이하의 초미세 관통 비아홀에 필링금속을 원활하게 충진할 수 있게 되므로, 전자부품의 초경량화를 극대화할 수 있는 이점이 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1 은 본 발명의 바람직한 실시예에 따른 필링장치의 구조를 나타낸 구성도,
도 2 본 발명에 따른 지그 베이스와 지그의 구성을 나타낸 단면도,
도 3 은 본 발명에 따른 지그의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
(10) : 웨이퍼 (11) : 관통 비아홀
(12) : 금속 (110) : 지그 베이스
(111) : 체결홈 (120) : 상부챔버
(130) : 하부챔버 (140) : 히터
(141) : 유압실린더 (150) : 진공펌프
(160) : 지그 (161) : 웨이퍼 안착부
(162) : 웨이퍼 지지부 (163) : 웨이퍼 고정부
(164) : 오링

Claims (5)

  1. 관통 비아홀(11)이 형성된 웨이퍼(10)를 고정하는 지그(160)를 갖는 지그 베이스(110);
    상기 지그 베이스(110)의 상부에 설치되는 상부챔버(120);
    상기 지그 베이스(110)의 하부에 설치되는 하부챔버(130);
    상기 상부챔버(120)의 내부에 설치되며, 웨이퍼 상에 올려진 필링금속(12)에 열을 가하여 용융시키는 히터(140); 및
    상기 하부챔버(130)의 공기를 외부로 배출시켜 하부챔버(130)의 압력을 감소시킴으로써 상부챔버(120)와 하부챔버(130)의 압력차를 유발시켜 용융된 필링금속을 관통 비아홀에 충진시키는 진공펌프(150)로 구성되고,
    상기 히터(140)는 상부챔버(120)에 설치된 유압실린더(141)와 연결되어 상하로 이동가능하게 구성된 것을 특징으로 하는 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치.
  2. 제 1 항에 있어서, 상기 지그(160)는,
    웨이퍼가 안착되는 웨이퍼 안착부(161);
    상기 웨이퍼 안착부의 하단부에 일체형으로 형성되며, 관통 비아홀과의 간섭없이 웨이퍼의 저면을 지지하도록 격자형의 구조로 형성된 웨이퍼 지지부(162); 및
    상기 웨이퍼 안착부(161)에 안착된 웨이퍼를 상부에서 가압하여 고정하도록 웨이퍼 안착부(161)에 조립되는 웨이퍼 고정부(163)로 구성된 것을 특징으로 하는 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치.
  3. 삭제
  4. 비아홀(11)이 형성된 웨이퍼(10)를 상부챔버(120)와 하부챔버(130)의 사이에 위치한 지그(160)에 고정하는 단계(S1);
    상기 S1 단계를 통해 고정된 웨이퍼 상에 필링하고자 하는 금속(12)을 올리는 단계(S2);
    상기 상부챔버(120)의 공기 유입 및 유출이 발생하지 않도록 상부챔버(120)를 밀폐하는 단계(S3);
    상기 상부챔버(120)의 내부에 배치된 히터(140)를 이용하여 금속을 가열하여 용융시키는 단계(S4); 및
    상기 하부챔버(130)의 공기를 외부로 배출시켜 하부챔버(130)의 압력을 감소시킴으로써 상부챔버(120)와 하부챔버(130)의 압력차를 유발시켜 용융된 필링금속을 상기 비아홀에 충진시키는 단계(S5)로 이루어지고,
    상기 S2 단계는 필링하고자 하는 금속을 솔더볼 또는 페이스트 또는 건식증착법으로 코팅한 형태 중 어느 한가지의 형태로 올리는 것을 특징으로 하는 반도체 웨이퍼 관통 비아홀 내의 금속 필링방법.
  5. 삭제
KR1020090029081A 2009-04-03 2009-04-03 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법 KR101071180B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090029081A KR101071180B1 (ko) 2009-04-03 2009-04-03 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법
US13/262,293 US8486827B2 (en) 2009-04-03 2009-12-30 Device of filling metal in through-via-hole of semiconductor wafer and method using the same
PCT/KR2009/007983 WO2010114216A1 (ko) 2009-04-03 2009-12-30 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법
CN200980159589.7A CN102449749B (zh) 2009-04-03 2009-12-30 半导体晶片全通导孔内的金属填充装置和利用该装置的填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090029081A KR101071180B1 (ko) 2009-04-03 2009-04-03 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법

Publications (2)

Publication Number Publication Date
KR20100110643A KR20100110643A (ko) 2010-10-13
KR101071180B1 true KR101071180B1 (ko) 2011-10-10

Family

ID=42828484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090029081A KR101071180B1 (ko) 2009-04-03 2009-04-03 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법

Country Status (4)

Country Link
US (1) US8486827B2 (ko)
KR (1) KR101071180B1 (ko)
CN (1) CN102449749B (ko)
WO (1) WO2010114216A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101575490B1 (ko) * 2014-06-13 2015-12-08 에스티에스반도체통신 주식회사 적층형 패키지 및 그 제조방법
US10980119B2 (en) 2018-11-16 2021-04-13 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122039B1 (ko) * 2010-09-08 2012-03-12 한국생산기술연구원 관통 비아홀 외부로 돌출된 필링금속을 이용한 웨이퍼 적층방법
JP5888051B2 (ja) * 2012-03-27 2016-03-16 三菱電機株式会社 ウエハ吸着方法、ウエハ吸着ステージ、ウエハ吸着システム
CN102637789A (zh) * 2012-04-26 2012-08-15 中国科学院半导体研究所 晶圆级led管芯整体集成封装装置
CN106882763B (zh) * 2015-12-16 2018-11-16 上海迈铸半导体科技有限公司 一种微孔填充设备
CN106624277B (zh) * 2016-12-07 2019-07-09 中国航发贵州黎阳航空动力有限公司 一种用于安装拖点组件焊接的辅助工装
CN109166818A (zh) * 2018-07-27 2019-01-08 北京工业大学 一种用于熔融钎料填充硅通孔的方法
CN109166819A (zh) * 2018-07-27 2019-01-08 北京工业大学 一种用于熔融钎料填充硅通孔的装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158191A (ja) 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP2004228135A (ja) 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527561A (en) * 1991-05-28 1996-06-18 Electrotech Limited Method for filing substrate recesses using elevated temperature and pressure
JP3780535B2 (ja) * 1994-09-05 2006-05-31 松下電器産業株式会社 プリント配線板の製造方法
GB9907832D0 (en) * 1999-04-06 1999-06-02 Seton Scholl Healthcare Plc A tap
JP4219628B2 (ja) * 2001-07-27 2009-02-04 東京エレクトロン株式会社 プラズマ処理装置および基板載置台
US6722642B1 (en) * 2002-11-06 2004-04-20 Tokyo Electron Limited High pressure compatible vacuum chuck for semiconductor wafer including lift mechanism
KR20080068334A (ko) 2007-01-19 2008-07-23 오태성 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP4616873B2 (ja) * 2007-09-28 2011-01-19 東京エレクトロン株式会社 半導体製造装置、基板保持方法及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158191A (ja) 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP2004228135A (ja) 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101575490B1 (ko) * 2014-06-13 2015-12-08 에스티에스반도체통신 주식회사 적층형 패키지 및 그 제조방법
US10980119B2 (en) 2018-11-16 2021-04-13 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US8486827B2 (en) 2013-07-16
CN102449749A (zh) 2012-05-09
KR20100110643A (ko) 2010-10-13
US20120034776A1 (en) 2012-02-09
CN102449749B (zh) 2014-11-05
WO2010114216A1 (ko) 2010-10-07

Similar Documents

Publication Publication Date Title
KR101071180B1 (ko) 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법
US20210272869A1 (en) Method for forming semiconductor package
JP4130649B2 (ja) ビアを充填する方法および装置
KR100750741B1 (ko) 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US20110291153A1 (en) Chip submount, chip package, and fabrication method thereof
US20070080457A1 (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
US7834462B2 (en) Electric device, stack of electric devices, and method of manufacturing a stack of electric devices
CN102362347A (zh) 具有布置在插入层上的电容器的集成电路封装件
JP2013521663A (ja) 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
CN108022870B (zh) 封装基板及其制作方法
US20200152532A1 (en) Electronic Assembly With a Component Located Between Two Substrates, and Method for Producing Same
JP2017092221A (ja) 樹脂封止装置及び樹脂封止方法
JP5826928B2 (ja) 加圧ユニットを備えるウエハービアはんだ注入装置およびこれを用いたウエハービアはんだ注入方法
Shen et al. A clamped through silicon via (TSV) interconnection for stacked chip bonding using metal cap on pad and metal column forming in via
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
CN109786314A (zh) 用于夹持塑封晶圆的固定装置及真空溅射金属薄膜工艺
US9887162B2 (en) Molding structure for wafer level package
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
JP2011054907A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
US20050277228A1 (en) Method and apparatus for forming interposers on integrated circuits
CN110085528A (zh) 一种晶圆键合的激光加工方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
Zhang et al. Low cost high performance bare die PoP with embedded trace coreless technology and “coreless cored” build up substrate manufacture process
KR101100808B1 (ko) 유도가열을 이용한 웨이퍼 관통 비아홀 내의 금속 필링 장치 및 이를 이용한 필링방법
Ding et al. A Novel Panel Level Double Side Embedded Package for Small Size Power Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150908

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8