JP2011054907A - 貫通電極付き基板の製造方法、及び貫通電極付き基板 - Google Patents

貫通電極付き基板の製造方法、及び貫通電極付き基板 Download PDF

Info

Publication number
JP2011054907A
JP2011054907A JP2009205108A JP2009205108A JP2011054907A JP 2011054907 A JP2011054907 A JP 2011054907A JP 2009205108 A JP2009205108 A JP 2009205108A JP 2009205108 A JP2009205108 A JP 2009205108A JP 2011054907 A JP2011054907 A JP 2011054907A
Authority
JP
Japan
Prior art keywords
substrate
fine particles
hole
electrode
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009205108A
Other languages
English (en)
Inventor
Yasuyuki Honma
康之 本間
Masaru Miyazaki
勝 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chemitronics Co Ltd
Mems Core Co Ltd
Original Assignee
Chemitronics Co Ltd
Mems Core Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chemitronics Co Ltd, Mems Core Co Ltd filed Critical Chemitronics Co Ltd
Priority to JP2009205108A priority Critical patent/JP2011054907A/ja
Publication of JP2011054907A publication Critical patent/JP2011054907A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

【課題】チップデバイスの高密度実装時に用いる貫通電極付き基板を効率よく製造する手段を提供する。
【解決手段】貫通電極付き基板の製造工程は、貫通電極を構成する導電体材料の微粒子を液体に懸濁させる工程;上記の導電体材料の微粒子が通過し得ず、また上記の液体のみが通過可能なフィルター層140を、貫通孔102を有する基板101の片面に接触させる工程;フィルター層に接していない方の上記の基板面側から上記懸濁液130を圧力を加えながら貫通孔内に流し込み、上記貫通孔内に導電体微粒子を堆積させる工程;上記貫通孔内に堆積した導電体微粒子を濡らしている液体を乾燥させる工程;上記導電体微粒子が堆積している貫通孔内に導電性ペーストを注入し、その後に乾燥・硬化させる工程からなる。尚、導電体微粒子として合金からなる微粒子を用い、これを合金の融点以上の温度で溶解させたのち、冷却・固化させて貫通電極を形成する方法もある。
【選択図】図1

Description

本発明は高密度3次元実装などに用いる貫通電極付き基板の製造方法に関する。
半導体ICチップや各種の超小型電子部品を高密度実装するには、上記のチップデバイスを3次元に積層して実装する手法が採られることが多い。
上記の3次元実装には、上下に積層したチップ同志を電気的に接続するための配線が必要となる。この配線には、通常、配線基板自体の厚み方向に貫通する配線用の貫通電極を有する基板を用いることが多い。
上記の貫通電極付き基板は、基板内に設けられた微細貫通孔の中に金属などの導電体が埋め込まれた構造となっている。
基板として、シリコンウェーハ、ガラス板、セラミックス板などを用途に応じて用いている。また、これらの基板材質に応じて、ドライエッチング法、ウエットエッチング法、レーザ加工法、サンドブラスト法などを用いて微細貫通孔を基板内に設けている。
さらに、基板内に設けられた微細貫通孔を導電体で埋め込む手法としては、電解メッキ法、CVD法、PVD法、リフロー法、導電性樹脂の印刷充填法などがあるが、最も多用されているのは金属の電解メッキ法である。
以下に、図4を用いて電解メッキによる貫通孔への導電体金属の充填方法の一例を説明する。図4(A)は貫通孔402を有するガラス基板401の模式断面図である。図4(B)は、電解メッキにより貫通孔内に導体金属を埋め込んでいる状態を示す模式図である。ガラス基板401の片面にメッキ用の電極基板410が貼付けられている。電極基板410上には、レジスト下地層の上にスパッタ法などで作製した金属薄膜から成るシードレイヤ412が予め形成されている。
電極基板(基板/レジスト下地層/シードレイヤ)410のシードレイヤ側をレジストなどでガラス基板401に接着した後、アッシングなどの手法で貫通孔の底部の接着層(レジストなど)を除去すれば、貫通孔の底部にメッキ用シードレイヤ412を露出させることができる。
上記のように準備したガラス基板401を図示のようにメッキ液430中に浸し、所定電流密度で所望の電解メッキを行なえば、貫通孔402を所望導電体435(例えば銅)でメッキ充填をすることができる。
充填メッキ終了後、例えばレジスト剥離液を用いてガラス基板401と電極基板410を分離すればよい。メッキ充填された導電体435は貫通電極となる。シードレイヤ412は通常数μmと薄いので、上記の電極基板の取外し時には引切られてしまうので、取外し時の障害にはならない。なお、図中の420はメッキ時の対向電極(陽極)、450はメッキ用の電源である。
特開2003-342796
しかしながら、貫通孔への導電体充填法として最も多用されている上記の電解メッキ法では、貫通孔内部へのメッキに要する時間は数時間〜10数時間であり、生産性・製造コストの面で大きな障害となっており、簡便で生産性の高い製造方法が求められていた。
本発明は上記の課題を解決するためになされたものであり、微細貫通孔を金属導体で充填するのに、第一段階として金属微粒子を浮遊・分散させた液体を貫通孔内に貫流させながら貫通孔底面に設けられたフィルター上に微細粒子を貫通孔内に堆積させることを特徴とする。
図1は本発明による貫通孔内への導電体微粒子の充填の原理を示す模式断面図である。シリンダー110内の肩部118を支持部として、この上にネット150を載置する。さらに、このネット上にフィルター140を載置する。このフィルターは所定粒径(例えば0.5μm)以上の微粒子を通過させず、これ未満の微粒子や液体を通過させる濾過作用を持つ。
さらに、上記のフィルター上に図4(A)に示したのと同様の貫通孔付きガラス基板101を載置し、押さえフレーム115によりシリンダー110の底面の肩部118にガラス基板、他を固定する。図中の102は貫通孔を示す。
次に、金属微粒子を分散させた液体−−−例えば粒径約1μmの金(Au)粒子を純水に分散・懸濁させた液(分散液)130をシリンダー110内に注入する。次いで、シリンダー内にピストン120を挿入し、ピストンに所望の力Fを加えて分散液130を加圧する。
これにより、Au微粒子を含んだ分散液は貫通孔内を貫流してシリンダー底部排出口170から排出される。このとき、貫通孔102の底部にはフィルター140が存在するので、フィルターを通過し得ないAu微粒子は貫通孔内に加圧されながら堆積していき、充填導電体135が形成される。次いで、基板を液から取り出して乾燥させた後、貫通孔内に堆積した金属(Au)微粒子同士及び微粒子群と貫通孔内壁とを固着させれば貫通電極が完成する。
本発明によれば、従来の電解メッキ法を用いた貫通電極の形成方法に比べて製作に要する時間を短縮することができるので、製造コストの低減を図ることが可能となる。
以下に本発明の幾つかの実施例を説明する。
図2を用いて本発明の第一の実施例を説明する。図2(A)は、本実施例を示す平面図、図2(B)は、図2(A)の主要部の拡大断面模式図である。図2(B)に示すように、複数の微細貫通孔202を有するガラス基板201は、充填ユニット260の中にセットされている。充填ユニットは、押えフレーム215、216、フィルター240、ネット250とで構成されており、本発明の原理を説明する図1に類似の構造であり、上記の部分をユニット化したものである。
ガラス基板201は、直径50mm、厚さ0.35mmであり、所定位置に複数個の微細貫通孔(直径約200μm)202が設けられている。本例ではレジスト膜をパタニングマスクとしてサンドブラスト法により貫通孔を形成した。
上記のガラス基板を充填ユニット260にセットした後、図2(A)に示すように複数個の充填ユニット260をシリンダー底面部220に並べる。次に、シリンダー210内に直径0.5〜2μmの金(Au)の微粒子を純水に懸濁させた液を注ぎ、先の図1に示したと同様にピストン(図示せず)により適当な力で懸濁液を加圧する。例えば懸濁液に約0.5kgf/cm2の圧力を加えて貫通孔202を通して排出口270から流出させる。これにより、貫通孔内にAu粒子が堆積する。ガラス基板の表面にもAu粒子の堆積が始まったら懸濁液の加圧を中止し、各充填ユニットごとガラス基板を懸濁液中から引上げる。このとき、ガラス基板上にある懸濁液のほとんどが流れ落ちるように垂直に近い斜めの姿勢で充填ユニットを液中から引上げる。
次に、取出した充填ユニットを減圧乾燥機(図示せず)の中で水分をゆっくりと除去して乾燥させる。その後、ガラス基板を充填ユニットから取外し、Au粒子が充填された貫通孔部分への導電性ペーストの注入・含浸を行う。この作業にはマイクロディスペンサーを用いてガラス基板中のAu粒子の堆積・充填済の貫通孔部分におけるAu粒子群の間隙部分に導電性ペーストを含漬させた。
次いで、導電性ペーストを所定条件で硬化させる。さらに、ガラス基板表面の僅かな堆積物を掃き出し除去したのち、表面平滑研摩によって導電性ペーストの固化凸起物やガラス表面に残る僅かな付着物を除去し、ガラス基板表面を平滑に仕上げる。以上の手順により、Au粒子を主要導体とする貫通電極付きガラス基板を得ることができる。なお、本例ではAu微粒子を純水に分散させて用いたが、メタノールのような有機溶剤に分散させて用いることも可能である。
本例でも、サンドブラスト法により直径約200μmの貫通孔を有するガラス基板を用いた。図3に、このガラス基板301の模式断面構造を示す。サンドブラスト法により貫通孔302をあけているので、上方の径がやや大きくなっており、また、貫通孔の側壁303はザラザラした凹凸面になっている。
貫通電極の導電体材料として本例では合金材料を用いた。合金材料としてAu−Si共晶合金の微粒子(粒径約3μm)を用いた。また、ステアリン酸をメタノール液中に溶解させた「フラックス液」を作製した。さらに、このフラックス液中に上記の合金微粒子を分散・懸濁させて使用した。
上記の懸濁液を用い、図3に示す貫通孔302内にAu−Si微粒子を堆積させる。これには、先に述べた実施例1と同様の手法を用いるので、詳細な説明を省略する。貫通孔内へのAu−Si微粒子の堆積が終了したらシリンダー容器から充填ユニットを取出し、メタノールを蒸発させてガラス基板を乾燥させる。これにより、Au−Si微粒子の表面はステアリン酸の薄い膜でコーティングされ、この状態で貫通孔内に堆積・充填される。
次に、ガラス基板を充填ユニットから取外した後、ガラス基板の表面や裏面に僅かに付着しているAu合金の微粒子を、適宜、拭取るなどして表面・裏面から除去する。次いで貫通孔内に充填されたAu−Si微粒子の溶融を行う。電気炉を用いて、窒素雰囲気で温度約400℃において約10分間の加熱処理によりAu−Si微粒子を溶融させた。このとき、Au−Si微粒子の表面にあったステアリン酸の薄膜はフラックスとして作用し、Au−Si微粒子の溶融終了後には飛散・消失する。これにより、貫通孔内に充填されていたAu−Si微粒子は、溶融後に一体化してAu−Si合金を導電体とする貫通電極となる。
図3に示すように、貫通孔内の側壁303は凹凸のある粗面であり、またAu−Si貫通電極は、凹凸のある側壁に接して溶解して形成されるので、貫通孔内壁面のアンカー効果により、Au−Si貫通電極がガラス基板から脱落することはない。このため、本例では、導電性ペーストなどを用いた接着処理が不要となる。また、貫通孔内壁が平滑な場合には、貫通孔内壁面が金属薄膜(例えばNi/Au薄膜)でメタライズされた基板を用いればよい。
本例では、貫通電極の導電体材料としてAu−Si共晶合金を使用したが、共晶合金に限定されるものではなく、Au−Ge、Au−Sn、Ag−Sn、などAu系、Ag系の所望組成の合金を用いることができる。また、用途により、比較的融点の低いSnなどの単体金属材料を用いることも可能である。
また、フラックスとして用いたステアリン酸もこれに限定されるものではなく、オレイン酸、リノール酸、リノレン酸など、フラックス効果のある脂肪酸であれば使用可能である。
さらに本例では、上記フラックスの溶媒であり、かつ、共晶合金の微粒子を分散・懸濁させる液としてメタノールを用いているが、これに限定されるものではなく、フラックスが溶解可能であり蒸発乾燥が容易な有機溶剤であれば、純水や他の有機溶剤をメタノールに替えて使用することができる。
以上の実施例1、2においては、導電体微粒子を貫通孔内に堆積させるためのフィルターを支持するネットを用いているが、フィルター自体に分散液の圧力に耐えうる強度がある自立型のフィルターを使用する場合には、フィルター支持用のネットは不要になる。
本発明による貫通電極付き基板は、電子部品の3次元実装に幅広く利用できる。
本発明の原理を示す模式断面図 本発明の第一の実施例を示す模式図(平面図、断面図) 本発明の第二の実施例における基板の模式断面図 従来の電解メッキ法による貫通電極付き基板の製作方法を示す模式断面図
101、201、301、401――ガラス基板
102、202、302、402――貫通孔
110、210――シリンダー
120――ピストン
130――分散液
135、435――充填導電体
140、240――フィルター
150、250――ネット
260――充填ユニット
410――電極基板
412――シードレイヤ
420――メッキ対向電極
430――メッキ液

Claims (8)

  1. 貫通電極付き基板の製造方法であって、下記の工程により製造することを特徴とする貫通電極付き基板の製造方法。
    (1) 貫通電極を構成する導電体材料の微粒子を液体に懸濁させる工程;
    (2) 上記導電体微粒子が通過し得ず上記液体のみが通過可能なフィルター層を、貫通孔を有する基板の片面に接触させる工程;
    (3) 上記フイルター層に接していない方の上記基板面側から上記懸濁液を圧力を加えながら貫通孔内に流し込み、上記貫通孔内に導電体微粒子を堆積させる工程;
    (4) 上記貫通孔内に堆積した導電体微粒子を濡らしている液体を乾燥させ、さらに、基板表面に堆積した導電体微粒子を除去する工程;
    (5)上記貫通孔内に堆積した導電体微粒子同士を固定・固着させ、かつ、これらを貫通孔内壁にも固着させる工程。
  2. 前記の貫通孔内に堆積した導電体微粒子同士を固定・固着させ、かつ、これらを貫通孔内壁にも固着させる工程として、請求項1の(1)〜(4)の工程を経たのちに貫通孔部分の上記導電体微粒子群に導電性ペーストを注入・含浸・固化させる方法を用いることを特徴とする請求項1に記載の貫通電極付き基板の製造方法。
  3. 前記導電体微粒子の融点が前記基板の融点(又は軟化点)よりも低温であって、前記貫通孔内に堆積した導電体微粒子同士を固定・固着させ、かつ、これらを貫通孔内壁にも固着させる工程として、請求項1の(1)〜(4)の工程を経たのちに、上記貫通孔内に導電体微粒子が充填された上記基板を還元性ガス雰囲気中で加熱・溶解・固化させる方法を用いることを特徴とする請求項1に記載の貫通電極付き基板の製造方法。
  4. 前記導電体微粒子の懸濁工程における分散媒たる前記液体が水又は有機溶剤であり、又、前記基板の材質がガラス、セラミックス、又はシリコンのうちのいずれか一つであり、さらに、前記導電体微粒子の材質が金属若しくはカーボンのいずれか一つ又はこれらの組み合わせであることを特徴とする請求項1若しくは請求項2に記載の貫通電極付き基板の製造方法。
  5. 前記導電体微粒子の懸濁工程における分散媒たる前記液体が水又は有機溶剤であり、又、前記基板の材質がガラス、セラミックス、又はシリコンのうちのいずれか一つであり、さらに、前記導電体微粒子が前記基板材質の融点(又は軟化点)よりも低い融点を有する金属あるいは合金であるところのIn、Sn、Sn系合金、Au系合金、Ag系合金のいずれか一以上の組み合わせであることを特徴とする請求項1若しくは請求項3に記載の貫通電極付き基板の製造方法。
  6. 貫通電極付き基板の製造方法であって、下記の工程により製造することを特徴とする貫通電極付き基板の製造方法。
    (1) はんだフラックスとして機能するフラックス材を、フラックス材を溶解可能な溶媒(水又は有機溶媒から選択)に溶解させてフラックス液を作製する工程;
    (2) 貫通電極を構成する金属あるいは合金の微粒子を上記フラックス液中に懸濁させる工程;
    (3) 上記の金属あるいは合金の微粒子が通過し得えず上記フラックス液のみが通過可能なフィルター層を、貫通孔を有する基板の片面に接触させる工程;
    (4) 上記フィルター層に接していない方の上記基板面側から上記懸濁液を圧力を加えながら貫通孔内に流し込み、上記貫通孔内に金属あるいは合金の微粒子を堆積させる工程;
    (5) 上記貫通孔内に堆積した金属あるいは合金の微粒子を濡らしている液体を乾燥させ、さらに、基板表面に堆積した金属あるいは合金の微粒子を除去する工程;
    (6) 貫通孔内に金属あるいは合金の微粒子が充填された上記の基板を、金属あるいは合金の微粒子の融点以上(かつ、基板の融点(又は軟化点)以下)に加熱して金属あるいは合金の微粒子を溶解させた後に固化させる工程。
  7. 前記金属又は合金の微粒子の材質が、In、Sn、Sn系合金、Au系合金、Ag系合金のいずれか一以上の組み合わせであり、
    また、前記フラックス材が、ステアリン酸、アスコルビン酸、クエン酸、酒石酸、リノール酸、リノレン酸のいずれか一つであり、
    さらに、前記基板の材質が貫通孔に充填すべき金属又は合金の微粒子の融点より高い融点(又は軟化点)を有するガラス、セラミックス、又はシリコンのいずれか一つであることを特徴とする請求項6に記載の貫通電極付き基板の製造方法。
  8. 請求項1〜7のいずれか一項に記載の方法を用いて製造することを特徴とする貫通電極付き基板。
JP2009205108A 2009-09-04 2009-09-04 貫通電極付き基板の製造方法、及び貫通電極付き基板 Pending JP2011054907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009205108A JP2011054907A (ja) 2009-09-04 2009-09-04 貫通電極付き基板の製造方法、及び貫通電極付き基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205108A JP2011054907A (ja) 2009-09-04 2009-09-04 貫通電極付き基板の製造方法、及び貫通電極付き基板

Publications (1)

Publication Number Publication Date
JP2011054907A true JP2011054907A (ja) 2011-03-17

Family

ID=43943588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205108A Pending JP2011054907A (ja) 2009-09-04 2009-09-04 貫通電極付き基板の製造方法、及び貫通電極付き基板

Country Status (1)

Country Link
JP (1) JP2011054907A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332447A (zh) * 2013-07-22 2015-02-04 赛方塊股份有限公司 电极的构造,构成材料及其制造方法
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP2018039678A (ja) * 2016-09-05 2018-03-15 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
KR20180076266A (ko) * 2016-12-27 2018-07-05 세메스 주식회사 비아홀 충진 방법 및 장치
JP6369653B1 (ja) * 2018-05-17 2018-08-08 大日本印刷株式会社 貫通電極基板および半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
CN104332447A (zh) * 2013-07-22 2015-02-04 赛方塊股份有限公司 电极的构造,构成材料及其制造方法
JP2018039678A (ja) * 2016-09-05 2018-03-15 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US10847444B2 (en) 2016-09-05 2020-11-24 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
KR20180076266A (ko) * 2016-12-27 2018-07-05 세메스 주식회사 비아홀 충진 방법 및 장치
JP6369653B1 (ja) * 2018-05-17 2018-08-08 大日本印刷株式会社 貫通電極基板および半導体装置
JP2018195825A (ja) * 2018-05-17 2018-12-06 大日本印刷株式会社 貫通電極基板および半導体装置

Similar Documents

Publication Publication Date Title
JP2024045324A (ja) 焼結材料、及びそれを用いる接着方法
JP6116488B2 (ja) 塊状端子を備える半導体パッケージ
US9078382B2 (en) Method of producing circuit board
US20100154211A1 (en) Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate
JP2011054907A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
EP1996002B1 (en) Bump forming method and bump forming apparatus
JP2016152324A (ja) 金属−セラミックス回路基板の製造方法
TWI232717B (en) Solder supply method, solder bump using said method, formation method and device for said solder-coating film
JP2012114310A (ja) 金属配線形成用の転写基板による金属配線の形成方法
US20120042511A1 (en) Method of producing circuit board
TWI780326B (zh) 使用導電糊之導電柱之製造方法
JP4185821B2 (ja) 配線基板におけるはんだコーティング方法
KR100755436B1 (ko) 반도체 기판 관통형 전극 제조방법
JP4276550B2 (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置
US20220336341A1 (en) Lithographically defined electrical interconnects from conductive pastes
JP4326428B2 (ja) スルーホールめっき方法
JP2007277619A (ja) 電気泳動による粒子堆積方法
JP4189931B2 (ja) 印刷マスクの清掃方法
JP6395292B2 (ja) 貫通電極基板の製造方法および貫通電極基板
JP2004128354A (ja) はんだバンプの形成方法
JP4558782B2 (ja) はんだバンプの形成方法
Bakir et al. Chip integration of Sea of Leads compliant I/O interconnections for the ultimate enabling of chips with low-k interlayer dielectrics
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法
JP2004214657A (ja) プリント回路板製造用水溶性保護ペースト
JP4618549B2 (ja) バンプ形成方法