JP2004214657A - プリント回路板製造用水溶性保護ペースト - Google Patents
プリント回路板製造用水溶性保護ペースト Download PDFInfo
- Publication number
- JP2004214657A JP2004214657A JP2003428275A JP2003428275A JP2004214657A JP 2004214657 A JP2004214657 A JP 2004214657A JP 2003428275 A JP2003428275 A JP 2003428275A JP 2003428275 A JP2003428275 A JP 2003428275A JP 2004214657 A JP2004214657 A JP 2004214657A
- Authority
- JP
- Japan
- Prior art keywords
- water
- soluble protective
- salt
- paste
- protective paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0534—Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【解決手段】増粘剤をペーストに添加して、ペーストをより容易かつ効率的に分配できるようにする。堆積後、堅固な保護フィルムが得られるまで層を乾燥する。本発明によって得られるさらなる利点は、オフセット印刷法によっても保護層を堆積することができ、ステンシルおよびスクリーニング・ステップの使用を回避できることである。スクリーニング・プロセスは厄介な操作であり、極めて高度な装置およびステンシル設計における極めて高い精度を要する。これらの要件のため、スクリーニングは費用のかかる方法である。一方、オフセット印刷は極めて簡単であり、安価で信頼性の高い方法である。また、その膜形成特性によって、材料から保護フィルムを、薄い堆積フィルムでさえ作製できる。
【選択図】図3
Description
SMTは通常以下の主要なステップからなる。
− プリント回路板(PCB)のパッド上にソルダ・ペーストをスクリーニングするステップ。ペーストのスクリーニングは、基板上に置いたステンシルおよびソルダ・ペーストを所定の箇所に塗りつけるスキージ(通常はゴム製ブレード)を用いて行われる;
− ペースト上に部品を配置するステップ。この操作は、部品の寸法および重量に応じたさまざまな速度および精度を有する専用装置で実施される。
− ペースト・フラックスに応じて空気または窒素下でソルダ・ペーストをリフローさせるステップ。粉末状アロイを酸化から守る極めて活性なフラックスによって、空気雰囲気を使用することが可能になる。通常、このリフロー操作は、200℃〜240℃の高温で実施される。
− 熱接着剤の分配および硬化(すなわち、重合)によりチップを基板にダイ接着するステップ。硬化プロセスは、通常、150℃で3〜5時間実施される。
− 2本の配線末端をそれぞれチップ上のアルミニウム・パッド(ボール・ボンディング操作としても知られる)および基板上の金パッド(ウェッジ・ボンディング操作としても知られる)にボンディングする第1および第2のステップ。この操作は、圧縮力および振動プローブによる超音波エネルギーをかけて配線とパッドを接続することを含む。
− ソルダ・ペースト・スクリーニング中のソルダ・ペーストの延展(spreading);
− ソルダ・ペースト・リフロー中のSMT部品からのはんだの飛散(splattering);
− 基板上でのソルダ・ペースト・リフローおよび堆積中に発生する有機蒸気およびスズ/鉛蒸気
a)ステンシル設計。ステンシルは、金属または他の材料とすることができ、通常はわずか100から250umの厚さの極めて薄い黄銅またはステンレス・スチール箔からなる。ステンシルには、エッチング、レーザ、またはステンシル材料に適合する開口部を作製する他の方法によって作製された明確なパターンの穴が開けられている。穴の形状および大きさは、スクリーニング操作によって堆積させる必要がある材料の挙動を最適化する研究の結果得られる。さまざまな材料で同じパターンおよび堆積特性を達成するためには異なる開口部を必要とすることがある。スキージによって材料がステンシル開口部中に押し出された後に材料が開口部から脱離するようにステンシル開口部の垂直壁は同じ形状であることが必須である。主な目的は、開口部が閉塞し後続の操作/部片(piece)において材料が堆積しない結果となるのを防止することである。開口部の最小径とスクリーニングした材料がステンシル開口部の垂直壁から脱離する仕方とには関連性がある。
b)スクリーン印刷装置。小型化が進む最新の技術開発においては、加工すべき部品の上に大きなステンシルをセルフ・アラインメントするためのビジョン・システムが必要である。これは、微細制御された高価なツールである。これは、1)加工部品上のステンシルの位置決め、2)スキージの移動の制御、3)ステンシル上のスキージの圧力の制御、4)「版離れ」またはスキージが印刷を終えて停止しているときのステンシルと加工部品の距離の制御を、自動的にコントロールする必要がある。
− 上述の水溶性保護ペーストをオフセット印刷によって金属回路およびパッド上に選択的に分配すること、および
− 分配した層を乾燥して堅固な保護フィルムを得ることを含む。
− 金パッド上に保護ペーストを堆積するステップ、
− 保護ペーストを乾燥させるステップ、
− SMTパッド上にソルダ・ペーストを堆積するステップ、
− SMT部品を配置するステップ、
− ソルダ・ペーストをリフローさせるステップ、
− チップ部位上にチップ接着剤を分配するステップ、
− チップ接着剤を硬化(すなわち、重合)させるステップ、
− パッケージを水洗し保護ペーストを除去するステップ、
− U.V.洗浄するステップ、
− ワイヤ・ボンディングするステップ。
(2)前記塩が前記グリセリンの5重量%から110重量%、前記増粘剤が前記塩の5重量%から90重量%である、上記(1)に記載の水溶性保護ペースト。
(3)前記塩が前記グリセリンの8重量%から30重量%、前記増粘剤が前記塩の7重量%から25重量%である、上記(2)に記載の水溶性保護ペースト。
(4)前記塩がクエン酸ナトリウムである、上記(1)ないし(3)のいずれかに記載の水溶性保護ペースト。
(5)前記塩がクエン酸カリウムである、上記(1)、(2)または(3)に記載の水溶性保護ペースト。
(6)前記塩が前記グリセリンの約25重量%である、上記(1)ないし(5)のいずれかに記載の水溶性保護ペースト。
(7)前記増粘剤が前記塩の約20重量%である、上記(6)に記載の水溶性保護ペースト。
(8)前記増粘剤が親水コロイドである、上記(1)ないし(7)のいずれかに記載の水溶性保護ペースト。
(9)前記親水コロイドがアラビアゴムである、上記(8)に記載の水溶性保護ペースト。
(10)オフセット印刷によって上記(1)ないし(9)のいずれかに記載の水溶性保護ペーストを選択的に分配する方法。
(11)上記(1)ないし(9)のいずれかに記載の水溶性保護ペーストをオフセット印刷によって金属回路およびパッド上に選択的に分配するステップと、
分配した層を乾燥して堅固な保護フィルムを得るステップとを含む、製造ステップ中に電子基板表面の金属回路およびパッドを保護する方法。
(12)少なくとも1つのワイヤ・ボンディング・チップおよび少なくとも1つの表面実装技術(SMT)チップを同じ基板上に有するマルチ・チップ・モジュールを製造するための方法であって、
上記(11)に記載の方法によって、前記ワイヤ・ボンディング・チップを接続する金属回路およびパッドを保護するステップと、
前記少なくとも1つのSMTチップを取り付けるステップと、
前記金属回路およびパッドから前記保護層を除去するステップと、
前記少なくとも1つのワイヤ・ボンディング・チップを取り付け結合するステップとを含む方法。
103 表面実装技術(SMT)部品
105 ワイヤ・ボンディング・チップ
201 パッド
301 印刷ヘッド
303 ゴムのヘッド・パッド表面
305 貯蔵槽
307 型
309 表面
Claims (12)
- 電子モジュール製造中に金属回路を保護するための、水に溶解した塩、グリセリンおよび増粘剤を含む水溶性保護ペースト。
- 前記塩が前記グリセリンの5重量%から110重量%、前記増粘剤が前記塩の5重量%から90重量%である、請求項1に記載の水溶性保護ペースト。
- 前記塩が前記グリセリンの8重量%から30重量%、前記増粘剤が前記塩の7重量%から25重量%である、請求項2に記載の水溶性保護ペースト。
- 前記塩がクエン酸ナトリウムである、請求項1ないし3のいずれかに記載の水溶性保護ペースト。
- 前記塩がクエン酸カリウムである、請求項1、2または3に記載の水溶性保護ペースト。
- 前記塩が前記グリセリンの約25重量%である、請求項1ないし5のいずれかに記載の水溶性保護ペースト。
- 前記増粘剤が前記塩の約20重量%である、請求項6に記載の水溶性保護ペースト。
- 前記増粘剤が親水コロイドである、請求項1ないし7のいずれかに記載の水溶性保護ペースト。
- 前記親水コロイドがアラビアゴムである、請求項8に記載の水溶性保護ペースト。
- オフセット印刷によって請求項1ないし9のいずれかに記載の水溶性保護ペーストを選択的に分配する方法。
- 請求項1ないし9のいずれかに記載の水溶性保護ペーストをオフセット印刷によって金属回路およびパッド上に選択的に分配するステップと、
分配した層を乾燥して堅固な保護フィルムを得るステップとを含む、製造ステップ中に電子基板表面の金属回路およびパッドを保護する方法。 - 少なくとも1つのワイヤ・ボンディング・チップおよび少なくとも1つの表面実装技術(SMT)チップを同じ基板上に有するマルチ・チップ・モジュールを製造するための方法であって、
請求項11に記載の方法によって、前記ワイヤ・ボンディング・チップを接続する金属回路およびパッドを保護するステップと、
前記少なくとも1つのSMTチップを取り付けるステップと、
前記金属回路およびパッドから前記保護層を除去するステップと、
前記少なくとも1つのワイヤ・ボンディング・チップを取り付け結合するステップとを含む方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03368002 | 2003-01-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214657A true JP2004214657A (ja) | 2004-07-29 |
Family
ID=32799163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428275A Pending JP2004214657A (ja) | 2003-01-07 | 2003-12-24 | プリント回路板製造用水溶性保護ペースト |
Country Status (2)
Country | Link |
---|---|
US (1) | US7070085B2 (ja) |
JP (1) | JP2004214657A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008064807A (ja) * | 2006-09-04 | 2008-03-21 | Ricoh Co Ltd | トナーの製造方法及びトナー |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2354636A (en) * | 1999-09-25 | 2001-03-28 | Ibm | Mounting chips on substrates |
ITBO20050048A1 (it) * | 2005-01-31 | 2006-08-01 | Spal Automotive Srl | Metodo e impianto per la produzione di circuiti elettrici |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2798053A (en) * | 1952-09-03 | 1957-07-02 | Goodrich Co B F | Carboxylic polymers |
US3461073A (en) * | 1966-09-29 | 1969-08-12 | Charles J Crowell Jr | Exothermic composition and method of use |
US3448512A (en) * | 1968-08-26 | 1969-06-10 | Electronic Eng Co California | Method of soldering |
US3730782A (en) * | 1970-07-27 | 1973-05-01 | Ibm | Non-activated soldering flux |
US3900320A (en) * | 1971-09-30 | 1975-08-19 | Bell & Howell Co | Activation method for electroless plating |
JP2835247B2 (ja) | 1992-06-30 | 1998-12-14 | シャープ株式会社 | 液晶表示装置 |
JPH0651521A (ja) | 1992-07-28 | 1994-02-25 | Mitsubishi Paper Mills Ltd | 平版印刷版の製版方法 |
JPH0632082A (ja) | 1992-07-17 | 1994-02-08 | Dainippon Ink & Chem Inc | 平版印刷用湿し水組成物 |
TW299564B (ja) | 1995-10-04 | 1997-03-01 | Ibm | |
GB2314463A (en) | 1996-06-19 | 1997-12-24 | Ibm | PCB mounting pad arrangement for plastic ball grid array module |
US5825628A (en) | 1996-10-03 | 1998-10-20 | International Business Machines Corporation | Electronic package with enhanced pad design |
GB2320132A (en) | 1996-12-04 | 1998-06-10 | Ibm | Handling electronic modules |
US6043670A (en) * | 1997-12-16 | 2000-03-28 | Lucent Technologies Inc. | Method for testing integrated circuits |
US6752309B1 (en) * | 1999-07-22 | 2004-06-22 | Oatey Co. | Water soluble fluxes and methods of using the same |
GB2344690A (en) | 1998-12-09 | 2000-06-14 | Ibm | Cavity down ball grid array module |
TW409383B (en) * | 1998-12-31 | 2000-10-21 | World Wiser Electronics Inc | Apparatus of plug hole process and the method thereof |
US6842657B1 (en) * | 1999-04-09 | 2005-01-11 | E Ink Corporation | Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device fabrication |
GB2354636A (en) | 1999-09-25 | 2001-03-28 | Ibm | Mounting chips on substrates |
GB2358957B (en) | 1999-10-27 | 2004-06-23 | Ibm | Ball grid array module |
JP2002003784A (ja) * | 2000-04-17 | 2002-01-09 | Jsr Corp | 膜形成用組成物、膜の形成方法およびシリカ系膜 |
GB2368454B (en) | 2000-10-24 | 2005-04-06 | Ibm | A chip carrier for high-frequency electronic device |
US6617698B2 (en) | 2001-03-09 | 2003-09-09 | International Business Machines Corporation | Reworkable and thermally conductive adhesive and use thereof |
GB2374984B (en) | 2001-04-25 | 2004-10-06 | Ibm | A circuitised substrate for high-frequency applications |
TWI228132B (en) * | 2001-09-26 | 2005-02-21 | Nof Corp | Soldering flux composition and solder paste |
ATE490554T1 (de) | 2001-11-13 | 2010-12-15 | Ibm | Träger für elektronische bauteile angepasst für hochfrequenz-signal-transmission |
MXPA04011463A (es) | 2002-05-23 | 2005-07-01 | Ibm | Estructura mejorada de vias apiladas en portadores de dispositivos electronicos multicapa. |
US7091424B2 (en) | 2002-10-10 | 2006-08-15 | International Business Machines Corporation | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers |
US20040150097A1 (en) | 2003-01-30 | 2004-08-05 | International Business Machines Corporation | Optimized conductive lid mounting for integrated circuit chip carriers |
WO2004074547A2 (en) * | 2003-02-19 | 2004-09-02 | Intellectual Concepts, Llc | Lower alkyl carboxylic acid moiety-containing anti- corrosion compositions and methods of use. |
-
2003
- 2003-12-24 JP JP2003428275A patent/JP2004214657A/ja active Pending
-
2004
- 2004-01-07 US US10/707,724 patent/US7070085B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008064807A (ja) * | 2006-09-04 | 2008-03-21 | Ricoh Co Ltd | トナーの製造方法及びトナー |
Also Published As
Publication number | Publication date |
---|---|
US7070085B2 (en) | 2006-07-04 |
US20050001017A1 (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101732444B1 (ko) | 부착방법 및 이 방법을 사용하여 제조된 디바이스 | |
US5672542A (en) | Method of making solder balls by contained paste deposition | |
WO2015029478A1 (ja) | セラミックス回路基板の製造方法 | |
TW494038B (en) | Method of forming metal bumps | |
US20060110907A1 (en) | Method for removing resin mask layer and method for manufacturing solder bumped substrate | |
EP1746642A2 (en) | Process for exposing solder bumps on an underfill coated semiconductor | |
JP2008141034A (ja) | 導電性回路基板の製造方法 | |
JP3305162B2 (ja) | はんだバンプ形成方法及び装置 | |
US6722557B2 (en) | Flux cleaning method and method of manufacturing semiconductor device | |
JP7354252B2 (ja) | 接合フィルム、ウエハ加工用テープ、接合体の製造方法、接合体および貼合体 | |
JP2008166328A (ja) | 導電性回路基板の製造方法 | |
JP2004214657A (ja) | プリント回路板製造用水溶性保護ペースト | |
JP2011054907A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
US20040087128A1 (en) | Method and materials for printing particle-enhanced electrical contacts | |
JP2009010302A (ja) | ソルダペースト層形成方法 | |
US6994803B2 (en) | Ball grid array module | |
JP3124224B2 (ja) | はんだバンプ形成方法 | |
JP2007277619A (ja) | 電気泳動による粒子堆積方法 | |
Morris et al. | Drop test performance of isotropic electrically conductive adhesives | |
JP4655267B2 (ja) | 実装球搭載・固定用ペースト | |
JP2005340282A (ja) | バンプ形成装置及びバンプ形成方法 | |
JP2001036231A (ja) | はんだ除去装置 | |
CN117976572A (zh) | 半导体芯片封装过程中的焊膏冲洗设备及焊膏冲洗方法 | |
JP2016157766A (ja) | はんだバンプのリフロー方法 | |
WO2021050453A1 (en) | Lithographically defined electrical interconnects from conductive pastes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060310 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |