JP2835247B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2835247B2 JP2835247B2 JP17142492A JP17142492A JP2835247B2 JP 2835247 B2 JP2835247 B2 JP 2835247B2 JP 17142492 A JP17142492 A JP 17142492A JP 17142492 A JP17142492 A JP 17142492A JP 2835247 B2 JP2835247 B2 JP 2835247B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- horizontal
- clock
- vertical
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネルにて走
査周波数の異なる映像信号の表示を行なわせるマルチス
キャン対応の液晶表示装置に関するものである。
査周波数の異なる映像信号の表示を行なわせるマルチス
キャン対応の液晶表示装置に関するものである。
【０００２】
【従来の技術】従来、このようなマルチスキャン対応の
液晶表示装置は図６に示すように構成されており、１は
例えば水平走査周波数の異なる映像信号が入力される信
号入力端子、２は信号入力端子１に入力される映像信号
から分離された水平、垂直同期信号が入力される同期入
力端子、３は信号入力端子１に入力される映像信号をサ
ンプリングしデジタル変換して表示用メモリ４に書き込
む書き込み用コントローラで、該書き込みコントローラ
３は入力される映像信号の水平走査周波数に応じてその
サンプリング周期を伸縮させることで、映像信号の水平
走査周波数に拘らずその１水平走査期間内で常に一定回
数（即ち、液晶表示パネル５の信号電極数に相当）のサ
ンプリングを行なわせるようにしており、このサンプリ
ング動作を水平走査線数分繰り返すことで、１画面分の
映像信号の表示用メモリ４への書き込みを行なわせるよ
うになっている。ここで、表示用メモリ４の容量は１画
面分の画像表示が行なえるよう入力される映像信号の最
大階調数や最大水平走査線数等を予測して決定されてお
り、書き込みコントローラ３による書き込みと平行して
後述する読み出し用コントローラによる読み出しが行な
われるようになっている。
液晶表示装置は図６に示すように構成されており、１は
例えば水平走査周波数の異なる映像信号が入力される信
号入力端子、２は信号入力端子１に入力される映像信号
から分離された水平、垂直同期信号が入力される同期入
力端子、３は信号入力端子１に入力される映像信号をサ
ンプリングしデジタル変換して表示用メモリ４に書き込
む書き込み用コントローラで、該書き込みコントローラ
３は入力される映像信号の水平走査周波数に応じてその
サンプリング周期を伸縮させることで、映像信号の水平
走査周波数に拘らずその１水平走査期間内で常に一定回
数（即ち、液晶表示パネル５の信号電極数に相当）のサ
ンプリングを行なわせるようにしており、このサンプリ
ング動作を水平走査線数分繰り返すことで、１画面分の
映像信号の表示用メモリ４への書き込みを行なわせるよ
うになっている。ここで、表示用メモリ４の容量は１画
面分の画像表示が行なえるよう入力される映像信号の最
大階調数や最大水平走査線数等を予測して決定されてお
り、書き込みコントローラ３による書き込みと平行して
後述する読み出し用コントローラによる読み出しが行な
われるようになっている。
【０００３】５は表示用メモリ４に書き込まれた映像信
号をその水平走査線数が液晶表示パネル５の走査電極数
に対応するよう読み出しアナログ変換して出力する読み
出し用コントローラである。例えば、表示用メモリ４内
の映像信号の水平走査線数、即ち入力端子１に入力され
た映像信号の水平走査線数が液晶表示パネル５の走査電
極数よりも少ない場合、読み出し用コントローラ６は表
示用コントローラ７からの制御によって、表示用メモリ
４内の映像信号を読み出す際に部分的に２度読みを行な
うことで、液晶表示パネル５の走査電極数に対応させる
ようにしている。また、逆に映像信号の水平走査線数が
液晶表示パネル５の走査電極数よりも多い場合、読み出
し用コントローラ６は表示用コントローラ７からの制御
によって、表示用メモリ４内の映像信号を読み出す際に
部分的に間引いて読み出すことで、液晶表示パネル５の
走査電極数に対応させるようにしている。
号をその水平走査線数が液晶表示パネル５の走査電極数
に対応するよう読み出しアナログ変換して出力する読み
出し用コントローラである。例えば、表示用メモリ４内
の映像信号の水平走査線数、即ち入力端子１に入力され
た映像信号の水平走査線数が液晶表示パネル５の走査電
極数よりも少ない場合、読み出し用コントローラ６は表
示用コントローラ７からの制御によって、表示用メモリ
４内の映像信号を読み出す際に部分的に２度読みを行な
うことで、液晶表示パネル５の走査電極数に対応させる
ようにしている。また、逆に映像信号の水平走査線数が
液晶表示パネル５の走査電極数よりも多い場合、読み出
し用コントローラ６は表示用コントローラ７からの制御
によって、表示用メモリ４内の映像信号を読み出す際に
部分的に間引いて読み出すことで、液晶表示パネル５の
走査電極数に対応させるようにしている。
【０００４】そして、８は読み出し用コントローラ６か
らの映像信号が供給される液晶ディスプレイで、該液晶
ディスプレイ８は水平、垂直方向に複数の画素と複数の
信号、走査電極とがマトリクス状に配されたＴＦＴアク
ティブマトリクス方式の液晶表示パネル５を水平、垂直
駆動回路９、１０（この場合、ＴＦＴスイッチを用いて
いるので以下「ソース、ゲートドライバ」という）にて
線順次駆動するようにしており、即ちコントローラ１１
からのクロックに基づきゲートドライバ９にてその１行
目（上方向）から順次Ｈレベルの走査電圧を印加すると
共に、そのゲートドライバ９で選択された行に属する各
画素にソースドライバ９にてその１列目（左方向）から
順次信号電圧（映像信号）を印加して各画素による映像
信号を行なわせるようにしている。
らの映像信号が供給される液晶ディスプレイで、該液晶
ディスプレイ８は水平、垂直方向に複数の画素と複数の
信号、走査電極とがマトリクス状に配されたＴＦＴアク
ティブマトリクス方式の液晶表示パネル５を水平、垂直
駆動回路９、１０（この場合、ＴＦＴスイッチを用いて
いるので以下「ソース、ゲートドライバ」という）にて
線順次駆動するようにしており、即ちコントローラ１１
からのクロックに基づきゲートドライバ９にてその１行
目（上方向）から順次Ｈレベルの走査電圧を印加すると
共に、そのゲートドライバ９で選択された行に属する各
画素にソースドライバ９にてその１列目（左方向）から
順次信号電圧（映像信号）を印加して各画素による映像
信号を行なわせるようにしている。
【０００５】
【発明が解決しようとする課題】ところが、このような
従来構成のマルチスキャン対応の液晶表示装置では、走
査電極数が一定の液晶表示パネルにて水平走査周波数の
異なる映像信号の表示を行なわせるために表示用メモリ
を必要としており、その分回路構成の規模が大きくなっ
ていた。また、表示用メモリの容量が入力される映像信
号の最大階調数や最大水平走査線数等を予測して決定さ
れているので、入力される映像信号の階調数がその予測
階調数を超えた場合には表示用メモリの再現範囲内での
書き込み、読み出しが行なわれ、液晶ディスプレイに供
給される映像信号の階調数が表示用メモリの再現範囲内
に制限されることになる。更に、入力される映像信号の
水平走査線数が表示用メモリの予測水平走査線数を超え
た場合には、映像信号が正常に表示用メモリに書き込ま
れず、一部分が大きく欠けた表示がなされるか、或いは
表示不能の状態に陥る虞れがあった。
従来構成のマルチスキャン対応の液晶表示装置では、走
査電極数が一定の液晶表示パネルにて水平走査周波数の
異なる映像信号の表示を行なわせるために表示用メモリ
を必要としており、その分回路構成の規模が大きくなっ
ていた。また、表示用メモリの容量が入力される映像信
号の最大階調数や最大水平走査線数等を予測して決定さ
れているので、入力される映像信号の階調数がその予測
階調数を超えた場合には表示用メモリの再現範囲内での
書き込み、読み出しが行なわれ、液晶ディスプレイに供
給される映像信号の階調数が表示用メモリの再現範囲内
に制限されることになる。更に、入力される映像信号の
水平走査線数が表示用メモリの予測水平走査線数を超え
た場合には、映像信号が正常に表示用メモリに書き込ま
れず、一部分が大きく欠けた表示がなされるか、或いは
表示不能の状態に陥る虞れがあった。
【０００６】本発明はこのような点に鑑み成されたもの
であって、比較的小規模な回路構成にて、映像信号をそ
の階調数や走査周波数に関係なく液晶表示パネルに好適
に表示できるようにした液晶表示装置を提供することを
目的とするものである。
であって、比較的小規模な回路構成にて、映像信号をそ
の階調数や走査周波数に関係なく液晶表示パネルに好適
に表示できるようにした液晶表示装置を提供することを
目的とするものである。
【０００７】
【課題を解決するための手段】上記した目的を達成する
ため本発明では、水平、垂直方向に複数の画素と複数の
信号、走査電極とがマトリクス状に配された液晶表示パ
ネルを線順次駆動して、走査周波数の異なる映像信号の
表示を行なわせる液晶表示装置において、水平走査周期
の水平走査スタート用クロックと共にその１水平走査期
間内に各信号電極数に対応して常に一定数の水平走査用
クロックを発生させ、その水平走査スタート用クロック
と水平走査用クロックに基づいて映像信号をサンプリン
グして各信号電極に夫々印加する水平走査手段と、１垂
直走査期間内に各走査電極数に対応して常に一定数の垂
直走査用クロックを発生させ、その垂直走査用クロック
に基づいて各走査電極への走査電圧の印加待機状態に順
次設定して行くと共に水平走査手段からの水平走査スタ
ート用クロックに基づいて印加待機状態にある走査電圧
の印加を行なわせる垂直走査手段とを設けた構成とした
ものである。
ため本発明では、水平、垂直方向に複数の画素と複数の
信号、走査電極とがマトリクス状に配された液晶表示パ
ネルを線順次駆動して、走査周波数の異なる映像信号の
表示を行なわせる液晶表示装置において、水平走査周期
の水平走査スタート用クロックと共にその１水平走査期
間内に各信号電極数に対応して常に一定数の水平走査用
クロックを発生させ、その水平走査スタート用クロック
と水平走査用クロックに基づいて映像信号をサンプリン
グして各信号電極に夫々印加する水平走査手段と、１垂
直走査期間内に各走査電極数に対応して常に一定数の垂
直走査用クロックを発生させ、その垂直走査用クロック
に基づいて各走査電極への走査電圧の印加待機状態に順
次設定して行くと共に水平走査手段からの水平走査スタ
ート用クロックに基づいて印加待機状態にある走査電圧
の印加を行なわせる垂直走査手段とを設けた構成とした
ものである。
【０００８】具体的に、前記水平走査手段は、水平走査
周期の水平走査スタート用クロックと共にその１水平走
査期間内に各信号電極数に対応して常に一定数の水平走
査用クロックを発生させる水平走査クロック発生回路
と、この水平走査クロック発生回路からの水平走査スタ
ート用クロックに基づいて作動されると共にその水平走
査用クロックに基づいて映像信号をサンプリングして各
信号電極に夫々印加する水平駆動回路（この場合、ソー
スドライバ）とからなるものである。また、前記垂直走
査手段は、垂直走査周期の垂直走査スタート用クロック
と共にその１垂直走査期間内に各走査電極数に対応して
常に一定数の垂直走査用クロックを発生させる垂直走査
クロック発生回路と、この垂直走査クロック発生回路か
らの垂直走査スタート用クロックに基づいて作動される
と共にその垂直走査用クロックに基づいて各走査電極へ
の走査電圧の印加待機状態に順次設定され水平走査クロ
ック発生回路からの水平走査スタート用クロックに基づ
いて印加待機状態にある走査電圧の印加を行なう垂直駆
動回路（この場合、ゲートドライバ）とからなるもので
ある。
周期の水平走査スタート用クロックと共にその１水平走
査期間内に各信号電極数に対応して常に一定数の水平走
査用クロックを発生させる水平走査クロック発生回路
と、この水平走査クロック発生回路からの水平走査スタ
ート用クロックに基づいて作動されると共にその水平走
査用クロックに基づいて映像信号をサンプリングして各
信号電極に夫々印加する水平駆動回路（この場合、ソー
スドライバ）とからなるものである。また、前記垂直走
査手段は、垂直走査周期の垂直走査スタート用クロック
と共にその１垂直走査期間内に各走査電極数に対応して
常に一定数の垂直走査用クロックを発生させる垂直走査
クロック発生回路と、この垂直走査クロック発生回路か
らの垂直走査スタート用クロックに基づいて作動される
と共にその垂直走査用クロックに基づいて各走査電極へ
の走査電圧の印加待機状態に順次設定され水平走査クロ
ック発生回路からの水平走査スタート用クロックに基づ
いて印加待機状態にある走査電圧の印加を行なう垂直駆
動回路（この場合、ゲートドライバ）とからなるもので
ある。
【０００９】
【作用】このような構成によると、例えば入力される映
像信号の水平走査線数が液晶表示パネルの走査電極数よ
り多い場合には、その走査電極数に合致するよう水平走
査線数の間引きが行なわれることになる。逆に、入力さ
れる映像信号の水平走査線数が液晶表示パネルの走査電
極数より少ない場合には、その走査電極数に合致するよ
う水平走査線数の拡大（割増し）が行なわれることにな
り、常に液晶表示パネルの画面全体を用いて入力される
映像信号の走査周波数に応じた映像表示が行なわれるこ
とになる。
像信号の水平走査線数が液晶表示パネルの走査電極数よ
り多い場合には、その走査電極数に合致するよう水平走
査線数の間引きが行なわれることになる。逆に、入力さ
れる映像信号の水平走査線数が液晶表示パネルの走査電
極数より少ない場合には、その走査電極数に合致するよ
う水平走査線数の拡大（割増し）が行なわれることにな
り、常に液晶表示パネルの画面全体を用いて入力される
映像信号の走査周波数に応じた映像表示が行なわれるこ
とになる。
【００１０】
【実施例】以下、本発明の一実施例について図面と共に
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例では図１に示す
如く、水平同期信号／ＨＳＹＮＣを整形して得た水平走
査周期の水平走査スタート用クロック／ＨＳ（図２
（ａ）参照）と共に入力映像信号の水平走査周波数に拘
らずその１水平走査（表示）期間に各信号電極数に対応
して常に一定数の水平走査用クロック／ＨＣＬＫ（図２
（ｂ）参照）を発生させる水平走査クロック発生回路１
２と、この水平走査クロック発生回路１２からの水平走
査スタート用クロック／ＨＳに基づいて作動されると共
にその水平走査用クロック／ＨＣＬＫに基づいて映像信
号をサンプリングして各信号電極に夫々印加するソース
ドライバ１３とを設けたものである。
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例では図１に示す
如く、水平同期信号／ＨＳＹＮＣを整形して得た水平走
査周期の水平走査スタート用クロック／ＨＳ（図２
（ａ）参照）と共に入力映像信号の水平走査周波数に拘
らずその１水平走査（表示）期間に各信号電極数に対応
して常に一定数の水平走査用クロック／ＨＣＬＫ（図２
（ｂ）参照）を発生させる水平走査クロック発生回路１
２と、この水平走査クロック発生回路１２からの水平走
査スタート用クロック／ＨＳに基づいて作動されると共
にその水平走査用クロック／ＨＣＬＫに基づいて映像信
号をサンプリングして各信号電極に夫々印加するソース
ドライバ１３とを設けたものである。
【００１１】具体的に、ソースドライバ１３は水平走査
スタート用クロック／ＨＳの立ち上りのタイミングで内
蔵の水平シフトレジスタ等を作動して水平走査用クロッ
ク／ＨＣＬＫによる映像信号のサンプルホールドを行な
い、水平走査スタート用クロック／ＨＳの立ち下りのタ
イミングでサンプルホールドした映像信号を各信号電極
に夫々出力するようになっている。
スタート用クロック／ＨＳの立ち上りのタイミングで内
蔵の水平シフトレジスタ等を作動して水平走査用クロッ
ク／ＨＣＬＫによる映像信号のサンプルホールドを行な
い、水平走査スタート用クロック／ＨＳの立ち下りのタ
イミングでサンプルホールドした映像信号を各信号電極
に夫々出力するようになっている。
【００１２】そして、更に垂直同期信号／ＶＳＹＮＣを
整形して得た垂直走査周期の垂直走査スタート用クロッ
ク／ＶＳ（図３（ａ）参照）と共に入力映像信号の垂直
走査周波数に拘らずその１垂直走査（表示）期間内に各
走査電極数に対応して常に一定数の垂直走査用クロック
／ＶＣＬＫ（図３（ｂ）参照）を発生させる垂直走査ク
ロック発生回路１４と、この垂直走査クロック発生回路
１４からの垂直走査スタート用クロック／ＶＳに基づい
て作動されると共にその垂直走査用クロック／ＶＣＬＫ
に基づいて各走査電極への走査電圧の印加待機状態に順
次設定され水平走査クロック発生回路１２からの水平走
査スタート用クロック／ＨＳに基づいて印加待機状態に
ある走査電圧の印加を行なうゲートドライバ１５とを設
けたものである。
整形して得た垂直走査周期の垂直走査スタート用クロッ
ク／ＶＳ（図３（ａ）参照）と共に入力映像信号の垂直
走査周波数に拘らずその１垂直走査（表示）期間内に各
走査電極数に対応して常に一定数の垂直走査用クロック
／ＶＣＬＫ（図３（ｂ）参照）を発生させる垂直走査ク
ロック発生回路１４と、この垂直走査クロック発生回路
１４からの垂直走査スタート用クロック／ＶＳに基づい
て作動されると共にその垂直走査用クロック／ＶＣＬＫ
に基づいて各走査電極への走査電圧の印加待機状態に順
次設定され水平走査クロック発生回路１２からの水平走
査スタート用クロック／ＨＳに基づいて印加待機状態に
ある走査電圧の印加を行なうゲートドライバ１５とを設
けたものである。
【００１３】具体的に、ゲートドライバ１５は垂直走査
スタート用クロック／ＶＳの立ち上りのタイミングで内
蔵の垂直シフトレジスタ等を作動して垂直走査用クロッ
ク／ＶＣＬＫの立ち上りのタイミングで各走査電極への
走査電圧の印加待機状態に順次設定し、その印加待機状
態にある走査電圧の印加を水平走査スタート用クロック
／ＨＳの立ち下りのタイミングで行なわせるようになっ
ている。ここで、走査電圧の印加待機状態は、水平走査
スタート用クロック／ＨＳによる印加が行なわれるか、
或いは垂直走査スタート用クロック／ＶＳによるリセッ
トが行なわれるまで保持されるようになっている。
スタート用クロック／ＶＳの立ち上りのタイミングで内
蔵の垂直シフトレジスタ等を作動して垂直走査用クロッ
ク／ＶＣＬＫの立ち上りのタイミングで各走査電極への
走査電圧の印加待機状態に順次設定し、その印加待機状
態にある走査電圧の印加を水平走査スタート用クロック
／ＨＳの立ち下りのタイミングで行なわせるようになっ
ている。ここで、走査電圧の印加待機状態は、水平走査
スタート用クロック／ＨＳによる印加が行なわれるか、
或いは垂直走査スタート用クロック／ＶＳによるリセッ
トが行なわれるまで保持されるようになっている。
【００１４】尚、水平走査クロック発生回路１２は水平
同期入力端子２Ａに入力される水平同期信号／ＨＳＹＮ
Ｃに対してＰＬＬ（ＰＨＡＳＥ ＬＯＣＫＥＤ ＬＯＯ
Ｐ）回路を構成することで、水平同期信号／ＨＳＹＮＣ
に位相同期した水平走査スタート用クロック／ＨＳと水
平走査用クロック／ＨＣＬＫを発生するようになってお
り、垂直走査クロック発生回路１４も垂直同期入力端子
２Ｂに入力される垂直同期信号／ＶＳＹＮＣに対してＰ
ＬＬ回路を構成することで、垂直同期信号／ＶＳＹＮＣ
に位相同期した垂直走査スタート用クロック／ＶＳと垂
直走査用クロック／ＶＣＬＫを発生するようになってい
る。
同期入力端子２Ａに入力される水平同期信号／ＨＳＹＮ
Ｃに対してＰＬＬ（ＰＨＡＳＥ ＬＯＣＫＥＤ ＬＯＯ
Ｐ）回路を構成することで、水平同期信号／ＨＳＹＮＣ
に位相同期した水平走査スタート用クロック／ＨＳと水
平走査用クロック／ＨＣＬＫを発生するようになってお
り、垂直走査クロック発生回路１４も垂直同期入力端子
２Ｂに入力される垂直同期信号／ＶＳＹＮＣに対してＰ
ＬＬ回路を構成することで、垂直同期信号／ＶＳＹＮＣ
に位相同期した垂直走査スタート用クロック／ＶＳと垂
直走査用クロック／ＶＣＬＫを発生するようになってい
る。
【００１５】従って、このような構成に依れば、入力さ
れる映像信号の水平走査線数が液晶表示パネルの走査電
極数より多い場合には、即ち水平走査スタート用クロッ
ク／ＨＳの周期が垂直走査用クロック／ＶＣＬＫの周期
より短い場合には映像信号の複数の水平走査に対し走査
電極への走査電圧の印加が１回に抑えられる部分が生じ
ることになり、液晶表示パネルの走査電極数に合致する
よう水平走査線数の間引きが行なわれることになる。
れる映像信号の水平走査線数が液晶表示パネルの走査電
極数より多い場合には、即ち水平走査スタート用クロッ
ク／ＨＳの周期が垂直走査用クロック／ＶＣＬＫの周期
より短い場合には映像信号の複数の水平走査に対し走査
電極への走査電圧の印加が１回に抑えられる部分が生じ
ることになり、液晶表示パネルの走査電極数に合致する
よう水平走査線数の間引きが行なわれることになる。
【００１６】例えば、図４に示すように水平走査スター
ト用クロック／ＨＳの周期が垂直走査用クロック／ＶＣ
ＬＫの周期より短い場合、液晶表示パネルのｎ行目とｎ
＋１行目には、垂直走査用クロック／ＶＣＬＫの立ち上
りにより走査電圧の印加待機状態に設定された後に水平
走査用クロック／ＨＳが立ち下り、その印加待機状態に
ある走査電圧の走査電極への印加と映像信号の各信号電
極への印加が夫々行なわれることで、映像信号ＡとＢが
順次表示されることになる。そして、その次のｎ＋２行
目には、垂直走査用クロック／ＶＣＬＫの立ち上りで走
査電圧がｎ＋２行目の走査電極への印加待機状態に設定
されるまでの間に、次の映像信号Ｃを印加するための水
平走査スタート用クロック／ＨＳの立ち下りが生じるこ
とで、その映像信号Ｃの表示が行なわれない。そして、
そのｎ＋２行目の走査電圧が印加待機状態に設定された
後に、次の映像信号Ｄを印加するための水平走査用クロ
ック／ＨＳの立ち下りが生じることで、映像信号Ｄが表
示されることになり、部分的に間引かれた映像が得られ
ることになる。
ト用クロック／ＨＳの周期が垂直走査用クロック／ＶＣ
ＬＫの周期より短い場合、液晶表示パネルのｎ行目とｎ
＋１行目には、垂直走査用クロック／ＶＣＬＫの立ち上
りにより走査電圧の印加待機状態に設定された後に水平
走査用クロック／ＨＳが立ち下り、その印加待機状態に
ある走査電圧の走査電極への印加と映像信号の各信号電
極への印加が夫々行なわれることで、映像信号ＡとＢが
順次表示されることになる。そして、その次のｎ＋２行
目には、垂直走査用クロック／ＶＣＬＫの立ち上りで走
査電圧がｎ＋２行目の走査電極への印加待機状態に設定
されるまでの間に、次の映像信号Ｃを印加するための水
平走査スタート用クロック／ＨＳの立ち下りが生じるこ
とで、その映像信号Ｃの表示が行なわれない。そして、
そのｎ＋２行目の走査電圧が印加待機状態に設定された
後に、次の映像信号Ｄを印加するための水平走査用クロ
ック／ＨＳの立ち下りが生じることで、映像信号Ｄが表
示されることになり、部分的に間引かれた映像が得られ
ることになる。
【００１７】そして逆に、入力される映像信号の水平走
査線数が液晶表示パネルの走査電極数より少ない場合に
は、即ち水平走査スタート用クロック／ＨＳの周期が垂
直走査用クロック／ＶＣＬＫの周期より長い場合には、
映像信号の１回の水平走査に対し複数の走査電極への走
査電圧の印加が同時に行なわれる部分が生じることにな
り、液晶表示パネルの走査電極数に合致するよう水平走
査線数の拡大が行なわれることになる。
査線数が液晶表示パネルの走査電極数より少ない場合に
は、即ち水平走査スタート用クロック／ＨＳの周期が垂
直走査用クロック／ＶＣＬＫの周期より長い場合には、
映像信号の１回の水平走査に対し複数の走査電極への走
査電圧の印加が同時に行なわれる部分が生じることにな
り、液晶表示パネルの走査電極数に合致するよう水平走
査線数の拡大が行なわれることになる。
【００１８】例えば、図５に示すように水平走査スター
ト用クロック／ＨＳの周期が垂直走査用クロック／ＶＣ
ＬＫの周期より長い場合、液晶表示パネルのｎ行目とｎ
＋１行目には、垂直走査用クロック／ＶＣＬＫの立ち上
りにより走査電圧の印加待機状態に設定された後に水平
走査スタート用クロック／ＨＳが立ち下り、その印加待
機状態にある走査電圧の走査電極への印加と映像信号の
各信号電極への印加が夫々行なわれることで、映像信号
ＡとＢが順次表示されることになる。そして、その次の
ｎ＋２行目とｎ＋３行目には、次の映像信号Ｃを印加す
るための水平走査スタート用クロック／ＨＳの立ち下り
が生じるまでの間に、ｎ＋２行目とｎ＋３行目の走査電
極が走査電圧の印加待機状態に設定されることで、映像
信号Ｃが同時に表示されることになり、部分的に垂直方
向に拡大した映像が得られることになる。
ト用クロック／ＨＳの周期が垂直走査用クロック／ＶＣ
ＬＫの周期より長い場合、液晶表示パネルのｎ行目とｎ
＋１行目には、垂直走査用クロック／ＶＣＬＫの立ち上
りにより走査電圧の印加待機状態に設定された後に水平
走査スタート用クロック／ＨＳが立ち下り、その印加待
機状態にある走査電圧の走査電極への印加と映像信号の
各信号電極への印加が夫々行なわれることで、映像信号
ＡとＢが順次表示されることになる。そして、その次の
ｎ＋２行目とｎ＋３行目には、次の映像信号Ｃを印加す
るための水平走査スタート用クロック／ＨＳの立ち下り
が生じるまでの間に、ｎ＋２行目とｎ＋３行目の走査電
極が走査電圧の印加待機状態に設定されることで、映像
信号Ｃが同時に表示されることになり、部分的に垂直方
向に拡大した映像が得られることになる。
【００１９】以上、本実施例では映像信号の水平走査線
数が異なる場合について述べたが、垂直走査周波数が異
なる場合であっても同様の効果が得られるものである。
数が異なる場合について述べたが、垂直走査周波数が異
なる場合であっても同様の効果が得られるものである。
【００２０】
【発明の効果】上述した如く本発明の液晶表示装置に依
れば、入力される映像信号の走査周波数に応じた映像表
示を、常に液晶表示パネルの画面全体を用いて好適に行
なわせることができ、またその際従来のようにバッファ
用としての表示用メモリを用いていないため、回路構成
の小規模化を計ることができると共に、メモリの容量不
足からくる映像信号の階調損失や一部欠損、或いは表示
不能に陥るといった不都合を一掃することができる。
れば、入力される映像信号の走査周波数に応じた映像表
示を、常に液晶表示パネルの画面全体を用いて好適に行
なわせることができ、またその際従来のようにバッファ
用としての表示用メモリを用いていないため、回路構成
の小規模化を計ることができると共に、メモリの容量不
足からくる映像信号の階調損失や一部欠損、或いは表示
不能に陥るといった不都合を一掃することができる。
【図１】 本発明の一実施例を示す図。
【図２】 その水平走査系のクロックを示す波形図。
【図３】 その垂直走査系のクロックを示す波形図。
【図４】 その映像信号の水平走査線数が多い場合の表
示例を示す図。
示例を示す図。
【図５】 その映像信号の水平走査線数が少ない場合の
表示例を示す図。
表示例を示す図。
【図６】 従来例を示す図。
５ 液晶表示パネル １２ 水平走査クロック発生回路 １３ ソースドライバ １４ 垂直走査クロック発生回路 １５ ゲートドライバ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−305693（ＪＰ，Ａ) 特開 平４−314094（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G09G 3/36 H04N 5/66
Claims (3)
- 【請求項１】 水平、垂直方向に複数の画素と複数の信
号、走査電極とがマトリクス状に配された液晶表示パネ
ルを線順次駆動して、走査周波数の異なる映像信号の表
示を行なわせる液晶表示装置において、水平走査周期の
水平走査スタート用クロックと共にその１水平走査期間
内に各信号電極数に対応して常に一定数の水平走査用ク
ロックを発生させ、その水平走査スタート用クロックと
水平走査用クロックに基づいて映像信号をサンプリング
して各信号電極に夫々印加する水平走査手段と、１垂直
走査期間内に各走査電極数に対応して常に一定数の垂直
走査用クロックを発生させ、その垂直走査用クロックに
基づいて各走査電極への走査電圧の印加待機状態に順次
設定して行くと共に水平走査手段からの水平走査スター
ト用クロックに基づいて印加待機状態にある走査電圧の
印加を行なわせる垂直走査手段とを設けたことを特徴と
する液晶表示装置。 - 【請求項２】 前記水平走査手段は、水平走査周期の水
平走査スタート用クロックと共にその１水平走査期間内
に各信号電極数に対応して常に一定数の水平走査用クロ
ックを発生させる水平走査クロック発生回路と、この水
平走査クロック発生回路からの水平走査スタート用クロ
ックに基づいて作動されると共にその水平走査用クロッ
クに基づいて映像信号をサンプリングして各信号電極に
夫々印加する水平駆動回路とからなることを特徴とする
請求項１に記載の液晶表示装置。 - 【請求項３】 前記垂直走査手段は、垂直走査周期の垂
直走査スタート用クロックと共にその１垂直走査期間内
に各走査電極数に対応して常に一定数の垂直走査用クロ
ックを発生させる垂直走査クロック発生回路と、この垂
直走査クロック発生回路からの垂直走査スタート用クロ
ックに基づいて作動されると共にその垂直走査用クロッ
クに基づいて各走査電極への走査電圧の印加待機状態に
順次設定され水平走査クロック発生回路からの水平走査
スタート用クロックに基づいて印加待機状態にある走査
電圧の印加を行なう垂直駆動回路とからなることを特徴
とする請求項１及び２に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17142492A JP2835247B2 (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17142492A JP2835247B2 (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0618843A JPH0618843A (ja) | 1994-01-28 |
| JP2835247B2 true JP2835247B2 (ja) | 1998-12-14 |
Family
ID=15922879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17142492A Expired - Lifetime JP2835247B2 (ja) | 1992-06-30 | 1992-06-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835247B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263016A (ja) * | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| JP2004214657A (ja) | 2003-01-07 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | プリント回路板製造用水溶性保護ペースト |
| JP4572144B2 (ja) | 2005-07-06 | 2010-10-27 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
| KR100845382B1 (ko) | 2007-07-12 | 2008-07-09 | 명보기업 주식회사 | 운전석 시트의 에어밸브 |
| JP4729124B2 (ja) * | 2010-07-12 | 2011-07-20 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
-
1992
- 1992-06-30 JP JP17142492A patent/JP2835247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618843A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844539A (en) | Image display system | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| JP2616652B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JP2001142045A (ja) | 液晶表示装置の駆動回路とその駆動方法 | |
| JPH10319923A (ja) | アクティブマトリクス駆動回路 | |
| US5406304A (en) | Full color liquid crystal driver | |
| WO1987005428A1 (en) | Image display device | |
| JP2835247B2 (ja) | 液晶表示装置 | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JP3314421B2 (ja) | ディスプレイ装置及びその駆動装置 | |
| JPH10240195A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JP3230408B2 (ja) | 表示装置 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP3360649B2 (ja) | 液晶表示装置 | |
| JPH113064A (ja) | 液晶表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111002 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |