KR20180076266A - 비아홀 충진 방법 및 장치 - Google Patents

비아홀 충진 방법 및 장치 Download PDF

Info

Publication number
KR20180076266A
KR20180076266A KR1020170025833A KR20170025833A KR20180076266A KR 20180076266 A KR20180076266 A KR 20180076266A KR 1020170025833 A KR1020170025833 A KR 1020170025833A KR 20170025833 A KR20170025833 A KR 20170025833A KR 20180076266 A KR20180076266 A KR 20180076266A
Authority
KR
South Korea
Prior art keywords
via hole
filling material
substrate
filling
lower electrode
Prior art date
Application number
KR1020170025833A
Other languages
English (en)
Other versions
KR101943729B1 (ko
Inventor
사윤기
이몽룡
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to US15/841,518 priority Critical patent/US10777458B2/en
Priority to CN201711435358.7A priority patent/CN108242423B/zh
Publication of KR20180076266A publication Critical patent/KR20180076266A/ko
Application granted granted Critical
Publication of KR101943729B1 publication Critical patent/KR101943729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Abstract

비아홀 충진 방법 및 장치가 개시된다. 비아홀이 형성된 기판이 스테이지 상에 위치된 후, 상기 스테이지의 상부 및 하부에 각각 배치된 상부 전극 및 하부 전극에 의해 상기 기판을 관통하는 전기장이 형성되며, 상기 비아홀 상부에 제공된 충진용 물질은 상기 전기장에 의해 상기 비아홀 내부로 이동된다. 이후, 상기 비아홀 내부의 충진용 물질을 응고시킴으로써 실리콘 관통 전극이 상기 비아홀 내부에 형성된다.

Description

비아홀 충진 방법 및 장치{Via hole filling method and apparatus}
본 발명의 실시예들은 비아홀 충진 방법 및 장치에 관한 것이다. 보다 상세하게는, 기판에 형성된 비아홀 내부를 전기장을 이용하여 충진용 솔더 물질로 충진하는 방법과 이를 수행하기 위한 장치에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.
최근 반도체 소자들의 집적도 향상이 물리적인 한계에 도달함에 따라 반도체 소자들을 3차원적으로 적층하는 3D 패키지 기술이 주목받고 있다. 특히, 실리콘 관통 전극(TSV; Through Silicon Via)을 이용하여 3차원 집적회로를 상용화하는 기술이 활발하게 연구 개발되고 있다. 상기 TSV 공정 기술은 프론트 엔드(Front End) 공정 이전에 비아홀 형성 및 충진을 수행하는 비아 퍼스트 공정과 웨이퍼 공정 이후에 비아홀 형성 및 충진을 수행하는 비아 라스트 공정으로 구분될 수 있다.
상기 비아 퍼스트 공정의 경우 화학기상증착 공정을 통해 다결정 실리콘(poly-silicon)으로 비아홀 충진을 수행할 수 있으나, 상기 다결정 실리콘의 경우 상대적으로 높은 저항을 가지므로 소자 특성을 저하시키는 문제점이 있으며, 상기 비아 라스트 공정의 경우 전해 도금 공정을 통해 구리로 비아홀 충진을 수행할 수 있으나, 구리 시드층을 균일하게 형성하기 어려우며 이에 따라 실리콘 관통 전극 내에 보이드가 발생될 수 있고 또한 전해 도금 공정의 최적 조건을 확립하기 어려운 단점이 있다.
대한민국 공개특허공보 제10-2008-0068334호 (공개일자: 2008년 07월 23일)
본 발명의 실시예들은 상술한 바와 같은 종래 기술의 문제점들을 해결할 수 있는 새로운 방식의 비아홀 충진 방법 및 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 비아홀 충진 방법은, 기판에 형성된 비아홀 상에 유동성을 갖는 충진용 물질을 제공하는 단계와, 상기 충진용 물질에 의해 상기 비아홀 내부가 충진되도록 상기 기판을 관통하는 전기장을 형성하는 단계와, 상기 비아홀 내부의 충진용 물질을 응고시키는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 충진용 물질을 제공하는 단계는, 상기 비아홀 상에 크림 솔더를 제공하는 단계와, 상기 크림 솔더를 용융시키는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 충진용 물질은 상온에서 소정의 점도를 갖는 솔더 페이스트를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 충진용 물질에 의해 상기 비아홀 내부가 충진된 후 상기 충진용 물질로부터 용제를 제거하고 솔더 물질을 용융시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 충진용 물질은 스크린 프린트 공정, 스텐실 프린트 공정, 잉크젯 프린트 공정 또는 디스펜싱 공정을 통해 제공될 수 있다.
본 발명의 실시예들에 따르면, 상기 전기장을 형성하는 단계는, 상기 기판의 상부 및 하부에 각각 배치된 상부 전극 및 하부 전극에 교류 전압을 인가하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 전기장을 형성하는 단계는, 상기 충진용 물질이 상기 비아홀 내부로 이동되도록 상기 상부 전극 및 하부 전극에 직류 전압을 인가하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 기판과 상부 전극 사이의 거리가 상기 기판과 하부 전극 사이의 거리와 동일하게 되도록 상기 상부 전극과 상기 하부 전극을 배치할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 비아홀 충진 장치는, 비아홀이 형성된 기판을 지지하기 위한 스테이지와, 상기 스테이지의 상부 및 하부에 각각 배치되며 상기 비아홀 상에 제공된 유동성을 갖는 충진용 물질에 의해 상기 비아홀의 내부가 충진되도록 상기 기판을 관통하는 전기장을 형성하는 상부 전극 및 하부 전극을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 스테이지는 상기 기판의 가장자리 부위를 지지하는 링 형태를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 스테이지는 상기 비아홀이 형성된 부위가 하방으로 노출되도록 그물망 형태를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 스테이지는 다공성 세라믹 물질로 이루어질 수 있다.
본 발명의 실시예들에 따르면, 상기 비아홀 충진 장치는, 상기 충진용 물질을 용융시키기 위한 히터를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 비아홀 충진 장치는, 상기 상부 전극 및 하부 전극과 연결되며 상기 상부 전극 및 하부 전극에 전압을 인가하기 위한 전원 공급부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 전원 공급부는 상기 상부 전극 및 하부 전극에 교류 전압을 인가할 수 있다.
본 발명의 실시예들에 따르면, 상기 전원 공급부는, 상기 상부 전극 및 하부 전극에 직류 전압을 인가하여 상기 충진용 물질을 상기 비아홀 내부로 유도하며, 이어서 상기 충진용 물질이 상기 비아홀 내부에서 정렬되도록 상기 상부 전극 및 하부 전극에 교류 전압을 인가할 수 있다.
본 발명의 실시예들에 따르면, 상기 기판과 상부 전극 사이의 거리는 상기 기판과 하부 전극 사이의 거리와 동일하게 구성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 기판의 비아홀들 상에 유동성을 갖는 도전성의 충진용 물질을 제공하고, 상기 기판을 상하로 관통하는 전기장을 형성하여 상기 충진용 물질이 상기 비아홀들 내부에 충진되도록 할 수 있다. 일 예로서, 상기 기판의 상부 및 하부에 각각 배치되는 상부 및 하부 전극들을 통해 교류 전압이 인가될 수 있으며, 이에 의해 상기 충진용 물질에는 상하 교번하는 기전력이 작용될 수 있고, 상기 기전력에 의해 상기 비아홀들이 상기 충진용 물질로 충진될 수 있다.
특히, 상기 교번하는 기전력을 이용하여 상기 비아홀들이 충진되므로 종래 기술과 다르게 보이드 발생의 우려가 없으며, 비아 라스트 공정 뿐만 아니라 비아 퍼스트 공정에서도 바람직하게 적용될 수 있다. 결과적으로, 전도성이 우수한 솔더 물질로 균일한 실리콘 관통 전극들을 용이하게 형성할 수 있다.
추가적으로, 상기 충진용 물질을 제공하는 과정에서 상기 충진용 물질의 양이 적절하게 조절될 수 있으며, 이에 따라 상기 비아홀들의 충진 이후 여분의 충진용 물질 제거가 필요 없고, 결과적으로 상기 비아홀 충진 공정에 소요되는 시간 및 비용이 크게 절감될 수 있다.
도 1은 본 발명의 일 실시예에 따른 비아홀 충진 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 비아홀 충진 방법을 수행하기에 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 3은 도 1에 도시된 비아홀 충진 방법을 설명하기 위한 개략도이다.
도 4는 본 발명의 다른 실시예에 따른 비아홀 충진 방법을 설명하기 위한 순서도이다.
도 5 및 도 6은 도 2에 도시된 스테이지의 다른 예들을 설명하기 위한 개략적인 구성도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 비아홀 충진 방법을 설명하기 위한 순서도이며, 도 2는 도 1에 도시된 비아홀 충진 방법을 수행하기에 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 비아홀 충진 방법은 기판(10)에 형성된 비아홀들(12; 도 3 참조)을 충진하여 실리콘 관통 전극들(30; Through Silicon Via; TSV)을 형성하기 위해 사용될 수 있다. 상기 비아홀들(12)은 DRIE(Deep Reactive Ion Etch) 공정을 통해 형성될 수 있으며, 용융된 솔더 또는 솔더 페이스트와 같은 도전성 충진용 물질(20; 도 3 참조)을 이용하여 충진될 수 있다.
본 발명의 일 실시예에 따르면, 도 2에 도시된 바와 같이 상기 비아홀 충진을 위한 장치(100)는 상기 비아홀 충진 공정이 수행되는 공정 챔버(102)를 포함할 수 있으며, 상기 공정 챔버(102) 내에는 상기 비아홀들(12)이 형성된 기판(10)을 지지하기 위한 스테이지(110)가 배치될 수 있다. 상기 스테이지(110)는 상기 비아홀들(12)이 하방으로 노출되도록 상기 기판(10)의 가장자리 부위를 지지할 수 있다. 일 예로서, 상기 기판(10)은 반도체 집적 회로가 형성된 반도체 다이일 수 있으며, 상기 스테이지(110)는 상기 반도체 다이의 가장자리 부위를 지지하는 대략 사각 링 형태를 가질 수 있다. 이 경우, 상기 반도체 다이는 다이싱 공정을 통해 웨이퍼로부터 개별화된 후 상기 장치(100)로 이송될 수 있다.
다른 예로서, 상기 기판(10)은 복수의 반도체 다이들이 형성된 웨이퍼일 수 있으며, 이 경우 상기 스테이지(110)는 상기 웨이퍼의 가장자리 부위를 지지하는 대략 원형 링 형태 또는 상기 웨이퍼의 하부면이 하방으로 노출되도록 개구를 갖는 플레이트 형태를 가질 수 있다. 그러나, 상기 스테이지의 구조는 상기 반도체 다이 또는 상기 웨이퍼의 가장자리를 지지하는 구조이면 충분하므로 다양하게 변경 가능하며, 따라서 상기에서 제시된 스테이지의 구조들에 의해 본 발명의 범위가 제한되지는 않을 것이다.
상기 비아홀들(12) 상에는 상기 충진용 물질(20)이 제공될 수 있다. 예를 들면, 상기 비아홀들(12) 상에는 구리(Cu), 주석(Sn), 은(Ag) 등의 도전성 물질을 포함하는 크림 솔더가 스크린 프린트 공정 또는 스텐실 프린트 공정 등을 통해 제공될 수 있으며, 상기 비아홀들 상에 제공된 크림 솔더는 리플로우 공정을 통해 용융될 수 있다.
상기 비아홀들(12) 상에 제공된 크림 솔더는 상기 챔버(102) 내부에 배치된 히터(120)에 의해 용융될 수 있다. 예를 들면, 상기 챔버(102) 내부에는 상기 크림 솔더를 용융시키기 위한 적외선 히터가 배치될 수 있다. 그러나, 상기 히터(120)의 종류는 다양하게 변경 가능하므로 상기 적외선 히터에 의해 본 발명의 범위가 제한되지는 않을 것이다.
다른 예로서, 상기 비아홀들(12) 상에는 상온에서 유동 가능하도록 소정의 점도를 갖는 솔더 페이스트가 제공될 수 있다. 상기 솔더 페이스트는 스크린 프린트 공정, 스텐실 프린트 공정, 잉크젯 프린트 공정 또는 디스펜싱 공정을 통해 제공될 수 있다. 상기 솔더 페이스트는 구리(Cu), 주석(Sn), 은(Ag) 등의 도전성 물질을 포함할 수 있으며, 일 예로서 수용성 솔더 페이스트가 사용될 수 있다. 그러나, 상기 솔더 페이스트가 수용성으로 제한되지는 않으며, 비수용성, 예를 들면, 무기계, 유기계 및 로진계 등의 솔더 페이스트가 사용될 수도 있다.
도시되지는 않았으나, 상기 장치(100)는 상기 충진용 물질(20)을 상기 기판(10) 상에 제공하기 위한 스크린 프린트 모듈, 스텐실 프린트 모듈, 잉크젯 프린트 모듈 또는 디스펜싱 모듈을 포함할 수 있다.
상기와 같이 비아홀들(12) 상에 제공된 충진용 물질(20)은 전기장에 의해 상기 비아홀들(12) 내부로 유도될 수 있다. 예를 들면, 상기 스테이지(110)의 상부 및 하부에는 상기 전기장(135; 도 3 참조)을 형성하기 위한 상부 전극(130)과 하부 전극(140)이 각각 배치될 수 있으며, 상기 상부 및 하부 전극들(130, 140) 사이의 전기장에 의해 발생되는 기전력에 의해 상기 충진용 물질(20)이 상기 비아홀들(12) 내부로 이동될 수 있다.
본 발명의 일 실시예에 따르면, 상기 상부 전극(130)과 하부 전극(140)에는 교류 전압이 인가될 수 있으며, 이에 따라 상기 충진용 물질(20)에는 상하 교번하는 기전력이 인가될 수 있다. 즉, 상기 충진용 물질(20)은 상기 교번하는 기전력에 의해 상하로 진동될 수 있으며, 상기 진동과 상기 비아홀들(12) 내에서 발생되는 모세관 현상에 의해 상기 충진용 물질(20)이 상기 비아홀들(12) 내부로 이동될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 상부 전극(130)과 하부 전극(140)에는 상기 충진용 물질(20)이 상기 비아홀들(12) 내부로 이동되도록 직류 전압이 먼저 인가될 수 있으며, 이어서 상기 상부 전극(130)과 하부 전극(140)에 교류 전압을 인가하여 상기 충진용 물질(20)이 상기 비아홀들(12) 내부에서 정렬되도록 할 수도 있다.
특히, 상기 기판(10)의 중심 부위가 상기 상부 전극(130)과 하부 전극(140) 사이의 중앙 지점에 위치되도록 상기 스테이지(110)와 상기 상부 및 하부 전극들(130, 140)이 배치되는 것이 바람직하다. 즉, 상기 스테이지(110) 상의 기판(10)과 상기 상부 전극(130) 사이의 거리는 상기 기판(10)과 하부 전극(140) 사이의 거리와 동일하게 구성되는 것이 바람직하다. 이는 상기 상부 전극(130)과 하부 전극(140) 사이에서 발생되는 교번 기전력에 의해 상기 비아홀들(12) 내에서 정렬되는 상기 충진용 물질(20)이 상하 방향 어느 쪽으로도 치우치지 않도록 하기 위함이다.
상기 장치(100)는 상기와 같이 상부 전극(130)과 하부 전극(140)에 직류 전압 및/또는 교류 전압을 인가하기 위한 전원 공급부(150)를 포함할 수 있으며, 상기 전원 공급부(150)의 동작은 제어부에 의해 제어될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 비아홀 충진 방법이 보다 상세하게 설명된다.
도 3은 도 1에 도시된 비아홀 충진 방법을 설명하기 위한 개략도이다.
도 1 및 도 2를 참조하면, S100 단계에서, 기판(10)에 형성된 비아홀들(12) 상에 도전성을 갖는 충진용 물질(20)이 제공될 수 있으며, S110 단계에서, 상기 충진용 물질(20)이 유동성을 갖도록 리플로우 공정을 통해 용융될 수 있다. 예를 들면, 상기 비아홀들(12) 상에는 스크린 프린트 공정 또는 스텐실 프린트 공정에 의해 크림 솔더가 제공될 수 있으며, 도 3에 도시된 바와 같이 상기 크림 솔더는 상기 챔버(102) 내에 배치되는 히터(120)에 의해 용융될 수 있다.
이어서, S120 단계에서 상기 비아홀들(12) 내부가 상기 용융된 충진용 물질(20)에 의해 충진되도록 상기 기판(10)을 관통하는 전기장(135)이 형성될 수 있다. 예를 들면, 상기 기판(10)의 상부 및 하부에 각각 배치되는 상부 전극(130)과 하부 전극(140)에 교류 전압이 인가될 수 있으며, 이에 따라 상기 상부 전극(130)과 하부 전극(140) 사이에서 상하 교번하는 기전력이 발생될 수 있고, 상기 교번하는 기전력과 상기 비아홀들(12) 내에서의 모세관 현상에 의해 상기 충진용 물질(20)이 도 3에 도시된 바와 같이 상기 비아홀들(12) 내부로 이동될 수 있다.
상기와 다르게, 상기 상부 및 하부 전극들(130, 140)에는 상기 충진용 물질(20)이 상기 비아홀들(12) 내부로 이동되도록 직류 전압이 먼저 인가될 수 있으며, 이어서 상기 비아홀들(12) 내에서 상기 충진용 물질(20)이 정렬될 수 있도록 교류 전압이 인가될 수 있다. 이 경우, 상기 충진용 물질(20)의 정렬을 위해 상기 교류 전압의 주파수는 수 Hz로부터 수 kHz 정도까지 점차 증가될 수 있다.
한편, 상기 상부 전극(130) 및 하부 전극(140)으로의 전원 인가는 전원 공급부(150)에 의해 이루어질 수 있으며, 상기 전원 공급부(150)의 동작은 제어부(미도시)에 의해 제어될 수 있다.
상기와 같이 충진용 물질(20)이 상기 비아홀들(12) 내부에 충진된 후 S130 단계에서 상기 충진용 물질(20)이 자연 냉각 방식으로 응고될 수 있으며 이에 의해 상기 비아홀들(12) 내에 실리콘 관통 전극들(30)이 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 비아홀 충진 방법을 설명하기 위한 순서도이다.
도 4를 참조하며, S200 단계에서, 유동성을 갖는 충진용 물질(20)이 기판(10)에 형성된 비아홀들(12) 상에 제공될 수 있다. 예를 들면, 상온에서 소정의 점도를 갖는 솔더 페이스트가 스크린 프린트 공정, 스텐실 프린트 공정, 잉크젯 프린트 공정 또는 디스펜싱 공정을 통해 제공될 수 있다.
상기 충진용 물질이 제공된 후, S210 단계에서 상기 상부 전극(130) 및 하부 전극(140)에 교류 전압이 인가될 수 있으며, 이에 따라 상기 충진용 물질(20)이 상기 비아홀들(12) 내부로 이동될 수 있다. 이때, 상기 챔버(102)의 내부는 상기 히터(120)에 의해 상기 충진용 물질(20)의 유동성을 향상시키기 위해 상기 충진용 물질(20)의 리플로우 온도보다 수 내지 수십 ℃ 정도 낮은 온도로 가열될 수 있다.
상기와 다르게, 상기 상부 전극(130) 및 하부 전극(140)에는 직류 전압이 먼저 인가된 후 교류 전압이 인가될 수도 있다. 상기 상부 전극(130) 및 하부 전극(140)으로의 전원 인가 방법은 도 1을 참조하여 기 설명된 바와 실질적으로 동일하므로 추가적인 상세 설명은 생략한다.
상기와 같이 충진용 물질(20)에 의해 상기 비아홀들(12)이 충진된 후, S220 단계에서 상기 충진용 물질(20)에 대한 리플로우 공정이 수행될 수 있다. 구체적으로, 상기 충진용 물질(20)은 상기 히터(120)에 의해 리플로우 온도로 가열될 수 있으며, 이에 의해 상기 충진용 물질(20)로부터 용제가 제거될 수 있으며 또한 상기 충진용 물질(20) 내의 솔더 물질들이 용융될 수 있다.
마지막으로, S230 단계에서 상기 충진용 물질(20)이 자연 냉각 방식으로 응고될 수 있으며 이에 의해 상기 비아홀들(12) 내에 실리콘 관통 전극들(30)이 형성될 수 있다.
도 5 및 도 6은 도 2에 도시된 스테이지의 다른 예들을 설명하기 위한 개략적인 구성도들이다.
도 5를 참조하면, 상기 챔버(102) 내에는 상기 기판(10)을 전체적으로 지지할 수 있는 스테이지(112)가 배치될 수 있다. 예를 들면, 상기 스테이지(112)는 상기 비아홀들(12)이 형성된 부위가 하방으로 노출되도록 그물망 형태를 가질 수 있다. 이는 상기 충진용 물질(20)이 비아홀들(12) 내부로 이동되는 경우 상기 비아홀들(12) 내부의 공기가 하방으로 용이하게 배출되도록 하기 위함이다.
다른 예로서, 도 6을 참조하면, 상기 챔버(102) 내에는 상하 방향으로 공기의 유동이 가능하도록 다공성 세라믹 물질로 이루어진 스테이지(114)가 배치될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 기판(10)의 비아홀들(12) 상에 유동성을 갖는 도전성의 충진용 물질(20)을 제공하고, 상기 기판(10)을 상하로 관통하는 전기장(135)을 형성하여 상기 충진용 물질(20)이 상기 비아홀들(12) 내부에 충진되도록 할 수 있다. 일 예로서, 상기 기판(10)의 상부 및 하부에 각각 배치되는 상부 및 하부 전극들(130, 140)을 통해 교류 전압이 인가될 수 있으며, 이에 의해 상기 충진용 물질(20)에는 상하 교번하는 기전력이 작용될 수 있고, 상기 기전력에 의해 상기 비아홀들(12)이 상기 충진용 물질(20)로 충진될 수 있다.
특히, 상기 교번하는 기전력을 이용하여 상기 비아홀들(12)이 충진되므로 종래 기술과 다르게 보이드 발생의 우려가 없으며, 비아 라스트 공정 뿐만 아니라 비아 퍼스트 공정에서도 바람직하게 적용될 수 있다. 결과적으로, 전도성이 우수한 솔더 물질로 균일한 실리콘 관통 전극들(30)을 용이하게 형성할 수 있다.
추가적으로, 상기 충진용 물질(20)을 제공하는 과정에서 상기 충진용 물질(20)의 양이 적절하게 조절될 수 있으며, 이에 따라 상기 비아홀들(12)의 충진 이후 여분의 충진용 물질 제거가 필요 없고, 결과적으로 상기 비아홀 충진 공정에 소요되는 시간 및 비용이 크게 절감될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 기판 12 : 비아홀
20 : 충진용 물질 30 : 실리콘 관통 전극
100 : 비아홀 충진 장치 102 : 공정 챔버
110 : 스테이지 120 : 히터
130 : 상부 전극 140 : 하부 전극
150 : 전원 공급부

Claims (17)

  1. 기판에 형성된 비아홀 상에 유동성을 갖는 충진용 물질을 제공하는 단계;
    상기 충진용 물질에 의해 상기 비아홀 내부가 충진되도록 상기 기판을 관통하는 전기장을 형성하는 단계; 및
    상기 비아홀 내부의 충진용 물질을 응고시키는 단계를 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  2. 제1항에 있어서, 상기 충진용 물질을 제공하는 단계는,
    상기 비아홀 상에 크림 솔더를 제공하는 단계; 및
    상기 크림 솔더를 용융시키는 단계를 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  3. 제1항에 있어서, 상기 충진용 물질은 상온에서 소정의 점도를 갖는 솔더 페이스트를 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  4. 제3항에 있어서, 상기 충진용 물질에 의해 상기 비아홀 내부가 충진된 후 상기 충진용 물질로부터 용제를 제거하고 솔더 물질을 용융시키는 단계를 더 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  5. 제1항에 있어서, 상기 충진용 물질은 스크린 프린트 공정, 스텐실 프린트 공정, 잉크젯 프린트 공정 또는 디스펜싱 공정을 통해 제공되는 것을 특징으로 하는 비아홀 충진 방법.
  6. 제1항에 있어서, 상기 전기장을 형성하는 단계는,
    상기 기판의 상부 및 하부에 각각 배치된 상부 전극 및 하부 전극에 교류 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  7. 제6항에 있어서, 상기 전기장을 형성하는 단계는,
    상기 충진용 물질이 상기 비아홀 내부로 이동되도록 상기 상부 전극 및 하부 전극에 직류 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 비아홀 충진 방법.
  8. 제6항에 있어서, 상기 기판과 상부 전극 사이의 거리가 상기 기판과 하부 전극 사이의 거리와 동일하게 되도록 상기 상부 전극과 상기 하부 전극을 배치하는 것을 특징으로 하는 비아홀 충진 방법.
  9. 비아홀이 형성된 기판을 지지하기 위한 스테이지; 및
    상기 스테이지의 상부 및 하부에 각각 배치되며 상기 비아홀 상에 제공된 유동성을 갖는 충진용 물질에 의해 상기 비아홀의 내부가 충진되도록 상기 기판을 관통하는 전기장을 형성하는 상부 전극 및 하부 전극을 포함하는 것을 특징으로 하는 비아홀 충진 장치.
  10. 제9항에 있어서, 상기 스테이지는 상기 기판의 가장자리 부위를 지지하는 링 형태를 갖는 것을 특징으로 하는 비아홀 충진 장치.
  11. 제9항에 있어서, 상기 스테이지는 상기 비아홀이 형성된 부위가 하방으로 노출되도록 그물망 형태를 갖는 것을 특징으로 하는 비아홀 충진 장치.
  12. 제9항에 있어서, 상기 스테이지는 다공성 세라믹 물질로 이루어지는 것을 특징으로 하는 비아홀 충진 장치.
  13. 제9항에 있어서, 상기 충진용 물질을 용융시키기 위한 히터를 더 포함하는 것을 특징으로 하는 비아홀 충진 장치.
  14. 제9항에 있어서, 상기 상부 전극 및 하부 전극과 연결되며 상기 상부 전극 및 하부 전극에 전압을 인가하기 위한 전원 공급부를 더 포함하는 것을 특징으로 하는 비아홀 충진 장치.
  15. 제14항에 있어서, 상기 전원 공급부는 상기 상부 전극 및 하부 전극에 교류 전압을 인가하는 것을 특징으로 하는 비아홀 충진 장치.
  16. 제14항에 있어서, 상기 전원 공급부는, 상기 상부 전극 및 하부 전극에 직류 전압을 인가하여 상기 충진용 물질을 상기 비아홀 내부로 유도하며, 이어서 상기 충진용 물질이 상기 비아홀 내부에서 정렬되도록 상기 상부 전극 및 하부 전극에 교류 전압을 인가하는 것을 특징으로 하는 비아홀 충진 장치.
  17. 제9항에 있어서, 상기 기판과 상부 전극 사이의 거리는 상기 기판과 하부 전극 사이의 거리와 동일하게 구성되는 것을 특징으로 하는 비아홀 충진 장치.
KR1020170025833A 2016-12-27 2017-02-28 비아홀 충진 방법 및 장치 KR101943729B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/841,518 US10777458B2 (en) 2016-12-27 2017-12-14 Method of filling a via hole and apparatus for performing the same
CN201711435358.7A CN108242423B (zh) 2016-12-27 2017-12-26 填充通孔的方法和用于执行该方法的装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160180171 2016-12-27
KR1020160180171 2016-12-27

Publications (2)

Publication Number Publication Date
KR20180076266A true KR20180076266A (ko) 2018-07-05
KR101943729B1 KR101943729B1 (ko) 2019-01-30

Family

ID=62920414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025833A KR101943729B1 (ko) 2016-12-27 2017-02-28 비아홀 충진 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101943729B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180182669A1 (en) * 2016-12-27 2018-06-28 Semes Co., Ltd. Method of filling a via hole and apparatus for performing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354178A (ja) * 1998-06-08 1999-12-24 Jsr Corp 異方導電性シートおよびその製造方法並びに回路装置の検査装置および検査方法
KR20060103506A (ko) * 2003-11-17 2006-10-02 제이에스알 가부시끼가이샤 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품
KR20080020721A (ko) * 2006-08-24 2008-03-06 세메스 주식회사 플라즈마 처리 장치 및 방법
KR20080068334A (ko) 2007-01-19 2008-07-23 오태성 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
JP2009504161A (ja) * 2005-08-11 2009-02-05 バイオトローブ インコーポレイティッド アッセイ、合成及び保管のための装置、並びにその製造法、使用法及び操作法
KR20100046041A (ko) * 2007-08-08 2010-05-04 가부시키가이샤 아루박 플라스마 처리 방법 및 플라스마 처리 장치
JP2011054907A (ja) * 2009-09-04 2011-03-17 Chemitoronics Co Ltd 貫通電極付き基板の製造方法、及び貫通電極付き基板
KR20110077924A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 태양 전지 및 이의 제조 방법
KR20130078662A (ko) * 2011-12-30 2013-07-10 주식회사 신성솔라에너지 태양전지 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354178A (ja) * 1998-06-08 1999-12-24 Jsr Corp 異方導電性シートおよびその製造方法並びに回路装置の検査装置および検査方法
KR20060103506A (ko) * 2003-11-17 2006-10-02 제이에스알 가부시끼가이샤 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품
JP2009504161A (ja) * 2005-08-11 2009-02-05 バイオトローブ インコーポレイティッド アッセイ、合成及び保管のための装置、並びにその製造法、使用法及び操作法
KR20080020721A (ko) * 2006-08-24 2008-03-06 세메스 주식회사 플라즈마 처리 장치 및 방법
KR20080068334A (ko) 2007-01-19 2008-07-23 오태성 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
KR20100046041A (ko) * 2007-08-08 2010-05-04 가부시키가이샤 아루박 플라스마 처리 방법 및 플라스마 처리 장치
JP2011054907A (ja) * 2009-09-04 2011-03-17 Chemitoronics Co Ltd 貫通電極付き基板の製造方法、及び貫通電極付き基板
KR20110077924A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 태양 전지 및 이의 제조 방법
KR20130078662A (ko) * 2011-12-30 2013-07-10 주식회사 신성솔라에너지 태양전지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180182669A1 (en) * 2016-12-27 2018-06-28 Semes Co., Ltd. Method of filling a via hole and apparatus for performing the same
US10777458B2 (en) * 2016-12-27 2020-09-15 Semes Co., Ltd. Method of filling a via hole and apparatus for performing the same

Also Published As

Publication number Publication date
KR101943729B1 (ko) 2019-01-30

Similar Documents

Publication Publication Date Title
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
Shen et al. Development of three-dimensional chip stacking technology using a clamped through-silicon via interconnection
CN101188231B (zh) 半导体器件和半导体晶片及其制造方法
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
JP5424632B2 (ja) インクジェット記録ヘッド用基板の製造方法
US20120007132A1 (en) Reduction of etch microloading for through silicon vias
TW201029111A (en) Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
TW201428912A (zh) 用於去耦電容器的埋藏矽通孔
US20160185592A1 (en) Method of Selectively Removing an Anti-Stiction Layer on a Eutectic Bonding Area
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
JP2011124524A (ja) 半導体素子の製造方法
US20180374818A1 (en) Method for preparing a semiconductor apparatus
TW201528393A (zh) 具有嵌入式半導體晶粒的半導體裝置和基板對基板的互連
KR101943729B1 (ko) 비아홀 충진 방법 및 장치
CN106252333B (zh) 多元件封装体与其制备方法
US8524571B2 (en) Vacuum wafer level packaging method for micro electro mechanical system device
US9003654B2 (en) Method for metalizing blind vias
US8455996B1 (en) Wafer level packaging method and a packaging structure using thereof
Dixit et al. Via technologies for MEMS
US10777458B2 (en) Method of filling a via hole and apparatus for performing the same
JP5522377B2 (ja) 貫通電極の形成方法、及び半導体基板
CN104900547B (zh) 多元合金成分的微凸点制备工艺
Hoo et al. Wafer-level high density integration of surface mount technology components in through-silicon trenches
US9177931B2 (en) Reducing thermal energy transfer during chip-join processing
Dixit et al. Through-substrate vias based three-dimensional interconnection technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant