JP2011124524A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2011124524A JP2011124524A JP2010026959A JP2010026959A JP2011124524A JP 2011124524 A JP2011124524 A JP 2011124524A JP 2010026959 A JP2010026959 A JP 2010026959A JP 2010026959 A JP2010026959 A JP 2010026959A JP 2011124524 A JP2011124524 A JP 2011124524A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- metal particles
- semiconductor substrate
- manufacturing
- solvent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000002923 metal particle Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 230000002265 prevention Effects 0.000 claims description 22
- 239000002904 solvent Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 2
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 claims description 2
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 21
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000009713 electroplating Methods 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】簡単な工程設備を用いて短い工程時間内に半導体素子のビアを形成できる半導体素子の製造方法を提供すること。
【解決手段】基板１０１に絶縁膜１０７と拡散防止膜１０９で内壁を被覆したビアホール１０５を形成する。荷電された金属粒子１１３を、電気力又は磁気力を利用して移動させて、このホールを金属粒子で充填する。ビアホールの下部から上方へ充填されるので、内部に空隙が発生することを抑制できる。従来技術による銅電気メッキ方式と比較すると、非常に短時間内に大きくて深いビアホールを金属粒子で充填できるため、シリコン貫通ビア（ＴＳＶ）の工程コスト、及び工程時間を短縮することが出来る。また、従来技術の樹脂成分が多く含まれているメタルペーストを用いる乾式充填方式と比較すると、荷電された金属粒子を用いることで、より密なＴＳＶ金属配線を形成できる。
【選択図】図１
【解決手段】基板１０１に絶縁膜１０７と拡散防止膜１０９で内壁を被覆したビアホール１０５を形成する。荷電された金属粒子１１３を、電気力又は磁気力を利用して移動させて、このホールを金属粒子で充填する。ビアホールの下部から上方へ充填されるので、内部に空隙が発生することを抑制できる。従来技術による銅電気メッキ方式と比較すると、非常に短時間内に大きくて深いビアホールを金属粒子で充填できるため、シリコン貫通ビア（ＴＳＶ）の工程コスト、及び工程時間を短縮することが出来る。また、従来技術の樹脂成分が多く含まれているメタルペーストを用いる乾式充填方式と比較すると、荷電された金属粒子を用いることで、より密なＴＳＶ金属配線を形成できる。
【選択図】図１
Description
本発明は、半導体素子の製造方法に関し、より詳細には、半導体基板に形成したビアホールを金属で充填するようにした半導体素子の製造方法に関する。
近年は、製品の軽薄短小化傾向に伴い、製品に用いられる半導体デバイスもその機能は増加し、サイズは小さくなることが要求されている。このような要求を満たすために多様な半導体デバイスのパッケージング技術が開発されてきた。そのうち代表的なのが、半導体ダイのボンドパッドに対応する領域に半導体ダイを貫通するシリコン貫通ビア（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ；ＴＳＶ）を形成し、金属を充填して貫通電極を形成するＴＳＶパッケージである。このようなパッケージは、半導体ダイや半導体パッケージ間の連結長さを短くすることができることから、高性能、超小型の半導体パッケージの技術として注目されている。
このようなＴＳＶパッケージ工程を細部的に詳察すれば、シリコンウェハの状態でビアホールを形成する工程、ビアホールの側壁に絶縁膜と拡散防止膜を形成する工程、ビアホールを金属で充填する工程、ウェハを薄くする工程、そしてバンプを形成し、ボンディングする工程などに細分化できる。このような細部工程のうち、ビアホールを金属で充填する工程は費用全体の約４０％以上を占める。従って、ＴＳＶパッケージ技術の商用化のためには安価なビア充填工程を確保することが急務である。
従来技術による半導体素子の製造方法のうち、ビアを充填するために最も多く用いられる工程は、銅電気メッキ工程である。銅電気メッキ技術は半導体工程で用いられる銅ダマシンの開発と共に広く用いられているが、これをＴＳＶのビア充填に結び付けるためには解決されなければならない多くの問題点がある。
ＴＳＶパッケージで用いられるビアホールの直径（１μｍ〜２００μｍは、ダマシン工程によるビアホールの直径に比べて遥かに大きく、ビアホールの深さ（１０μｍ〜３００μｍ）も遥かに深いため、銅電気メッキ技術では工程時間が非常に長くなるという短所があり、また、ビアホール内部の孔隙の形成、ビア上部のオーバーバードン（ｏｖｅｒ ｂｕｒｄｅｎ）などを解決するためには添加剤及び工程条件を非常に繊細に調節しなければならない。
近年、銅電気メッキの長い工程時間に代える方法として金属ペーストを用いた乾式充填方法が提案された。このような乾式充填方法は、ＶＰＥＳ（Ｖａｃｕｕｍ Ｐｒｉｎｔｉｎｇ Ｅｎｃａｐｓｕｌａｔｉｏｎ Ｓｙｓｔｅｍ）を用いてビアホールが形成された基板上に金属ペーストをプリントし、減圧及び加圧する工程を繰り返すことで、ビアホールを金属ペーストで充填し、これをキュアリング（ｃｕｒｉｎｇ）して金属電極を形成する。しかしながら、このような乾式充填方法は、真空状態で金属ペーストをプリントし、続いて、減圧及び加圧できる設備が要求され、金属ペーストをなしている有機物がキュアリング時に孔隙を提供して密な金属電極を形成し難く、また、ウェハ上部の金属ペースト残留物を除去し難いという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、簡単な工程設備を用いて短い工程時間内に半導体素子のビアを形成できる半導体素子の製造方法を提供することにある。
前記目的を達成するために本発明の一態様による半導体素子の製造方法は、半導体基板にビアホールを形成する段階と、前記ビアホールの内側壁に絶縁膜を形成する段階と、前記絶縁膜が形成された前記ビアホールの内側壁と前記半導体基板の上部に拡散防止膜を形成する段階と、前記拡散防止膜が形成された前記半導体基板上に電気的に荷電された金属粒子が分散されている溶媒を配置する段階と、外部から印加された力を利用して前記金属粒子を移動させて前記ビアホールを前記金属粒子で充填する段階とを含んでいる。
また、本発明において、前記外部から印加された力は、前記半導体基板と前記溶媒との間に流れるように印加された電流を含んでいる。
また、本発明において、前記外部から印加された力は、前記半導体基板と前記溶媒との間に印加された電気場を含んでいる。
また、本発明において、前記外部から印加された力は、前記半導体基板と前記溶媒との間に印加された磁場を含んでいる。
本発明によれば、荷電された金属粒子を電気力又は磁気力を利用して移動させてビアホールを充填するので、ビアホールの下部から上方へ充填されてビアホールの内部に孔隙が発生せず、最小化するという効果を奏する。
また、従来技術による銅電気メッキ方式と比較すると、本発明は、非常に短時間内に大きくて深いビアホールを金属粒子で充填できるため、ＴＳＶの工程コスト及び工程時間を短縮させることができる。また、樹脂成分が多く含まれているメタルペーストを用いる乾式充填方式と比較すると、本発明は、荷電された金属粒子を用いることで、より密なＴＳＶ金属配線を形成できる。
以下、図面を参照して本発明の実施の形態について説明する。
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。
以下で説明する実施形態では、３次元集積素子（３Ｄ ＩＣ）パッケージなどの半導体基板に形成されたＴＳＶのビアホールを金属で充填する工程について説明するが、多層印刷回路基板のビアホールを金属で充填する工程などのように多様な半導体工程に適用できる。
図１は、本発明の実施形態による半導体素子の製造方法によりビアホールを金属粒子で充填する過程を示す図である。図１を参照してビアホールの充填過程を簡略に説明すれば、以下の通りである。
第１絶縁膜１０３が形成された半導体基板１０１にビアホール１０５を形成した後にビアホール１０５の内側壁に第２絶縁膜１０７を形成し、ビアホール１０５内の第２絶縁膜１０７と第１絶縁膜１０３上に拡散防止膜１０９を形成する。これにより、ビアホール１０５内で拡散防止膜１０９と半導体基板１０１が第２絶縁膜１０７により互いに絶縁される。このように、ビアホール１０５、第２絶縁膜１０７、拡散防止膜１０９などを形成した半導体基板１０１上に電気的に荷電された金属粒子１１３が分散されている溶媒１１１を配置し、半導体基板１０１の上部と下部との間に電気力又は磁気力を印加する。すると、電気力又は磁気力により金属粒子１１３が移動してビアホール１０５の底面から上方へ蓄積されてビアホール１０５が金属粒子１１３により充填される。
図２Ａ乃至図２Ｊは、本発明の実施形態による半導体素子の製造方法を説明するための工程の流れによる素子断面図である。
以下で図２Ａ乃至図２Ｊを参照して説明する本発明の実施形態による半導体素子の製造方法は、第１絶縁膜１０３が形成された半導体基板１０１に前記第１絶縁膜１０３を貫通するビアホール１０５を形成する段階と、ビアホール１０５の内側壁に第２絶縁膜１０７を形成する段階と、ビアホール１０５内の第２絶縁膜１０７と半導体基板１０１上の第１絶縁膜１０３に拡散防止膜１０９を形成する段階と、拡散防止膜１０９が形成された半導体基板１０１上に電気的に荷電された金属粒子１１３が分散されている溶媒１１１を配置する段階と、電気力又は磁気力を利用して金属粒子１１３を移動させてビアホール１０５を金属粒子１１３で充填する段階と、ビアホール１０５の上部まで金属粒子１１３が充填されれば、溶媒１１１を除去する段階と、溶媒１１１を除去した半導体基板１０１をキュアリングする段階などを含んでいる。
このように構成された本発明の実施形態による半導体素子の製造方法を工程順序に従って詳細に説明する。
まず、図２Ａを参照すれば、上部に金属酸化物のような第１絶縁膜１０３が形成された半導体基板１０１に、例えば、ディープ反応性イオンエッチングなどの工程を通じてビアホール１０５を形成する。
図２Ｂを参照すれば、第１絶縁膜１０３及びビアホール１０５が形成された半導体基板１０１上に、例えば、ＰＥＣＶＤ工程などを通じてシリコン酸化物、シリコン窒化物又は酸化シリコン窒化物（ＳｉＯＮ）などの絶縁物質１０７を蒸着する。
図２Ｃを参照すれば、図２Ｂの絶縁物質を全面エッチングしてビアホール１０５の底面で半導体基板１０１が露出するようにし、第１絶縁膜１０３の上部に形成されていた絶縁物質を除去して第１絶縁膜１０３が露出するようにすることで、第２絶縁膜１０７を完成する。
図２Ｄを参照すれば、ビアホール１０５の内側壁に第２絶縁膜１０７が形成された半導体基板１０１上に、例えば、ＰＶＤなどの工程を通じて拡散防止膜１０９を形成する。ここで、拡散防止膜１０９の形成のためにステップカバレッジ特性に優れた工程を利用すれば、ビアホール１０５の下部まで均一な厚さで形成されるが、本発明ではステップカバレッジ特性の悪い工程を用いて第１絶縁膜１０３の上部には拡散防止膜１０９を厚く形成し、ビアホール１０５の内部に向かうほど、拡散防止膜１０９の厚さを薄く形成する。従って、ビアホール１０５の底面には拡散防止膜１０９が薄い厚さで形成され、後続工程でビアホール１０５底面の拡散防止膜１０９を容易に除去できる。ＰＶＤにはスパッタリング、電子ビーム蒸着法（Ｅ−ｂｅａｍ ｅｖａｐｏｒａｔｉｏｎ）、熱蒸着法（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、レーザ分子ビーム蒸着法（ｌａｓｅｒ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）、パルスレーザ蒸着法（ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）などがあるが、本発明では、例えば、スパッタリング工程を通じて拡散防止膜１０９を形成する。
図２Ｅを参照すれば、拡散防止膜１０９を、例えば、反応性イオンエッチングなどの工程を通じて異方性エッチングして第１絶縁膜１０３の上部とビアホール１０５の内側壁には拡散防止膜１０９が残るようにし、ビアホール１０５の底面では拡散防止膜１０９を除去して半導体基板１０１が露出するようにする。これにより、ビアホール１０５の内側壁で拡散防止膜１０９と半導体基板１０１が第２絶縁膜１０７により互いに絶縁される。
図２Ｆを参照すれば、拡散防止膜１０９が形成された半導体基板１０１を（＋）又は（−）に荷電された数ｎｍ〜数十μｍの大きさの金属粒子１１３が分散された溶媒１１１に沈漬した後、拡散防止膜１０９と溶媒１１１に荷電された金属粒子１１３と同じ極性の電圧を印加し、半導体基板１０１の下部には荷電された金属粒子と反対極性の電圧を印加して電流の流れを形成する。金属粒子１１３の荷電は、摩擦、プラズマチャージング、界面添加物を用いるなど多様な方法で行われ、荷電された金属粒子１１３は、同じ極性を有するので、溶媒１１１中で互いに分散されやすく、更に分散しやすくするために界面活性剤などを添加することもできる。図２Ｆでは（＋）に荷電された金属粒子１１３を用いる実施形態を示す。一方、他の実施形態として半導体基板１０１の下部と溶媒１１１との間に電気場や磁場を印加し、拡散防止膜１０９に荷電された金属粒子１１３と同じ極性の電圧を印加することもできる。
図２Ｇを参照すれば、荷電された金属粒子１１３は、電流の流れ、電気場又は磁場によって移動してビアホール１０５の底面から上方へ順次蓄積され、ビアホール１０５の底面に充填された金属粒子１１３は、半導体基板１０１から供給される反対電荷によって放電されて、即ち、荷電特性を失い、中性の金属粒子１１５として残る。このとき、拡散防止膜１０９の電圧を溶媒１１１の電圧よりも低く調整する方法などで荷電された金属粒子１１３がビアホール１０５の内部に容易に移動するように調節できる。また、荷電された金属粒子１１３をそのサイズが小さい粒子と大きい粒子を混ぜて使用すれば、より稠密にビアホール１０５を金属粒子１１３で充填できる。このように、本発明では電気力又は磁気力を利用して金属粒子１１３を移動させてビアホール１０５を充填するので、ビアホール１０５の下部から上方へ充填が行われ、ビアホール１０５の内部に孔隙が発生せず、最小化する。
図２Ｈを参照すれば、ビアホール１０５の上部まで金属粒子１１５が充填されると、半導体基板１０１と拡散防止膜１０９及び溶媒１１１に加えられた電源を遮断したり、電気場又は磁場を除去した後に溶媒１１１を除去すれば、図２Ｉでのように、ビアホール１０５が金属粒子１１５で充填されたシリコン貫通ビアが形成される。
図２Ｉを参照すれば、金属粒子１１５で充填されたシリコン貫通ビアを、例えば、１００〜４００℃の温度でキュアリングして図２Ｊのようなシリコン貫通ビアの金属配線（ＴＳＶ ｍｅｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）１１７が最終的に完成する。
１０１ 半導体基板
１０３ 第１絶縁膜
１０５ ビアホール
１０７ 第２絶縁膜
１０９ 拡散防止膜
１１１ 溶媒
１１３，１１５ 金属粒子
１１７ 金属配線
１０３ 第１絶縁膜
１０５ ビアホール
１０７ 第２絶縁膜
１０９ 拡散防止膜
１１１ 溶媒
１１３，１１５ 金属粒子
１１７ 金属配線
Claims (20)
- 半導体基板にビアホールを形成する段階と、
前記ビアホールの内側壁に絶縁膜を形成する段階と、
前記絶縁膜が形成された前記ビアホールの内側壁と前記半導体基板の上部に拡散防止膜を形成する段階と、
前記拡散防止膜が形成された前記半導体基板上に電気的に荷電された金属粒子が分散されている溶媒を配置する段階と、
外部から印加された力を利用して前記金属粒子を移動させて前記ビアホールを前記金属粒子で充填する段階と
を含む半導体素子の製造方法。 - 前記外部から印加された力は、前記半導体基板と前記溶媒との間に流れるように印加された電流を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 荷電された前記金属粒子と同じ極性の電圧を前記拡散防止膜と前記溶媒に印加する段階と、
前記半導体基板の下部には前記金属粒子と反対極性の電圧を印加する段階と
を更に含むことを特徴とする請求項２に記載の半導体素子の製造方法。 - 前記充填を容易にするために、前記拡散防止膜に印加する電圧の大きさと前記溶媒に印加する電圧の大きさとを異にすることを特徴とする請求項３に記載の半導体素子の製造方法。
- 前記外部から印加された力は、前記半導体基板と前記溶媒との間に印加された電気場を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記外部から印加された力は、前記半導体基板と前記溶媒との間に印加された磁場を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記拡散防止膜に前記金属粒子と同じ極性の電圧を印加する段階を更に含むことを特徴とする請求項５又は６に記載の半導体素子の製造方法。
- 前記ビアホールは、ディープ反応性イオンエッチング工程を用いて形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記絶縁膜を形成する段階は、
前記ビアホールが形成された前記半導体基板上に絶縁物質を蒸着する段階と、
前記絶縁物質が蒸着された前記半導体基板を全面エッチングして前記ビアホールの底面に前記半導体基板が露出するようにする段階と
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記絶縁物質は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を用いて蒸着することを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記拡散防止膜を形成する段階は、
前記絶縁膜が形成された前記半導体基板上に拡散防止膜を蒸着する段階と、
前記拡散防止膜を異方性エッチングして前記ビアホールの底面に前記半導体基板が露出するようにすることで、前記拡散防止膜を形成する段階と
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記拡散防止膜は、前記基板の上部から前記ビアホールの下部まで前記拡散防止膜の厚さを順次薄く形成することを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記拡散防止膜は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を用いて形成することを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記拡散防止膜は、スパッタリング工程を用いて形成することを特徴とする請求項１２又は１３に記載の半導体素子の製造方法。
- 前記電気的に荷電された金属粒子は同じ極性を有することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記電気的に荷電された金属粒子は摩擦やプラズマチャージング又は界面添加物を用いて荷電させることを特徴とする請求項１又は１５に記載の半導体素子の製造方法。
- 前記溶媒には、前記金属粒子の分散を容易にする界面活性剤が添加されていることを特徴とする請求項１又は１５に記載の半導体素子の製造方法。
- 前記金属粒子は、そのサイズが小さい粒子と大きい粒子が混合されていることを特徴とする請求項１又は１５に記載の半導体素子の製造方法。
- 前記ビアホールの上部まで前記金属粒子が充填されれば、前記溶媒を除去する段階と、
前記溶媒を除去した前記半導体基板をキュアリングする段階と
を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記キュアリングする段階は、１００℃〜４００℃の温度で行うことを特徴とする請求項１９に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0121573 | 2009-12-09 | ||
| KR1020090121573A KR101300587B1 (ko) | 2009-12-09 | 2009-12-09 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011124524A true JP2011124524A (ja) | 2011-06-23 |
Family
ID=44082455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010026959A Pending JP2011124524A (ja) | 2009-12-09 | 2010-02-09 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7998862B2 (ja) |
| JP (1) | JP2011124524A (ja) |
| KR (1) | KR101300587B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110258A (ja) * | 2012-11-30 | 2014-06-12 | Kyushu Univ | 電極付基板の製造方法および電極付基板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140197374A1 (en) * | 2011-08-17 | 2014-07-17 | Samsung Electronics Co., Ltd. | Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby |
| DE102011115121A1 (de) * | 2011-09-29 | 2013-04-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen einer Beschichtung eines Substrats |
| US9082764B2 (en) | 2012-03-05 | 2015-07-14 | Corning Incorporated | Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same |
| US20130249096A1 (en) * | 2012-03-23 | 2013-09-26 | Texas Instruments Incorporated | Through silicon via filling |
| KR20140011137A (ko) | 2012-07-17 | 2014-01-28 | 삼성전자주식회사 | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| US20140253137A1 (en) * | 2013-03-08 | 2014-09-11 | Macronix International Co., Ltd. | Test pattern design for semiconductor devices and method of utilizing thereof |
| WO2014204620A1 (en) * | 2013-06-17 | 2014-12-24 | Applied Materials, Inc. | Method for copper plating through silicon vias using wet wafer back contact |
| CN104600027B (zh) * | 2015-01-30 | 2017-10-27 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv通孔的制备工艺 |
| KR20180097179A (ko) | 2016-01-21 | 2018-08-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 실리콘 관통 비아들의 도금의 프로세스 및 케미스트리 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
| JPH11345933A (ja) * | 1998-06-01 | 1999-12-14 | Toshiba Corp | マルチチップ半導体装置およびその製造方法 |
| JP2002223059A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 微細パターン形成方法 |
| JP2005259845A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 導電性ペーストによるビア充填方法 |
| JP2006165112A (ja) * | 2004-12-03 | 2006-06-22 | Sharp Corp | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 |
| JP2006172728A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 導電性組成物、導電性組成物の製造方法および導体配線の形成方法 |
| WO2008088825A1 (en) * | 2007-01-17 | 2008-07-24 | Hewlett-Packard Development Company, L.P. | Methods of forming through-substrate interconnects |
| JP2008277771A (ja) * | 2007-03-30 | 2008-11-13 | Jsr Corp | 被膜形成方法、絶縁膜を有する構造体及びその製造方法並びに電子部品 |
| WO2008145425A1 (de) * | 2007-05-31 | 2008-12-04 | Robert Bosch Gmbh | Steuergerät eines kraftfahrzeugs |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440468B1 (ko) * | 2001-12-21 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| JP4270792B2 (ja) | 2002-01-23 | 2009-06-03 | 富士通株式会社 | 導電性材料及びビアホールの充填方法 |
| KR100555513B1 (ko) | 2003-08-04 | 2006-03-03 | 삼성전자주식회사 | 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 |
| US7081408B2 (en) * | 2004-10-28 | 2006-07-25 | Intel Corporation | Method of creating a tapered via using a receding mask and resulting structure |
| KR20090000361A (ko) * | 2007-06-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| TWI341554B (en) | 2007-08-02 | 2011-05-01 | Enthone | Copper metallization of through silicon via |
| US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
| KR100960929B1 (ko) * | 2008-01-02 | 2010-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그 형성방법 |
| US8486823B2 (en) * | 2008-03-07 | 2013-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming through via |
| US7915080B2 (en) * | 2008-12-19 | 2011-03-29 | Texas Instruments Incorporated | Bonding IC die to TSV wafers |
-
2009
- 2009-12-09 KR KR1020090121573A patent/KR101300587B1/ko not_active IP Right Cessation
-
2010
- 2010-01-19 US US12/689,344 patent/US7998862B2/en not_active Expired - Fee Related
- 2010-02-09 JP JP2010026959A patent/JP2011124524A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
| JPH11345933A (ja) * | 1998-06-01 | 1999-12-14 | Toshiba Corp | マルチチップ半導体装置およびその製造方法 |
| JP2002223059A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 微細パターン形成方法 |
| JP2005259845A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 導電性ペーストによるビア充填方法 |
| JP2006165112A (ja) * | 2004-12-03 | 2006-06-22 | Sharp Corp | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 |
| JP2006172728A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 導電性組成物、導電性組成物の製造方法および導体配線の形成方法 |
| WO2008088825A1 (en) * | 2007-01-17 | 2008-07-24 | Hewlett-Packard Development Company, L.P. | Methods of forming through-substrate interconnects |
| JP2008277771A (ja) * | 2007-03-30 | 2008-11-13 | Jsr Corp | 被膜形成方法、絶縁膜を有する構造体及びその製造方法並びに電子部品 |
| WO2008145425A1 (de) * | 2007-05-31 | 2008-12-04 | Robert Bosch Gmbh | Steuergerät eines kraftfahrzeugs |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110258A (ja) * | 2012-11-30 | 2014-06-12 | Kyushu Univ | 電極付基板の製造方法および電極付基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7998862B2 (en) | 2011-08-16 |
| US20110136338A1 (en) | 2011-06-09 |
| KR20110064828A (ko) | 2011-06-15 |
| KR101300587B1 (ko) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011124524A (ja) | 半導体素子の製造方法 | |
| US8476116B2 (en) | Reduction of etch microloading for through silicon vias | |
| US8766456B2 (en) | Method of fabricating a semiconductor package | |
| US9240373B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| JP2007059452A (ja) | インターポーザ及びその製造方法ならびに電子装置 | |
| TW201436067A (zh) | 半導體裝置及其形成方法 | |
| Farooq et al. | 3D integration review | |
| US8623762B2 (en) | Semiconductor device and a method for making the semiconductor device | |
| TW201428912A (zh) | 用於去耦電容器的埋藏矽通孔 | |
| JP2011527512A (ja) | 半導体素子の製造方法および半導体素子 | |
| Tamura et al. | Novel adhesive development for CMOS-compatible thin wafer handling | |
| WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
| US20140370703A1 (en) | TSV Front-top Interconnection Process | |
| Nagarajan et al. | Development of dual-etch via tapering process for through-silicon interconnection | |
| Zhang et al. | Silicon interposer process development for advanced system integration | |
| US10332850B2 (en) | Method for producing contact areas on a semiconductor substrate | |
| TW201843776A (zh) | 形成用於接合晶圓之積體電路結構之方法及所產生的結構 | |
| Lee et al. | Investigation of the process for glass interposer | |
| Dixit et al. | Via technologies for MEMS | |
| Hashiguchi et al. | High-thermoresistant temporary bonding technology for multichip-to-wafer 3-D integration with via-last TSVs | |
| Cheramy et al. | 3D integration process flow for set-top box application: description of technology and electrical results | |
| WO2011148445A1 (ja) | 半導体装置及びその製造方法 | |
| CN107293484A (zh) | 一种转接板制造方法 | |
| KR20110075390A (ko) | 반도체 소자의 제조 방법 | |
| KR101804837B1 (ko) | 비어 전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130315 |