KR101804837B1 - 비어 전극의 제조방법 - Google Patents
비어 전극의 제조방법 Download PDFInfo
- Publication number
- KR101804837B1 KR101804837B1 KR1020110011565A KR20110011565A KR101804837B1 KR 101804837 B1 KR101804837 B1 KR 101804837B1 KR 1020110011565 A KR1020110011565 A KR 1020110011565A KR 20110011565 A KR20110011565 A KR 20110011565A KR 101804837 B1 KR101804837 B1 KR 101804837B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- layer
- substrate
- forming
- solvent
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000003054 catalyst Substances 0.000 claims abstract description 21
- 239000002245 particle Substances 0.000 claims abstract description 17
- 239000002904 solvent Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- QFWPJPIVLCBXFJ-UHFFFAOYSA-N glymidine Chemical compound N1=CC(OCCOC)=CN=C1NS(=O)(=O)C1=CC=CC=C1 QFWPJPIVLCBXFJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/20—Graphite
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02601—Nanoparticles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Geology (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Inorganic Chemistry (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 생산성 및 생산수율을 증대 또는 극대화할 수 있는 비어 전극의 제조방법을 개시한다. 그의 제조 방법은, 기판에 비어 홀을 형성하는 단계와, 상기 비어 홀의 측벽 및 바닥에 촉매 층을 형성하는 단계와, 상기 촉매 층을 그라핀 입자들이 혼합된 용액(solution)에 노출시켜, 상기 비어 홀 내에 그라핀 층을 형성하는 단계를 포함한다.
Description
본 발명은 비어 전극의 제조 방법에 관한 것으로, 보다 상세하게는 그라핀 입자들로 이루어진 비어 전극의 제조 방법에 관한 것이다.
최근 소형화, 경량화, 및 다기능화를 만족하는 모바일 전자제품이 등장하고 있다. 모바일 전자제품은 단일화된 고성능 전자 부품들과, 안정적인 시스템을 채용하고 있다. 특히 반도체 부품들은 생산 비용을 줄이면서 다수개의 트랜지스터를 집적하는 복수개의 반도체 칩을 복층으로 실장하는 적층 칩 패키지(stacked chip package)가 증가되고 있다. 주로, 적층 칩 패키지는 관통 전극(Through Silicon Via, 이하 TSV라 칭함)으로 기판들간에 연결되는 배선들간의 저항을 줄일 수 일 수 있다.
TSV는 전기도금법, 레이저 리플로우 법, 디핑 법, 페이스트 프린팅 법 등으로 형성되는 금속 재료들을 포함할 수 있다. 예를 들어, 레이저 리플로우 법, 또는 디핑 법은 5Mpa 이상의 고압 공정으로 수행되고, 페이스트 프린팅 법은 높은 열처리 온도를 요구하기 때문에 생산성이 떨어지는 문제점이 있었다. 또한, 전기도금 법은 비어 홀 내의 TSV에서 보이드 및 심 불량이 유발되기 때문에 생산수율이 떨어지는 단점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 금속보다 도전성이 우수한 물질을 포함하는 비어 전극의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 기술적 과제는 생산 단가를 줄여 생산성을 증대 또는 극대화할 수 있는 비어 전극의 제조방법을 제공하는 데 있다.
그리고, 본 발명의 또 다른 기술적 과제는 비어 홀의 보이드 또는 심 불량을 방지하여 생산수율을 증대 또는 극대화할 수 있는 비어 전극의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 비어 전극의 제조방법은, 기판에 비어 홀을 형성하는 단계; 상기 비어 홀의 측벽 및 바닥에 촉매 층을 형성하는 단계; 및 상기 촉매 층을 그라핀 입자들이 혼합된 용액(solution)에 노출시켜, 상기 비어 홀 내에 그라핀 층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 그라핀 층의 형성 단계는, 상기 기판을 용매(solvent)에 침지시키는 단계와, 상기 용매 내에 상기 용액을 제공하여 상기 촉매 층 상에 상기 그라핀 층을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기판의 침지 후, 상기 용매의 외부 압력을 대기압보다 낮은 압력으로 만들어 상기 비어 홀 내에 기포를 제거하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그라핀 입자들은 그라핀 플레이크, 그라핀 파우더, 자성을 갖는 그라핀 나노 입자, 또는 그라핀으로 코팅된 금속입자 들 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 그라핀 층을 형성하는 단계는 상기 기판의 하부에 자기장을 인가하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 용매는 탈이온수, 알코올, 또는 요오드산 을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 그라핀 층의 형성단계는, 상기 용매의 외부로 상기 기판을 이탈시킨 후, 상기 기판의 상부 표면이 노출되도록 상기 그라핀 층을 평탄하게 제거하는 단계와, 상기 그라핀 층을 열처리 공정으로 경화시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그라핀 층 상에 배선 층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 촉매 층 하부의 상기 비어 홀 내에 절연막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 비어 전극은, 기판; 상기 기판 상에 형성된 비어 홀; 상기 비어 홀의 바닥 및 측벽들에 형성된 촉매 층; 및 상기 비어 홀의 내에 상기 기판의 상부 표면보다 낮은 높이의 상부 면을 갖고, 상기 비어 홀의 상기 측벽들 사이에 보이드 없이 채워진 그라핀 층을 포함한다.
상술한 바와 같이, 본 발명의 실시예적 구성에 따르면, 금속보다 도전성이 우수한 그라핀 층을 포함하기 때문에 전기적 특성을 증대 또는 극대화할 수 있는 효과가 있다. 또한, 용매 내에 침지된 기판의 비어 홀 내에 그라핀 입자들을 용해시켜 그라핀 층을 용이하게 형성할 수 때문에 생산성을 증대 또는 극대화할 수 있다. 비어 홀 내의 그라핀 층에서 보이드 또는 심 불량을 방지할 수 있기 때문에 생산수율을 증대 또는 극대화할 수 있는 효과가 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 비어 전극의 제조방법을 나타내는 공정 단면도들.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
도 1 내지 도 7은 본 발명의 실시예에 따른 비어 전극의 제조방법을 나타내는 공정 단면도들이다.
도 1을 참조하면, 기판(101)에 비어 홀(102)을 형성한다. 기판(101)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 또는 화합물 반도체 기판을 포함하고, 다른 재질의 기판들로 이루어질 수 있으며 이에 한정되는 것은 아니다. 기판(101)의 상부는 트랜지스터와 같은 반도체 소자를 형성하는 활성 영역(미도시)을 포함할 수 있다. 비어 홀(102)은 포토리소그래피 공정으로 형성될 수 있다. 포토리소그래피 공정은 크게 포토 마스크막(미도시)의 패터닝 공정과, 상기 포토 마스크 막에서 노출되는 기판(101)을 제거하는 식각 공정을 포함할 수 있다. 포토 마스크막의 패터닝 공정은 포토레지스트의 도포 공정과, 노광 공정, 현상 공정 및 베이크 공정을 포함할 수 있다. 식각 공정은 딥 리액티브 이온 식각(Deep Reactive Ion Etching: DRIE) 방법과 같은 건식 식각 방법을 포함할 수 있다. 딥 리액티브 이온 식각 방법에는 SF6, SF6/O2의 식각 반응 가스와, CHF3, 또는 C4F8 폴리머 생성 가스가 반복적으로 사용될 수 있다.
도 2를 참조하면, 비어 홀(102)의 측벽 및 바닥에 절연막(103)과, 촉매 층(104)을 형성한다. 절연막(103)은 아기압화학적기상증착법으로 형성되는 TEOS 실리콘 산화막을 포함할 수 있다. 촉매 층(104)은 티타늄, 탄탈륨, 니켈과 같은 금속을 포함할 수 있다. 촉매 층(104)은 절연막(103) 내의 산소들로부터 산화 반응을 방지하는 장벽 층이 될 수 있다. 촉매 층(104)은 절연막(103)로부터 우수한 접착력을 가질 수 있다. 촉매 층(104)은 화학기상증착방법 또는 원자층 증착방법으로 형성될 수 있다. 도시되지는 않았지만, 촉매 층(104) 상에 고분자 층을 형성할 수 있다. 고분자 층은 화학기상증착 방법 또는 물리기상증착방법으로 형성된 더미 그라핀 층을 포함할 수 있다. 예를 들어, 고분자 층은 약 30Å내지 약 500Å정도의 두께를 가질 수 있다.
도 3을 참조하면, 기판(101)을 용매(30)로 충만된 약액조(20)에 침지한다. 용매(solvent, 30)는 탈이온수, 알코올, 또는 요오드산 중 적어도 하나를 포함할 수 있다. 또한, 용매(30)의 외부 압력을 감소시켜 비어 홀(102) 내에서 기포(31)를 제거할 수 있다. 용매(30)의 외부 압력은 대기압(760Torr)보다 낮은 압력을 포함할 수 있다. 이때, 용매(30)는 약액조(20) 내에 기판(101)이 수납된 이후에 투입될 수도 있다.
도 4를 참조하면, 용매(30)에 그라핀 입자들을 제공하여 촉매 층(104) 상에 제 1 그라핀 층(110)을 형성한다. 그라핀 입자들은 용액(solution, 35)에 먼저 용해된 후, 용매(30)에 제공될 수 있다. 그라핀 입자들을 포함하는 용액(35)은 포장 용기(22) 에서 약액조(20)에 제공될 수 있다. 그라핀 입자들은 금속보다 10배 이상의 전기 전도도를 가질 수 있다. 그라핀 입자들은 수십 나노미터 또는 수백 나노미터정도의 크기를 가질 수 있다. 그라핀 입자들은 그라핀 플레이크, 그라핀 파우더를 포함할 수 있다. 또한, 그라핀 입자들은 그라핀 플레이크 또는 그라핀 파우더로 코팅된 금속입자를 포함할 수 있다. 그라핀 입자들은 자성을 가질 수 있다. 그라핀 입자들은 용매(30)에서 중력에 의해 자유 침강되거나, 약액조(20) 하부에서 인가되는 자기장에 의해 용매(30) 내의 기판(102) 상에 증착될 수 있다. 자기장은 약액조(20)의 하부에 배치된 자석(40)으로부터 인가될 수 있다. 제 1 그라핀 층(110)은 촉매 층(103)의 상부에 형성된 그라핀 입자들을 포함할 수 있다. 제 1 그라핀 층(110)은 비어 홀(102) 내의 바닥부터 상부까지 점진적으로 매립될 수 있다.
따라서, 본 발명의 실시예에 따른 비어 전극의 제조방법은 제 1 그라핀 층(110) 내에서 보이드(void) 또는 심(seam) 불량을 방지할 수 있기 때문에 생산수율을 증대 또는 극대화할 수 있다.
도 5를 참조하면, 기판(101)을 약액조(20) 내의 용매(30)으로부터 분리시킨 후, 상기 기판(101)의 상부 표면에 형성된 촉매 층(104)이 노출되도록 제 1 그라핀 층(110)을 평탄화한다. 제 1 그라핀 층(110)은 스퀴저(32)의 스위핑(sweeping)에 의해 평탄화될 수 있다. 기판(101) 및 제 1 그라핀 층(110)은 건조될 수 있다.
도 6을 참조하면, 제 1 그라핀 층(110)을 제 1 열처리(33) 공정으로 경화시켜 제 2 그라핀 층(111)을 형성할 수 있다. 제 2 그라핀 층(111)은 제 1 그라핀 층(110)보다 밀도가 증가될 수 있다. 제 1 열처리(33) 공정은 용매(30)의 비등점보다 높은 약 80℃ 내지 약 120℃정도에서 수행될 수 있다. 제 1 열처리(33) 공정은 비어 홀(102) 내에서 제 1 그라핀 층(110)에 잔존하는 용매(30) 및 용액(35)를 제거하고, 제 1 그라핀 층(110)보다 부피가 감소된 제 2 그라핀 층(111)을 형성시킬 수 있다. 제 2 그라핀 층(111)은 비어 홀(102) 내에서 제 1 그라핀 층(110)보다 낮은 높이를 가질 수 있다. 제 1 열처리(33) 공정으로 제 1 그라핀 층(110)보다 조밀(dense)해진 제 2 그라핀 층(111)이 형성될 수 있다. 따라서, 본 발명의 실시예에 따른 비어 전극의 제조방법은 생산성 및 생산수율을 증대 또는 극대화할 수 있다.
도 7을 참조하면, 제 2 그라핀층(111) 상에 배선 층(112)을 형성한다. 배선 층(112)은 금, 은, 텅스텐, 구리, 알루미늄, 코발트, 니켈, 몰리브덴과 같은 금속 또는 도전성 불순물로 도핑된 폴리 실리콘을 포함할 수 있다. 배선 층(112)은 금속 증착 공정 및 포토리소그래피 공정을 통해 형성될 수 있다. 또한, 배선 층(112) 탄소 나노튜브, 또는 그라핀 패이스트를 포함할 수 있다. 배선 층(112)은 프린팅 공정에 의해 형성될 수 있다.
도시되지는 않았지만, 기판(101)을 가열하여 제 2 그라핀 층(111) 상부의 배선 층(112)에 리세스(recess)를 형성할 수 있다. 리세스는 제 2 열처리 공정에 의해 형성될 수 있다. 다음, 상기 제 2 그라핀 층(111)이 노출되도록 기판(101)의 배면을 평탄하게 제거하여 TSV를 형성할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
101: 기판 102: 비어 홀
103: 절연막 104: 촉매 층
110: 제 1 그라핀 층 111: 제 2 그라핀 층
103: 절연막 104: 촉매 층
110: 제 1 그라핀 층 111: 제 2 그라핀 층
Claims (10)
- 기판에 비어 홀을 형성하는 단계;
상기 비어 홀의 측벽 및 바닥에 촉매 층을 형성하는 단계; 및
상기 촉매 층을 그라핀 입자들이 혼합된 용액(solution)에 노출시켜, 상기 비어 홀 내에 그라핀 층을 형성하는 단계를 포함하는 비어 전극의 제조 방법. - 제 1 항에 있어서,
상기 그라핀 층의 형성 단계는,
상기 기판을 용매(solvent)에 침지시키는 단계와,
상기 용매 내에 상기 용액을 제공하여 상기 촉매 층 상에 상기 그라핀 층을 형성하는 단계를 포함하는 비어 전극의 제조방법. - 제 2 항에 있어서,
상기 기판의 침지 후, 상기 용매의 외부 압력을 대기압보다 낮은 압력으로 만들어 상기 비어 홀 내에 기포를 제거하는 단계를 더 포함하는 비어 전극의 제조방법. - 제 2 항에 있어서,
상기 그라핀 입자들은 그라핀 플레이크, 그라핀 파우더, 자성을 갖는 그라핀 나노 입자, 또는 그라핀으로 코팅된 금속입자 들 중 적어도 하나를 포함하는 비어 전극의 제조방법. - 제 4 항에 있어서,
상기 그라핀 층을 형성하는 단계는 상기 기판의 하부에 자기장을 인가하는 단계를 포함하는 비어 전극의 제조방법. - 제 2 항에 있어서,
상기 용매는 탈이온수, 알코올, 또는 요오드산을 포함하는 비어 전극의 제조방법. - 제 2 항에 있어서,
상기 그라핀 층의 형성단계는,
상기 용매의 외부로 상기 기판을 이탈시킨 후, 상기 기판의 상부 표면이 노출되도록 상기 그라핀 층을 평탄하게 제거하는 단계와,
상기 그라핀 층을 열처리 공정으로 경화시키는 단계를 더 포함하는 비어 전극의 제조방법. - 제 7 항에 있어서,
상기 그라핀 층 상에 배선 층을 형성하는 단계를 더 포함하는 비어 전극의 형성 방법. - 제 1 항에 있어서,
상기 촉매 층과 상기 비어 홀사이에 절연막을 형성하는 단계를 더 포함하는 비어 전극의 제조방법. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/267,215 US8404588B2 (en) | 2010-10-06 | 2011-10-06 | Method of manufacturing via electrode |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100097300 | 2010-10-06 | ||
| KR20100097300 | 2010-10-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120035829A KR20120035829A (ko) | 2012-04-16 |
| KR101804837B1 true KR101804837B1 (ko) | 2017-12-06 |
Family
ID=46137671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110011565A KR101804837B1 (ko) | 2010-10-06 | 2011-02-09 | 비어 전극의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101804837B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150142385A (ko) | 2014-06-11 | 2015-12-22 | 주식회사 헤르츠닥 | 이어폰 출력을 이용하는 전극 패치 장치 및 제어 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108377A (ja) | 2004-10-05 | 2006-04-20 | Fujitsu Ltd | カーボンナノチューブ構造体、半導体装置、および半導体パッケージ |
| KR100663076B1 (ko) | 2005-08-31 | 2007-01-02 | 한국과학기술원 | 반도체 기판 상의 소정 영역에 탄소나노튜브를 형성시키는 방법, 이를 이용한 반도체 도선 형성방법 및 이를 이용하여 인덕터 소자 제조 방법 |
| JP2007314387A (ja) | 2006-05-26 | 2007-12-06 | Fujitsu Ltd | カーボンナノチューブ複合材料及びその製造方法 |
| JP2010188493A (ja) * | 2009-02-20 | 2010-09-02 | Toppan Printing Co Ltd | ナノ炭素材料複合基板、電子放出素子、ナノ炭素材料複合基板の製造方法 |
| US20120086132A1 (en) | 2010-10-06 | 2012-04-12 | Electronics And Telecommunications Research Institute | Method of manufacturing via electrode |
-
2011
- 2011-02-09 KR KR1020110011565A patent/KR101804837B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108377A (ja) | 2004-10-05 | 2006-04-20 | Fujitsu Ltd | カーボンナノチューブ構造体、半導体装置、および半導体パッケージ |
| KR100663076B1 (ko) | 2005-08-31 | 2007-01-02 | 한국과학기술원 | 반도체 기판 상의 소정 영역에 탄소나노튜브를 형성시키는 방법, 이를 이용한 반도체 도선 형성방법 및 이를 이용하여 인덕터 소자 제조 방법 |
| JP2007314387A (ja) | 2006-05-26 | 2007-12-06 | Fujitsu Ltd | カーボンナノチューブ複合材料及びその製造方法 |
| JP2010188493A (ja) * | 2009-02-20 | 2010-09-02 | Toppan Printing Co Ltd | ナノ炭素材料複合基板、電子放出素子、ナノ炭素材料複合基板の製造方法 |
| US20120086132A1 (en) | 2010-10-06 | 2012-04-12 | Electronics And Telecommunications Research Institute | Method of manufacturing via electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120035829A (ko) | 2012-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8404588B2 (en) | Method of manufacturing via electrode | |
| TWI511248B (zh) | 多孔基材中之通路 | |
| US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
| JP3942190B1 (ja) | 両面電極構造の半導体装置及びその製造方法 | |
| US8617987B2 (en) | Through hole via filling using electroless plating | |
| US11329008B2 (en) | Method for manufacturing semiconductor package for warpage control | |
| WO2014192270A1 (ja) | 貫通電極付き配線基板、その製造方法及び半導体装置 | |
| KR101300587B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2012520568A (ja) | マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法 | |
| US9769927B2 (en) | Structural body and method for manufacturing same | |
| US8912637B1 (en) | Self-adhesive die | |
| US10825804B2 (en) | Hollow metal pillar packaging scheme | |
| US9831103B2 (en) | Manufacturing method of interposed substrate | |
| US10957645B1 (en) | Package structure having conductive patterns with crystal grains copper columnar shape and method manufacturing the same | |
| JP6803042B2 (ja) | 貫通電極及びその製造方法、並びに半導体装置及びその製造方法 | |
| TWI452095B (zh) | 絕緣性糊、電子裝置及絕緣部形成方法 | |
| KR101804837B1 (ko) | 비어 전극의 제조방법 | |
| JP2013093499A (ja) | 接続基板、半導体装置、接続基板の製造方法 | |
| TWI437689B (zh) | 半導體裝置 | |
| CN111463135A (zh) | 封装基板及其制法 | |
| US20220077092A1 (en) | Semiconductor structure and method for preparing the same | |
| TWI415219B (zh) | 用於３-ｄ晶圓／晶片堆疊之穿孔連線的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |